JP7716714B2 - Semiconductor device manufacturing method and semiconductor substrate processing device - Google Patents
Semiconductor device manufacturing method and semiconductor substrate processing deviceInfo
- Publication number
- JP7716714B2 JP7716714B2 JP2022026070A JP2022026070A JP7716714B2 JP 7716714 B2 JP7716714 B2 JP 7716714B2 JP 2022026070 A JP2022026070 A JP 2022026070A JP 2022026070 A JP2022026070 A JP 2022026070A JP 7716714 B2 JP7716714 B2 JP 7716714B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- modified layer
- peripheral
- central
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dicing (AREA)
Description
本明細書に開示の技術は、半導体装置の製造方法及び半導体基板の加工装置に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor device and a semiconductor substrate processing device.
特許文献1には、半導体基板の加工方法が開示されている。特許文献1では、半導体基板の内部に集光するレーザを照射することによって、半導体基板の内部に内部改質層を形成する。内部改質層は、半導体基板の表面に沿って広がるように形成される。このような内部改質層を形成することで、半導体基板を加工することができる。例えば、内部改質層に沿って半導体基板を分割することで、より薄い半導体基板を得ることができる。 Patent Document 1 discloses a method for processing a semiconductor substrate. In this method, an internally modified layer is formed inside the semiconductor substrate by irradiating the semiconductor substrate with a laser that is focused inside the semiconductor substrate. The internally modified layer is formed so that it spreads along the surface of the semiconductor substrate. By forming such an internally modified layer, the semiconductor substrate can be processed. For example, thinner semiconductor substrates can be obtained by dividing the semiconductor substrate along the internally modified layer.
上記のような内部改質層が形成された半導体基板は、半導体基板に対して、その表面と裏面とを引き離す方向に力を加えることにより、内部改質層に沿って分割することができる。しかしながら、半導体基板を分割するときには、半導体基板の縁部に局所的に大きな応力が加わる。このため、特許文献1の技術では、半導体基板の縁部を起点として半導体基板に亀裂や欠けが生じることで、内部改質層に沿って半導体基板を正確に分割することができない場合がある。本明細書は、半導体基板を分割する際に、半導体基板に生じる亀裂や欠けを抑制することができる技術を提供する。 A semiconductor substrate having an internally modified layer such as the one described above can be split along the internally modified layer by applying a force to the semiconductor substrate in a direction that separates the front and back surfaces. However, when splitting the semiconductor substrate, large stresses are applied locally to the edges of the semiconductor substrate. For this reason, with the technology of Patent Document 1, cracks or chips may occur in the semiconductor substrate starting from the edges of the semiconductor substrate, making it impossible to accurately split the semiconductor substrate along the internally modified layer. This specification provides technology that can suppress cracks and chips from occurring in the semiconductor substrate when it is split.
本明細書が開示する半導体装置(100)の製造方法は、半導体基板(12)の表面(12a)において、複数の素子領域(60)と、複数の前記素子領域が存在する中央領域(62)の周囲の外周領域(64)を特定する工程と、レーザ照射装置(26)によって前記半導体基板にレーザ(L)を照射することにより、前記半導体基板の前記表面から前記半導体基板の厚み方向に伸びるとともに複数の前記素子領域の界面に沿って伸びる中央改質層(72)を形成する工程と、前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の前記表面から前記半導体基板の前記厚み方向に伸びるとともに前記外周領域を前記素子領域よりも面積が小さい複数の微小領域(73)に区画するように前記半導体基板の縁部まで伸びる外周改質層(74)を形成する工程と、前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の内部で前記半導体基板の前記表面に沿って伸びる内部改質層(76、176)を前記中央領域内に形成する工程と、前記内部改質層に沿って前記半導体基板を分割する工程と、前記中央改質層に沿って前記半導体基板を分割する工程、を備える。 The method for manufacturing a semiconductor device (100) disclosed in this specification includes the steps of: identifying, on the surface (12a) of a semiconductor substrate (12), a plurality of element regions (60) and a peripheral region (64) surrounding a central region (62) in which the plurality of element regions are present; irradiating the semiconductor substrate with a laser (L) using a laser irradiation device (26) to form a central modified layer (72) extending from the surface of the semiconductor substrate in the thickness direction of the semiconductor substrate and along the interfaces of the plurality of element regions; and irradiating the semiconductor substrate with a laser using the laser irradiation device to form a central modified layer (72) on the semiconductor substrate. The method includes the steps of: forming a peripheral modified layer (74) that extends from the surface of the plate in the thickness direction of the semiconductor substrate and extends to the edge of the semiconductor substrate so as to divide the peripheral region into a plurality of microregions (73) having an area smaller than the element region; irradiating the semiconductor substrate with a laser using the laser irradiation device to form an internal modified layer (76, 176) in the central region inside the semiconductor substrate that extends along the surface of the semiconductor substrate; dividing the semiconductor substrate along the internal modified layer; and dividing the semiconductor substrate along the central modified layer.
本発明者らが鋭意検討した結果、半導体基板を内部改質層に沿って分割する際に半導体基板の縁部に加わる応力は、当該縁部を含む領域の表面積に略比例することが判明した。すなわち、半導体基板を内部改質層に沿って分割する際には、半導体基板の表面積が大きいほど、半導体基板の縁部に高い応力が加わる。上記の製造方法では、各素子領域の界面に沿って伸びる中央改質層に加えて、外周領域を複数の微小領域に区画する外周改質層を形成する。外周改質層は、半導体基板の縁部まで伸びるように形成される。すなわち、半導体基板の縁部には、素子領域よりも面積が小さい複数の微小領域が形成される。このため、内部改質層に沿って半導体基板を分割する工程では、半導体基板の縁部に加わる応力が、細分化された複数の微小領域それぞれの表面積に応じた大きさとなる。すなわち、内部改質層に沿って半導体基板を分割する際に、半導体基板の縁部に加わる応力が分散する。したがって、この製造方法では、半導体基板に生じる亀裂や欠けを抑制することができる。そして、中央改質層に沿って半導体基板を分割することにより、半導体装置を製造することができる。 After extensive research, the inventors discovered that the stress applied to the edge of a semiconductor substrate when it is divided along an internally modified layer is roughly proportional to the surface area of the region including the edge. In other words, when dividing a semiconductor substrate along an internally modified layer, the larger the surface area of the semiconductor substrate, the higher the stress applied to the edge of the semiconductor substrate. In the above manufacturing method, in addition to a centrally modified layer extending along the interface of each element region, a peripherally modified layer is formed that divides the peripheral region into multiple microregions. The peripherally modified layer is formed to extend to the edge of the semiconductor substrate. In other words, multiple microregions with areas smaller than the element regions are formed at the edge of the semiconductor substrate. Therefore, in the process of dividing the semiconductor substrate along the internally modified layer, the stress applied to the edge of the semiconductor substrate is proportional to the surface area of each of the multiple subdivided microregions. In other words, when dividing the semiconductor substrate along the internally modified layer, the stress applied to the edge of the semiconductor substrate is dispersed. Therefore, this manufacturing method can suppress cracks and chips from occurring in the semiconductor substrate. The semiconductor substrate can then be divided along the central modified layer to manufacture semiconductor devices.
なお、中央改質層を形成する工程、外周改質層を形成する工程、及び内部改質層を中央領域内に形成する工程は、どのような順序で実行してもよい。 The process of forming the central modified layer, the process of forming the peripheral modified layer, and the process of forming the internal modified layer in the central region may be performed in any order.
本明細書が開示する加工装置は、レーザ照射装置と、検出装置と、制御装置と、を備える。前記制御装置が、前記検出装置によって、半導体基板の表面において、複数の素子領域と、複数の前記素子領域が存在する中央領域の周囲の外周領域を特定する工程と、レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の前記表面から前記半導体基板の厚み方向に伸びるとともに複数の前記素子領域の界面に沿って伸びる中央改質層を形成する工程と、前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の前記表面から前記半導体基板の前記厚み方向に伸びるとともに前記外周領域を前記素子領域よりも面積が小さい複数の微小領域に区画するように前記半導体基板の縁部まで伸びる外周改質層を形成する工程と、前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の内部で前記半導体基板の前記表面に沿って伸びる内部改質層を前記中央領域内に形成する工程と、を実行する。 The processing apparatus disclosed herein comprises a laser irradiation device, a detection device, and a control device. The control device performs the following steps: using the detection device to identify, on the surface of a semiconductor substrate, multiple element regions and a peripheral region surrounding a central region in which the multiple element regions are located; using the laser irradiation device to irradiate the semiconductor substrate with a laser, thereby forming a central modified layer that extends from the surface of the semiconductor substrate in the thickness direction of the semiconductor substrate and along the interfaces of the multiple element regions; using the laser irradiation device to irradiate the semiconductor substrate with a laser, thereby forming a peripheral modified layer that extends from the surface of the semiconductor substrate in the thickness direction of the semiconductor substrate and extends to the edge of the semiconductor substrate so as to partition the peripheral region into multiple microregions each having an area smaller than the element regions; and using the laser irradiation device to irradiate the semiconductor substrate with a laser, thereby forming an internal modified layer within the central region of the semiconductor substrate that extends along the surface of the semiconductor substrate.
この加工装置は、各素子領域の界面に沿って伸びる中央改質層に加えて、外周領域を複数の微小領域に区画する外周改質層を形成する。外周改質層は、半導体基板の縁部まで伸びるように形成される。すなわち、半導体基板の縁部には、素子領域よりも面積が小さい複数の微小領域が形成される。このため、例えば、内部改質層に沿って半導体基板を分割する際には、半導体基板の縁部に加わる応力が、細分化された複数の微小領域それぞれの表面積に応じた大きさとなる。すなわち、半導体基板の縁部に加わる応力が分散する。したがって、この加工装置では、半導体基板の加工後に続く工程において、半導体基板に生じる亀裂や欠けを抑制することができる。 In addition to a central modified layer that extends along the interface of each element region, this processing device forms a peripheral modified layer that divides the peripheral region into multiple microregions. The peripheral modified layer is formed to extend to the edge of the semiconductor substrate. That is, multiple microregions with areas smaller than the element regions are formed at the edge of the semiconductor substrate. Therefore, for example, when dividing the semiconductor substrate along the internal modified layer, the stress applied to the edge of the semiconductor substrate is proportional to the surface area of each of the multiple subdivided microregions. In other words, the stress applied to the edge of the semiconductor substrate is dispersed. Therefore, this processing device can suppress cracks and chips from occurring in the semiconductor substrate in processes subsequent to the processing of the semiconductor substrate.
本明細書が開示する技術要素を、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。 The technical elements disclosed in this specification are listed below. Note that each of the following technical elements is useful independently.
本明細書が開示する一例の半導体装置の製造方法は、前記外周改質層を形成する前記工程では、前記外周領域の全域を前記微小領域に区画するように前記外周改質層を形成してもよい。 In one example of a method for manufacturing a semiconductor device disclosed herein, the step of forming the peripheral modified layer may include forming the peripheral modified layer so as to partition the entire peripheral region into the microregions.
この構成によれば、内部改質層に沿って半導体基板を分割する工程において、外周領域に加わる応力をより分散させることができる。 This configuration allows for better distribution of stress applied to the outer peripheral region during the process of dividing the semiconductor substrate along the internal modification layer.
本明細書が開示する一例の半導体装置の製造方法では、前記内部改質層を形成する前記工程では、前記中央領域と前記外周領域に前記内部改質層を形成してもよい。 In one example of a semiconductor device manufacturing method disclosed herein, the step of forming the internal modified layer may include forming the internal modified layer in the central region and the peripheral region.
この構成によれば、半導体基板全体を内部改質層に沿って分割することができる。 This configuration allows the entire semiconductor substrate to be divided along the internal modification layer.
本明細書が開示する一例の半導体装置の製造方法では、前記中央改質層と前記内部改質層とが繋がり、前記外周改質層と前記内部改質層とが繋がらないように、前記中央改質層、前記外周改質層及び前記内部改質層を形成してもよい。 In one example of a method for manufacturing a semiconductor device disclosed in this specification, the central modified layer, the peripheral modified layer, and the internal modified layer may be formed so that the central modified layer and the internal modified layer are connected and the peripheral modified layer and the internal modified layer are not connected.
この構成によれば、内部改質層に沿って半導体基板を分割する工程において、外周領域において、外周改質層が形成されていない側の半導体層に亀裂や割れが生じることが抑制される。 This configuration prevents cracks and fractures from occurring in the semiconductor layer on the side of the peripheral region where the peripheral modified layer is not formed during the process of dividing the semiconductor substrate along the internal modified layer.
本明細書が開示する一例の半導体装置の製造方法では、前記内部改質層を形成する前記工程では、前記外周領域に前記内部改質層を形成しなくてもよい。 In one example of a semiconductor device manufacturing method disclosed herein, the step of forming the internal modified layer does not necessarily require the internal modified layer to be formed in the outer peripheral region.
この構成によれば、内部改質層に沿って半導体基板を分割する工程において、外周領域を残存させたまま中央領域のみを分割することができる。 With this configuration, in the process of dividing the semiconductor substrate along the internal modified layer, it is possible to divide only the central region while leaving the peripheral region intact.
本明細書が開示する一例の半導体基板の加工装置は、前記制御装置が、前記内部改質層に沿って前記半導体基板を分割する工程と、前記中央改質層に沿って前記半導体基板を分割する工程、をさらに実行してもよい。 In one example of a semiconductor substrate processing apparatus disclosed herein, the control device may further perform the steps of dividing the semiconductor substrate along the internal modified layer and dividing the semiconductor substrate along the central modified layer.
この構成によれば、半導体基板に生じる亀裂や欠けを抑制しながら半導体基板を個片化することができる。 This configuration allows the semiconductor substrate to be singulated while suppressing cracks and chips from occurring in the semiconductor substrate.
(実施例1)
図1及び図2は、加工対象の半導体基板12を示している。半導体基板12は、中央領域62と、外周領域64を有している。中央領域62は、複数の素子領域60を有している。中央領域62では、各素子領域60がマトリクス状に配置されている。図示していないが、各素子領域60内には、素子構造が形成されている。各素子領域60内に形成される素子構造は、MOSFET、IGBT、ダイオード等であってもよい。外周領域64は、中央領域62の周囲に位置している。外周領域64は、半導体基板12の中央領域62を除く領域であり、中央領域62の周囲から半導体基板12の外周端までの領域である。また、半導体基板12の外周縁の一部には、オリエンテーションフラット12fが設けられている。
Example 1
1 and 2 show a semiconductor substrate 12 to be processed. The semiconductor substrate 12 has a central region 62 and a peripheral region 64. The central region 62 has a plurality of element regions 60. In the central region 62, the element regions 60 are arranged in a matrix. Although not shown, an element structure is formed in each element region 60. The element structure formed in each element region 60 may be a MOSFET, an IGBT, a diode, or the like. The peripheral region 64 is located around the central region 62. The peripheral region 64 is the region of the semiconductor substrate 12 excluding the central region 62, and is the region from the periphery of the central region 62 to the outer periphery of the semiconductor substrate 12. In addition, an orientation flat 12f is provided on a part of the outer periphery of the semiconductor substrate 12.
図2に示すように、半導体基板12は、母材基板14と素子半導体層16を有している。母材基板14及び素子半導体層16は、GaN(窒化ガリウム)により構成されている。母材基板14の厚みは特に限定されないが、例えば約350μmである。各素子領域60内の素子構造は、素子半導体層16に形成されている。素子半導体層16は、母材基板14上にエピタキシャル成長によって形成された半導体層である。素子半導体層16の厚みは特に限定されないが、例えば約100μmである。素子半導体層16内に、素子構造が形成されている。 As shown in FIG. 2, the semiconductor substrate 12 has a base substrate 14 and an element semiconductor layer 16. The base substrate 14 and element semiconductor layer 16 are made of GaN (gallium nitride). The thickness of the base substrate 14 is not particularly limited, but is, for example, approximately 350 μm. The element structure in each element region 60 is formed in the element semiconductor layer 16. The element semiconductor layer 16 is a semiconductor layer formed by epitaxial growth on the base substrate 14. The thickness of the element semiconductor layer 16 is not particularly limited, but is, for example, approximately 100 μm. The element structure is formed in the element semiconductor layer 16.
図3は、半導体基板12を加工する加工装置20の構成を示している。加工装置20は、半導体基板12の内部に改質層(後述)を形成するとともに、形成した改質層に沿って半導体基板12を分割する。加工装置20は、搬送装置22と、ステージ24と、レーザ光源26と、カメラ28と、分割装置29と、制御装置30を有している。 Figure 3 shows the configuration of a processing device 20 that processes a semiconductor substrate 12. The processing device 20 forms a modified layer (described below) inside the semiconductor substrate 12 and divides the semiconductor substrate 12 along the formed modified layer. The processing device 20 has a conveying device 22, a stage 24, a laser light source 26, a camera 28, a dividing device 29, and a control device 30.
搬送装置22は、加工装置20に対する半導体基板12の搬入を行う。搬送装置22は、加工装置20に搬入した半導体基板12をステージ24上に載置する。ステージ24は、半導体基板12を加工する際に、半導体基板12が載置される台である。レーザ光源26は、ステージ24の上方に配置されており、ステージ24上に載置された半導体基板12に対してレーザを照射する。カメラ28は、ステージ24の上方に配置されており、ステージ24上に載置された半導体基板12の画像を撮像する。 The transport device 22 transports the semiconductor substrate 12 into the processing device 20. The transport device 22 places the semiconductor substrate 12 transported into the processing device 20 on the stage 24. The stage 24 is a platform on which the semiconductor substrate 12 is placed when it is processed. The laser light source 26 is positioned above the stage 24 and irradiates the semiconductor substrate 12 placed on the stage 24 with a laser. The camera 28 is positioned above the stage 24 and captures an image of the semiconductor substrate 12 placed on the stage 24.
分割装置29は、半導体基板を所定の領域に沿って分割する。分割装置29が実行する内容については、後述する。 The dividing device 29 divides the semiconductor substrate along specified regions. The operations performed by the dividing device 29 will be described later.
制御装置30は、搬送装置22、ステージ24、レーザ光源26、カメラ28、分割装置29に電気的に接続されている。制御装置30は、搬送装置22、ステージ24、レーザ光源26、カメラ28、分割装置29の動作を制御する。 The control device 30 is electrically connected to the conveying device 22, stage 24, laser light source 26, camera 28, and dividing device 29. The control device 30 controls the operation of the conveying device 22, stage 24, laser light source 26, camera 28, and dividing device 29.
次に、実施例1の半導体装置の製造方法について説明する。まず、図1及び図2に示す半導体基板12を準備する。すなわち、中央領域62に複数の素子構造が形成された半導体基板12を準備する。 Next, a method for manufacturing the semiconductor device of Example 1 will be described. First, the semiconductor substrate 12 shown in Figures 1 and 2 is prepared. That is, a semiconductor substrate 12 having multiple element structures formed in the central region 62 is prepared.
(基板搬入工程)
基板搬入工程では、制御装置30は、搬送装置22によって、半導体基板12をステージ24上に搬送する。図4に示すように、ステージ24の上面には、例えば真空吸着を利用するウェハチャック32が装備されている。搬送装置22は、ウェハチャック32に対して、半導体基板12の表面12a(素子半導体層16側の表面)を載置することで、半導体基板12をステージ24に対して固定する。
(Substrate loading process)
In the substrate loading step, the control device 30 causes the transfer device 22 to transfer the semiconductor substrate 12 onto the stage 24. As shown in Fig. 4, a wafer chuck 32 that uses, for example, vacuum suction is provided on the upper surface of the stage 24. The transfer device 22 fixes the semiconductor substrate 12 to the stage 24 by placing the surface 12a (the surface on the element semiconductor layer 16 side) of the semiconductor substrate 12 on the wafer chuck 32.
(領域特定工程)
次に、制御装置30は、領域特定工程を実施する。領域特定工程では、制御装置30は、カメラ28によって、ステージ24上の半導体基板12の画像を撮像し、半導体基板12の特徴点(例えば、オリエンテーションフラット12fを含む外形等)に基づいて、半導体基板12のステージ24に対する固定位置(すなわち、ステージ24上における位置及び角度)を算出する。例えば、制御装置30は、検出した特徴点を基準としたxy座標系を設定し、半導体基板12の固定位置を算出する。そして、制御装置30は、算出した固定位置に基づいて、中央領域62と外周領域64の位置を特定する。また、中央領域62の内部において、各素子領域60の位置を特定する。
(Area identification process)
Next, the control device 30 performs a region identification process. In the region identification process, the control device 30 captures an image of the semiconductor substrate 12 on the stage 24 using the camera 28, and calculates the fixed position of the semiconductor substrate 12 relative to the stage 24 (i.e., the position and angle on the stage 24) based on feature points of the semiconductor substrate 12 (e.g., the outer shape including the orientation flat 12f). For example, the control device 30 sets an x-y coordinate system based on the detected feature points and calculates the fixed position of the semiconductor substrate 12. Then, the control device 30 identifies the positions of the central region 62 and the peripheral region 64 based on the calculated fixed positions. Furthermore, the control device 30 identifies the position of each element region 60 within the central region 62.
(中央改質層形成工程)
次に、制御装置30は、中央改質層形成工程を実施する。図5に示すように、中央改質層形成工程では、制御装置30は、レーザ光源26により、半導体基板12の裏面12b側からレーザLを照射する。ここでは、制御装置30は、各素子領域60の界面に沿って焦点Sが移動するようにレーザLを走査するとともに、半導体基板12の表面12aから半導体基板12の厚み方向に沿って焦点Sが移動するようにレーザLを走査する。焦点Sの位置では、半導体基板12が加熱されて分解される。これにより、焦点Sが走査される範囲に結晶性が低下した中央改質層72が形成される。すなわち、中央領域62において、半導体基板12の表面12aにおいて各素子領域60を区画するとともに、各素子領域60の界面に沿って表面12aから半導体基板12の厚み方向に伸びる中央改質層72が形成される。中央改質層72の厚み方向の長さ(深さ)は特に限定されないが、本実施例では、約70μmの深さの中央改質層72が形成される。なお、中央改質層72は、例えば、ガリウムの析出層等によって構成されている。中央改質層72の強度は、半導体基板12の元の材料(すなわち、GaN)の強度よりも低い。
(Central modified layer forming process)
Next, the control device 30 performs a central modified layer forming process. As shown in FIG. 5 , in the central modified layer forming process, the control device 30 irradiates the back surface 12b of the semiconductor substrate 12 with a laser beam L using the laser light source 26. Here, the control device 30 scans the laser beam L so that the focal point S moves along the interface between each element region 60, and also scans the laser beam L so that the focal point S moves from the front surface 12a of the semiconductor substrate 12 along the thickness direction of the semiconductor substrate 12. At the position of the focal point S, the semiconductor substrate 12 is heated and decomposed. As a result, a central modified layer 72 with reduced crystallinity is formed in the area scanned by the focal point S. That is, in the central region 62, the central modified layer 72 is formed, which partitions each element region 60 on the front surface 12a of the semiconductor substrate 12 and extends from the front surface 12a along the interface between each element region 60 in the thickness direction of the semiconductor substrate 12. The thickness (depth) of the central modified layer 72 is not particularly limited, but in this embodiment, a central modified layer 72 with a depth of approximately 70 μm is formed. The central modified layer 72 is made of, for example, a precipitated layer of gallium, etc. The strength of the central modified layer 72 is lower than the strength of the original material (i.e., GaN) of the semiconductor substrate 12.
(外周改質層形成工程)
次に、制御装置30は、外周改質層形成工程を実施する。図6に示すように、外周改質層形成工程では、中央改質層形成工程と同様に、制御装置30は、レーザ光源26により、半導体基板12の裏面12b側からレーザLを照射する。ここでは、制御装置30は、半導体基板12の表面12aにおいて、外周領域64を複数の微小領域73に区画するように焦点Sを走査するとともに、半導体基板12の表面12aから半導体基板12の厚み方向に沿って焦点Sが移動するようにレーザLを走査する。ここでは、図7に示すように、制御装置30は、x方向及びy方向にレーザLを走査することで、半導体基板12の表面12aにおいて、格子状に区画された複数の微小領域73を形成する。各方向における走査間隔は特に限定されないが、本実施例では、当該走査間隔は、約100μmである。制御装置30は、各微小領域73の面積が、各素子領域60の面積よりも小さくなるようにレーザLを走査する。これにより、焦点Sが走査される範囲に結晶性が低下した外周改質層74が形成される。すなわち、半導体基板12の表面12aにおいて外周領域64を複数の微小領域73に区画するとともに、表面12aから半導体基板12の厚み方向に伸びる外周改質層74が形成される。図7に示すように、外周改質層74は、外周領域64の縁部(すなわち、半導体基板の外周端)まで伸びるとともに、半導体基板12の表面12aにおいて、外周領域64の全域を微小領域73に区画するように形成される。外周改質層74の厚み方向の長さ(深さ)は特に限定されないが、本実施例では、約60μmの深さの外周改質層74が形成される。すなわち、外周改質層74の深さは、中央改質層72の深さよりも浅い。外周改質層74の強度は、半導体基板12の元の材料(すなわち、GaN)の強度よりも低い。
(Outer peripheral modified layer forming process)
Next, the control device 30 performs a peripheral modified layer forming process. As shown in FIG. 6 , in the peripheral modified layer forming process, similar to the central modified layer forming process, the control device 30 irradiates the back surface 12b of the semiconductor substrate 12 with a laser beam L using the laser light source 26. Here, the control device 30 scans the focal point S on the front surface 12a of the semiconductor substrate 12 to partition the peripheral region 64 into multiple microregions 73, and also scans the laser beam L so that the focal point S moves from the front surface 12a of the semiconductor substrate 12 along the thickness direction of the semiconductor substrate 12. Here, as shown in FIG. 7 , the control device 30 scans the laser beam L in the x and y directions to form multiple microregions 73 partitioned in a lattice pattern on the front surface 12a of the semiconductor substrate 12. The scanning interval in each direction is not particularly limited, but in this embodiment, the scanning interval is approximately 100 μm. The control device 30 scans the laser beam L so that the area of each microregion 73 is smaller than the area of each element region 60. As a result, a peripheral modified layer 74 with reduced crystallinity is formed in the area scanned by the focal point S. That is, the peripheral region 64 is divided into a plurality of minute regions 73 on the surface 12a of the semiconductor substrate 12, and the peripheral modified layer 74 is formed extending from the surface 12a in the thickness direction of the semiconductor substrate 12. As shown in FIG. 7 , the peripheral modified layer 74 extends to the edge of the peripheral region 64 (i.e., the outer peripheral edge of the semiconductor substrate) and is formed so as to divide the entire peripheral region 64 into minute regions 73 on the surface 12a of the semiconductor substrate 12. The thickness direction length (depth) of the peripheral modified layer 74 is not particularly limited, but in this embodiment, the peripheral modified layer 74 is formed to a depth of approximately 60 μm. That is, the depth of the peripheral modified layer 74 is shallower than the depth of the central modified layer 72. The strength of the peripheral modified layer 74 is lower than the strength of the original material (i.e., GaN) of the semiconductor substrate 12.
(内部改質層形成工程)
次に、制御装置30は、内部改質層形成工程を実施する。図8に示すように、内部改質層形成工程では、中央改質層形成工程等と同様に、制御装置30は、レーザ光源26により、半導体基板12の裏面12b側からレーザLを照射する。ここでは、制御装置30は、半導体基板12の内部で焦点Sが形成されるように、レーザLを走査する。そして、制御装置30は、焦点Sを半導体基板12の表面12aに沿う方向に移動させることで、半導体基板12の内部に、その表面12aに沿って広がる内部改質層76を形成する。より詳細には、制御装置30は、素子半導体層16の内部に内部改質層76を形成する。ここでは、制御装置30は、中央領域62及び外周領域64の双方に広がる内部改質層76を形成する。半導体基板12の厚み方向における内部改質層76の位置は特に限定されないが、本実施例では、半導体基板12の表面12aから約70μmの深さ位置に内部改質層76が形成される。このため、形成される内部改質層76は、中央改質層72と繋がる一方、外周改質層74とは繋がらない。内部改質層76の強度は、半導体基板12の元の材料(すなわち、GaN)の強度よりも低い。
(Internal modified layer forming process)
Next, the control device 30 performs an internal modified layer forming process. As shown in FIG. 8 , in the internal modified layer forming process, similar to the central modified layer forming process and the like, the control device 30 irradiates the semiconductor substrate 12 with a laser beam L from the back surface 12b side using the laser light source 26. Here, the control device 30 scans the laser beam L so that a focal point S is formed inside the semiconductor substrate 12. The control device 30 then moves the focal point S in a direction along the front surface 12a of the semiconductor substrate 12, thereby forming an internal modified layer 76 inside the semiconductor substrate 12 that spreads along the front surface 12a. More specifically, the control device 30 forms the internal modified layer 76 inside the element semiconductor layer 16. Here, the control device 30 forms the internal modified layer 76 that spreads over both the central region 62 and the peripheral region 64. The position of the internal modified layer 76 in the thickness direction of the semiconductor substrate 12 is not particularly limited, but in this embodiment, the internal modified layer 76 is formed at a depth of approximately 70 μm from the front surface 12a of the semiconductor substrate 12. Therefore, the formed internal modified layer 76 is connected to the central modified layer 72 but is not connected to the peripheral modified layer 74. The strength of the internal modified layer 76 is lower than the strength of the original material (i.e., GaN) of the semiconductor substrate 12.
(基板分割工程)
中央改質層72、外周改質層74及び内部改質層76を形成すると、制御装置30は、基板分割工程を実施する。基板分割工程では、半導体基板12を内部改質層76に沿って分割する。具体的には、図9に示すように、制御装置30は、分割装置29によって、ウェハチャック34を装備した支持板36を半導体基板12の裏面12bに載置する。これにより、半導体基板12の表面12a及び裏面12bがウェハチャック32及び34により固定された状態となる。そして、支持板36に対してステージ24から離れる方向(矢印80により示される方向)に力を加える。上述したように、内部改質層76の強度は、GaNの強度よりも低い。したがって、支持板36に対してステージ24から離れる方向に力を加えると、半導体基板12に対してその厚み方向に引張応力が印加され、図10に示すように、半導体基板12が内部改質層76に沿って半導体層112a及び半導体層112bに分割される。このとき、半導体基板12の外周端を起点として、内部改質層76に沿って半導体層112bが半導体層112aから剥離するように半導体基板12の分割が進行する。このため、半導体基板12を内部改質層76に沿って分割する際には、半導体基板12の外周端(すなわち、外周領域64の縁部)に局所的に大きな応力が印加される。しかしながら、本実施例では、外周領域64の縁部には、その表面を複数の微小領域73に区画する外周改質層74が形成されている。このため、外周領域64の縁部に加わる応力が複数の微小領域73それぞれの表面積に応じた大きさに分散され、半導体基板12の外周端において、亀裂や欠けが生じることが抑制される。半導体層112aには、素子構造が形成された複数の素子領域60が含まれる。
(Substrate division process)
After the central modified layer 72, the peripheral modified layer 74, and the internal modified layer 76 are formed, the control device 30 performs a substrate dividing process. In the substrate dividing process, the semiconductor substrate 12 is divided along the internal modified layer 76. Specifically, as shown in FIG. 9 , the control device 30 causes the dividing device 29 to place a support plate 36 equipped with a wafer chuck 34 on the back surface 12b of the semiconductor substrate 12. This fixes the front surface 12a and the back surface 12b of the semiconductor substrate 12 to the wafer chucks 32 and 34. Then, a force is applied to the support plate 36 in a direction away from the stage 24 (indicated by the arrow 80). As described above, the strength of the internal modified layer 76 is lower than that of GaN. Therefore, when a force is applied to the support plate 36 in a direction away from the stage 24, a tensile stress is applied to the semiconductor substrate 12 in its thickness direction. As shown in FIG. 10 , the semiconductor substrate 12 is divided along the internal modified layer 76 into semiconductor layers 112a and 112b. At this time, the division of the semiconductor substrate 12 proceeds starting from the outer peripheral edge of the semiconductor substrate 12 along the internal reformed layer 76, such that the semiconductor layer 112b peels off from the semiconductor layer 112a. Therefore, when the semiconductor substrate 12 is divided along the internal reformed layer 76, a large stress is locally applied to the outer peripheral edge of the semiconductor substrate 12 (i.e., the edge of the outer peripheral region 64). However, in this embodiment, the outer peripheral region 64 has an outer peripheral reformed layer 74 formed at its edge, which divides its surface into multiple minute regions 73. Therefore, the stress applied to the edge of the outer peripheral region 64 is dispersed to a magnitude corresponding to the surface area of each of the multiple minute regions 73, thereby suppressing the occurrence of cracks or chips at the outer peripheral edge of the semiconductor substrate 12. The semiconductor layer 112a includes multiple element regions 60 in which element structures are formed.
次に、制御装置30は、半導体層112aに対して表面研磨等の処理を行った後、半導体層112aを中央改質層72に沿って分割する。ここでは、制御装置30は、分割装置29によって、図11に示すように、ウェハチャック32に対して半導体層112aの表面に沿う方向(矢印82により示される方向)に力を加える。これにより、半導体層112aには、その平面方向に引張応力が印加される。上述したように、中央改質層72の強度は、GaNの強度よりも低い。したがって、矢印82に示される方向に力を加えることで、半導体層112aが、中央改質層72に沿って分割される。これにより、素子領域60が互いから分割され、複数の半導体装置100を得ることができる。なお、半導体層112aには、外周改質層74が形成されているので、外周改質層74に沿って半導体層112aが分割され得る。 Next, the control device 30 performs processes such as surface polishing on the semiconductor layer 112a, and then divides the semiconductor layer 112a along the central modified layer 72. Here, the control device 30 uses the dividing device 29 to apply force to the wafer chuck 32 in a direction along the surface of the semiconductor layer 112a (the direction indicated by arrow 82), as shown in FIG. 11 . This applies tensile stress to the semiconductor layer 112a in its planar direction. As described above, the strength of the central modified layer 72 is lower than that of GaN. Therefore, by applying force in the direction indicated by arrow 82, the semiconductor layer 112a is divided along the central modified layer 72. This separates the element regions 60 from one another, allowing multiple semiconductor devices 100 to be obtained. Because the peripheral modified layer 74 is formed on the semiconductor layer 112a, the semiconductor layer 112a can be divided along the peripheral modified layer 74.
なお、半導体層112bには、母材基板14と、素子半導体層16の一部が残存した層とが含まれる。したがって、残存した素子半導体層16を表面研磨等により除去することにより、母材基板14を再利用することができる。 The semiconductor layer 112b includes the base substrate 14 and a layer in which a portion of the element semiconductor layer 16 remains. Therefore, the base substrate 14 can be reused by removing the remaining element semiconductor layer 16 by surface polishing or the like.
以上に説明したように、本実施例では、各素子領域60の界面に沿って伸びる中央改質層72に加えて、外周領域64を複数の微小領域73に区画する外周改質層74を形成する。外周改質層74は、外周領域64の全域に(すなわち、半導体基板12の縁部まで伸びるように)形成される。すなわち、半導体基板12の縁部には、素子領域60よりも面積が小さい複数の微小領域73が形成される。このため、内部改質層76に沿って半導体基板を分割する工程では、半導体基板12の縁部に加わる応力が、細分化された複数の微小領域73それぞれの表面積に応じた大きさとなる。すなわち、内部改質層76に沿って半導体基板12を分割する際に、半導体基板12の縁部に加わる応力が分散する。したがって、本実施例の製造方法では、半導体基板12を内部改質層76に沿って分割する際に、半導体基板12に生じる亀裂や欠けを抑制することができる。 As described above, in this embodiment, in addition to the central modified layer 72 extending along the interface of each element region 60, a peripheral modified layer 74 is formed to divide the peripheral region 64 into multiple microregions 73. The peripheral modified layer 74 is formed over the entire peripheral region 64 (i.e., extending to the edge of the semiconductor substrate 12). That is, multiple microregions 73 smaller in area than the element region 60 are formed at the edge of the semiconductor substrate 12. Therefore, in the process of dividing the semiconductor substrate along the internal modified layer 76, the stress applied to the edge of the semiconductor substrate 12 is proportional to the surface area of each of the multiple subdivided microregions 73. That is, when dividing the semiconductor substrate 12 along the internal modified layer 76, the stress applied to the edge of the semiconductor substrate 12 is dispersed. Therefore, the manufacturing method of this embodiment can suppress cracks and chips from occurring in the semiconductor substrate 12 when dividing the semiconductor substrate 12 along the internal modified layer 76.
また、本実施例では、外周改質層74の深さが中央改質層72の深さよりも浅く、外周改質層74が内部改質層76と繋がらないように形成される。すなわち、外周改質層74の深さが、半導体基板12の分割面(内部改質層76に沿う面)を超えない深さに設定されている。すなわち、半導体基板12の分割後の半導体層112bには、外周改質層74が残存しない。このため、半導体基板12を内部改質層76に沿って分割する際に、半導体層112b側に、外周改質層74に起因する亀裂や割れが生じることが抑制される。 In addition, in this embodiment, the depth of the peripheral modified layer 74 is shallower than the depth of the central modified layer 72, and the peripheral modified layer 74 is formed so as not to be connected to the internal modified layer 76. In other words, the depth of the peripheral modified layer 74 is set to a depth that does not exceed the dividing surface of the semiconductor substrate 12 (the surface along the internal modified layer 76). In other words, the peripheral modified layer 74 does not remain in the semiconductor layer 112b after dividing the semiconductor substrate 12. Therefore, when dividing the semiconductor substrate 12 along the internal modified layer 76, cracks or breaks caused by the peripheral modified layer 74 are suppressed from occurring on the semiconductor layer 112b side.
(実施例2)
実施例2の製造方法では、内部改質層形成工程が実施例1の製造方法とは異なる。実施例2では、図12に示すように、制御装置30は、中央領域62に内部改質層176を形成し、外周領域64に内部改質層176を形成しない。
Example 2
The manufacturing method of Example 2 differs from the manufacturing method of Example 1 in the internal modified layer forming step. In Example 2, as shown in Fig. 12 , the control device 30 forms an internal modified layer 176 in the central region 62, but does not form an internal modified layer 176 in the outer peripheral region 64.
その後、実施例1と同様に、基板分割工程を実施する。制御装置30は、分割装置29によって、ウェハチャック34を装備した支持板36を半導体基板12の裏面12bに載置する。そして、支持板36に対してステージ24から離れる方向(矢印180により示される方向)に力を加える。実施例2では、外周領域64には内部改質層176が形成されていない。このため、外周領域64では、半導体基板12がその表面に沿う方向に分割され難い。したがって、実施例2では、中央領域62において内部改質層176に沿って半導体基板12が分割されるとともに、中央領域62と外周領域64の境界においては、内部改質層176の端部を起点として、中央改質層72に沿って半導体基板12が分割される。すなわち、実施例2では、図13に示すように、内部改質層176に沿って半導体基板12を分割すると、素子構造が形成された部分112cのみが半導体基板12から分離されてステージ24上に残存する。 Then, similar to Example 1, a substrate dividing process is performed. The control device 30 causes the dividing device 29 to place a support plate 36 equipped with a wafer chuck 34 on the back surface 12b of the semiconductor substrate 12. Then, a force is applied to the support plate 36 in a direction away from the stage 24 (indicated by arrow 180). In Example 2, the internal reformed layer 176 is not formed in the peripheral region 64. Therefore, in the peripheral region 64, the semiconductor substrate 12 is difficult to divide along its surface. Therefore, in Example 2, the semiconductor substrate 12 is divided along the internal reformed layer 176 in the central region 62, and at the boundary between the central region 62 and the peripheral region 64, the semiconductor substrate 12 is divided along the central reformed layer 72, starting from the end of the internal reformed layer 176. That is, in Example 2, as shown in FIG. 13 , when the semiconductor substrate 12 is divided along the internal reformed layer 176, only the portion 112c in which the device structure is formed is separated from the semiconductor substrate 12 and remains on the stage 24.
その後、実施例1と同様に、ウェハチャック32に対して平面方向に力を加えることで、複数の半導体装置を得ることができる。 Then, as in Example 1, multiple semiconductor devices can be obtained by applying force in the planar direction to the wafer chuck 32.
実施例2の製造方法では、内部改質層176に沿って半導体基板12を分割する工程において、外周改質層74が形成された領域が母材基板14側に残存する。この領域には、外周改質層74が密に形成されているため、当該領域は、研削や研磨により容易に除去することができる。 In the manufacturing method of Example 2, in the process of dividing the semiconductor substrate 12 along the internal modified layer 176, the region where the peripheral modified layer 74 is formed remains on the base substrate 14 side. Because the peripheral modified layer 74 is densely formed in this region, this region can be easily removed by grinding or polishing.
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。 The above describes the embodiments in detail, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and variations of the specific examples given above.
上述した実施例において、基板搬送工程では、中央領域62の表面のみにウェハチャック32が位置するように半導体基板12をステージ24上に載置してもよい。このような構成では、図14に示すように、実施例1においても、実施例2と同様に、素子構造が形成された領域のみを半導体基板12から分離させることができる。また、実施例2では、より容易に素子構造が形成された領域のみを半導体基板12から分離させることができる。 In the above-described embodiments, in the substrate transfer process, the semiconductor substrate 12 may be placed on the stage 24 so that the wafer chuck 32 is positioned only on the surface of the central region 62. With this configuration, as shown in FIG. 14, in Example 1, as in Example 2, only the region where the element structure is formed can be separated from the semiconductor substrate 12. Furthermore, in Example 2, only the region where the element structure is formed can be more easily separated from the semiconductor substrate 12.
また、上述した実施例において、外周改質層74は、外周領域64の全域に形成されなくてもよい。半導体基板12を内部改質層76に沿って分割する際には、半導体基板12の縁部に最も大きな応力が加わる。したがって、外周改質層74は、少なくとも外周領域64の外周縁を含む範囲に形成されればよい。 Furthermore, in the above-described embodiment, the peripheral modified layer 74 does not have to be formed over the entire peripheral region 64. When dividing the semiconductor substrate 12 along the internal modified layer 76, the greatest stress is applied to the edge of the semiconductor substrate 12. Therefore, the peripheral modified layer 74 only needs to be formed over an area that includes at least the outer edge of the peripheral region 64.
また、上述した実施例において、中央改質層72と内部改質層76、176は繋がっていなくてもよいし、外周改質層74と内部改質層76は繋がっていてもよい。すなわち、中央改質層72及び外周改質層74の深さは、製造する半導体装置の種類等に応じて適宜設定することができる。 Furthermore, in the above-described embodiment, the central modified layer 72 and the internal modified layer 76, 176 do not have to be connected, and the peripheral modified layer 74 and the internal modified layer 76 may be connected. In other words, the depth of the central modified layer 72 and the peripheral modified layer 74 can be set appropriately depending on the type of semiconductor device to be manufactured, etc.
また、上述した実施例において、分割装置29は、制御装置30によって制御されなくてもよい。すなわち、加工装置20は、分割装置29を有していなくてもよく、分割装置29の機能を有する別個の装置を準備してもよい。 Furthermore, in the above-described embodiment, the dividing device 29 does not have to be controlled by the control device 30. In other words, the processing device 20 does not have to have the dividing device 29, and a separate device having the function of the dividing device 29 may be prepared.
また、上述した実施例では、半導体基板12の表面12aにおいて、微小領域73が矩形状を有していたが、微小領域73の形状は特に限定されず、例えば、三角形状や六角形状等、他の多角形状であってもよい。 Furthermore, in the above-described embodiment, the minute regions 73 on the surface 12a of the semiconductor substrate 12 have a rectangular shape, but the shape of the minute regions 73 is not particularly limited and may be other polygonal shapes, such as a triangular or hexagonal shape.
(参考例)
上述した実施例では、レーザLを照射することにより中央改質層72を形成したが、中央改質層72に代えて、ダイシングブレードにより溝部を形成してもよい。
(Reference example)
In the above-described embodiment, the central modified layer 72 is formed by irradiating the laser L, but instead of the central modified layer 72, the grooves may be formed by using a dicing blade.
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 The technical elements described in this specification or drawings exhibit technical utility either alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Furthermore, the technologies illustrated in this specification or drawings simultaneously achieve multiple objectives, and achieving any one of those objectives is itself technically useful.
12:半導体基板
20:加工装置
22:搬送装置
24:ステージ
26:レーザ光源
28:カメラ
29:分割装置
30:制御装置
60:素子領域
62:中央領域
64:外周領域
72:中央改質層
73:微小領域
74:外周改質層
76:内部改質層
12: Semiconductor substrate 20: Processing device 22: Conveyor device 24: Stage 26: Laser light source 28: Camera 29: Dividing device 30: Control device 60: Element region 62: Central region 64: Peripheral region 72: Central modified layer 73: Micro region 74: Peripheral modified layer 76: Internal modified layer
Claims (7)
半導体基板(12)の表面(12a)において、複数の素子領域(60)と、複数の前記素子領域が存在する中央領域(62)の周囲の外周領域(64)を特定する工程と、
レーザ照射装置(26)によって前記半導体基板にレーザ(L)を照射することにより、前記半導体基板の前記表面から前記半導体基板の厚み方向に伸びるとともに複数の前記素子領域の界面に沿って伸びる中央改質層(72)を形成する工程と、
前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の前記表面から前記半導体基板の前記厚み方向に伸びるとともに前記外周領域を前記素子領域よりも面積が小さい複数の微小領域(73)に区画するように前記半導体基板の縁部まで伸びる外周改質層(74)を形成する工程と、
前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の内部で前記半導体基板の前記表面に沿って伸びる内部改質層(76、176)を前記中央領域内に形成する工程と、
前記内部改質層に沿って前記半導体基板を分割する工程と、
前記中央改質層に沿って前記半導体基板を分割する工程、
を備える、製造方法。 A manufacturing method for manufacturing a semiconductor device (100), comprising:
A step of identifying a plurality of element regions (60) and a peripheral region (64) around a central region (62) in which the plurality of element regions are present on a surface (12a) of a semiconductor substrate (12);
a step of forming a central modified layer (72) extending from the surface of the semiconductor substrate in a thickness direction of the semiconductor substrate and along the interfaces of the plurality of element regions by irradiating the semiconductor substrate with a laser (L) using a laser irradiation device (26);
a step of forming a peripheral modified layer (74) extending from the surface of the semiconductor substrate in the thickness direction of the semiconductor substrate and extending to the edge of the semiconductor substrate so as to partition the peripheral region into a plurality of microregions (73) having an area smaller than that of the element region by irradiating the semiconductor substrate with a laser using the laser irradiation device;
forming an internal modified layer (76, 176) extending along the surface of the semiconductor substrate in the central region inside the semiconductor substrate by irradiating the semiconductor substrate with a laser using the laser irradiation device;
dividing the semiconductor substrate along the internal modified layer;
dividing the semiconductor substrate along the central modified layer;
A manufacturing method comprising:
レーザ照射装置(26)と、
検出装置(28)と、
制御装置(30)と、
を備え、
前記制御装置が、
前記検出装置によって、半導体基板の表面において、複数の素子領域と、複数の前記素子領域が存在する中央領域の周囲の外周領域を特定する工程と、
レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の前記表面から前記半導体基板の厚み方向に伸びるとともに複数の前記素子領域の界面に沿って伸びる中央改質層を形成する工程と、
前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の前記表面から前記半導体基板の前記厚み方向に伸びるとともに前記外周領域を前記素子領域よりも面積が小さい複数の微小領域に区画するように前記半導体基板の縁部まで伸びる外周改質層を形成する工程と、
前記レーザ照射装置によって前記半導体基板にレーザを照射することにより、前記半導体基板の内部で前記半導体基板の前記表面に沿って伸びる内部改質層を前記中央領域内に形成する工程と、
を実行する、
加工装置。 A processing device (20) for processing a semiconductor substrate,
a laser irradiation device (26);
a detection device (28);
A control device (30);
Equipped with
The control device
identifying, on a surface of a semiconductor substrate, a plurality of element regions and a peripheral region surrounding a central region in which the plurality of element regions are present, by the detection device;
forming a central modified layer extending from the surface of the semiconductor substrate in a thickness direction of the semiconductor substrate and along interfaces of the plurality of element regions by irradiating the semiconductor substrate with a laser using a laser irradiation device;
a step of forming a peripheral modified layer extending from the surface of the semiconductor substrate in the thickness direction of the semiconductor substrate and extending to an edge of the semiconductor substrate so as to partition the peripheral region into a plurality of microregions each having an area smaller than that of the element region, by irradiating the semiconductor substrate with a laser using the laser irradiation device;
forming an internal modified layer in the central region inside the semiconductor substrate, the internal modified layer extending along the surface of the semiconductor substrate, by irradiating the semiconductor substrate with a laser beam using the laser irradiation device;
To execute
Processing equipment.
前記内部改質層に沿って前記半導体基板を分割する工程と、
前記中央改質層に沿って前記半導体基板を分割する工程、
をさらに実行する、請求項6に記載の加工装置。
The control device
dividing the semiconductor substrate along the internal modified layer;
dividing the semiconductor substrate along the central modified layer;
The processing device according to claim 6 , further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022026070A JP7716714B2 (en) | 2022-02-22 | 2022-02-22 | Semiconductor device manufacturing method and semiconductor substrate processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022026070A JP7716714B2 (en) | 2022-02-22 | 2022-02-22 | Semiconductor device manufacturing method and semiconductor substrate processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023122394A JP2023122394A (en) | 2023-09-01 |
| JP7716714B2 true JP7716714B2 (en) | 2025-08-01 |
Family
ID=87799184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022026070A Active JP7716714B2 (en) | 2022-02-22 | 2022-02-22 | Semiconductor device manufacturing method and semiconductor substrate processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7716714B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010247214A (en) | 2009-04-20 | 2010-11-04 | Hamamatsu Photonics Kk | Laser processing equipment |
| JP2013171846A (en) | 2012-02-17 | 2013-09-02 | Disco Abrasive Syst Ltd | Method of dividing optical device wafer |
| JP2021170594A (en) | 2020-04-15 | 2021-10-28 | 株式会社デンソー | Semiconductor chips and their manufacturing methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6257979B2 (en) * | 2013-09-24 | 2018-01-10 | 株式会社ディスコ | Wafer dividing method |
| JP6486239B2 (en) * | 2015-08-18 | 2019-03-20 | 株式会社ディスコ | Wafer processing method |
| JP7050658B2 (en) * | 2018-12-18 | 2022-04-08 | 三菱電機株式会社 | Manufacturing method of semiconductor chip |
-
2022
- 2022-02-22 JP JP2022026070A patent/JP7716714B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010247214A (en) | 2009-04-20 | 2010-11-04 | Hamamatsu Photonics Kk | Laser processing equipment |
| JP2013171846A (en) | 2012-02-17 | 2013-09-02 | Disco Abrasive Syst Ltd | Method of dividing optical device wafer |
| JP2021170594A (en) | 2020-04-15 | 2021-10-28 | 株式会社デンソー | Semiconductor chips and their manufacturing methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023122394A (en) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11551974B2 (en) | Manufacturing process of element chip using laser grooving and plasma-etching | |
| US7989320B2 (en) | Die bonding | |
| US11810821B2 (en) | Semiconductor chip and method for manufacturing the same | |
| JP7500655B2 (en) | METHOD FOR MANUFACTURING A SUBSTRATE AND SYSTEM FOR MANUFACTURING A SUBSTRATE - Patent application | |
| JPWO2020136624A5 (en) | ||
| KR102737260B1 (en) | Semiconductor substrate processing method | |
| KR20220169899A (en) | Processing method | |
| JP2020145418A5 (en) | ||
| US20240234155A1 (en) | Singulation of silicon carbide semiconductor wafers | |
| US20220331899A1 (en) | Method of processing a substrate and system for processing a substrate | |
| JP7050658B2 (en) | Manufacturing method of semiconductor chip | |
| JP7716714B2 (en) | Semiconductor device manufacturing method and semiconductor substrate processing device | |
| JP7176058B2 (en) | Substrate processing method | |
| JP6057616B2 (en) | Wafer processing method | |
| US12062533B2 (en) | Method of producing a substrate and system for producing a substrate | |
| US9831127B2 (en) | Method of processing a semiconductor substrate and semiconductor chip | |
| JP2015233051A (en) | Wafer dividing method | |
| JP5992256B2 (en) | Wafer dividing method | |
| JP2023034335A (en) | Alteration layer formation device, and method for manufacturing semiconductor device | |
| US12304109B2 (en) | Method of separating wafer | |
| US12288720B2 (en) | Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip | |
| TW202307940A (en) | Method of manufacturing chip | |
| JP7208062B2 (en) | Device chip forming method | |
| JP2023108897A (en) | Gallium nitride substrate manufacturing method | |
| JP2009289809A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250617 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7716714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |