JP7722864B2 - Semiconductor Devices - Google Patents
Semiconductor DevicesInfo
- Publication number
- JP7722864B2 JP7722864B2 JP2021133171A JP2021133171A JP7722864B2 JP 7722864 B2 JP7722864 B2 JP 7722864B2 JP 2021133171 A JP2021133171 A JP 2021133171A JP 2021133171 A JP2021133171 A JP 2021133171A JP 7722864 B2 JP7722864 B2 JP 7722864B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wire
- metal
- electrode
- pad
- metal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/4909—Loop shape arrangement
- H01L2224/49095—Loop shape arrangement parallel in plane
- H01L2224/49096—Loop shape arrangement parallel in plane horizontal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Description
実施形態は、半導体装置に関する。 The embodiment relates to a semiconductor device.
電力制御用のパワーモジュールに内蔵される半導体チップは、電気抵抗の小さい銅ワイヤを用いて実装することが好ましい。しかしながら、銅ワイヤは、例えば、アルミニウムワイヤに比べて硬度が高く、半導体チップにボンディングダメージを与える恐れがある。 Semiconductor chips built into power modules for power control are preferably mounted using copper wire, which has low electrical resistance. However, copper wire is harder than, for example, aluminum wire, and there is a risk of bonding damage to the semiconductor chip.
実施形態は、信頼性を向上させた半導体装置を提供する。 Embodiments provide semiconductor devices with improved reliability.
実施形態に係る半導体装置は、ベース部材と、半導体素子と、第1金属ワイヤと、第2金属ワイヤと、を備える。前記ベース部材は、第1表面と、前記第1表面とは反対側の第2面と、を有し、前記第1金属パッドおよび前記第2金属パッドは、前記第1表面上に相互に離間して並ぶ。前記半導体素子は、前記第1金属パッド上にマウントされ、前記第1金属パッドとは反対側の表面に設けられた第1電極を有する。前記第1金属ワイヤは、前記半導体素子の前記第1電極上にボンディングされる。前記第2金属ワイヤは、前記第1金属ワイヤ上にボンディングされた第1端部と、前記第2金属パッド上にボンディングされた第2端部と、を含む。前記第1金属ワイヤは、前記第2金属パッドには接続されない。 A semiconductor device according to this embodiment comprises a base member, a semiconductor element, a first metal wire, and a second metal wire. The base member has a first surface and a second surface opposite the first surface, and the first metal pad and the second metal pad are spaced apart from each other on the first surface. The semiconductor element is mounted on the first metal pad and has a first electrode provided on the surface opposite the first metal pad. The first metal wire is bonded to the first electrode of the semiconductor element. The second metal wire has a first end bonded to the first metal wire and a second end bonded to the second metal pad. The first metal wire is not connected to the second metal pad.
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。 The following describes the embodiments with reference to the drawings. Identical parts in the drawings are given the same numbers, and detailed descriptions of these parts will be omitted where appropriate, with only different parts being described. Note that the drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratios between parts, etc., are not necessarily the same as those in reality. Furthermore, even when the same parts are shown, the dimensions and ratios may be different depending on the drawing.
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。 Furthermore, the arrangement and configuration of each part will be explained using the X-axis, Y-axis, and Z-axis shown in each figure. The X-axis, Y-axis, and Z-axis are mutually perpendicular and represent the X-direction, Y-direction, and Z-direction, respectively. In addition, the Z-direction may be described as upward, and the opposite direction as downward.
図1は、実施形態に係る半導体装置1を示す模式断面図である。半導体装置1は、例えば、シリコン、炭化シリコン、窒化ガリウムなどを材料とするスイッチング素子を含む。 Figure 1 is a schematic cross-sectional view showing a semiconductor device 1 according to an embodiment. The semiconductor device 1 includes a switching element made of a material such as silicon, silicon carbide, or gallium nitride.
図1に示すように、半導体装置1は、半導体素子10と、ベース部材20と、第1金属ワイヤ30と、第2金属ワイヤ40と、を備える。半導体素子10は、例えば、ショットキダイオードである。 As shown in FIG. 1, the semiconductor device 1 includes a semiconductor element 10, a base member 20, a first metal wire 30, and a second metal wire 40. The semiconductor element 10 is, for example, a Schottky diode.
ベース部材20は、例えば、絶縁部材21と、第1金属パッド23と、第2金属パッド25と、金属膜26と、を含む。絶縁部材21は、例えば、酸化アルミニウムまたは窒化アルミニウムを含むセラミック部材である。第1金属パッド23および第2金属パッド25は、例えば、銅を含む金属膜である。金属膜26は、例えば、銅を含む。 The base member 20 includes, for example, an insulating member 21, a first metal pad 23, a second metal pad 25, and a metal film 26. The insulating member 21 is, for example, a ceramic member containing aluminum oxide or aluminum nitride. The first metal pad 23 and the second metal pad 25 are, for example, metal films containing copper. The metal film 26 includes, for example, copper.
ベース部材20は、例えば、第1表面20aと、第2表面20bと、を有する。第2表面20bは、第1表面20aの反対側に位置する。第1表面20aおよび第2表面20bは、例えば、絶縁部材21の表面である。第1金属パッド23および第2金属パッド25は、絶縁部材21の第1表面20a上に、相互に離間して設けられる。金属膜26は、絶縁部材21の第2表面20b上に設けられる。 The base member 20 has, for example, a first surface 20a and a second surface 20b. The second surface 20b is located opposite the first surface 20a. The first surface 20a and the second surface 20b are, for example, surfaces of the insulating member 21. The first metal pad 23 and the second metal pad 25 are provided on the first surface 20a of the insulating member 21 and spaced apart from each other. The metal film 26 is provided on the second surface 20b of the insulating member 21.
半導体素子10は、第1金属パッド23上にマウントされる。半導体素子10は、第1金属パッド23とは反対側の表面に、第1電極13(図2(a)参照)を有する。第1電極13は、例えば、アノード電極である。第1電極13は、例えば、アルミニウムを含む。 The semiconductor element 10 is mounted on the first metal pad 23. The semiconductor element 10 has a first electrode 13 (see FIG. 2(a)) on the surface opposite the first metal pad 23. The first electrode 13 is, for example, an anode electrode. The first electrode 13 contains, for example, aluminum.
図1に示すように、第1金属ワイヤ30は、半導体素子10の第1金属パッド23とは反対側の表面上にボンディングされる。第1金属ワイヤ30は、例えば、第1電極13上にボンディングされる。第1金属ワイヤ30は、例えば、アルミニウムワイヤである。 As shown in FIG. 1, the first metal wire 30 is bonded to the surface of the semiconductor element 10 opposite the first metal pad 23. The first metal wire 30 is bonded, for example, to the first electrode 13. The first metal wire 30 is, for example, an aluminum wire.
第2金属ワイヤ40は、第1金属ワイヤ30上にボンディングされる。第2金属ワイヤは、第1端部40aと、第2端部40bと、を有する。第1端部40aは、第1金属ワイヤ30上にボンディングされる。第2端部40bは、第2金属パッド25上にボンディングされる。言い換えれば、半導体素子10は、第2金属ワイヤ40を介して、第2金属パッド25に電気的に接続される。第2金属ワイヤ40は、例えば、銅ワイヤである。 The second metal wire 40 is bonded onto the first metal wire 30. The second metal wire has a first end 40a and a second end 40b. The first end 40a is bonded onto the first metal wire 30. The second end 40b is bonded onto the second metal pad 25. In other words, the semiconductor element 10 is electrically connected to the second metal pad 25 via the second metal wire 40. The second metal wire 40 is, for example, a copper wire.
図2(a)および(b)は、実施形態に係る半導体装置1の実装過程を示す模式断面図である。図2(a)は、第1金属ワイヤ30のボンディング過程を表す断面図である。図2(b)は、第2金属ワイヤ40のボンディング過程を表す断面図である。 Figures 2(a) and (b) are schematic cross-sectional views showing the mounting process of the semiconductor device 1 according to the embodiment. Figure 2(a) is a cross-sectional view showing the bonding process of the first metal wire 30. Figure 2(b) is a cross-sectional view showing the bonding process of the second metal wire 40.
半導体素子10は、例えば、第1金属パッド23に向き合う裏面上に設けられる裏面電極14をさらに有する。裏面電極14は、例えば、カソード電極である。裏面電極14は、例えば、図示しない導電性の接続部材を介して第1金属パッド23に電気的に接続される。 The semiconductor element 10 further includes a back electrode 14 provided on the back surface facing the first metal pad 23. The back electrode 14 is, for example, a cathode electrode. The back electrode 14 is electrically connected to the first metal pad 23 via, for example, a conductive connecting member (not shown).
図2(a)に示すように、第1金属ワイヤ30は、半導体素子10の第1電極13上にボンディングされる。第1金属ワイヤ30は、例えば、ウェッジボンディングにより第1電極13に接続される。第1電極13は、例えば、第1金属ワイヤ30の材料と同じ材料を含む。第1電極13は、例えば、アルミニウム電極である。 As shown in FIG. 2(a), the first metal wire 30 is bonded onto the first electrode 13 of the semiconductor element 10. The first metal wire 30 is connected to the first electrode 13 by, for example, wedge bonding. The first electrode 13 includes, for example, the same material as the first metal wire 30. The first electrode 13 is, for example, an aluminum electrode.
第1金属ワイヤ30は、例えば、ルーピングを有する形状に設けられ、第1電極13上の2か所にボンディングされる。さらに、第1金属ワイヤ30は、第1電極13上で切断され、半導体素子10の外側に延出しないように設けられる。第1金属ワイヤ30は、第2金属パッド25には接続されない。 The first metal wire 30 is, for example, formed in a looped shape and bonded to two locations on the first electrode 13. Furthermore, the first metal wire 30 is cut above the first electrode 13 and is arranged so as not to extend outside the semiconductor element 10. The first metal wire 30 is not connected to the second metal pad 25.
第1金属ワイヤ30は、例えば、第1端30aおよび第2端30bを有する。第1端30aおよび第2端30bは、例えば、ウェッジツールWTにより押しつぶされ、第1電極13に接続される。 The first metal wire 30 has, for example, a first end 30a and a second end 30b. The first end 30a and the second end 30b are crushed, for example, by a wedge tool WT and connected to the first electrode 13.
図2(b)に示すように、第2金属ワイヤ40を半導体素子10および第2金属パッド25にボンディングする。第2金属ワイヤ40は、例えば、ウェッジボンディングにより、第1金属ワイヤ30を介して、半導体素子10に接続される。また、第2金属ワイヤ40は、第2金属パッド25にも接続される。 As shown in FIG. 2(b), the second metal wire 40 is bonded to the semiconductor element 10 and the second metal pad 25. The second metal wire 40 is connected to the semiconductor element 10 via the first metal wire 30, for example, by wedge bonding. The second metal wire 40 is also connected to the second metal pad 25.
第2金属ワイヤ40は、第1端部40aおよび第2端部40bを有する。第1端部40aは、ルーピングを有する形状に設けられ、第1電極13上の2か所に接続される。第1端部40aのルーピングは、第1金属ワイヤ30のルーピングよりも高く設けられる。第1端部40aは、例えば、第1金属ワイヤ30の第1端30aおよび第2端30bの上にボンディングされる。一方、第2端部40bは、第2金属パッド25上にボンディングされる。 The second metal wire 40 has a first end 40a and a second end 40b. The first end 40a is looped and connected to two points on the first electrode 13. The loop of the first end 40a is higher than the loop of the first metal wire 30. The first end 40a is bonded, for example, onto the first end 30a and second end 30b of the first metal wire 30. Meanwhile, the second end 40b is bonded onto the second metal pad 25.
実施形態は、例えば、アルミニウムワイヤおよび銅ワイヤに限定される訳ではなく、第1金属ワイヤ30は、例えば、第2金属ワイヤ40の材料よりも低い硬度の材料を含む。また、第1電極13は、第2金属ワイヤ40の材料よりも低い硬度の材料を含む。 The embodiment is not limited to, for example, an aluminum wire and a copper wire, and the first metal wire 30 includes, for example, a material having a lower hardness than the material of the second metal wire 40. Also, the first electrode 13 includes a material having a lower hardness than the material of the second metal wire 40.
例えば、第2金属ワイヤ40を第1金属ワイヤ30を介さずに、第1電極13に直接ボンディングする場合、半導体素子10に与えるボンディングダメージは、第1金属ワイヤ30を第1電極13にボンディングする場合のダメージに比べて大きくなる。したがって、半導体素子10と第2金属ワイヤ40との間に第1金属ワイヤ30を介在させることにより、ボンディング時に半導体素子10に加わる衝撃を軽減し、半導体素子10に与えるボンディングダメージを低減することができる。これにより、半導体装置1の信頼性を向上させることができる。 For example, if the second metal wire 40 is bonded directly to the first electrode 13 without using the first metal wire 30, the bonding damage to the semiconductor element 10 will be greater than the damage caused when the first metal wire 30 is bonded to the first electrode 13. Therefore, by interposing the first metal wire 30 between the semiconductor element 10 and the second metal wire 40, the impact on the semiconductor element 10 during bonding can be reduced, and bonding damage to the semiconductor element 10 can be reduced. This improves the reliability of the semiconductor device 1.
図3は、実施形態の変形例に係る半導体装置2を示す模式平面図である。図3は、半導体素子10、第2金属パッド25および第3金属パッド27を表す平面図である。この例では、半導体素子10は、MOSFETもしくはIGBT(Insulated Gate Bipolar Transistor)である。 Figure 3 is a schematic plan view showing a semiconductor device 2 according to a modified embodiment. Figure 3 is a plan view showing a semiconductor element 10, a second metal pad 25, and a third metal pad 27. In this example, the semiconductor element 10 is a MOSFET or an IGBT (Insulated Gate Bipolar Transistor).
ベース部材20(図1参照)は、さらに、第3金属パッド27を含む。第3金属パッド27は、第1金属パッド23および第2金属パッド25と共に、絶縁部材21の表面上に設けられる。第3金属パッド27は、第1金属パッド23および第2金属パッド25から離間して設けられる。 The base member 20 (see FIG. 1) further includes a third metal pad 27. The third metal pad 27 is provided on the surface of the insulating member 21 together with the first metal pad 23 and the second metal pad 25. The third metal pad 27 is provided at a distance from the first metal pad 23 and the second metal pad 25.
半導体素子10は、第1電極13と、第2電極15と、を含む。第1電極13は、例えば、ソース電極またはエミッタ電極である。第2電極15は、例えば、制御パッドである。第2電極15は、例えば、第1電極13と半導体層(図示しない)との間に設けられるゲート電極(図示しない)に電気的に接続される。また、半導体素子10は、例えば、裏面側(図示しない)に、ドレイン電極またはコレクタ電極を有する。 The semiconductor element 10 includes a first electrode 13 and a second electrode 15. The first electrode 13 is, for example, a source electrode or an emitter electrode. The second electrode 15 is, for example, a control pad. The second electrode 15 is, for example, electrically connected to a gate electrode (not shown) provided between the first electrode 13 and a semiconductor layer (not shown). The semiconductor element 10 also has, for example, a drain electrode or a collector electrode on the back surface side (not shown).
図3に示すように、第1金属ワイヤ30は、第1電極13上にボンディングされる。第1金属ワイヤ30は、第1端30aおよび第2端30bを有する。第1金属ワイヤ30は、第1端30aと第2端30bとの間にルーピングを有し、第1端30aおよび第2端30bは、第1電極13に接続される。また、第1金属ワイヤ30は、例えば、第1電極13上で切断され、第1電極13の外側に延出しないように設けられる。 As shown in FIG. 3, the first metal wire 30 is bonded onto the first electrode 13. The first metal wire 30 has a first end 30a and a second end 30b. The first metal wire 30 has a loop between the first end 30a and the second end 30b, and the first end 30a and the second end 30b are connected to the first electrode 13. In addition, the first metal wire 30 is, for example, cut above the first electrode 13 so as not to extend outside the first electrode 13.
第2金属ワイヤ40は、第1端部40aと第2端部40bとを有する。第1端部40aは、ルーピングを有し、第1金属ワイヤ30の第1端30aおよび第2端30bの上にボンディングされる。一方、第2端部40bは、第2金属パッド25上にボンディングされる。第2金属ワイヤ40は、第1金属ワイヤ30を介して第1電極13に電気的に接続され、第2金属パッド25にも電気的に接続される。 The second metal wire 40 has a first end 40a and a second end 40b. The first end 40a has a loop and is bonded onto the first end 30a and the second end 30b of the first metal wire 30. Meanwhile, the second end 40b is bonded onto the second metal pad 25. The second metal wire 40 is electrically connected to the first electrode 13 via the first metal wire 30 and is also electrically connected to the second metal pad 25.
図3に示すように、第1金属ワイヤ30と第2金属ワイヤ40とのペアは、複数設けられても良い。この例でも、第1金属ワイヤ30は、第2金属ワイヤ40の硬度よりも低い硬度を有する。また、第1金属ワイヤ30は、第2金属パッド25に接続されない。 As shown in FIG. 3, multiple pairs of first metal wires 30 and second metal wires 40 may be provided. In this example, the first metal wires 30 have a lower hardness than the second metal wires 40. In addition, the first metal wires 30 are not connected to the second metal pads 25.
第2金属ワイヤ40を第1金属ワイヤ30上にボンディングすることにより、第2金属ワイヤ40のボンディング時において半導体素子10に加わる衝撃を緩和し、半導体素子10に与えるボンディングダメージを低減することができる。 By bonding the second metal wire 40 onto the first metal wire 30, the impact applied to the semiconductor element 10 during bonding of the second metal wire 40 can be alleviated, reducing bonding damage to the semiconductor element 10.
第2電極15は、第3金属ワイヤ50を介して、第3金属パッド27に電気的に接続される。第3金属ワイヤ50は、第1端部50aおよび第2端部50bを有する。第1端部50aは、第2電極15上にボンディングされる。第2端部50bは、第3金属パッド27上にボンディングされる。 The second electrode 15 is electrically connected to the third metal pad 27 via a third metal wire 50. The third metal wire 50 has a first end 50a and a second end 50b. The first end 50a is bonded onto the second electrode 15. The second end 50b is bonded onto the third metal pad 27.
第3金属ワイヤ50は、第1金属ワイヤ30と同じ材料を含む。第3金属ワイヤ50は、例えば、アルミニウムワイヤである。第2電極15と第3金属パッド27との間には、例えば、第1電極13と第2金属パッド25との間に流れるような大電流が流れることはない。したがって、第1金属ワイヤ30と同じ材料を第3金属ワイヤ50に用いることができる。第3金属ワイヤ50は、例えば、第1金属ワイヤ30と同じ工程において、第2電極15および第3金属パッド27にボンディングされる。 The third metal wire 50 contains the same material as the first metal wire 30. The third metal wire 50 is, for example, an aluminum wire. A large current does not flow between the second electrode 15 and the third metal pad 27, as would flow between the first electrode 13 and the second metal pad 25. Therefore, the same material as the first metal wire 30 can be used for the third metal wire 50. The third metal wire 50 is bonded to the second electrode 15 and the third metal pad 27, for example, in the same process as the first metal wire 30.
図4は、実施形態の別の変形例に係る半導体装置3を示す模式平面図である。図4は、半導体素子10、第2金属パッド25および第3金属パッド27を表す平面図である。この例でも、半導体素子10は、MOSFETもしくはIGBT(Insulated Gate Bipolar Transistor)である。 Figure 4 is a schematic plan view showing a semiconductor device 3 according to another modified example of the embodiment. Figure 4 is a plan view showing a semiconductor element 10, a second metal pad 25, and a third metal pad 27. In this example, the semiconductor element 10 is also a MOSFET or an IGBT (Insulated Gate Bipolar Transistor).
図4に示すように、第1電極13は、第2金属ワイヤ40を介して、第2金属パッド25に電気的に接続される。第2金属ワイヤ40は、第1金属ワイヤ30を介して、第1電極13上にボンディングされる。第1金属ワイヤ30は、第1電極13上で切断され、第1電極13の外側に延出しない。また、第1金属ワイヤ30が第2金属パッド25に接続されることはない。 As shown in FIG. 4, the first electrode 13 is electrically connected to the second metal pad 25 via the second metal wire 40. The second metal wire 40 is bonded onto the first electrode 13 via the first metal wire 30. The first metal wire 30 is cut off above the first electrode 13 and does not extend outside the first electrode 13. Furthermore, the first metal wire 30 is not connected to the second metal pad 25.
半導体装置3は、第4金属ワイヤ60を備える。第4金属ワイヤ60は、第2電極15と第3金属パッド27とを電気的に接続する。第4金属ワイヤ60は、第2金属ワイヤ40と同じ材料を含む。第4金属ワイヤ60は、例えば、銅ワイヤである。 The semiconductor device 3 includes a fourth metal wire 60. The fourth metal wire 60 electrically connects the second electrode 15 and the third metal pad 27. The fourth metal wire 60 contains the same material as the second metal wire 40. The fourth metal wire 60 is, for example, a copper wire.
第4金属ワイヤ60は、第1端部60aと第2端部60bとを有する。第1端部60aは、例えば、緩衝材55を介して、第2電極15上にボンディングされる。第2端部60bは、第3金属パッド27上にボンディングされる。 The fourth metal wire 60 has a first end 60a and a second end 60b. The first end 60a is bonded to the second electrode 15, for example, via a buffer material 55. The second end 60b is bonded to the third metal pad 27.
緩衝材55は、第4金属ワイヤ60の硬度よりも低い硬度を有する。緩衝材55は、例えば、第1金属ワイヤ30と同じ材料を含む。緩衝材55は、例えば、アルミニウムを含む。緩衝材55は、例えば、ウェッジボンディングにより金属ワイヤを第2電極15に接続した後、第2電極15上において、金属ワイヤを切断することにより設けられる。 The buffer material 55 has a hardness lower than that of the fourth metal wire 60. The buffer material 55 contains, for example, the same material as the first metal wire 30. The buffer material 55 contains, for example, aluminum. The buffer material 55 is provided, for example, by connecting a metal wire to the second electrode 15 by wedge bonding and then cutting the metal wire above the second electrode 15.
この例でも、緩衝材55を設けることにより、第2電極15上に第4金属ワイヤ60をボンディングする際に半導体素子10に加わる衝撃を緩和し、半導体素子10に与えるボンディングダメージを低減することができる。 In this example, the provision of the buffer material 55 can also mitigate the impact on the semiconductor element 10 when bonding the fourth metal wire 60 onto the second electrode 15, thereby reducing bonding damage to the semiconductor element 10.
図5は、実施形態のさらなる別の変形例に係る半導体装置4を示す模式平面図である。図5は、半導体素子10、第2金属パッド25および第3金属パッド27を表す平面図である。この例でも、半導体素子10は、MOSFETもしくはIGBT(Insulated Gate Bipolar Transistor)である。 Figure 5 is a schematic plan view showing a semiconductor device 4 according to yet another modified example of the embodiment. Figure 5 is a plan view showing a semiconductor element 10, a second metal pad 25, and a third metal pad 27. In this example, the semiconductor element 10 is also a MOSFET or an IGBT (Insulated Gate Bipolar Transistor).
図5に示すように、第1電極13は、第2金属ワイヤ40を介して、第2金属パッド25に電気的に接続される。第2金属ワイヤ40は、緩衝部材33aおよび33bを介して、第1電極13上にボンディングされる。緩衝部材33aおよび33bは、例えば、金属ワイヤをウェッジボンディングにより第1電極13に接続した後、その金属ワイヤを第1電極13上において切断することにより設けられる。緩衝部材33aおよび33bは、第2金属ワイヤ40の硬度よりも低い硬度を有する。緩衝部材33aおよび33bは、例えば、アルミニウムを含む。 5, the first electrode 13 is electrically connected to the second metal pad 25 via a second metal wire 40. The second metal wire 40 is bonded onto the first electrode 13 via buffer members 33a and 33b. The buffer members 33a and 33b are provided, for example, by connecting a metal wire to the first electrode 13 by wedge bonding and then cutting the metal wire above the first electrode 13. The buffer members 33a and 33b have a hardness lower than that of the second metal wire 40. The buffer members 33a and 33b include, for example, aluminum.
第2電極15は、第3金属ワイヤ50を介して、第3金属パッド27に電気的に接続される。第3金属ワイヤ50は、第2電極上にボンディングされる第1端部50aと、第3金属パッド27上にボンディングされる第2端部50bを有する。第3金属ワイヤ50は、緩衝部材33aおよび33bと同じ材料を含む。第3金属ワイヤ50は、例えば、アルミニウムワイヤである。 The second electrode 15 is electrically connected to the third metal pad 27 via a third metal wire 50. The third metal wire 50 has a first end 50a bonded onto the second electrode 15 and a second end 50b bonded onto the third metal pad 27. The third metal wire 50 includes the same material as the buffer members 33a and 33b. The third metal wire 50 is, for example, an aluminum wire.
この例でも、緩衝部材33aおよび33bの上に第2金属ワイヤ40の端部をボンディングすることにより半導体素子10に加わる衝撃を緩和し、半導体素子10に与えるボンディングダメージを低減することができる。 In this example, too, by bonding the ends of the second metal wires 40 onto the buffer members 33a and 33b, the impact on the semiconductor element 10 can be alleviated, and bonding damage to the semiconductor element 10 can be reduced.
図6は、実施形態の他の変形例に係る半導体装置5を示す模式平面図である。図6は、半導体素子10、第2金属パッド25および第3金属パッド27を表す平面図である。この例でも、半導体素子10は、MOSFETもしくはIGBT(Insulated Gate Bipolar Transistor)である。半導体装置5は、第2金属ワイヤ40に代えて、第5金属ワイヤ43と、第6金属ワイヤ45と、を備える。 Figure 6 is a schematic plan view showing a semiconductor device 5 according to another modified example of the embodiment. Figure 6 is a plan view showing a semiconductor element 10, a second metal pad 25, and a third metal pad 27. In this example, the semiconductor element 10 is also a MOSFET or an IGBT (Insulated Gate Bipolar Transistor). The semiconductor device 5 includes a fifth metal wire 43 and a sixth metal wire 45 instead of the second metal wire 40.
図6に示すように、第1金属ワイヤ30は、第1電極13上にボンディングされる。第1金属ワイヤ30は、第1端30aと第2端30bとの間にルーピングを有し、第1端30aおよび第2端30bは、第1電極13に接続される。また、第1金属ワイヤ30は、第1電極13の外側に延出しないように設けられる。 As shown in FIG. 6, the first metal wire 30 is bonded onto the first electrode 13. The first metal wire 30 has a loop between the first end 30a and the second end 30b, and the first end 30a and the second end 30b are connected to the first electrode 13. The first metal wire 30 is also arranged so as not to extend outside the first electrode 13.
第5金属ワイヤ43は、第1金属ワイヤ30の第1端30a上にボンディングされる端部と、第2金属パッド25上にボンディングされる端部と、を有する。第6金属ワイヤ45は、第1金属ワイヤ30の第2端30b上にボンディングされる端部と、第2金属パッド25上にボンディングされる端部と、を有する。第5金属ワイヤ43および第6金属ワイヤは、第1電極13と第2金属パッド25とを電気的に接続する。 The fifth metal wire 43 has an end bonded onto the first end 30a of the first metal wire 30 and an end bonded onto the second metal pad 25. The sixth metal wire 45 has an end bonded onto the second end 30b of the first metal wire 30 and an end bonded onto the second metal pad 25. The fifth metal wire 43 and the sixth metal wire electrically connect the first electrode 13 and the second metal pad 25.
図6に示すように、第1金属ワイヤ30、第5金属ワイヤ43および第6金属ワイヤ45の組は、複数設けられても良い。第1金属ワイヤ30は、第5金属ワイヤ43および第6金属ワイヤ45の硬度よりも低い硬度を有する。第5金属ワイヤ43および第6金属ワイヤ45は、例えば、銅ワイヤである。 As shown in FIG. 6, multiple sets of the first metal wire 30, the fifth metal wire 43, and the sixth metal wire 45 may be provided. The first metal wire 30 has a lower hardness than the fifth metal wire 43 and the sixth metal wire 45. The fifth metal wire 43 and the sixth metal wire 45 are, for example, copper wires.
この例でも、第5金属ワイヤ43および第6金属ワイヤ45を第1金属ワイヤ30上にボンディングすることにより、半導体素子10に加わる衝撃を緩和し、半導体素子10に与えるボンディングダメージを低減することができる。 In this example, by bonding the fifth metal wire 43 and the sixth metal wire 45 onto the first metal wire 30, the impact on the semiconductor element 10 can be alleviated, and bonding damage to the semiconductor element 10 can be reduced.
第2電極15は、第3金属ワイヤ50を介して、第3金属パッド27に電気的に接続される。第3金属ワイヤ50は、第2電極15上にボンディングされる第1端部50aと、第3金属パッド27上にボンディングされる第2端部50bを有する。 The second electrode 15 is electrically connected to the third metal pad 27 via a third metal wire 50. The third metal wire 50 has a first end 50a bonded onto the second electrode 15 and a second end 50b bonded onto the third metal pad 27.
図7は、実施形態に係るパワーモジュール6を示す模式断面図である。パワーモジュール6は、例えば、半導体装置2を内蔵した電力変換器である。半導体装置2は、例えば、ケース120の内部に配置される。 Figure 7 is a schematic cross-sectional view showing a power module 6 according to an embodiment. The power module 6 is, for example, a power converter incorporating a semiconductor device 2. The semiconductor device 2 is disposed, for example, inside a case 120.
この例では、半導体装置2のベース部材20は、第1金属パッド23および第3金属パッド27を含む。半導体素子10は、裏面側を第1金属パッド23に向けてマウントされる。半導体素子10の裏面側の電極は、例えば、導電性のダイマウント材17を介して第1金属パッド23に電気的に接続される。 In this example, the base member 20 of the semiconductor device 2 includes a first metal pad 23 and a third metal pad 27. The semiconductor element 10 is mounted with its back surface facing the first metal pad 23. An electrode on the back surface side of the semiconductor element 10 is electrically connected to the first metal pad 23 via, for example, a conductive die mount material 17.
ベース部材20は、例えば、はんだ材135を介して放熱板130上にマウントされる。はんだ材135は、ベース部材20の裏面と放熱板130を接続する。放熱板130は、例えば、銅を含む金属板である。半導体装置2の動作中に生じる熱は、ベース部材20および放熱板130を介して外部に放散される。 The base member 20 is mounted on the heat sink 130, for example, via solder material 135. The solder material 135 connects the back surface of the base member 20 to the heat sink 130. The heat sink 130 is, for example, a metal plate containing copper. Heat generated during operation of the semiconductor device 2 is dissipated to the outside via the base member 20 and the heat sink 130.
ケース120は、放熱板130および半導体装置2を囲むように設けられる。ケース120の底部は、放熱板130に接する。 The case 120 is arranged to surround the heat sink 130 and the semiconductor device 2. The bottom of the case 120 is in contact with the heat sink 130.
ケース120は、接続端子123および125を有する。ケース120の内部に配置された半導体装置2は、接続端子123および125を介して、外部回路に電気的に接続される。 The case 120 has connection terminals 123 and 125. The semiconductor device 2 disposed inside the case 120 is electrically connected to an external circuit via the connection terminals 123 and 125.
接続端子123は、例えば、第2金属ワイヤ40を介して半導体素子10の第1電極13に電気的に接続される(図3参照)。第2金属ワイヤ40は、第1金属ワイヤ30を介して、第1電極13上にボンディングされる。 The connection terminal 123 is electrically connected to the first electrode 13 of the semiconductor element 10, for example, via a second metal wire 40 (see Figure 3). The second metal wire 40 is bonded onto the first electrode 13 via the first metal wire 30.
接続端子125は、例えば、第5金属ワイヤ70を介して、ベース部材20の第1金属パッド23に電気的に接続される。すなわち、接続端子125は、第5金属ワイヤ70および第1金属パッド23を介して、半導体素子10の裏面側の電極に電気的に接続される。 The connection terminal 125 is electrically connected to the first metal pad 23 of the base member 20, for example, via the fifth metal wire 70. That is, the connection terminal 125 is electrically connected to the electrode on the back side of the semiconductor element 10 via the fifth metal wire 70 and the first metal pad 23.
さらに、半導体素子10の第2電極15(図3参照)は、例えば、第3金属ワイヤ50を介して、ベース部材20の第3金属パッド27に電気的に接続される。第3金属パッド27は、ケース120に設けられた制御信号端子(図示しない)に電気的に接続される。 Furthermore, the second electrode 15 (see FIG. 3) of the semiconductor element 10 is electrically connected to the third metal pad 27 of the base member 20, for example, via a third metal wire 50. The third metal pad 27 is electrically connected to a control signal terminal (not shown) provided on the case 120.
半導体装置2は、例えば、ゲル状の絶縁部材140に浸漬される。絶縁部材140は、ケース120および放熱板130により囲まれた空間に充填される。さらに、ケース120および放熱板130により囲まれた空間は、ケース120の上端に接続された蓋150により密閉される。 The semiconductor device 2 is immersed in, for example, a gel-like insulating material 140. The insulating material 140 fills the space surrounded by the case 120 and the heat sink 130. Furthermore, the space surrounded by the case 120 and the heat sink 130 is sealed by a lid 150 connected to the top end of the case 120.
パワーモジュール6では、接続端子123と接続端子125との間に大電流が流れる。このため、第2金属ワイヤ40として、例えば、銅ワイヤを用いることが好ましい。さらに、第2金属ワイヤ40を、第1金属ワイヤ30を介して第1電極13上にボンディングすることにより、第1電極13と接続端子123との間の電気的接続の信頼性を向上させることができる。 In the power module 6, a large current flows between the connection terminal 123 and the connection terminal 125. For this reason, it is preferable to use, for example, a copper wire as the second metal wire 40. Furthermore, by bonding the second metal wire 40 onto the first electrode 13 via the first metal wire 30, the reliability of the electrical connection between the first electrode 13 and the connection terminal 123 can be improved.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments may be embodied in a variety of other forms, and various omissions, substitutions, and modifications may be made without departing from the spirit of the invention. These embodiments and their variations are within the scope and spirit of the invention, and are also included in the scope of the invention and its equivalents as set forth in the claims.
1、2、3、4、5…半導体装置、 6…パワーモジュール、 10…半導体素子、 13…第1電極、 14…裏面電極、 15…第2電極、 17…ダイマウント材、 20…ベース部材、 20a…第1表面、 20b…第2表面、 21、140…絶縁部材、 23…第1金属パッド、 25…第2金属パッド、 26…金属膜、 27…第3金属パッド、 30…第1金属ワイヤ、 30a…第1端、 30b…第2端、 40…第2金属ワイヤ、 40a、50a、60a…第1端部、 40b、50b、60b…第2端部、 50…第3金属ワイヤ、 55…緩衝材、 60…第4金属ワイヤ、 70…第5金属ワイヤ、 120…ケース、 123、125…接続端子、 130…放熱板、 135…はんだ材、 150…蓋、 WT…ウェッジツール 1, 2, 3, 4, 5...Semiconductor device, 6...Power module, 10...Semiconductor element, 13...First electrode, 14...Back surface electrode, 15...Second electrode, 17...Die mount material, 20...Base member, 20a...First surface, 20b...Second surface, 21, 140...Insulating member, 23...First metal pad, 25...Second metal pad, 26...Metal film, 27...Third metal pad, 30...First metal wire, 30a...First end, 30b...Second end, 40...Second metal wire, 40a, 50a, 60a...First end, 40b, 50b, 60b...Second end, 50...Third metal wire, 55...Buffer material, 60...Fourth metal wire, 70...Fifth metal wire, 120...Case, 123, 125...Connection terminal, 130...Heat sink, 135...Solder material, 150...Lid, WT...Wedge tool
Claims (7)
前記第1金属パッド上にマウントされ、前記第1金属パッドとは反対側の表面上に設けられた第1電極を有する半導体素子と、
前記半導体素子の前記第1電極上にボンディングされた第1金属ワイヤと、
前記第1金属ワイヤ上にボンディングされた第1端部と、前記第2金属パッド上にボンディングされた第2端部と、を含む第2金属ワイヤであって、前記第1端部は、ルーピングを有する形状に設けられ、ルーピングを有する形状の両端部を含む、前記第2金属ワイヤと、
を備え、
前記第1金属ワイヤは、前記第2金属パッドには接続されず、
前記第1金属ワイヤは、ルーピングを有する形状を有し、
前記第1金属ワイヤの第1端及び第2端は、前記第1金属パッド、及び、前記第1端部の前記両端部と接続され、
前記第1金属ワイヤの前記第1端及び前記第2端の間の部分は、前記第1金属パッド、及び、前記第1端部の前記両端部の間の部分から離れる、半導体装置。 a base member including a first metal pad and a second metal pad, the base member having a first surface and a second surface opposite the first surface, the first metal pad and the second metal pad being spaced apart from each other and arranged on the first surface;
a semiconductor element mounted on the first metal pad and having a first electrode provided on a surface opposite to the first metal pad;
a first metal wire bonded onto the first electrode of the semiconductor element;
a second metal wire including a first end bonded onto the first metal wire and a second end bonded onto the second metal pad , the first end being formed in a looped shape and including both ends of the looped shape;
Equipped with
the first metal wire is not connected to the second metal pad;
the first metal wire has a looped shape;
a first end and a second end of the first metal wire connected to the first metal pad and both ends of the first end portion;
A semiconductor device, wherein a portion of the first metal wire between the first end and the second end is spaced from the first metal pad and a portion of the first end between both ends.
前記第2金属ワイヤは、銅を含む請求項2記載の半導体装置。 the first metal wire includes aluminum;
The semiconductor device according to claim 2 , wherein the second metal wire contains copper.
前記ベース部材は、前記第1表面上において、前記第1金属パッドおよび前記第2金属パッドに並ぶ第3金属パッドをさらに含み、
前記半導体素子は、その前記表面上に設けられ、前記第1電極から離間した第2電極をさらに含み、
前記第2電極は、前記第3金属ワイヤを介して前記第3金属パッドに電気的に接続される請求項1~4のいずれか1つに記載の半導体装置。 a third metal wire connected to the semiconductor element;
the base member further includes a third metal pad on the first surface, the third metal pad being aligned with the first metal pad and the second metal pad;
the semiconductor element further includes a second electrode provided on the surface thereof and spaced apart from the first electrode;
5. The semiconductor device according to claim 1, wherein the second electrode is electrically connected to the third metal pad via the third metal wire.
前記第3金属ワイヤは、前記緩衝部材を介して、前記第2電極にボンディングされ、
前記第3金属ワイヤは、前記第2金属ワイヤと同じ材料を含み、
前記緩衝部材は、前記第1金属ワイヤと同じ材料を含む請求項5記載の半導体装置。 a buffer member bonded onto the second electrode;
the third metal wire is bonded to the second electrode via the buffer member;
the third metal wire comprises the same material as the second metal wire;
The semiconductor device according to claim 5 , wherein the buffer member includes the same material as the first metal wire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021133171A JP7722864B2 (en) | 2021-08-18 | 2021-08-18 | Semiconductor Devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021133171A JP7722864B2 (en) | 2021-08-18 | 2021-08-18 | Semiconductor Devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023027849A JP2023027849A (en) | 2023-03-03 |
| JP7722864B2 true JP7722864B2 (en) | 2025-08-13 |
Family
ID=85331232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021133171A Active JP7722864B2 (en) | 2021-08-18 | 2021-08-18 | Semiconductor Devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7722864B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090032947A1 (en) | 2007-08-01 | 2009-02-05 | Seok Ho Na | Semiconductor device and method of manufacturing |
| JP2017107937A (en) | 2015-12-08 | 2017-06-15 | 三菱電機株式会社 | Power semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261645A (en) * | 1997-01-17 | 1998-09-29 | Furukawa Electric Co Ltd:The | Semiconductor element, method of forming bump electrode, and method of wire bonding |
-
2021
- 2021-08-18 JP JP2021133171A patent/JP7722864B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090032947A1 (en) | 2007-08-01 | 2009-02-05 | Seok Ho Na | Semiconductor device and method of manufacturing |
| JP2017107937A (en) | 2015-12-08 | 2017-06-15 | 三菱電機株式会社 | Power semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023027849A (en) | 2023-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800208B2 (en) | Device with a plurality of semiconductor chips | |
| JP7159620B2 (en) | Semiconductor devices, cooling modules, power converters and electric vehicles | |
| US20080054425A1 (en) | Power electronic package having two substrates with multiple electronic components | |
| KR100536115B1 (en) | Power semiconductor device | |
| CN104821282A (en) | Power semiconductor module | |
| JP7391957B2 (en) | semiconductor equipment | |
| EP2889902B1 (en) | Electric power semiconductor device | |
| US11456244B2 (en) | Semiconductor device | |
| KR20200044635A (en) | semiconductor sub-assembly and semiconductor power module | |
| US12033984B2 (en) | Semiconductor device | |
| JP2005064479A (en) | Circuit module | |
| WO2020241239A1 (en) | Semiconductor device | |
| JP2021180234A (en) | Semiconductor module | |
| JPWO2021002132A1 (en) | Circuit structure of semiconductor module | |
| US20130256920A1 (en) | Semiconductor device | |
| JP7722864B2 (en) | Semiconductor Devices | |
| US11450623B2 (en) | Semiconductor device | |
| CN114975335B (en) | Semiconductor Package | |
| CN114203659A (en) | Multilayer Interconnect Ribbon | |
| JP2023134143A (en) | Semiconductor module, semiconductor device, and vehicle | |
| TW202226485A (en) | semiconductor device | |
| JP7661796B2 (en) | Semiconductor Device | |
| US20250279388A1 (en) | Semiconductor device | |
| US20220330429A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP7681920B2 (en) | Semiconductor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250731 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7722864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |