JPH04149743A - Drive method of data processing device - Google Patents
Drive method of data processing deviceInfo
- Publication number
- JPH04149743A JPH04149743A JP2275759A JP27575990A JPH04149743A JP H04149743 A JPH04149743 A JP H04149743A JP 2275759 A JP2275759 A JP 2275759A JP 27575990 A JP27575990 A JP 27575990A JP H04149743 A JPH04149743 A JP H04149743A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- power supply
- data processing
- supplied
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データ処理結果に極めて高い信鯨性保証を
要求される事務処理分野で使用されるデータ処理装置の
駆動方式に関するもので、複数のデータ処理エレメント
で同一処理を行って、結果比較を行って結果保証をする
形式の高信較性データ処理装置の駆動方式に関するもの
である。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a drive system for a data processing device used in the field of office processing, which requires extremely high reliability guarantee for data processing results. The present invention relates to a drive system for a highly reliable data processing device that performs the same processing using two data processing elements and compares the results to guarantee the results.
第6図は、従来の技術によるもので、2つのデータ処理
構成要素で同一データ処理を実行し、出力結果を比較し
て、不一致の場合に誤り動作として検出するよう構成し
たデータ処理装置の構成図である。FIG. 6 shows the configuration of a data processing device according to the prior art, which is configured to execute the same data processing using two data processing components, compare the output results, and detect a mismatch as an erroneous operation. It is a diagram.
図において、1はデータ処理構成要素としてのマイクロ
プロセッサ、2はマイクロプロセッサ1と同一構成、同
一機能でデータ処理結果を比較するために設けたもう一
方のマイクロプロセッサ、3はマイクロプロセッサ1の
出力とマイクロプロセッサ2の出力を比較する比較器、
4は比較器3からの不一致信号を受けてマイクロプロセ
ッサ1とマイクロプロセッサ2に対し、誤動作割込を発
生する割込制御装置、5はマイクロプロセッサ1とマイ
クロプロセッサ2で行うデータ処理のための入力情報を
運ぶ入力バス、6はマイクロプロセッサ1で処理した結
果を出力する出力バス、7はマイクロプロセッサ2で処
理した結果を比較器3へ出力するマイクロプロセッサ2
の出力バス、8は比較器3がマイクロプロセッサ1とマ
イクロプロセッサ2の出力結果不一致を通知する不一致
信号、9は割込制御装置4からマイクロプロセッサ1に
対し誤動作割込を発生ずるマイクロプロセッサ1誤動作
割込線、10は割込制御lI装置4からマイクロプロセ
ッサ2に対して誤動作割込を発生するマイクロプロセッ
サ2誤動作割込線、11はマイクロプロセッサ1とマイ
クロプロセッサ2の基本タロツク供給綜、工2はマイク
ロプロセッサlとマイクロプロセッサ2の電源供給線で
ある。In the figure, 1 is a microprocessor as a data processing component, 2 is another microprocessor with the same configuration and function as microprocessor 1 and provided for comparing data processing results, and 3 is the output of microprocessor 1. a comparator for comparing the output of the microprocessor 2;
4 is an interrupt control device that generates a malfunction interrupt to microprocessor 1 and microprocessor 2 in response to the mismatch signal from comparator 3; 5 is an input for data processing performed by microprocessor 1 and microprocessor 2; An input bus 6 carries information, an output bus 6 outputs the results processed by the microprocessor 1, and a microprocessor 2 7 outputs the results processed by the microprocessor 2 to the comparator 3.
8 is a mismatch signal from which the comparator 3 notifies the output results of microprocessor 1 and microprocessor 2, and 9 is a microprocessor 1 malfunction signal that generates a malfunction interrupt from interrupt control device 4 to microprocessor 1. An interrupt line 10 is a microprocessor 2 malfunction interrupt line that generates a malfunction interrupt from the interrupt control device 4 to the microprocessor 2; 11 is a basic tarlock supply system for the microprocessor 1 and the microprocessor 2; is a power supply line for microprocessor 1 and microprocessor 2.
第7図はデータ処理構成要素としてのマイクロプロセッ
サ1とマイクロプロセッサ202つのマイクロプロセッ
サの印刷配線板への搭載状態を表わしたものである。図
において、■はマイクロプロセッサ、2はマイクロプロ
セッサ、16は2つのマイクロプロセッサを搭載する印
刷配線板、17.18はマイクロプロセンサ1とマイク
ロプロセッサ2に各々取付られている放熱フィンである
。FIG. 7 shows how two microprocessors, microprocessor 1 and microprocessor 20, as data processing components are mounted on a printed wiring board. In the figure, ■ is a microprocessor, 2 is a microprocessor, 16 is a printed wiring board on which the two microprocessors are mounted, and 17 and 18 are heat dissipation fins attached to the microprocessor 1 and the microprocessor 2, respectively.
第8図はマイクロプロセッサ1とマイクロプロセッサ2
が、外来ノイズに対しても全く同一の反応をする為、出
力の比較結果は常に一致することを示す図である。Figure 8 shows microprocessor 1 and microprocessor 2.
However, since they react in exactly the same way to external noise, the output comparison results always match.
第9図はマイクロプロセッサ1とマイクロプロセッサ2
の1を源電圧の供給が共通の為、動作電源電圧の上限と
下限を越える場合も、2つのマイクロプロセッサの動作
環境条件は同一である事を示す図である。Figure 9 shows microprocessor 1 and microprocessor 2.
1 is a diagram showing that since the source voltage is commonly supplied, the operating environment conditions of the two microprocessors are the same even when the upper and lower limits of the operating power supply voltage are exceeded.
第10図はマイクロプロセッサ1とマイクロプロセッサ
2の放熱条件が同じであることからマイクロプロセッサ
の素子温度が動作保証上限温度を越える場合も2つのマ
イクロプロセッサの動作環境条件は同一である事を示す
図である。Figure 10 is a diagram showing that since the heat dissipation conditions of microprocessor 1 and microprocessor 2 are the same, the operating environment conditions of the two microprocessors are the same even if the element temperature of the microprocessor exceeds the guaranteed upper limit temperature. It is.
次に動作について説明する。第6図において、マイクロ
プロセッサエとマイクロプロセッサ2は共通のt源供給
線12と共通の基本タロツク供給線11及び共通の入力
バス5に接続されており、また第7図に示す通り、放熱
条件も同じであり、完全に同一の動作環境条件でデータ
処理を行うよう構成されている。Next, the operation will be explained. In FIG. 6, the microprocessor 5 and the microprocessor 2 are connected to a common T source supply line 12, a common basic tarlock supply line 11, and a common input bus 5, and as shown in FIG. are the same, and are configured to process data under completely the same operating environment conditions.
マイクロプロセッサ1の条件結果はデータ処理装置の処
理結果として出力バス6に出力されるとともに、比較器
3にも供給され、マイクロプロセッサ2の処理結果と比
較される。The condition results of the microprocessor 1 are output to the output bus 6 as processing results of the data processing device, and are also supplied to the comparator 3, where they are compared with the processing results of the microprocessor 2.
マイクロプロセッサlとマイクロプロセッサ2よう、内
蔵パフファメモリを含む内部状態の初期化を実施し、時
間的な条件も含めて出力結果が一致させる制御を行う。The internal states of microprocessor 1 and microprocessor 2, including the built-in puffer memory, are initialized, and control is performed so that the output results match, including time conditions.
このようにして動作させたマイクロプロセッサ1とマイ
クロプロセッサ2の出力結果が比較器3で比較され、も
し不一致が検出された場合は、データ処理装置のどこか
が誤動作したことになり、比較器3からの不一致信号8
により、割込制御装置4はマイクロプロセッサ1とマイ
クロプロセッサ2に対して誤動作割込wA9,10によ
り割込を発生し、誤動作に関する処理を実行する。The output results of microprocessor 1 and microprocessor 2 operated in this way are compared by comparator 3, and if a mismatch is detected, it means that somewhere in the data processing device has malfunctioned, and comparator 3 Discrepancy signal from 8
Accordingly, the interrupt control device 4 generates an interrupt to the microprocessor 1 and the microprocessor 2 by malfunction interrupts wA9 and wA10, and executes processing related to the malfunction.
このように、データ処理構成要素の出力結果が一致した
ときだけ、処理結果が正統であると保証される。In this way, the processing results are guaranteed to be legitimate only when the output results of the data processing components match.
従来のデータ処理装置は以上のように構成されているの
で、複数のデータ処理構成要素に共通に働く外乱、例え
ば外来ノイズや、電源電圧変動、周囲温度変動によるデ
ータ処理装置の誤動作が検出されず、データ処理装置の
処理結果を保証することが難しいなどの問題点があった
。Because conventional data processing equipment is configured as described above, malfunctions of the data processing equipment due to disturbances common to multiple data processing components, such as external noise, power supply voltage fluctuations, and ambient temperature fluctuations, are not detected. However, there were problems such as difficulty in guaranteeing the processing results of the data processing device.
この発明は上記のような問題点を解消するためになされ
たもので、外来ノイズによる誤動作を検知できるととも
に、供給ttA電圧変動による誤動作の検知と周囲温度
変動による誤動作の外乱によるデータ処理結果の誤り、
又は、誤りの発生する可能性を事前に検知できるデータ
処理結果の信頼性の高いデータ処理装置を得ることを目
的とする。This invention was made to solve the above-mentioned problems, and can detect malfunctions caused by external noise, as well as detect malfunctions caused by fluctuations in the supply ttA voltage and errors in data processing results due to disturbances caused by malfunctions caused by fluctuations in ambient temperature. ,
Alternatively, it is an object of the present invention to obtain a data processing device that can detect the possibility of an error occurring in advance and has highly reliable data processing results.
この発明に係るデータ処理装置の駆動方式は、データ処
理構成要素としてのマイクロプロセッサ1.2のそれぞ
れに供給される基本クロックの位相又は電源電圧の大き
さ又は放熱温度の高さ等の動作環境条件を、動作保証範
囲内で互いに異ならせるようにしたことを特徴とするも
のである。The driving method of the data processing device according to the present invention is based on operating environment conditions such as the phase of the basic clock supplied to each of the microprocessors 1 and 2 as data processing components, the magnitude of the power supply voltage, or the height of the heat dissipation temperature. are made to differ from each other within the guaranteed operation range.
作保証範囲を越えると、データ処理構成要素としてのマ
イクロプロセッサ1.2には一方に正常動作による処理
結果が、他方に誤動作による処理結果が出力される。こ
れら異なった処理結果が比較されることにより、誤動作
が検知される。When the operation guarantee range is exceeded, the microprocessor 1.2 as a data processing component outputs a processing result due to normal operation to one side and a processing result due to malfunction to the other side. Malfunctions are detected by comparing these different processing results.
以下、この発明の一実施例を図について説明する。第1
図において、1はデータ処理構成要素としてのマイクロ
プロセッサ、2はもう一方のデータ処理構成要素として
のマイクロプロセッサ、3はマイクロプロセッサ1とマ
イクロプロセッサ2の出力を比較する比較器、4は比較
器3からの不一致信号8を受けてマイクロプロセッサ1
とマイクロプロセッサ2に対して誤動作割込を発生する
割込制御装置、5はマイクロプロセッサの入力バス、6
はマイクロプロセッサ1で処理した結果を出力する出力
バス、7はマイクロプロセッサ2出力バス、8は比較器
3からの不一致信号、9は割込制御装置4からマイクロ
プロセッサ1に対して誤動作割込を発生するマイクロプ
ロセンサ1誤動作割込線、10は割込制御装置4からマ
イクロプロセッサ2に対して誤動作割込を発生するマイ
クロプロセッサ2誤動作割込線、11は基本クロック供
給線、12は電源供給線、13はマイクロプロセッサ2
への供給電源電圧を降下させる手段としての抵抗器、1
4はマイクロプロセッサ2への供給電源電圧の安定化を
目的とするコンデンサ、15はマイクロプロセンサ2へ
の供給基本クロック位相をシフトする手段としての遅延
線である。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 is a microprocessor as a data processing component, 2 is a microprocessor as another data processing component, 3 is a comparator that compares the outputs of microprocessor 1 and microprocessor 2, and 4 is a comparator 3. The microprocessor 1 receives the mismatch signal 8 from the microprocessor 1.
and an interrupt control device that generates a malfunction interrupt to the microprocessor 2; 5 is an input bus of the microprocessor; 6
is an output bus that outputs the results processed by the microprocessor 1, 7 is a microprocessor 2 output bus, 8 is a mismatch signal from the comparator 3, and 9 is a malfunction interrupt signal sent from the interrupt control device 4 to the microprocessor 1. 10 is a microprocessor 2 malfunction interrupt line that generates a malfunction interrupt from the interrupt control device 4 to the microprocessor 2, 11 is a basic clock supply line, and 12 is a power supply line. line, 13 is microprocessor 2
a resistor as a means of lowering the supply voltage to the
4 is a capacitor for the purpose of stabilizing the power supply voltage supplied to the microprocessor 2, and 15 is a delay line as means for shifting the phase of the basic clock supplied to the microprocessor 2.
第2図はデータ処理構成要素としてのマイクロプロセッ
サ1とマイクロプロセッサ2の2つのマイクロプロセッ
サの印刷配線板への搭載状態を表わしたものである0図
において、lはマイクロプロセッサ、2はマイクロプロ
セッサ、16は印刷配線板、17はマイクロプロセッサ
1に取付けられた放熱フィン、18はマイクロプロセッ
サ2に取付けられた放熱フィンである。Figure 2 shows how two microprocessors, microprocessor 1 and microprocessor 2, as data processing components are mounted on a printed wiring board. In Figure 0, l is a microprocessor, 2 is a microprocessor, 16 is a printed wiring board, 17 is a heat radiation fin attached to the microprocessor 1, and 18 is a heat radiation fin attached to the microprocessor 2.
第3図は、マイクロプロセッサ2へ供給される基本タロ
ツクが、遅延線15により位相がシフトしており、外来
ノイズがマイクロプロセッサ1の基本クロックT−2の
先頭で外乱を与えた場合、マイクロ、プロセッサ1は誤
った出力をするが、マイクロプロセッサ2は正常動作を
する為、比較不一致信号8は有意となり、誤動作が検出
されることを示す。FIG. 3 shows that the phase of the basic tarock supplied to the microprocessor 2 is shifted by the delay line 15, and when an external noise causes a disturbance at the beginning of the basic clock T-2 of the microprocessor 1, the microprocessor Although the processor 1 produces an erroneous output, the microprocessor 2 operates normally, so the comparison mismatch signal 8 becomes significant, indicating that a malfunction has been detected.
第4図はマイクロプロセッサ1とマイクロプロセッサ2
への供給電源電圧変動を示す。Figure 4 shows microprocessor 1 and microprocessor 2.
This shows the voltage fluctuation of the power supply to the
第5図はマイクロプロセッサ1とマイクロプロセッサ2
の素子温度変動を示す。Figure 5 shows microprocessor 1 and microprocessor 2.
shows the element temperature fluctuation.
次に動作について説明する。第1図において、マイクロ
プロセッサ1に供給される基本クロツクは基本クロック
供給線11から直接供給されており、一方マイクロプロ
セッサ2に供給されるクロツクは基本クロック供給線1
1にクロツクがら遅延vA15により位相を遅らせたク
ロツクを供給している。マイクロプロセッサlには電源
供給線12から直接電源が供給され、マイクロブロセ。Next, the operation will be explained. In FIG. 1, the basic clock supplied to microprocessor 1 is directly supplied from basic clock supply line 11, while the clock supplied to microprocessor 2 is supplied directly from basic clock supply line 11.
1 is supplied with a clock whose phase is delayed by a delay vA15. Power is directly supplied to the microprocessor l from a power supply line 12.
す2には電源供給線12から電源降圧手段としての抵抗
器13を通して電源電圧が供給されている。A power supply voltage is supplied to the power supply line 12 through a resistor 13 as a power voltage step-down means.
両方のマイクロプロセッサ1. 2の内部状態まで含め
て同一の論理状態とする為、内蔵パフファメモリを含め
た初期化を行った後、共通に接続された入力バス5から
供給されるデータ処理命令とデータとによってデータ処
理行い、マイクロプロセッサlは出力バス6と比較器3
へ処理結果を出力する。マイクロプロセッサ2は、マイ
クロプロセッサ2出カバスフを通して比較器3へ処理結
果を出力し、比較器3は両方のマイクロプロセッサ1.
2の出力を比較する。Both microprocessors1. In order to have the same logical state including the internal state of the two, after initializing the built-in puffer memory, data processing is performed using data processing commands and data supplied from the commonly connected input bus 5, Microprocessor l has output bus 6 and comparator 3
Output the processing results to. The microprocessor 2 outputs the processing result to the comparator 3 through the microprocessor 2 output bus flow, and the comparator 3 is connected to both microprocessors 1.
Compare the outputs of 2.
外乱の無い通常状態では、基本クロック位相の差異も、
電源電圧の差異も、又、第2図に示す放熱フィン17.
18の放熱面積の違いから発生する素子の動作温度差異
も全て動作保証環境条件内であるため両マイクロプロセ
ッサ1,2は正常に処理結果を出力し、比較器3での比
較結果は一致している。Under normal conditions with no disturbance, the difference in the basic clock phase is also
The difference in power supply voltage also affects the radiation fins 17. shown in FIG.
Since the operating temperature difference of the elements caused by the difference in the heat dissipation area of the microprocessors 1 and 18 is all within the guaranteed operating environment conditions, both the microprocessors 1 and 2 output the processing results normally, and the comparison results from the comparator 3 are consistent. There is.
第3図は外来ノイズによる一方のマイクロブロセ・5.
すの誤動作が処理結果比較により検出されることを示し
ており、マイクロプロセッサ1に供給される基本クロツ
クをMPU1基本タロツク、マイクロプロセッサ2に供
給される基本クロ・ツクをM P U 2基本クロック
、静電気放電やACラインに重畳するパルス状の外来ノ
イズを外来ノイズ、マイクロプロセッサl出力をMPU
I出力、マイクロプロセッサ2出力をMPU2出力、両
マイクロプロセッサ1.2の出力を比較する比較器3の
不一致検出信号を比較不一致信号8としてそれぞれ記載
している。外来ノイズが丁度MPU1基本クロフク]゛
2の先頭部分で発生し、マイクロプロれの為、外来ノイ
ズを検知することなく、正常な処理結果を出力できる。Figure 3 shows one microblossom due to external noise.5.
The basic clock supplied to the microprocessor 1 is the MPU 1 basic clock, the basic clock supplied to the microprocessor 2 is the MPU 2 basic clock, and the basic clock supplied to the microprocessor 2 is the MPU 2 basic clock. Electrostatic discharge and pulsed external noise superimposed on the AC line are external noise, and microprocessor l output is used as MPU.
I output, the microprocessor 2 output is shown as the MPU 2 output, and the mismatch detection signal of the comparator 3 that compares the outputs of both microprocessors 1.2 is shown as the comparison mismatch signal 8, respectively. External noise occurs exactly at the beginning of MPU 1 basic clock [2], and due to micro-progression, normal processing results can be output without detecting external noise.
この結果、2つのマイクロプロセッサ1.2の処理結果
が異り、比較器3は比較不一致信号8を出力し、誤動作
割込を割込制御装置4経由で発生し、41方のマイクロ
プロセッサ1.2は誤動作割込処理を実行することにな
る。As a result, the processing results of the two microprocessors 1.2 are different, the comparator 3 outputs a comparison mismatch signal 8, a malfunction interrupt is generated via the interrupt control device 4, and the processing results of the two microprocessors 1.2 are different. 2 executes malfunction interrupt processing.
第4図は両マイクロプロセンサ1,2の動作電源電圧の
差で電源電圧変動による誤動作を検知可能であることを
示しており、マイクロプロセッサ1への供給電圧をMP
U1iit[電圧、マイクロプロセッサ2への供給電圧
をMPU2it源電圧と記しである。Figure 4 shows that malfunctions due to power supply voltage fluctuations can be detected by the difference in the operating power supply voltages of both microprocessor sensors 1 and 2, and shows that the supply voltage to the microprocessor 1 is MP
U1iit [voltage, the supply voltage to the microprocessor 2 is written as the MPU2it source voltage.
ti電源電圧変動より、マイクロプロセッサ電源電圧が
上限を越えるとき、MPU1[源電圧がト限値を越えて
も、MPU2’i源電圧は動作保証範囲内である。Due to power supply voltage fluctuations, when the microprocessor power supply voltage exceeds the upper limit, even if the MPU1 source voltage exceeds the upper limit value, the MPU2'i source voltage is within the guaranteed operation range.
又、逆にマイクロプロセッサ電源電圧が下限を下まわる
とき、MPU2電源電圧が下限値を下まわっても、MP
UI電源電圧は動作範囲内であり、必ず一方は正常動作
が保証され、一方は誤動作する組合せを通過するよう構
成する事により、確実にt源電♂iによる誤動作を検出
する。Conversely, when the microprocessor power supply voltage falls below the lower limit, even if the MPU2 power supply voltage falls below the lower limit, the MP
The UI power supply voltage is within the operating range, and by configuring the system so that one is guaranteed to operate normally and the other passes through a combination that malfunctions, malfunctions caused by the t power supply ♂i are reliably detected.
第5図はマイクロブロセ、す1.2の素子温度の差で周
囲温度変化による誤動作検知が可能であることを示す図
であり、第2図に示したように放熱フィン17.18の
放熱面積に変化をつける事により、2つのマイクロブロ
セ1.す1,2の素子温度に差を持たせておき、周囲温
度の上昇により、素子温度が動作保証温度範囲を越える
とき、放熱フィンlii積の小さいM P U 2素子
温度が一1]限温度を越えても、放熱フィン面積の大き
いMPUIは素子温度が動作保証温度範囲内にあり、一
方は誤動作しても、他方は正常動作が保証される組合せ
を必ず通過するよう構成することで確実に周囲温度変化
による誤動作を検知する。FIG. 5 is a diagram showing that it is possible to detect malfunctions due to changes in ambient temperature based on the difference in element temperature of the microblossom unit 17 and 1.2, and as shown in FIG. By varying the area, two microbrosses 1. If there is a difference between the element temperatures of 1 and 2, and the element temperature exceeds the guaranteed operating temperature range due to an increase in ambient temperature, the temperature of the MPU 2 element with the smaller heat dissipation fin product will be the 11] limit temperature. Even if the MPUI has a large heat dissipation fin area, the element temperature is within the guaranteed operating temperature range, and even if one malfunctions, the other is guaranteed to operate normally by configuring the device to pass through the combination. Detects malfunctions due to changes in ambient temperature.
なお、に記実施例ではマイクロプロセッサ1゜2−・の
入力バス5と出力バス6は別々に分割されたものとして
説明したが、入出力が可能な双方向バスを用いた構成と
して、マイクロプロセッサからの出力の時間だけ結果比
較を行うよう構成しても同じ結果を得る事ができる。In addition, in the embodiment described above, the input bus 5 and output bus 6 of the microprocessor 1.2-. The same result can be obtained by configuring the result comparison to be performed only during the output time.
また、ト記実施例では電源電圧の降圧手段とし2て抵抗
器13を用い5.動作時素了温度の差を与える目的で放
熱面積の異なる放熱フィンを用いたが、各々のマイクロ
プロセッサ1.2に別々の電源装置から異った電源電圧
を供給し5、又、各々のマイクロプロセンサ1,2を異
った量の冷却風で冷却するなどの手段を用いても同し効
果を得る事ができる。Furthermore, in the embodiment described in (g), a resistor 13 is used as the power supply voltage step-down means (5). Heat radiation fins with different heat radiation areas were used for the purpose of providing differences in final temperature during operation, but different power supply voltages were supplied to each microprocessor 1.2 from separate power supplies 5, and each microprocessor The same effect can be obtained by cooling the prosensors 1 and 2 with different amounts of cooling air.
また、基本クロックの位相と電源電圧の大きさと放熱温
度の高さの全てを異ならせることなく、いずれか一つの
動作環境条件を異ならせるようにしても所期の効果が得
られる。Further, the desired effect can be obtained even if any one of the operating environment conditions is made different, without making all of the phase of the basic clock, the magnitude of the power supply voltage, and the height of the heat radiation temperature different.
[発明の効果〕
以上のように、この発明によれば、データ処理構成要素
としてのマイクロプロセッサのそれぞれに供給される基
本クロックの位相又は電源電圧の大きさ又は放熱温度の
高さ等の動作環境条件を、る誤動作の外乱によるデータ
処理結果の誤り、又は、誤りの発生する可能性を事前に
検知でき、デ−タ処理結果の信顛性の高いデータ処理が
行えるという効果がある。[Effects of the Invention] As described above, according to the present invention, the operating environment, such as the phase of the basic clock supplied to each microprocessor as a data processing component, the magnitude of the power supply voltage, or the height of the heat radiation temperature, etc. It is possible to detect in advance an error in the data processing result due to a disturbance due to a malfunction under certain conditions, or the possibility of the occurrence of an error, and it is possible to perform data processing with high reliability of the data processing result.
第1図はこの発明の一実施例によるデータ処理装置の駆
動方式の構成図、第2図はこの発明の一実施例によるマ
イクロプロセフす放熱フィン取付状態図、第3図はこの
発明の一実施例による外来ノイズでの誤動作検知タイミ
ング図、第4図はこの発明の一実施例による電源電圧変
動を示す図、第5図はこの発明の一実施例によるマイク
ロプロセッサ素子温度変動を示す図、第6図は従来のデ
ータ処理装置の構成図、第7図は従来例によるマイクロ
プロセッサ放熱フィン取付状態図、第8図は従来例によ
る外来ノイズでの誤動作を示す図、第9図は従来例によ
る電源電圧変動を示す図、第10図は従来例によるマイ
クロプロセッサ素子温度変動を示す図である。
1.2・・・・・・マイクロプロセッサ、3・・・・・
・比較器、4・・・・・・割込制御装置。
なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a configuration diagram of a drive system of a data processing device according to an embodiment of the present invention, FIG. 2 is a diagram of a state in which a heat dissipation fin is attached to a microprocessor according to an embodiment of the present invention, and FIG. FIG. 4 is a diagram showing power supply voltage fluctuations according to an embodiment of the present invention; FIG. 5 is a diagram showing microprocessor element temperature fluctuations according to an embodiment of the present invention; Fig. 6 is a configuration diagram of a conventional data processing device, Fig. 7 is a diagram of a microprocessor heat dissipation fin installation state according to a conventional example, Fig. 8 is a diagram showing malfunction due to external noise according to a conventional example, and Fig. 9 is a conventional example. FIG. 10 is a diagram showing the temperature fluctuation of a microprocessor element according to a conventional example. 1.2...Microprocessor, 3...
- Comparator, 4...Interrupt control device. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
に同一の処理を実行させ、それぞれのデータ処理構成要
素の出力結果を比較し、比較結果の一致が得られたとき
のみ処理結果が正統であると保証するよう構成したデー
タ処理装置において、上記データ処理構成要素のそれぞ
れに供給される基本クロックの位相又は電源電圧の大き
さ又は放熱温度の高さ等の動作環境条件を、動作保証範
囲内で異ならせるようにしたことを特徴とするデータ処
理装置の駆動方式。Multiple data processing components with the same configuration and functions are made to execute the same process, the output results of each data processing component are compared, and the processing result is authentic only when the comparison results match. In a data processing device configured to guarantee that A drive method for a data processing device, characterized in that the drive method is made to differ.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275759A JPH04149743A (en) | 1990-10-15 | 1990-10-15 | Drive method of data processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275759A JPH04149743A (en) | 1990-10-15 | 1990-10-15 | Drive method of data processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04149743A true JPH04149743A (en) | 1992-05-22 |
Family
ID=17559997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2275759A Pending JPH04149743A (en) | 1990-10-15 | 1990-10-15 | Drive method of data processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04149743A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7870439B2 (en) | 2003-05-28 | 2011-01-11 | Nec Corporation | Fault tolerant multi-node computing system using periodically fetched configuration status data to detect an abnormal node |
| JP2015222520A (en) * | 2014-05-23 | 2015-12-10 | 株式会社日立製作所 | Fail-safe processing unit |
-
1990
- 1990-10-15 JP JP2275759A patent/JPH04149743A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7870439B2 (en) | 2003-05-28 | 2011-01-11 | Nec Corporation | Fault tolerant multi-node computing system using periodically fetched configuration status data to detect an abnormal node |
| JP2015222520A (en) * | 2014-05-23 | 2015-12-10 | 株式会社日立製作所 | Fail-safe processing unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7467318B2 (en) | Adaptive temperature dependent feedback clock control system and method | |
| US7415647B2 (en) | Test mode for pin-limited devices | |
| US5943206A (en) | Chip temperature protection using delay lines | |
| US6675301B1 (en) | Microcomputer malfunction preventive apparatus and microcomputer malfunction preventive method | |
| KR20190131648A (en) | System monitoring computational procedure of pwm duty for controlling motor | |
| US20230216488A1 (en) | Event detection control device and method for circuit system controlled by pulse wave modulation signal | |
| US20020130695A1 (en) | System and method for dynamically controlling an integrated circuit's clock | |
| JP2002243800A (en) | Abnormality detecting circuit and abnormality detecting device for semiconductor integrated circuit | |
| JPH04149743A (en) | Drive method of data processing device | |
| JP2020009398A (en) | Method for controlling fan in electronic system | |
| US20240053808A1 (en) | Power-on-reset request functionality in semiconductor devices and power management ics | |
| US11248617B2 (en) | Fan control system | |
| JP2010283230A (en) | Semiconductor device and its abnormality prediction method | |
| TWI639847B (en) | Integrated circuit chip and inspection method thereof | |
| US20240095126A1 (en) | Microcontroller and electronic circuit | |
| JP2644403B2 (en) | IC and its temperature alarm control method | |
| JP7605697B2 (en) | Calculation unit | |
| KR102283902B1 (en) | Method of detecting temperature data of memory module for server computer | |
| US20230349387A1 (en) | System and method for ensuring continued operation of fan notwithstanding bmc failure | |
| KR910007631Y1 (en) | CPIU's Analog Data Sensing Circuit | |
| JP2799753B2 (en) | Pulse width modulation controller | |
| JP3006330B2 (en) | Clock collision detection circuit of data processing device | |
| JP2000029859A (en) | Semiconductor integrated circuit | |
| KR940007908B1 (en) | Abnormal state detection circuit of multiple sensors | |
| JPS6362776B2 (en) |