[go: up one dir, main page]

JPH04177552A - Scsi device - Google Patents

Scsi device

Info

Publication number
JPH04177552A
JPH04177552A JP30572890A JP30572890A JPH04177552A JP H04177552 A JPH04177552 A JP H04177552A JP 30572890 A JP30572890 A JP 30572890A JP 30572890 A JP30572890 A JP 30572890A JP H04177552 A JPH04177552 A JP H04177552A
Authority
JP
Japan
Prior art keywords
scsi
address
bus
target
initiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30572890A
Other languages
Japanese (ja)
Inventor
Yoshinori Maruyama
丸山 美徳
Tetsuya Sato
哲哉 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP30572890A priority Critical patent/JPH04177552A/en
Publication of JPH04177552A publication Critical patent/JPH04177552A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To increase the number of devices which can be connected by handling a small computer system interface(SCSi) device to be increased, as a logical unit. CONSTITUTION:The address designation in the case an initiator 1 (SCSi device 17) communicates with a target 2 (SCSi device 41) is executed (LUN1 of an address 3) so as to indicate an address on an external SCSi bus B1 and a logical unit LUN1 being thereunder. An interface controller 30 which receives this address designation executes an address conversion so as to designate LUN0 of an address 1 by an internal SCSi bus B2. The address 1 of this internal SCSi bus B2 is the target 2, and the LUN0 is a logical unit being thereunder. In such a state, when the target 2 responds to the LUN0 of the address 1, a communication path is secured to the initiator 1. In such a way, the number of devices which can be connected to the SCSi bus is increased exceeding restrictions of the address.

Description

【発明の詳細な説明】 〔概 要〕 複数のホストコンピュータと周辺機器との間をバス接続
するSCSi装置において、バス接続可能なデバイス数
をアドレスの制約を越えて増加できるよう(こすること
を目的とし、 限定されたアドレスで区別される複数のイニシエータ用
SCSiデバイスを接続できる第1のSCSiバスと、
前記イニシエータ用SCSiデバイスに代えて接続され
るインタフェースコントローラと、該コントローラによ
って前記第1のSCSiバスとの間が調停される第2の
SCSiバスと、該第2のSCSiバスに接続される複
数のターゲット用SCSiデバイスとを備えるよう構成
する。
[Detailed Description of the Invention] [Summary] In an SCSi device that connects a plurality of host computers and peripheral devices via a bus, the number of devices that can be connected to the bus can be increased beyond the address constraints (by avoiding scraping). a first SCSi bus capable of connecting a plurality of initiator SCSi devices distinguished by limited addresses;
an interface controller connected in place of the initiator SCSi device; a second SCSi bus arbitrating between the first SCSi bus; and a plurality of interface controllers connected to the second SCSi bus. The target SCSi device is configured to include a target SCSi device.

〔産業上の利用分野〕[Industrial application field]

本発明は、バス構造を2層化したSCSi  (スモー
ル・コンピュータ・システム・インタフェース)装置に
関する。
The present invention relates to an SCSi (Small Computer System Interface) device having a two-layered bus structure.

〔従来の技術〕[Conventional technology]

コンピュータシステムのインタフェースの1つにSCS
iという規格かあり、これからのインタフェースの基準
になることか予想される。このSCSi規格ではバス上
のデバイスは固有のアドレスで区別され、任意のデバイ
ス間で通信することができる。
SCS as one of the computer system interfaces
There is a standard called i, and it is expected that it will become the standard for future interfaces. In this SCSi standard, devices on the bus are distinguished by unique addresses, and any devices can communicate with each other.

第2図はSCSi規格のシステム構成の一例を示してい
る。共通のSCSiバスB1には複数のSCSiデバイ
ス10〜17が接続され、これらはアドレス0〜アドレ
ス7で区別される。1台のSCSiデバイスには論理ユ
ニットと呼はれるドライブ20,21,22.・・・・
・・を最大て7台まて接続することができる。テープ記
憶装置を例にすると、テープに記録/再生するドライブ
かこの論理ユニットに当たる。
FIG. 2 shows an example of a system configuration according to the SCSi standard. A plurality of SCSi devices 10 to 17 are connected to the common SCSi bus B1, and these devices are distinguished by addresses 0 to 7. One SCSi device includes drives 20, 21, 22 . . . called logical units.・・・・・・
Up to 7 devices can be connected. Taking a tape storage device as an example, this logical unit would be a drive that records/plays back on tape.

〔発明か解決しようとする課題〕[Invention or problem to be solved]

第2図に示したSCSi規格のバスB1上は8本のデー
タバスと、該データバスをデータとして使用するかアド
レスとして使用するかを区別するラインを含む複数本の
制御ラインからなり、アドレスは8本のデータバスの1
本を残りの7本とは逆のレベルにすることて規定する。
The SCSi standard bus B1 shown in FIG. 2 consists of eight data buses and multiple control lines including a line that distinguishes whether the data bus is used for data or for addresses. 1 of 8 data buses
It is stipulated that the book be at the opposite level to the remaining seven books.

従って、このSCSi規格ではアドレスの制約上最大で
も8台までしかSCSiデバイスを接続することかでき
ない。このため、ユーザか9台以上のSCSiデバイス
を使用するシステムを構築しようとしても、それを実現
できない問題かある。
Therefore, in this SCSi standard, only eight SCSi devices can be connected at most due to address restrictions. For this reason, even if a user attempts to construct a system using nine or more SCSi devices, there is a problem in that the system cannot be realized.

本発明は増設するSCSiデバイスを論理ユニットとし
て扱うことにより、接続可能なデノ\イス数をアドレス
の制約を越えて増加できるようにするものである。
The present invention makes it possible to increase the number of connectable denominations beyond address constraints by treating additional SCSi devices as logical units.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のSCSi装置は、限定されたアドレスで区別さ
れる複数のイニシエータ用SCSiデバイスを接続でき
る第1のSCSiバスと、前記イニシエータ用SCSi
デバイスに代えて接続されるインタフェースコントロー
ラと、該コントローラによって前記第1のSCSiバス
との間が調停される第2のSCSiバスと、該第2のS
CSiバスに接続される複数のターゲット用SCSiデ
バイスとを備えることを特徴とするものである。
The SCSi device of the present invention includes a first SCSi bus capable of connecting a plurality of initiator SCSi devices distinguished by limited addresses;
an interface controller connected on behalf of the device; a second SCSi bus arbitrating between the controller and the first SCSi bus;
It is characterized by comprising a plurality of target SCSi devices connected to a CSi bus.

〔作用〕[Effect]

第1のSCSiバスと第2のSCSiバスの階層構造を
とり、第2のSCSiバスに接続されるターゲット用S
CSiデバイスを第1のSCSiバスに接続されるイニ
シエータ用SCSiデバイスか論理ユニットとして扱う
ようにすると、このイニシエータ用SCSiデバイスは
第1の5C8iバス上のアドレスを占有せずに増設でき
る。
A target S has a hierarchical structure of a first SCSi bus and a second SCSi bus, and is connected to the second SCSi bus.
If the CSi device is treated as an initiator SCSi device or a logical unit connected to the first SCSi bus, this initiator SCSi device can be added without occupying an address on the first 5C8i bus.

〔実施例〕〔Example〕

第1図は本発明の実施例を示すシステム構成図で、B1
は外部(第1の)SCSiバス、B2は内部(第2の)
SCSiバス、11はホストコンピュータとなるイニシ
エータ用SCSiデバイス(但し、i=0〜7)、30
はインタフェースコントローラ、4jは周辺機器として
のターゲット用SCSiデバイス(但し、j=0〜6)
である。
FIG. 1 is a system configuration diagram showing an embodiment of the present invention, and B1
is the external (first) SCSi bus, B2 is the internal (second)
SCSi bus, 11 is an initiator SCSi device that becomes a host computer (however, i = 0 to 7), 30
is the interface controller, and 4j is the target SCSi device as a peripheral device (j = 0 to 6)
It is.

外部SCSiバスB1にはアドレス0〜アドレス7で区
別される最大8台までのイニシエータ用SCSiデバイ
スliか接続される。このシステムで例えばアドレス3
のSCSiデバイスをインタフェースコントローラ30
に代え、その配下に内部SCSiバスB2を設けると、
この内部5C81バスB2に最大で7台のターゲット用
5C8iデバイス4jを接続することができる。内部S
CSiバスB2も8本のデータバスを有するか、ここに
インタフェースコントローラ30か1台のSCSiデバ
イスとして接続されるため、ターゲット用SC8iデバ
イス4jは最大で7台となる。
Up to eight initiator SCSi devices li, distinguished by addresses 0 to 7, are connected to the external SCSi bus B1. In this system, for example, address 3
Interface controller 30 with the SCSi device
Instead, if an internal SCSi bus B2 is provided under it,
A maximum of seven target 5C8i devices 4j can be connected to this internal 5C81 bus B2. Internal S
Since the CSi bus B2 also has eight data buses or the interface controller 30 is connected thereto as one SCSi device, there are a maximum of seven target SC8i devices 4j.

ターゲット用のSCSiデバイス40,41゜・・・・
・・はそれぞれ論理ユニットを1台内蔵し、内部SCS
iバスB2上てはアドレス0.アドレス1゜・・・・・
・、アドレス6て区別される。この場合、インタフェー
スコントローラ30はアドレスのイニシエータ1となる
。但し、これはターゲット用SCSiデバイス4jに対
しててあり、外部SCSiバスBl上ではアドレス3で
ある。
SCSi device for target 40, 41°...
... each has one built-in logical unit and internal SCS
Address 0. on i-bus B2. Address 1゜・・・・・・
・, address 6 are distinguished. In this case, the interface controller 30 becomes the initiator 1 of the address. However, this is for the target SCSi device 4j, and is address 3 on the external SCSi bus Bl.

このような2層のバス構造をとる関係でイニシエータか
らターゲットのアドレス指定は次の様になる。例えば、
イニシエータ1(SCSiデバイス17)かターゲット
2(SCSiデバイス41)と通信する場合のアドレス
指定は、外部SCSiバスBl上のアドレス3とその配
下の論理ユニットLUN1を指すように行う(アドレス
3のLUNI)。このアドレス指定を受けたインタフェ
ースコントローラ30は内部SCSiパスB2でアドレ
スlのLUNOを指定するようにアドレス変換を行う。
With such a two-layer bus structure, addressing from the initiator to the target is as follows. for example,
When communicating with initiator 1 (SCSi device 17) or target 2 (SCSi device 41), address specification is made to point to address 3 on external SCSi bus Bl and logical unit LUN1 under it (LUNI of address 3) . The interface controller 30 that has received this address converts the address so that the LUNO at address l is specified using the internal SCSi path B2.

内部SCSiバスB2のアドレス1はターゲット2てあ
り、LNNOはその配下の論理ユニットである。ターゲ
ット2かアドレスlのLUNOに応答するとイニシエー
タ1との間に通信経路が確立する。
Address 1 of internal SCSi bus B2 is target 2, and LNNO is the logical unit under it. When target 2 responds to the LUNO at address l, a communication path is established with initiator 1.

インタフェースコントローラ30かターゲットを選択す
る過程は、内部SCSiバスB2を獲得するアービトレ
ーションフェイズと、デバイスを選択するセレクション
フェイズに細分化される。
The process of selecting a target from the interface controller 30 is subdivided into an arbitration phase for acquiring the internal SCSi bus B2 and a selection phase for selecting a device.

アービトレーションフェイズではコントローラ30は内
部バス上のアドレス7として振る舞うか、セレクション
フェイズになると外部バスからアクセスしてきたイニシ
エータ(この場合SCSiデバイス16)゛のアドレス
6を使用することかできる。このようにすることで、タ
ーゲット(この場合41)で発生したトラブル原因を、
その時通信中のイニシエータ(同16)毎に、ターゲッ
ト(同41)が保持することかできる。
In the arbitration phase, the controller 30 can act as address 7 on the internal bus, or in the selection phase, it can use address 6 of the initiator (SCSi device 16 in this case) accessed from the external bus. By doing this, the cause of the trouble that occurred at the target (41 in this case) can be
The target (41) can hold each initiator (16) communicating at that time.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれは、SCSiバスに接続
できるデバイス数をアドレスの制約を越えて増加できる
利点かある。
As described above, the present invention has the advantage that the number of devices that can be connected to the SCSi bus can be increased beyond address constraints.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のシステム構成図、 第2図は従来のシステム構成図である。 図中、B1は外部SCSiバス、B2は内部SCSiバ
ス、11はイニシエータ用SCSiデバイス、30はイ
ンタフェースコントローラ、4jはターゲット用SCS
iデバイスである。 出 願 人 富士通テン株式会社
FIG. 1 is a system configuration diagram of the present invention, and FIG. 2 is a conventional system configuration diagram. In the figure, B1 is an external SCSi bus, B2 is an internal SCSi bus, 11 is an initiator SCSi device, 30 is an interface controller, and 4j is a target SCS
It is an i-device. Applicant Fujitsu Ten Ltd.

Claims (1)

【特許請求の範囲】 1、限定されたアドレスで区別される複数のイニシエー
タ用SCSiデバイスを接続できる第1のSCSiバス
と、 前記イニシエータ用SCSiデバイスに代えて接続され
るインタフェースコントローラと、該コントローラによ
って前記第1のSCSiバスとの間が調停される第2の
SCSiバスと、該第2のSCSiバスに接続される複
数のターゲット用SCSiデバイスとを備えることを特
徴とするSCSi装置。
[Claims] 1. A first SCSi bus capable of connecting a plurality of initiator SCSi devices distinguished by limited addresses; an interface controller connected in place of the initiator SCSi device; An SCSi device comprising: a second SCSi bus that arbitrates with the first SCSi bus; and a plurality of target SCSi devices connected to the second SCSi bus.
JP30572890A 1990-11-09 1990-11-09 Scsi device Pending JPH04177552A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30572890A JPH04177552A (en) 1990-11-09 1990-11-09 Scsi device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30572890A JPH04177552A (en) 1990-11-09 1990-11-09 Scsi device

Publications (1)

Publication Number Publication Date
JPH04177552A true JPH04177552A (en) 1992-06-24

Family

ID=17948633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30572890A Pending JPH04177552A (en) 1990-11-09 1990-11-09 Scsi device

Country Status (1)

Country Link
JP (1) JPH04177552A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994008306A1 (en) * 1992-10-02 1994-04-14 Compaq Computer Corporation Method of communicating with an scsi bus device that does not have an assigned scsi address
EP0627687A1 (en) * 1993-06-02 1994-12-07 AT&T Corp. Arrangement for expanding the device capacity of a bus
JPH11282793A (en) * 1998-03-30 1999-10-15 Oki Electric Ind Co Ltd Bus expansion device and communication device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994008306A1 (en) * 1992-10-02 1994-04-14 Compaq Computer Corporation Method of communicating with an scsi bus device that does not have an assigned scsi address
EP0663088A1 (en) * 1992-10-02 1995-07-19 Compaq Computer Corp Method of communicating with an scsi bus device that does not have an assigned scsi address.
EP0627687A1 (en) * 1993-06-02 1994-12-07 AT&T Corp. Arrangement for expanding the device capacity of a bus
US5596727A (en) * 1993-06-02 1997-01-21 Lucent Technologies Inc. Arrangement for expanding the device capacity of a bus
JPH11282793A (en) * 1998-03-30 1999-10-15 Oki Electric Ind Co Ltd Bus expansion device and communication device

Similar Documents

Publication Publication Date Title
JP4315600B2 (en) Data storage system
US7831575B2 (en) Library virtualisation module
US5073854A (en) Data processing system with search processor which initiates searching in response to predetermined disk read and write commands
JP2008513885A (en) Universal serial bus switching hub
WO2010047713A1 (en) Direct-attached/network-attached storage device
CA2087162A1 (en) High-speed, high-capacity, fault-tolerant, error-correcting storage system for binary computers
JP2003248555A (en) A system for partitioning data storage area network associated data library using element address
JPH0264834A (en) Data transfer device in miniature computer system
US20050071546A1 (en) Systems and methods for improving flexibility in scaling of a storage system
US5996045A (en) IDE disk drive arrangement that combines the capacity of a master drive and slave drive while hiding the presence of slave drive to a host computer
AU660667B2 (en) A computer system
US20080235404A1 (en) Storage apparatus and data transfer method thereof
JPS61290564A (en) Compound data processing system
JPH04177552A (en) Scsi device
JPH06195302A (en) Computer system capable of discriminating system control device
WO2009070985A1 (en) A device of flash memory array
US6418511B1 (en) Large capacity data storage systems using redundant buses
US20020194405A1 (en) Disk array system with large storage capacity
JP3221419B2 (en) Disk array device
JPH0546578B2 (en)
JPH04113413A (en) computer system
JPS6121542A (en) data transfer device
JP2000330728A (en) Disk array device, high speed communicating method used for the device and recording medium recording its control program
JPH04288637A (en) Electronic computer system
JP2718846B2 (en) Memory circuit