[go: up one dir, main page]

JPH04208719A - A/d converter - Google Patents

A/d converter

Info

Publication number
JPH04208719A
JPH04208719A JP40029090A JP40029090A JPH04208719A JP H04208719 A JPH04208719 A JP H04208719A JP 40029090 A JP40029090 A JP 40029090A JP 40029090 A JP40029090 A JP 40029090A JP H04208719 A JPH04208719 A JP H04208719A
Authority
JP
Japan
Prior art keywords
converter
output
input
conversion part
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40029090A
Other languages
Japanese (ja)
Inventor
Yoshinori Miyata
美模 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP40029090A priority Critical patent/JPH04208719A/en
Publication of JPH04208719A publication Critical patent/JPH04208719A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To make a device inexpensive and small sized by combining an A/D conversion part having the (M-N)-bit resolution, an A/D conversion part having the N-bit resolution, and a D/A conversion part. CONSTITUTION:An output signal S1 of a second A/D conversion part 3 is sent as a binary code corresponding to a decimal in accordance with the magnitude of the output signal of a sampling and holding circuit 1. The output of a D/A conversion part 4 to which the output signal S1 is inputted is supplied as an analog voltage to a reference input terminal 6 of a first A/D conversion part 2. The second A/D conversion part 3 subjects the output of the sampling and holding circuit 1 to A/D conversion at a high speed with a low resolution. An output signal S2 of the second A/D conversion part 3 is joined with the output of the first A/D conversion part 2, and binary input data from the first A/D conversion part 2 is left shifted in a digital data converting circuit 5 by K bits.

Description

【発明の詳細な説明】[Detailed description of the invention]

[0001] [0001]

【産業上の利用分野】本発明はA/Dコンバータに関し
、特に低レベル入力信号時の有効ビット数を少ない分解
能のA/D変換部を用いて確保するA/Dコンバータに
関する。 [0002]
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A/D converter, and more particularly to an A/D converter that secures the number of effective bits when a low level input signal is received by using an A/D converter with a small resolution. [0002]

【従来の技術】従来、この種のA/Dコンバータは特開
平1−212921号公報等に示されている。 [00031図3はかかる従来の一例を示すA/Dコン
バータの構成図である。 [0004]図3に示すように、従来のA/Dコンバー
タはアナログ入力端子INからの入力アナログ信号を一
時的に記憶する標本化保持回路1と、この標本化保持回
路1に入力された信号のレベルを検出するレベル検出器
10と、レベル検出器10で検出したレベルに応じて標
本化保持回路1から出力された入力アナログ信号を増幅
するアンプ9と、増幅されたアナログ信号をNビット(
MAN:共に自然WL)のディジタル信号に変換するA
/D変換部11と、変換されたディジタル信号およびレ
ベル検出器10の出力を入力して信号処理を行なうシグ
ナルプロセッサ12とを有している。この信号処理を行
なうシグナルプロセッサ12はNビットのディジタル信
号を右シフトして、 (N+K)ビット(M−N≧K)
のディジタル信号をディジタルデータ出力端子OUTに
出力するようにしている。 [0005]かかるA/Dコンバータにより、単に入力
アナログ信号をA/Dコンバータに入力しA/D変換す
る場合に比較して、入力アナログ信号が低レベルのとき
でも変換出力の有効ビット数を確保することができる。 [0006]
2. Description of the Related Art Conventionally, this type of A/D converter is disclosed in Japanese Unexamined Patent Publication No. 1-212921. [00031 FIG. 3 is a block diagram of an A/D converter showing an example of such a conventional converter. [0004] As shown in FIG. 3, a conventional A/D converter includes a sampling and holding circuit 1 that temporarily stores an input analog signal from an analog input terminal IN, and a signal input to this sampling and holding circuit 1. a level detector 10 that detects the level of
MAN: A to convert into a digital signal of both natural WL)
It has a /D conversion section 11 and a signal processor 12 which inputs the converted digital signal and the output of the level detector 10 and performs signal processing. The signal processor 12 that performs this signal processing shifts the N-bit digital signal to the right and converts it to (N+K) bits (M-N≧K).
The digital signal is outputted to the digital data output terminal OUT. [0005] With this A/D converter, the effective number of bits of the converted output can be ensured even when the input analog signal is at a low level, compared to the case where the input analog signal is simply input to the A/D converter and A/D converted. can do. [0006]

【発明が解決しようとする課題】上述した従来のA/D
コンバータは、入力アナログ信号の入力レベルに応じて
増幅度も正確に変えるアナログアンプを必要としている
。また、かかるアナログアンプを高い分解能のA/Dコ
ンバータに使用するにあたっては、大型化されるために
集積回路化が困難になるという欠点がある。 [0007]本発明の目的は、かかる正確なアナログア
ンプを使用することなく、安価に且つ小型化して集積回
路化を容易にするA/Dコンバータを提供することにあ
る。 [0008]
[Problem to be solved by the invention] The above-mentioned conventional A/D
The converter requires an analog amplifier that accurately changes the amplification depending on the input level of the input analog signal. Furthermore, when such an analog amplifier is used in a high-resolution A/D converter, it has the disadvantage that it is difficult to integrate into an integrated circuit due to its large size. [0007] It is an object of the present invention to provide an A/D converter that can be made inexpensive, compact, and easily integrated into an integrated circuit without using such a precise analog amplifier. [0008]

【課題を解決するための手段】本発明のA/Dコンバー
タは、アナログ信号を入力してM (Mは自然数)ビッ
トのディジタルデータに変換出力するA/Dコンバータ
において、前記アナログ信号を標本化保持する標本化保
持回路と、A/D変換する入力信号範囲を決定するため
のリファレンス入力端子を備え且つ前記標本化保持回路
の出力を入力とする分解能(M−N)  (NはMより
小さい自然数〕ビットの第一のA/D変換部と、前記標
本化保持回路の出力を入力とする分解能Nビットの第二
のA/D変換部と、前記第二のA/D変換部の出力を入
力とするD/A変換部と、前記第一のA/D変換部の出
力および前記第二のA/D変換部の出力を合成するディ
ジタルデータ変換回路とを含み、前記D/A変換部の出
力に基づき前記リファレンス入力端子の入力信号を作成
するように構成される。 [0009]
[Means for Solving the Problems] The A/D converter of the present invention inputs an analog signal, converts it into M (M is a natural number) bits of digital data, and samples the analog signal. resolution (M-N) (N is smaller than M), which is equipped with a sampling and holding circuit for holding and a reference input terminal for determining the range of input signals to be A/D converted, and inputting the output of the sampling and holding circuit; a first A/D converter of [Natural number] bits, a second A/D converter of N bits of resolution that receives the output of the sampling and holding circuit as input, and an output of the second A/D converter. and a digital data conversion circuit that synthesizes the output of the first A/D converter and the output of the second A/D converter, the D/A converter is configured to create an input signal for the reference input terminal based on the output of the unit. [0009]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。 [00101図1は本発明の第一の実施例を示すA/D
コンバータの構成図である。 [00111図1に示すように、本実施例はM、 Nを
自然数とするときアナログ信号を入力して一時的に標本
化保持する標本化保持回路1と、A/D変換する入力信
号範囲を決定するリファレンス入力端子6を有し且つ標
本化保持回路1の出力を入力する分解能(M−N)ビッ
トの第一のA/D変換部2と、標本化保持回路1の出力
を入力する分解能Nビットの第二のA/D変換部3と、
第二のA/D変換部3の出力を入力してアナログ信号に
戻しリファレンス入力端子6に供給するD/A変換部4
と、第一のA/D変換部2の出力を第二のA/D変換部
3の出力の大きさに基づきビットシフトして出力するデ
ィジタルデータ変換回路5とを備えている。 [0012]まず、アナログ入力端子INに入力される
入力アナログ信号は標本化保持回路1に入力され、標本
化保持回路1の出力は分解能(M−N)ビットの第一の
A/D変換部2および分解能Nビットの第二のA/D変
換部3に入力される。ここで、M、 NはM> Hの関
係にある自然数である。また、第二のA/D変換部3の
出力信号S1は、標本化保持回路1の出力信号の大きさ
に応じ、1から211までの2K  (K≦N−1,に
は0以上の整数)で表わされる10進数に対応する2進
コードで送出される。この出力信号S1を入力するD/
A変換部4の出力は、第一のA/D変換部2のリファレ
ンス入力端子6に対し、アナログ電圧V1×2に (V
+ は最小基準電圧)で供給される。すなわち、第一の
A/D変換部2の入力レンジはリファレンス入力端子6
に加えられるアナログ電圧VIX2にによって決められ
る。これに対し、第二のA/D変換部3は標本化保持回
路1の出力を低分解能で高速にA/D変換する。この第
二のA/D変換部3の出力信号S2はにビットだけ第一
のA/D変換部2からの2進の入力データを左にシフト
させるための信号であり、第一のA/D変換部2の出力
と合わせ、ディジタルデータ変換回路5でこの操作が行
なわれる。これにより、ディジタルデータ変換回路5は
出力端子OUTにMピットの2進データを出力する。 [0013]要するに、分解能がM−NビットのA/D
変換部1およびNビットのA/D変換部3と、D/A変
換部4とを組み合せることにより、入力信号を直接増幅
するための高精度なアナログアンプを使用しないで済み
、Nビットのレベル範囲において有効ビット、すなわち
(M−N)ビットを確保することができる。 [0014]図2は本発明の第二の実施例を示すA/D
コンバータの構成図である。 [00151図2に示すように、本実施例はオーディオ
信号のようなグランドレベルを中心に正側と負側に入力
信号が触れるときの例であり、前述した第一の実施例と
比較すると、第一のA/D変換部2のリファレンス端子
6A、6Bとそこにアナログ信号を供給する手段とが異
なる他は同一である。以下、その詳細を説明する。 [0016]アナログ入入力骨は標本化保持回路1にお
いて標本化され保持され、この標本化保持回路1の出力
信号は第一のA/D変換部2と第二のA/D変換部3と
に加えられる。第一のA/D変換部2の出力はディジタ
ルデータ変換回路5に入力され、第二のA/D変換部3
の第一の出力S1はD/A変換部4に入力される。 [0017]このD/A変換部4の出力は絶対値回路7
に入力され、アナログ信号の絶対値が作成される。絶対
値回路7の出力は第一のA/D変換部2の正側のリファ
レンス入力端子6Aに入力されるとともに、増幅度が−
1倍のアンプ8を介して第一のA/D変換部2の負側の
リファレンス入力端子6Bに入力される。要するに、こ
の第一のA/D変換部2は2つのリファレンス入力端子
6A、6Bに与えられた電圧範囲をA/D変換のできる
入力範囲とするA/D変換部である。一方、第二のA/
D変換部3の出力信号S2はディジタルデータ変換回路
5に入力されるが、このディジタルデータ変換回路5は
、第一のA/D変換部2の出力信号を第二のA/D変換
部3の出力信号S2の大きさに応じて左シフトする回路
である。このように、本実施例のA/Dコンバータは入
力信号が正負両側に振れる場合についても低分解能のA
/D変換部を用いて高速に変換できる。すなわち、小信
号での有効ビットを大きくできる。従って、オーディオ
信号等のA/D変換に用いると、ダイナミックレンジを
拡大することができる。 [0018]
Embodiments Next, embodiments of the present invention will be described with reference to the drawings. [00101 FIG. 1 shows an A/D showing a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a converter. [00111 As shown in FIG. 1, this embodiment includes a sampling and holding circuit 1 that inputs an analog signal, temporarily samples and holds it, and an input signal range for A/D conversion, where M and N are natural numbers. A first A/D converter 2 having a reference input terminal 6 to determine and inputting the output of the sampling and holding circuit 1 with a resolution of (M-N) bits; an N-bit second A/D converter 3;
A D/A converter 4 which inputs the output of the second A/D converter 3 and returns it to an analog signal and supplies it to the reference input terminal 6.
and a digital data conversion circuit 5 that bit-shifts the output of the first A/D converter 2 based on the magnitude of the output of the second A/D converter 3 and outputs the result. [0012] First, the input analog signal input to the analog input terminal IN is input to the sampling and holding circuit 1, and the output of the sampling and holding circuit 1 is sent to the first A/D converter with a resolution of (M−N) bits. 2 and a second A/D converter 3 with a resolution of N bits. Here, M and N are natural numbers with a relationship of M>H. Further, the output signal S1 of the second A/D converter 3 is 2K from 1 to 211 (where K≦N-1, is an integer greater than or equal to 0) depending on the magnitude of the output signal of the sampling and holding circuit 1. ) is sent in a binary code corresponding to a decimal number. D/ that inputs this output signal S1
The output of the A converter 4 is applied to the reference input terminal 6 of the first A/D converter 2 at an analog voltage V1×2 (V
+ is the minimum reference voltage). That is, the input range of the first A/D converter 2 is the reference input terminal 6.
is determined by the analog voltage VIX2 applied to VIX2. On the other hand, the second A/D converter 3 performs A/D conversion of the output of the sampling and holding circuit 1 at high speed with low resolution. The output signal S2 of the second A/D converter 3 is a signal for shifting the binary input data from the first A/D converter 2 to the left by a bit. This operation is performed in the digital data conversion circuit 5 together with the output of the D conversion section 2. As a result, the digital data conversion circuit 5 outputs M-pit binary data to the output terminal OUT. [0013] In short, an A/D with a resolution of M−N bits
By combining the converter 1, the N-bit A/D converter 3, and the D/A converter 4, there is no need to use a high-precision analog amplifier to directly amplify the input signal, and the N-bit A/D converter 3 is combined with the D/A converter 4. Valid bits, ie (M−N) bits, can be secured in the level range. [0014] FIG. 2 shows an A/D according to a second embodiment of the present invention.
FIG. 2 is a configuration diagram of a converter. [00151 As shown in FIG. 2, this embodiment is an example in which an input signal touches the positive and negative sides of the ground level, such as an audio signal.Compared with the first embodiment described above, They are the same except that the reference terminals 6A and 6B of the first A/D converter 2 and the means for supplying analog signals thereto are different. The details will be explained below. [0016] The analog input bone is sampled and held in a sampling holding circuit 1, and the output signal of this sampling holding circuit 1 is sent to a first A/D converter 2 and a second A/D converter 3. added to. The output of the first A/D converter 2 is input to the digital data converter 5, and the output of the second A/D converter 3
The first output S1 is input to the D/A converter 4. [0017] The output of this D/A converter 4 is sent to the absolute value circuit 7
to create the absolute value of the analog signal. The output of the absolute value circuit 7 is input to the positive side reference input terminal 6A of the first A/D converter 2, and the amplification degree is -
The signal is inputted to the negative side reference input terminal 6B of the first A/D converter 2 via the 1x amplifier 8. In short, the first A/D converter 2 is an A/D converter whose input range is the voltage range given to the two reference input terminals 6A, 6B. On the other hand, the second A/
The output signal S2 of the D converter 3 is input to the digital data converter circuit 5, which converts the output signal of the first A/D converter 2 into the second A/D converter 3. This circuit shifts the signal to the left according to the magnitude of the output signal S2. In this way, the A/D converter of this embodiment can handle low-resolution A/D even when the input signal swings to both the positive and negative sides.
/D converter can be used to perform high-speed conversion. That is, the effective bits for small signals can be increased. Therefore, when used for A/D conversion of audio signals, etc., the dynamic range can be expanded. [0018]

【発明の効果】以上説明したように、本発明のA/Dコ
ンバータは、アナログ信号をディジタル信号に変換する
とき、より少ない分解能のA/D変換部を2個組み合わ
せ、一方のA/D変換部に入力されるアナログ入力信号
の大きさにより他方のA/D変換部のリファレンス電圧
又はリファレンス電流を変更することにより、低レベル
入力信号時の有効ビット数を維持させることができると
いう効果がある。また、本発明は低いビットのA/D変
換部を用いることにより、アナログ入力信号を正確に可
変増幅するアンプを用いないで済むので、安価に且つ小
型化され、集積回路化に適合させるとともに、高い分解
能を実現できるという効果がある。
As explained above, the A/D converter of the present invention combines two A/D converters with lower resolution when converting an analog signal into a digital signal, and converts one A/D converter into a digital signal. By changing the reference voltage or reference current of the other A/D converter depending on the magnitude of the analog input signal input to the other A/D converter, the effective number of bits can be maintained when the input signal is at a low level. . Furthermore, by using a low-bit A/D conversion section, the present invention eliminates the need for an amplifier that accurately variable amplifies the analog input signal, making it inexpensive and compact, making it suitable for integrated circuits, and This has the effect of achieving high resolution.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の第一の実施例を示すA/Dコンバータ
の構成図である。
FIG. 1 is a configuration diagram of an A/D converter showing a first embodiment of the present invention.

【図2】本発明の第二の実施例を示すA/Dコンバータ
の構成図である。
FIG. 2 is a configuration diagram of an A/D converter showing a second embodiment of the present invention.

【図3】従来の一例を示すA/Dコンバータの構成図で
ある。
FIG. 3 is a configuration diagram of an A/D converter showing a conventional example.

【図1】[Figure 1]

【図2】[Figure 2]

【図3】[Figure 3]

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】アナログ信号を入力してM(Mは自然数)
ビットのディジタルデータに変換出力するA/Dコンバ
ータにおいて、前記アナログ信号を標本化保持する標本
化保持回路と、A/D変換する入力信号範囲を決定する
ためのリファレンス入力端子を備え且つ前記標本化保持
回路の出力を入力とする分解能(M−N)〔NはMより
小さい自然数〕ビットの第一のA/D変換部と、前記標
本化保持回路の出力を入力とする分解能Nビットの第二
のA/D変換部と、前記第二のA/D変換部の出力を入
力とするD/A変換部と、前記第一のA/D変換部の出
力および前記第二のA/D変換部の出力を合成するディ
ジタルデータ変換回路とを含み、前記D/A変換部の出
力に基づき前記リファレンス入力端子の入力信号を作成
することを特徴とするA/Dコンバータ。
Claim 1: Input an analog signal to M (M is a natural number)
The A/D converter converts and outputs bit digital data, and includes a sampling and holding circuit that samples and holds the analog signal, and a reference input terminal that determines an input signal range to be A/D converted. A first A/D converter with a resolution (M-N) [N is a natural number smaller than M] bits that takes the output of the holding circuit as input, and a second A/D converter with N bits of resolution that takes the output of the sampling and holding circuit as input. a D/A converter that receives the output of the second A/D converter as input, and a D/A converter that receives the output of the first A/D converter and the second A/D converter; An A/D converter comprising: a digital data conversion circuit for synthesizing outputs of the converting section, and creating an input signal for the reference input terminal based on the output of the D/A converting section.
【請求項2】前記ディジタルデータ変換回路はシフトレ
ジスタを用いて構成することを特徴とする請求項1記載
のA/Dコンバータ。
2. The A/D converter according to claim 1, wherein the digital data conversion circuit is constructed using a shift register.
JP40029090A 1990-12-04 1990-12-04 A/d converter Pending JPH04208719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40029090A JPH04208719A (en) 1990-12-04 1990-12-04 A/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40029090A JPH04208719A (en) 1990-12-04 1990-12-04 A/d converter

Publications (1)

Publication Number Publication Date
JPH04208719A true JPH04208719A (en) 1992-07-30

Family

ID=18510202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40029090A Pending JPH04208719A (en) 1990-12-04 1990-12-04 A/d converter

Country Status (1)

Country Link
JP (1) JPH04208719A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008170304A (en) * 2007-01-12 2008-07-24 Nec Electronics Corp Battery voltage measuring system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008170304A (en) * 2007-01-12 2008-07-24 Nec Electronics Corp Battery voltage measuring system
US8030940B2 (en) 2007-01-12 2011-10-04 Renesas Electronics Corporation Battery voltage measuring system

Similar Documents

Publication Publication Date Title
EP1917719B1 (en) Switched-capacitor circuit with scaled reference voltage
US4994803A (en) Random number dither circuit for digital-to-analog output signal linearity
US6664911B2 (en) Differential input A/D converter
JP4361693B2 (en) Floating point analog to digital converter
US5296857A (en) Digital to analog converter with precise linear output for both positive and negative digital input values
JPH04208719A (en) A/d converter
KR20020064321A (en) Digital-to-analog converter
JP2001506440A (en) Digital to analog conversion
EP1107459A2 (en) Method and apparatus for digitally removing a DC-offset smaller than one LSB
US7132966B2 (en) Floating point IDAC
JPH0716163B2 (en) Redundant binary D / A converter and redundant binary signal processing device using the same
JPH05308286A (en) D/a converter
JP3230227B2 (en) A / D converter
JPH09148930A (en) Offset voltage correction circuit for operational amplifier
JP3140654B2 (en) Analog-to-digital converter
EP0177902B1 (en) Digital-to-analog converter
JP3101186B2 (en) Digital encoder circuit
JPH0548459A (en) Analog/digital converter
KR20020092000A (en) General purpose 4-quadrant analog-digital multiplier
JP3837014B2 (en) Digital-analog converter
JPH06303138A (en) A / D converter
KR19980053881U (en) A / D Return Circuit Using RESOLUTION Enhancement
JPS6166411A (en) A/D conversion device
JPH066216A (en) Bit length extending device
JPS61128630A (en) Analog-digital converter