JPH04676A - Method and system for determining shortest route - Google Patents
Method and system for determining shortest routeInfo
- Publication number
- JPH04676A JPH04676A JP2100334A JP10033490A JPH04676A JP H04676 A JPH04676 A JP H04676A JP 2100334 A JP2100334 A JP 2100334A JP 10033490 A JP10033490 A JP 10033490A JP H04676 A JPH04676 A JP H04676A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- route
- search
- point
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリント基板、集積回路等の配線パターンを
決定する方法、及び配線パターンを決定するシステムに
係り、特に、信号遅延を配慮した配線パターンを計算機
により自動決定するために用いて好適な最短経路決定方
法、及び最短経路決定システムに関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for determining wiring patterns for printed circuit boards, integrated circuits, etc., and a system for determining wiring patterns, and particularly relates to wiring that takes signal delay into consideration. The present invention relates to a shortest route determining method and a shortest route determining system suitable for use in automatically determining patterns using a computer.
近年、計算機の高性能化に伴い、それを構成するプリン
ト基板、集積回路等の実装設計においては、配線パター
ンによる信号遅延に対する考慮が重要な問題となり、斜
め45°方向の配線パターン等を用いた最短配線による
配線設計が不可欠となってきた。In recent years, with the increasing performance of computers, consideration of signal delay due to wiring patterns has become an important issue in the mounting design of printed circuit boards, integrated circuits, etc. Wiring design with the shortest possible wiring has become essential.
プリント基板等における配線設計自動化技法の中で、斜
め45°方向の配線パターンを用いた最短経路決定方法
に関する従来技術としては、1986年 アイ・イー・
イー・イー インターナショナル コンファレンス オ
ン コンピュータ・ニーディト デザイン プロシーデ
インゲス、第250頁から第253頁(Proceed
ings 1986IEEE Internation
al Conference on Computer
−Aided Design (I CCAD −86
) 、 p p 、 250=253)において論じら
れている方法がある。Among wiring design automation techniques for printed circuit boards, etc., a prior art method for determining the shortest route using wiring patterns diagonally at 45° is the 1986 I.E.
E.E. International Conference on Computer Needs Design Proceedings, pp. 250-253 (Proceed
ings 1986IEEE International
Al Conference on Computer
-Aided Design (I CCAD-86
), p p , 250=253).
従来よりプリント基板等における配線設計においては、
配線方向が水平方向、垂直方向の2つの配線層のペア(
これを以下では「ペア層」と記す)を複数積層した層構
成をもつ基板が主に対象とされてきたが、第2図に示す
ように、上記方法においては、配線可能方向を水平方向
、垂直方向、斜め±45’方向の4方向に拡張し、これ
らのうち斜め方向を含むいずれか2方向を各ペア層に割
当て、かつそれらのペア層のいずれかで斜め45゜方向
を用いた最短経路による結線を実現できるような基板を
対象とすることができる。そして上記方法による配線経
路決定処理では、このようなプリント基板等を対象とし
て、まず、配線対象区間の始点と終点を結ぶ線分が水平
方向となす角度により最適なペア層を決定し、その後肢
ペア層において始点から終点に至る斜め45°方向を用
いた最短なる経路の探索を線分探索法、迷路法等により
2層配線として行なうことを基本としている(以下この
方法を「2層配線方法」と呼ぶ)。Conventionally, in wiring design for printed circuit boards, etc.,
A pair of two wiring layers with horizontal and vertical wiring directions (
This method has mainly been targeted at substrates with a layer structure in which multiple layers (hereinafter referred to as "pair layers") are laminated, but as shown in Figure 2, in the above method, the wiring is possible in the horizontal direction, Expand in four directions: vertical direction, diagonal ±45' direction, assign any two of these directions including the diagonal direction to each pair layer, and use the diagonal 45 degree direction in any of those pair layers. The target can be a board that can realize connection by a route. In the wiring route determination process using the above method, for such a printed circuit board, etc., first, the optimal pair layer is determined based on the angle formed by the line segment connecting the starting point and the ending point of the wiring target section with the horizontal direction, and then The basic method is to search for the shortest route in a diagonal 45° direction from the start point to the end point in a pair layer using the line segment search method, maze method, etc. as a two-layer wiring method (hereinafter, this method will be referred to as the "two-layer wiring method"). ).
しかし、上記2層配線方法による最短経路決定方法では
、配線対象区間に対する配線方向を2方向に限定するも
のであり、所望の最短経路上に配線層のパターン等の経
路探索をするうえでの障害物が存在する場合、決められ
た2つの配線方向を用いることにより、かえって配線パ
ターンに迂回が生じることがある。さらに配線対象区間
の始点と終点を結ぶ線分が水平方向となす角度に対し、
斜め配線層を含んだすべてのペア層が必要であり、従来
の水平、垂直方向配線層のみによるペア層構成に比べ、
膨大な配線層数を要すという問題がある。However, in the method for determining the shortest route using the two-layer wiring method described above, the wiring direction for the wiring target section is limited to two directions, which poses an obstacle to route searching for wiring layer patterns, etc. on the desired shortest route. If an object exists, using two determined wiring directions may actually cause a detour in the wiring pattern. Furthermore, with respect to the angle that the line segment connecting the starting point and ending point of the wiring target section makes with the horizontal direction,
All pair layers including diagonal wiring layers are required, and compared to the conventional pair layer configuration with only horizontal and vertical wiring layers,
There is a problem in that a huge number of wiring layers are required.
一方、上記2層配線方法に対し第3図に示すように、最
近本出願人らは特願昭63−266056号の中で、配
線方向の異なる3層以上の配線層の組(以下ではこれを
「層群」と記す)に対する配線経路の決定方法について
検討した。これは、積層された層群のいずれかにおいて
、少なくとも3層以上の複数層を用いて配線対象区間の
始点から終点に至る経路の探索を迷路法により行なうも
ので、少なくとも3方向以上の配線方向を用いることに
よって、最短経路を得ることを目的にしている(以下こ
の方法を「迷路法による多層配線方法」と呼ぶ)。これ
によると、配線可能な複数の経路の中で経路長が最短と
なるものを必ず発見することができるので、配線方向を
3方向以上とすることにより前記2層配線方法によって
生じる可能性のある不必要な配線パターンの迂回が解消
されるという利点がある。さらに、前記2層配線方法に
対し、配線対象区間の始点、終点を結ぶ線分と水平方向
とのなす角度にかかわらず、特定の層群において大量の
配線区間を一括して処理できるので、少ない配線層数で
斜め方向を用いた最短経路決定が可能である。On the other hand, in contrast to the above-mentioned two-layer wiring method, as shown in FIG. We investigated how to determine wiring routes for layers (hereinafter referred to as "layer groups"). This method searches for a route from the start point to the end point of a wiring target section using at least three or more layers in any of the stacked layer groups, and searches for a route in at least three or more directions. The purpose of this method is to obtain the shortest route by using the method (hereinafter, this method will be referred to as the "multilayer wiring method using the maze method"). According to this, it is possible to always find the path with the shortest route length among multiple routes that can be routed, so by setting the wiring direction to three or more directions, it is possible to avoid problems that may occur due to the two-layer wiring method described above. This has the advantage that unnecessary detours of wiring patterns are eliminated. Furthermore, compared to the two-layer wiring method described above, a large number of wiring sections can be processed at once in a specific layer group, regardless of the angle between the line segment connecting the start point and end point of the wiring target section and the horizontal direction. It is possible to determine the shortest route using a diagonal direction depending on the number of wiring layers.
しかし、上記迷路法による多層配線方法は、上記2層配
線方法の問題点を解消するものの、大規模なプリント基
板、集積回路等に対する配慮がされておらず、大量の配
線区間に対し高速に配線経路決定を行えないという問題
があった。However, although the multilayer wiring method using the maze method solves the problems of the two-layer wiring method described above, it does not take into account large-scale printed circuit boards, integrated circuits, etc., and allows high-speed wiring for a large number of wiring sections. There was a problem that route determination could not be performed.
本発明の目的は、前述した従来技術の問題点を解決し、
大規模なプリント基板、集積回路等に対する最短なる配
線経路を高速かつ少ない配線層数で決定し得る方法及び
システムを提供することである。The purpose of the present invention is to solve the problems of the prior art described above,
It is an object of the present invention to provide a method and system capable of determining the shortest wiring route for large-scale printed circuit boards, integrated circuits, etc. at high speed and with a small number of wiring layers.
上記目的は、上記迷路法による多層配線方法において、
始点から終点に至る経路の探索を迷路法のかわりに、3
方向以上の配線方向を用いた経路探索可能な拡張された
線分探索法を用い、さらに配線経路の冗長な迂回を高精
度に制御可能な手段を与えることにより達成される。The above purpose is to:
Instead of using the maze method to search for a route from the starting point to the ending point,
This is achieved by using an extended line segment search method that allows route searching using more wiring directions than the above directions, and by providing means that can control redundant detours of wiring routes with high precision.
以下第4図、第1図に示す例を用いて上記説明を補足す
る。第4図、第1図は、少なくとも3層以上の配線層を
同時に用いて決定する配線パターン決定システムにおい
て、上記本発明により少なくとも3方向以上の配線方向
を用いて最短なる配線経路の決定処理を行った1例とし
て、第3図に記した4層の配線層、4方向の配線方向を
用いた配線経路決定処理のようすを示す。The above explanation will be supplemented below using examples shown in FIGS. 4 and 1. FIGS. 4 and 1 show a process for determining the shortest wiring route using at least three wiring directions according to the present invention in a wiring pattern determination system that uses at least three or more wiring layers at the same time. As an example, a wiring route determination process using four wiring layers and four wiring directions shown in FIG. 3 is shown.
本例ではまず、配線対象となる少なくとも3層以上の複
数の配線層に対し、配線可能な領域を。In this example, first, a region where wiring is possible is determined for a plurality of wiring layers of at least three layers to be wired.
それぞれ固有の方向として定義付けられた配線方向に沿
った線分データとして作成しく第4図(A 1))、各
配線層に隣接する配線層への層変更探索可能領域を格子
状データとして作成する(第4図(A2))。Each wiring layer is created as line segment data along the wiring direction defined as a unique direction (Fig. 4 (A1)), and the area in which layer changes can be searched for the wiring layer adjacent to each wiring layer is created as grid data. (Figure 4 (A2)).
始点Aから終点Bに至る配線経路の探索は、上記線分デ
ータを用いた一次元探索による仮線分の発生、仮線分上
の格子点から上記格子状データを用いた層変更探索を繰
り返すことにより、実行することができる。第4図(B
z) 、 (Bx)はこのようすを示す。まず始点Aか
ら各配線層に対し、上記各配線層に沿った線分データを
用いてレベル1の仮線分を発生する0次に該仮線分上の
複数の格子点位置Vl、v2より、上記格子状データを
用いて層変更探索を行った後、仮中継穴を発生する。そ
の後肢中継穴から各配線層に対し、上記線分データを用
いてレベル2の仮線分を発生する。以下同様の処理を終
点Bに仮線分が到達するまで繰り返す。このように本発
明では、少なくとも3方向以上の配線方向を用いた線分
探索法として実行可能であり、迷路法を用いた経路探索
と比較し格段に高速に処理が可能となる。The search for the wiring route from the starting point A to the ending point B involves repeating the generation of temporary line segments through a one-dimensional search using the above line segment data, and the layer change search using the above grid data from grid points on the temporary line segments. It can be executed by Figure 4 (B
z) and (Bx) show this situation. First, a temporary line segment of level 1 is generated for each wiring layer from the starting point A using the line segment data along each wiring layer. , After performing a layer change search using the grid data, a temporary relay hole is generated. A level 2 temporary line segment is generated from the hindlimb relay hole to each wiring layer using the above line segment data. Thereafter, similar processing is repeated until the temporary line segment reaches the end point B. As described above, the present invention can be implemented as a line segment search method using at least three wiring directions, and can be processed much faster than a route search using the maze method.
しかし上記線分探索法の処理によると、層変更回数最小
すなわち経路の折れ曲がり回数最小なる経路は発見する
ものの、斜め配線を用いたさらに配線長の短い経路を見
逃す可能性がある。そこで本発明ではさらに、より短い
配線経路を発見するために、始点Aから到達した複数の
格子点に対し、該複数の格子点から終点Bへ向かう一次
元探索において、経路が迂回する方向への探索範囲を制
限する。第1図(Ax) 、 (Ax)はこのための
前処理例を示す。すなわちまず、配線対象となる領域を
終点Bを通る4本の直線により分割した部分領域Rx、
Rz、・・・R8を作成しく第1図(Ax))。However, according to the processing of the line segment search method, although a route with the minimum number of layer changes, that is, a route with the minimum number of route bends is found, there is a possibility that a route with a shorter wiring length using diagonal wiring may be overlooked. Therefore, in the present invention, in order to find a shorter wiring route, in a one-dimensional search from a plurality of grid points reached from a starting point A to an end point B, a route is searched in a detour direction. Limit the search range. FIG. 1 (Ax) and (Ax) show an example of preprocessing for this purpose. That is, first, a partial region Rx is obtained by dividing the region to be wired by four straight lines passing through the end point B,
Rz, . . . R8 should be created (Fig. 1 (Ax)).
各部分領域に対し、4つの配線層における任意の格子点
からの一次元探索の探索方向に、単位格子当りの迂回量
を定義する。この迂回量は基本的に終点Bに近づくほど
小さく、遠ざかるほど大きくなるものである。第1図(
A2)はこのうち、部分領域R1,R2での各探索方向
に対する単位格子当りの迂回量の例を示している。第1
図(Bl)。For each partial region, a detour amount per unit grid is defined in the search direction of one-dimensional search from arbitrary grid points in the four wiring layers. Basically, the amount of detour becomes smaller as the end point B gets closer, and becomes larger as the end point B gets further away. Figure 1 (
A2) shows an example of the detour amount per unit grid for each search direction in the partial regions R1 and R2. 1st
Figure (Bl).
(Bz) 、(Ba)は、上記前処理により作成された
各探索方向に対する迂回量をもとに、各配線層において
定義した探索方向への一次元探索の範囲を制限した配線
処理例を示す。経路探索ではまずレベル1の一次元探索
として、始点Aからの各配線層での仮線分の発生処理を
、上記各探索方向に対する単位格子あたりの迂回量をも
とにして、あらかじめ定義した経路の総迂回量上限値を
超えない範囲で行う(第1図(B1))。そしてレベル
1探索によって到達した任意の格子点上から、始点Aか
ら該格子点までの総迂回量を算出し、同様に総迂回量が
上記上限値を越えない範囲で、層変更探索の後レベル2
の一次元探索を同様に行う(第1図(B2))。以下同
様の処理を繰り返すことにより、この例ではレベル3ま
での探索で、配線経路の迂回が一定の上限値で抑止され
た経路を発見することができる(第1図(B8))。ま
たこの場合、上記あらかじめ定義した経路の総迂回量上
限値を小さくすることにより、所望の精度で最短経路を
得ることができる。(Bz) and (Ba) show wiring processing examples in which the range of one-dimensional search in the search direction defined in each wiring layer is limited based on the detour amount for each search direction created by the above preprocessing. . In the route search, first, as a level 1 one-dimensional search, the process of generating a temporary line segment in each wiring layer from the starting point A is performed based on the detour amount per unit grid for each search direction above, and a predefined route is created. This is done within a range that does not exceed the upper limit of the total detour amount (Fig. 1 (B1)). Then, from an arbitrary grid point reached by the level 1 search, calculate the total amount of detours from the starting point A to the grid point, and similarly, within the range where the total amount of detours does not exceed the above upper limit, the level after layer change search is calculated. 2
A one-dimensional search for is similarly performed (FIG. 1 (B2)). By repeating the same process, in this example, a route in which detours of the wiring route are suppressed at a certain upper limit can be discovered by searching up to level 3 (FIG. 1 (B8)). In this case, the shortest route can be obtained with desired accuracy by reducing the upper limit of the total detour amount of the predefined route.
上記手段を用いた最短経路決定方法では、少なくとも3
層以上の配線層、少なくとも3方向以上の配線方向を用
いた拡張された線分探索法による経路探索手段を与える
ので、高速にかつ少ない配線層数で配線経路の決定が可
能である。In the shortest route determination method using the above means, at least 3
Since the present invention provides route searching means using an expanded line segment search method using more than three wiring layers and at least three wiring directions, wiring routes can be determined at high speed and with a small number of wiring layers.
さらに上記手段を用いた最短経路決定方法では。Furthermore, in the shortest route determination method using the above means.
線分探索法における終点へ向かう一次元探索による仮線
分の発生範囲に一定の制限を加える手段を与えるので、
高精度に最短経路を決定することができる。This provides a means to place a certain limit on the generation range of temporary line segments by one-dimensional search toward the end point in the line segment search method.
The shortest route can be determined with high accuracy.
(1)第1の実施例
以下1本発明の一実施例を第5図から第9図までの図面
を用いて説明する。(1) First Embodiment One embodiment of the present invention will be described below with reference to the drawings from FIG. 5 to FIG. 9.
第5図は本発明に係る配線パターン決定システムの構成
を示すブロック図、第6図は該配線パターン決定システ
ム内に設けた最短経路決定処理制御部、505の処理手
順を示すフローチャート、第7図、第8図はそれぞれ該
配線パターン決定システム内に設けた線分探索法による
経路探索部510において参照更新する配線可能領域デ
ータ格納テーブル512、層変更探索可能領域データ格
納テーブル513の記述内容および上記処理部510に
おいて行う512,513に対する参照更新内容を示す
図、第9図は上記処理部510において作成する仮線分
データ格納テーブル515の記述内容を示す図である。FIG. 5 is a block diagram showing the configuration of the wiring pattern determination system according to the present invention, FIG. 6 is a flowchart showing the processing procedure of the shortest route determination processing control section 505 provided in the wiring pattern determination system, and FIG. , FIG. 8 shows the descriptions of the wiring possible area data storage table 512 and the layer change searchable area data storage table 513 that are referenced and updated in the route search unit 510 using the line segment search method provided in the wiring pattern determination system, and the above-mentioned contents. FIG. 9 is a diagram showing the contents of reference updates to 512 and 513 performed in the processing section 510, and FIG. 9 is a diagram showing the description contents of the temporary line segment data storage table 515 created in the processing section 510.
第5図において、コンピュータ501は、プリント基板
、集積回路等の配線層の構成、各配線層における配線方
向等を定義した基板情報ファイル502、配線対象区間
を格納したネット情報ファイル503.配線前のパター
ン情報を格納したパターン情報ファイル504から情報
を読み込んだ後、該情報にもとづいて配線経路決定処理
を行い、得られた配線パターンを再度パターン情報ファ
イル504に出力するという最短経路決定処理プログラ
ムを有する。また第5図において、コンピュータ501
内最短経路決定処理プログラムにおける最短経路決定処
理制御部505は、上記基板情報ファイル502.ネッ
ト情報ファイル503゜パターン情報ファイル504か
ら情報を読み込む入力処理部506と、各配線層におけ
る配線可能領域を線分データとして定義された配線可能
領域データ格納テーブル512に情報を作成する配線可
能領域作成部507と、格子状データとして定義された
層変更探索可能領域データ格納テーブル513に情報を
作成する層変更探索可能領域作成部508と、第1図(
At) * (Az) ニ示すごとく部分領域での各
探索方向に対する単位格子あたり迂回量、及び配線対象
区間に対する経路の総迂回量上限値を格納する迂回制御
データ格納テーブル514を作成する迂回制御情報作成
部509と、上記データ格納テーブル512,513,
514をもとに線分探索法により最短経路の探索を行い
仮線分データ格納テーブル515に情報を作成する線分
探索法による経路探索部510と、上記仮線分データ格
納テーブル515をもとに発見した最短経路を配線パタ
ーンとしてパターン情報ファイル504に出力する出力
処理部511を起動する。In FIG. 5, a computer 501 includes a board information file 502 that defines the configuration of wiring layers of printed circuit boards, integrated circuits, etc., wiring directions in each wiring layer, etc., and a net information file 503 that stores wiring target sections. Shortest route determination processing that reads information from the pattern information file 504 that stores pattern information before wiring, performs wiring route determination processing based on the information, and outputs the obtained wiring pattern to the pattern information file 504 again. Has a program. Further, in FIG. 5, the computer 501
The shortest route determination processing control unit 505 in the shortest route determination processing program includes the board information file 502. Net information file 503゜ An input processing unit 506 that reads information from the pattern information file 504, and a routable area creation unit that creates information in a routable area data storage table 512 in which the routable area in each wiring layer is defined as line segment data. 507, a layer change searchable area creation unit 508 that creates information in a layer change searchable area data storage table 513 defined as grid data;
At) * (Az) D Detour control information for creating a detour control data storage table 514 that stores the detour amount per unit grid for each search direction in the partial region and the upper limit of the total detour amount of the route for the wiring target section, as shown in FIG. The creation unit 509 and the data storage tables 512, 513,
514, a route search unit 510 using a line segment search method searches for the shortest route using a line segment search method and creates information in a temporary line segment data storage table 515 based on the temporary line segment data storage table 515. The output processing unit 511 is activated to output the shortest route discovered in the pattern information file 504 as a wiring pattern.
以下第6図を用いて、上記最短経路決定処理制御部50
5の処理手順を説明する。第6図において、まず入力処
理部506を起動することにより入力処理を行い(60
1)、次に入力情報をもとに配線可能領域データ、層変
更探索可能領域データを初期作成しく602,603)
、次いで同じく入力情報をもとに経路探索に先立って迂
回制御データを初期作成する(604)。その後ステッ
プ605において配線対象となる未配線区間に対し、配
線可能領域データ格納テーブル5122層変更探索可能
領域データ格納テーブル513.迂回制御データ格納テ
ーブル514を参照しつつ、線分探索法により仮線分を
発生していく。ここで得られた仮線分は逐次、仮線分デ
ータ格納テーブル515に作成する。以上の処理の後、
該配線区間に対し上記データ格納テーブル515に作成
された結果より、配線経路を編集し、配線パターンとし
てパターン情報ファイルに出力する(606)。Below, using FIG. 6, the shortest route determination processing control unit 50
The processing procedure of step 5 will be explained. In FIG. 6, input processing is first performed by activating the input processing unit 506 (60
1), Next, initial creation of routeable area data and layer change searchable area data is performed based on the input information 602, 603)
Then, based on the input information, detour control data is initially created prior to route searching (604). After that, in step 605, for the unwired section to be routed, the routeable area data storage table 5122 layer change searchable area data storage table 513. While referring to the detour control data storage table 514, temporary line segments are generated using the line segment search method. The temporary line segments obtained here are sequentially created in the temporary line segment data storage table 515. After the above processing,
Based on the results created in the data storage table 515 for the wiring section, a wiring route is edited and output as a wiring pattern to a pattern information file (606).
その後まだ未配線の配線区間が存在するかどうか判定し
く607)、もし存在すれば配線可能領域データ、層変
更探索可能領域データを上記配線パターンにより更新し
く602,603)、該未配線区間に対し同様にステッ
プ604,605゜606の処理を行う。そしてこの操
作を繰り返した後、すべての配線区間に対し経路探索を
終了したならば、全体処理を終了する。After that, it is determined whether there is still an unrouted wiring section (607), and if so, the wiring area data and the layer change searchable area data are updated according to the wiring pattern (602, 603), and the unrouted area is Similarly, steps 604, 605 and 606 are performed. After repeating this operation, when the route search is completed for all wiring sections, the entire process is ended.
線分探索法による経路探索(605)では上述のように
、データ格納テーブル512,513゜514を参照し
なからデータ格納テーブル515を作成していくが、同
時に経路探索に伴い512゜513では探索済の配線領
域に関する情報を更新しなから処理を行う。次に第7図
、第8図を用いて512,513におけるデータの記述
内容および605の処理における512,513に対す
る参照更新内容について説明する。第7図、第8図にお
いて、(Ax) 、(Az)はそれぞれ配線前、レベル
2の経路探索終了時の配線状態の例を示し。In the route search (605) using the line segment search method, as described above, the data storage table 515 is created without referring to the data storage tables 512, 513, 514, but at the same time, the data storage table 515 is created without referring to the data storage tables 512, 513, and 514. Processing is performed after updating the information regarding the completed wiring area. Next, the description contents of data in 512 and 513 and the reference update contents for 512 and 513 in the process of 605 will be explained using FIGS. 7 and 8. In FIGS. 7 and 8, (Ax) and (Az) respectively show examples of the wiring state before wiring and at the end of level 2 route search.
(A2)において、slは垂直方向配線層、B2゜B5
は斜め45°方向配線層において発生した仮線分を示す
。第7図において、(Bz) 、(B2)はそれぞれ(
Ar) 、(A2)に対応した配線可能領域データの状
態を示している。また(C1) 、 (C2)はこの配
線可能領域データの記述項目及び(Bl)。In (A2), sl is a vertical wiring layer, B2°B5
indicates a temporary line segment generated in a wiring layer diagonally at 45°. In Figure 7, (Bz) and (B2) are respectively (
Ar) shows the state of the wiring possible area data corresponding to (A2). Moreover, (C1) and (C2) are the description items of this wiring possible area data and (Bl).
(Bz)に対応した記述内容を示している。経路探索で
はこれらの線分データに対し、すべての記述項目すなわ
ち始点側Xs’/座標、終点側X+’J座標及びすでに
探索したかどうかの判定フラグ(探索済フラグ)を参照
し、さらに迂回制御データ格納テーブル514で規定さ
れる探索の範囲内において、適当な線分データの全部な
いしは一部を用いて仮線分を発生する。その後肢線分デ
ータの一部を仮線分として用いた場合、該線分データを
複数の線分データに分割する。さらに、該仮線分に対応
した線分データに対する探索済フラグを未探索の状態か
ら探索済の状態に更新する。図の例では、配線前の線分
データQ1.Qzが未探索の状態であることを確認した
後、仮線分82,515を発生したようすを示している
が、この場合線分データQ1の一部を用いて発生した仮
線分s5に対しては、線分Q1を線分L1.Law L
+に分割している。また線分Q2および分割した線分L
8に対する探索済フラグを未探索の状態(0)から探索
済の状態(1)に更新している。このように経路探索で
は、配線可能領域データを参照し一次元探索を行うとと
もに、一次元探索により発生した仮線分により配線可能
領域データを更新することにより処理を行う。また第8
図において、(B 1) 。(Bz) shows the description content corresponding to (Bz). In the route search, all description items are referred to for these line segment data, namely, the starting point side Xs'/coordinates, the ending point side Within the search range defined by the data storage table 514, a temporary line segment is generated using all or part of the appropriate line segment data. When part of the hindlimb line segment data is used as a temporary line segment, the line segment data is divided into a plurality of line segment data. Further, the searched flag for line segment data corresponding to the temporary line segment is updated from an unsearched state to a searched state. In the example shown in the figure, line segment data Q1. before wiring. After confirming that Qz is in an unsearched state, a temporary line segment 82,515 is generated. In this case, for a temporary line segment s5 generated using a part of line segment data Q1, Then, line segment Q1 is converted into line segment L1. Law L
It is divided into +. Also, line segment Q2 and divided line segment L
The searched flag for No. 8 is updated from an unsearched state (0) to a searched state (1). As described above, in the route search, a one-dimensional search is performed by referring to the routable area data, and processing is performed by updating the routable area data using temporary line segments generated by the one-dimensional search. Also the 8th
In the figure, (B 1).
(B2)はそれぞれ(AX) 、(AX)に対応した層
変更探索可能領域データの状態を示している。また(C
1) 、(C2)はこの層変更探索可能領域データの記
述項目及び(Bz) 、(Bz)に対応した記述内容を
示している。経路探索ではこれらの格子状データの記述
項目(x+y座標、探索済フラグ)を参照し、任意の格
子点位置からの層変更探索が可能かどうかを判定した上
で、層変更探索を行い、その後肢格子点位置に対応した
格子状データの探索済フラグを探索済みの状態に更新す
る。図の例では、レベル1の探索において発生した仮線
分上の格子点位置v2に対し、該格子点位置が未探索の
状態であることを確認した上で、層変更探索を行ったよ
うすを示している。この場合格子点位置V2を未探索の
状態(0)から探索済の状態(1)に更新している。こ
のように経路探索では、層変更探索可能領域データを参
照し、任意の格子点位置からの層変更探索を行うととも
に、該格子点位置の層変更探索可能領域データを更新す
ることにより処理を行う。(B2) shows the state of layer change searchable area data corresponding to (AX) and (AX), respectively. Also (C
1) and (C2) indicate the description items of this layer change searchable area data and the description contents corresponding to (Bz) and (Bz). In route search, the description items (x+y coordinates, searched flag) of these grid data are referred to, and after determining whether layer change search is possible from any grid point position, layer change search is performed, and then The searched flag of the grid data corresponding to the limb grid point position is updated to the searched state. In the example shown in the figure, a layer change search is performed for the grid point position v2 on the temporary line segment that occurred in the level 1 search after confirming that the grid point position is in an unsearched state. It shows. In this case, the grid point position V2 is updated from an unsearched state (0) to a searched state (1). In this way, the route search is performed by referring to the layer change searchable area data, performing a layer change search from an arbitrary grid point position, and updating the layer change searchable area data at the grid point position. .
線分探索法による経路探索(605)では上述のような
仮線分を順次発生し、これにより仮線分データ格納テー
ブル515を作成するが、出力処理(606)では、該
テーブル515をもとに配線経路を編集した後、配線パ
ターンとしてパターン情報ファイル504に出力する。In the route search using the line segment search method (605), the above-mentioned temporary line segments are sequentially generated, thereby creating the temporary line segment data storage table 515, but in the output processing (606), the temporary line segment data storage table 515 is created based on the table 515. After editing the wiring route, it is output to the pattern information file 504 as a wiring pattern.
最後に、この配線経路の編集を可能とする該テーブル5
15の記述内容について、第9図を用いて説明する。第
9図(A)は、始点Aから終点Bに至る経路探索が終了
した時点の仮線分の状態の例を示している。Finally, the table 5 that allows editing of this wiring route.
15 will be explained using FIG. 9. FIG. 9(A) shows an example of the state of the temporary line segment at the time when the route search from the starting point A to the ending point B is completed.
ここで、si、 sz、 Sat 8番はレベル1の、
B5゜B6はレベル2の、B7はレベル3の仮線分を示
している。また第9図(B)は、仮線分データ格納デー
タ515の記述項目及び上記(A)で示す状態での記述
内容を示している。本テーブルでは、レベルiの仮線分
に対し、該仮線分が派生した元の仮線分を示すパ親仮線
分へのポインタ”、及び該仮線分が派生した元の仮線分
上の格子点位置を示す“派生元の格子点位置”を記述項
目としてもっている。なお、レベル1の仮線分に対する
″親板線分へのポインタ”は”null”であり、6派
生元の格子点位置″は始点Aである。本例では、レベル
1の仮線分sx、sz、SRt saに対する″親板線
分へのポインタ”は” n u 11”派生元の格子点
位置″は始点Aである。また、レベル2の仮線分851
58に対する″親板線分へのポインタ″はsl、″派生
元の格子点位置″はvlであり、レベル3の仮線分s7
に対する″親板線分へのポインタ′″はB5、″派生元
の格子点位置″はv2である。出力処理における配線経
路の編集は、終点Bに到達した仮線分から上記″派生元
の格子点位置″を参照しなから、かつ上記パ親仮線分へ
のポインタ″を参照することによる始点Aに至る仮線分
をトレースしなから、行うことができる。本例ではまず
、仮線分s7により配線経路を構成するラインB−vz
、中継穴v2を得る。次に57に対する″親板線分への
ポインタ″を参照することで35を得、仮線分s6によ
りラインV2 Vl、中継穴v1を得る。最後にB5
に対する″親板線分へのポインタ″を参照することでS
!を得、仮線分s1によりラインv 1−A を得るこ
とができる。Here, si, sz, Sat number 8 is level 1,
B5°B6 indicates level 2 temporary line segments, and B7 indicates level 3 temporary line segments. Further, FIG. 9(B) shows the description items of the temporary line segment data storage data 515 and the description contents in the state shown in (A) above. In this table, for a temporary line segment at level i, a pointer to the parent temporary line segment indicating the original temporary line segment from which the temporary line segment was derived, and a pointer to the parent temporary line segment from which the temporary line segment was derived. It has the "derivation source lattice point position" that indicates the upper lattice point position as a description item.The "pointer to the parent board line segment" for the level 1 temporary line segment is "null", and the 6 derivation elements The grid point position '' is the starting point A. In this example, the "pointer to the parent board line segment" for the temporary line segments sx, sz, and SRt sa of level 1 is "nu 11" and the "lattice point position of the derivation source" is the starting point A. Temporary line segment 851
The "pointer to the parent board line segment" for 58 is sl, the "derived grid point position" is vl, and the temporary line segment s7 of level 3
The "pointer to the parent board line segment" for is B5, and the "lattice point position of the derivation source" is v2. Editing of the wiring route in output processing is done by starting the temporary line segment that has reached the end point B by referring to the above-mentioned ``grid point position of the derivation source'' and then referring to the above-mentioned pointer to the parent temporary line segment. This can be done without tracing the temporary line segment leading to s7.
, obtain the relay hole v2. Next, 35 is obtained by referring to the "pointer to the main board line segment" for 57, and the line V2 Vl and relay hole v1 are obtained from the temporary line segment s6. Finally B5
By referring to the "pointer to the parent board line segment" for
! , and the line v 1-A can be obtained by the temporary line segment s1.
以上、本発明による最短経路決定方法の一実施例を説明
したが1本実施例によれば、少なくとも3層以上の配線
層を用いた拡張された線分探索法による経路探索手段を
実現できるので、迷路法に比へ高速に処理が可能である
とともに、2層配線に比べ少ない配線層数で配線経路の
決定が可能である。さらに、任意の格子点からの仮線分
発生処理において経路の迂回量を正確に制御できるので
、所望の許容迂回量以内で高精度に配線経路を実現でき
る。An embodiment of the shortest route determining method according to the present invention has been described above.According to this embodiment, it is possible to realize a route search means using an extended line segment search method using at least three or more wiring layers. , it is possible to process faster than the maze method, and it is also possible to determine wiring routes with fewer wiring layers than two-layer wiring. Furthermore, since the amount of detour of the route can be accurately controlled in the process of generating temporary line segments from arbitrary lattice points, the wiring route can be realized with high precision within the desired allowable amount of detour.
(2)第2の実施例
(1)で述べた実施例での線分探索法による経路探索部
(第5図中、510)において、始点から発生した複数
の仮線分に対し、該複数の仮線分上の複数の格子点から
の次レベルの仮線分発生処理を、該始点から該複数の格
子点までの複数の仮の経路に対する総迂回量の小さい順
に行うという制御機能を追加する。このようすを第10
図に示す。(2) Second Embodiment In the route search unit (510 in FIG. 5) using the line segment search method in the embodiment described in (1), a plurality of temporary line segments generated from the starting point are searched for. Added a control function that generates next-level temporary line segments from multiple grid points on temporary line segments in order of decreasing total detour amount for multiple temporary routes from the starting point to the multiple grid points. do. This situation is the 10th
As shown in the figure.
本実施例によれば、総迂回量の最も小さい格子点から順
に探索を行うので、与えられた許容迂回量を満たす経路
の中で迂回量最小のものを発見することができる。According to this embodiment, since the search is performed in order from the grid point with the smallest total amount of detours, it is possible to find the route with the smallest amount of detours among the routes that satisfy the given allowable amount of detours.
(3)第3の実施例
(1)で述べた実施例での線分探索法による経路探索部
(第5図中、51o)において、始点から終点への配線
経路を発見できなかった場合、迂回制御情報作成部(第
5図中、5o9)で与えた始点から終点への配線経路に
対する総迂回量上限値を大きくした後、経路探索を続行
するという制御機能を追加する。このようすを第11図
に示す。(3) Third Embodiment If the route search unit (51o in FIG. 5) using the line segment search method in the embodiment described in (1) cannot find a wiring route from the start point to the end point, A control function is added to continue the route search after increasing the total detour amount upper limit value for the wiring route from the start point to the end point given by the detour control information creation unit (5o9 in FIG. 5). This situation is shown in FIG.
本実施例によれば、総迂回量上限値の設定値を徐々に緩
和することにより、配線率を向上できるという効果があ
る。According to this embodiment, the wiring ratio can be improved by gradually relaxing the set value of the total detour amount upper limit value.
本発明によれば、斜め配線方向配線層を用いかつ少なく
とも3層以上の配線層を用いて配線パターンの決定を行
うシステムにおいて、少ない配線層数でかつ高速に配線
パターンの決定ができるという効果がある。さらに、配
線パターンの冗長な迂回を回避し、許容迂回制限長以内
で高精度に配線パターンの決定ができるという効果があ
る。According to the present invention, in a system in which a wiring pattern is determined using diagonal wiring direction wiring layers and at least three or more wiring layers, it is possible to quickly determine a wiring pattern with a small number of wiring layers. be. Further, redundant detours of the wiring pattern can be avoided, and the wiring pattern can be determined with high precision within the allowable detour limit length.
第1図は、本発明の最短経路決定方法に係る線分探索法
による経路探索における、配線経路迂回の制御方法を説
明する図、第2図は、従来技術である2層配線方法によ
り、最短経路決定を行う方法を説明する図、第3図は、
迷路法による多層配線方法により、最短経路決定を行う
方法を説明する図、第4図は、本発明の最短経路決定方
法に係る線分探索法による経路探索における、多層配線
の原理を説明する図、第5図は1本発明の第1の実施例
に係る配線パターン決定システムの構成を示すブロック
図、第6図は、第5図記載の最短経路決定処理制御部5
05の処理手順を示すフローチャート、第7図は、第5
図記載の配線可能領域データ格納テーブル512を説明
する図、第8図は、第5図記載の層変更探索可能領域デ
ータ格納テーブル513を説明する図、第9図は、第5
図記載の仮線分データ格納テーブル515を説明する図
、第10図は、本発明の第2の実施例を示す図、第11
図は、本発明の第3の実施例を示す図である。
A・・・配線対象区間の始点、B・・・配線対象区間の
終点、81,82.−・S@−=−仮線分、Vlt V
Z* v3゜■4・・・格子点、P・・・ピン(貫通ス
ルーホール)、第
図
(A1)
レベル3の探索
第
図
く層構成〉
く配線方向〉
く配線バターノリ
第
図
第
図
(A+)
かうの−仄冗渾冨
第
図
第
図
第
ア
図
(A2)
(C+)
第
図
(A+)
(A2)
(B+)
(B2)
(C1)
(C1)
第10図
■〜■:
探索順序
第
図
(A)
(B)
第11
図
迂回量抑止上限値:小
迂回量抑止上限値二大FIG. 1 is a diagram illustrating a wiring route detour control method in a route search using a line segment search method according to the shortest route determining method of the present invention, and FIG. Figure 3 is a diagram explaining the route determination method.
FIG. 4 is a diagram illustrating a method for determining the shortest route using a multilayer wiring method using a maze method. FIG. , FIG. 5 is a block diagram showing the configuration of the wiring pattern determination system according to the first embodiment of the present invention, and FIG. 6 is a block diagram showing the configuration of the wiring pattern determination system according to the first embodiment of the present invention, and FIG.
Flowchart showing the processing procedure of 05, FIG.
8 is a diagram explaining the layer change searchable area data storage table 513 shown in FIG. 5, and FIG.
FIG. 10 is a diagram explaining the temporary line segment data storage table 515 shown in the figure, and FIG.
The figure is a diagram showing a third embodiment of the present invention. A...Start point of the wiring target section, B...End point of the wiring target section, 81, 82. −・S@−=−temporary line segment, Vlt V
Z* v3゜■4...Lattice point, P...Pin (through hole), Figure (A1) Level 3 exploration Figure Layer structure> Wiring direction> Wiring butter paste diagram A+) A picture of a child (A2) (C+) A (A+) (A2) (B+) (B2) (C1) (C1) Fig. 10 ■~■: Search Sequence chart (A) (B) Fig. 11 Detour amount suppression upper limit value: Small detour amount suppression upper limit value 2 large
Claims (1)
接続するための配線パターンを、少なくとも3層以上の
配線層を同時に用いて決定する配線パターンの最短経路
決定方法において、 (a)上記各配線層に対し、少なくとも3方向以上の配
線方向をそれぞれ固有の方向として定義し、該各配線層
における配線可能領域を、上記固有の方向に展開した線
分データとして、各配線層毎に作成し、 (b)上記各配線層における隣接する配線層への層変更
探索可能領域を、格子状データとして作成し、 (c)上記配線対象区間の始点から終点に至る配線経路
の探索を、上記配線可能領域を用いた任意の格子点から
の一次元探索、及び上記層変更可能領域を用いた該任意
の格子点からの層変更探索を繰り返し行なうという線分
探索法により実行し、 (d)上記終点を通る上記各配線層に固有の方向の直線
すべてにより各配線対象領域を複数の部分領域に分割し
、該各部分領域に対し各配線層における任意の格子点か
らの上記一次元探索の探索方向に単位格子当りの迂回量
を与え、 (e)上記始点から終点に至る経路の総迂回量に上限値
を与え、上記任意の格子点から上記終点に向かう上記一
次元探索において、該総迂回量の上限値及び上記単位格
子当りの迂回量に従って、探索の範囲を制限する、 ことを有することを特徴とする最短経路決定方法。 2、請求項第1項記載の最短経路決定方法において、 (f)上記始点から経路探索により到達した複数の格子
点に対し、該始点から該複数の格子点に至る経路の総迂
回量を算出し、該総迂回量の大小に従って該複数の格子
点からの上記終点への探索順序に優先順位を与える、 ことを特徴とする最短経路決定方法。 3、請求項第1項記載の最短経路決定方法において、 (g)上記始点から終点に至る経路の総迂回量に対し与
える上限値を徐々に大きくし、任意の格子点からの上記
一次元探索の範囲を徐々に拡張する、 ことを特徴とする最短経路決定方法。 4、プリント基板、集積回路等における配線対象区間を
接続するための配線パターンを、少なくとも3層以上の
配線層を同時に用いて決定する配線パターンの最短経路
決定システムにおいて、(a)上記各配線層に対し、少
なくとも3方向以上の配線方向をそれぞれ固有の方向と
して定義し、該各配線層における配線可能領域を、上記
固有の方向に展開した線分データとして、各配線層毎に
作成する手段、 (b)上記各配線層における隣接する配線層への層変更
探索可能領域を、格子状データとして作成する手段、 (c)上記配線対象区間の始点から終点に至る配線経路
の探索を、上記配線可能領域を用いた任意の格子点から
の一次元探索、及び上記層変更可能領域を用いた該任意
の格子点からの層変更探索を繰り返し行なうという線分
探索法により実行する手段、 (d)上記終点を通る上記各配線層に固有の方向の直線
すべてにより各配線対象領域を複数の部分領域に分割し
、該各部分領域に対し各配線層における任意の格子点か
らの上記一次元探索の探索方向に単位格子当りの迂回量
を与える手段、 (e)上記始点から終点に至る経路の総迂回量に上限値
を与え、上記任意の格子点から上記終点に向かう上記一
次元探索において、該総迂回量の上限値及び上記単位格
子当りの迂回量に従って、探索の範囲を制限する手段、 を有することを特徴とする最短経路決定システム。[Claims] 1. A method for determining the shortest route of a wiring pattern, in which a wiring pattern for connecting target wiring sections of a printed circuit board, an integrated circuit, etc. is determined using at least three or more wiring layers simultaneously: ( a) For each wiring layer, at least three wiring directions are defined as unique directions, and the wiring possible area in each wiring layer is defined as line segment data developed in the unique direction. (b) Create a searchable region for layer change to an adjacent wiring layer in each wiring layer as grid data; (c) Search for a wiring route from the start point to the end point of the wiring target section. is performed by a line segment search method that repeatedly performs a one-dimensional search from an arbitrary lattice point using the above-mentioned wiring possible area and a layer change search from the arbitrary lattice point using the above-mentioned layer changeable area, (d) Divide each wiring target area into a plurality of partial areas by all the straight lines in the specific direction of each wiring layer passing through the end point, and apply the above linear line from any grid point in each wiring layer to each partial area. Give a detour amount per unit grid in the search direction of the original search, (e) Give an upper limit to the total detour amount of the route from the starting point to the end point, and in the one-dimensional search from the arbitrary grid point to the end point. , limiting the search range according to the upper limit value of the total amount of detours and the amount of detours per unit grid. 2. In the method for determining the shortest route as set forth in claim 1, (f) for a plurality of grid points reached by route searching from the starting point, calculate the total detour amount of the route from the starting point to the plurality of grid points; A method for determining the shortest route, comprising: giving priority to the search order from the plurality of lattice points to the end point according to the magnitude of the total amount of detours. 3. In the method for determining the shortest route according to claim 1, (g) gradually increasing the upper limit given to the total detour amount of the route from the starting point to the ending point, and performing the one-dimensional search from any grid point. A shortest route determining method characterized by gradually expanding the range of. 4. In a wiring pattern shortest route determination system that determines a wiring pattern for connecting wiring target sections in a printed circuit board, integrated circuit, etc. by simultaneously using at least three or more wiring layers, (a) each of the wiring layers described above; Means for defining at least three or more wiring directions as unique directions, and creating a wiring possible area in each wiring layer as line segment data expanded in the unique direction, for each wiring layer; (b) means for creating a layer change searchable area for adjacent wiring layers in each wiring layer as grid data; (c) means for searching for a wiring route from the start point to the end point of the wiring target section; means for performing a one-dimensional search from an arbitrary grid point using a possible region and a layer change search from the arbitrary grid point using the layer changeable region repeatedly using a line segment search method; (d) Each wiring target area is divided into a plurality of partial areas by all the straight lines in the directions specific to each wiring layer passing through the end point, and the above one-dimensional search is performed for each partial area from an arbitrary grid point in each wiring layer. (e) means for giving a detour amount per unit grid in the search direction; A shortest route determining system comprising: means for limiting a search range according to an upper limit value of the total amount of detours and the amount of detours per unit grid.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100334A JPH04676A (en) | 1990-04-18 | 1990-04-18 | Method and system for determining shortest route |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100334A JPH04676A (en) | 1990-04-18 | 1990-04-18 | Method and system for determining shortest route |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04676A true JPH04676A (en) | 1992-01-06 |
Family
ID=14271244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100334A Pending JPH04676A (en) | 1990-04-18 | 1990-04-18 | Method and system for determining shortest route |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04676A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196563A (en) * | 1992-09-29 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | Computable overclowded region wiring to vlsi wiring design |
| US7719115B2 (en) | 2004-10-15 | 2010-05-18 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit including a multi-level interconnect with a diagonal wire |
-
1990
- 1990-04-18 JP JP2100334A patent/JPH04676A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196563A (en) * | 1992-09-29 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | Computable overclowded region wiring to vlsi wiring design |
| US7719115B2 (en) | 2004-10-15 | 2010-05-18 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit including a multi-level interconnect with a diagonal wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0275072A (en) | Method and system for automatically producing network diagram or logic circuit diagram | |
| WO2022012281A1 (en) | Map fusion method and vehicle, electronic device, and storage medium | |
| JPH04676A (en) | Method and system for determining shortest route | |
| JP2021089467A (en) | Control system | |
| JP2800708B2 (en) | Method for correcting mesh of FEM analysis model | |
| JP6947767B2 (en) | Setting device, setting method and setting program | |
| JPH0561846A (en) | Parts arrangement optimizing algorithm in neural network | |
| JP2752530B2 (en) | Automatic wiring method and device therefor | |
| JPS60163162A (en) | How to define the shape of a three-dimensional connected body | |
| JPS6347880A (en) | Graph connection processing system | |
| JPS63308676A (en) | Floor plant processing system by tree structure | |
| JP2771361B2 (en) | Rough cutter path generation system | |
| JP4494625B2 (en) | Method and system for creating data of surface mount components | |
| JP2914025B2 (en) | LSI automatic placement and routing processing method | |
| JP2751199B2 (en) | Wiring route search method and device | |
| JP2829075B2 (en) | Through hole generation method | |
| JP2536189B2 (en) | Automatic wiring method | |
| JPH07326676A (en) | Wiring simulation method | |
| JPS62216075A (en) | Specified length automatic wiring method | |
| JPH09212538A (en) | Method and tool for generating index for equal-length balanced wiring | |
| JP3178905B2 (en) | Automatic wiring method | |
| JP2938910B2 (en) | 3D wiring method | |
| JPH0944539A (en) | Automatic wiring method and device therefor | |
| JP3014157B2 (en) | Automatic wiring method | |
| JP3014736B2 (en) | Split wiring method for printed wiring boards |