JPH0468805A - amplifier circuit - Google Patents
amplifier circuitInfo
- Publication number
- JPH0468805A JPH0468805A JP2178722A JP17872290A JPH0468805A JP H0468805 A JPH0468805 A JP H0468805A JP 2178722 A JP2178722 A JP 2178722A JP 17872290 A JP17872290 A JP 17872290A JP H0468805 A JPH0468805 A JP H0468805A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- feedback
- circuit
- signal
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は増幅回路、特にトランスインピーダンス増幅回
路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an amplifier circuit, and particularly to a transimpedance amplifier circuit.
各種センサの出力電力増幅などに、周波数特性の優れた
トランスインピーダンス増幅回路が用いられることが多
い。Transimpedance amplifier circuits with excellent frequency characteristics are often used to amplify the output power of various sensors.
第4図は、このトランスインピーダンス増幅回路を用い
たpinフォトダイオード受信器の従来例を示すもので
ある。同図において、符号51はpinフォトダイオー
ド、符号52は増幅用能動素子であるトランジスタ、符
号53は負荷素子であるゲートとソース間が短絡された
トランジスタ、符号54.58.59は電源用端子、符
号55はソースフォロアトランジスタ、符号56はレベ
ルシフト用素子、符号57はゲートとソース間が短絡さ
れたトランジスタ、符号60は出力端子、符号61は帰
還抵抗である。FIG. 4 shows a conventional example of a pin photodiode receiver using this transimpedance amplifier circuit. In the same figure, reference numeral 51 is a pin photodiode, 52 is a transistor which is an active element for amplification, 53 is a load element which is a transistor whose gate and source are short-circuited, and 54, 58, 59 are terminals for power supply. 55 is a source follower transistor, 56 is a level shift element, 57 is a transistor whose gate and source are short-circuited, 60 is an output terminal, and 61 is a feedback resistor.
この従来回路の特徴は、レベルシフトされた出力信号が
帰還抵抗61を介して、逆相の帰還信号として増幅用能
動素子52に与えられる点である。The feature of this conventional circuit is that the level-shifted output signal is applied to the amplifying active element 52 as an opposite phase feedback signal via a feedback resistor 61.
この帰還信号によって入力インピーダンスが低下し、p
inフォトダイオードのような出力インピーダンスの高
いセンサを用いた場合でも高速動作が可能となる。This feedback signal lowers the input impedance and p
High-speed operation is possible even when using a sensor with high output impedance such as an in-photodiode.
しかし、このような従来のトランスインピーダンス増幅
回路では、信号伝搬の遅延性を有するレベルシフト回路
が用いられているため、高速の信号の場合に帰還信号が
遅れる問題があった。このために、第5図(a)に示す
周波数特性の持ち上がりや、第5図(b)に示す出力信
号のオーバーシュートなどが生じ、受信器特性に悪影響
を及ぼしていた。However, such conventional transimpedance amplifier circuits use a level shift circuit that has a delay property in signal propagation, so there is a problem that the feedback signal is delayed in the case of a high-speed signal. As a result, the frequency characteristics rise as shown in FIG. 5(a), the output signal overshoots as shown in FIG. 5(b), etc., which adversely affect the receiver characteristics.
前記課題を解決するために、本発明の増幅回路は、負荷
素子の出力端子と前記増幅用能動素子の入力端子との間
に抵抗とコンデンサの直列回路で構成された帰還回路が
接続されている。In order to solve the above problem, in the amplifier circuit of the present invention, a feedback circuit constituted by a series circuit of a resistor and a capacitor is connected between the output terminal of the load element and the input terminal of the active element for amplification. .
本発明の構成であれば、負荷素子の出力端子と増幅用能
動素子の入力端子との間に帰還回路が設けられているた
め、レベルシフト回路による遅延を伴わない帰還信号が
負荷素子の出力端子から直接に増幅用能動素子へ与えら
れる。このとき、帰還回路にコンデンサが設けられてい
るので、入力信号源の直流バイアスに影響を与えること
はない。With the configuration of the present invention, since the feedback circuit is provided between the output terminal of the load element and the input terminal of the active element for amplification, the feedback signal without delay due to the level shift circuit is transmitted to the output terminal of the load element. is applied directly to the active element for amplification. At this time, since a capacitor is provided in the feedback circuit, it does not affect the DC bias of the input signal source.
以下、添付図面の第1図を参照して、本発明の一実施例
を説明する。Hereinafter, one embodiment of the present invention will be described with reference to FIG. 1 of the accompanying drawings.
第1図は、本発明の一実施例であるトランスインピーダ
ンス増幅回路を用いたpinフォトダイオード受信器で
ある。本実施例で用いられているトランジスタはすべて
電界効果トランジスタである。入力信号源であるpin
フォトダイオード11のアノードは増幅用能動素子であ
るトランジスタ12のゲートと接続されており、トラン
ジスタ12のドレインは負荷素子であるトランジスタ1
3のソースと接続されている。また、トランジスタ12
のソースは中間電圧電源V が与えらSl
れる電源端子14と接続されており、トランジスタ13
のドレインは高電圧電源vDDが与えられる電源端子1
9と接続されている。トランジスタ13のゲートはソー
スフォロアトランジスタ15とレベルシフト用素子16
とトランジスタ17とから構成されるレベルシフト回路
18と接続されており、トランジスタ17のソースは低
電圧電源V が与えられる電源端子20と接続されて
いる。ドレインには出力端子21と、帰還抵抗22が接
続されており、この帰還抵抗22の他の一端がトランジ
スタ14のゲートと接続されている。FIG. 1 shows a pin photodiode receiver using a transimpedance amplifier circuit, which is an embodiment of the present invention. All transistors used in this example are field effect transistors. input signal source pin
The anode of the photodiode 11 is connected to the gate of a transistor 12 which is an active element for amplification, and the drain of the transistor 12 is connected to the transistor 1 which is a load element.
Connected to 3 sources. In addition, the transistor 12
The source of the transistor 13 is connected to a power supply terminal 14 to which an intermediate voltage power supply V is applied.
The drain of is the power supply terminal 1 to which the high voltage power supply vDD is applied.
9 is connected. The gate of the transistor 13 is connected to the source follower transistor 15 and the level shift element 16.
and a transistor 17, and the source of the transistor 17 is connected to a power supply terminal 20 to which a low voltage power supply V 1 is applied. An output terminal 21 and a feedback resistor 22 are connected to the drain, and the other end of the feedback resistor 22 is connected to the gate of the transistor 14 .
さらに、トランジスタ12のゲートとトランジスタ13
のソースの間に帰還回路23が接続されており、この帰
還回路23はコンデンサ24と抵抗25から構成されて
いる。Furthermore, the gate of transistor 12 and the gate of transistor 13
A feedback circuit 23 is connected between the sources of , and this feedback circuit 23 is composed of a capacitor 24 and a resistor 25 .
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
pinフォトダイオード11によって光が電気信号に変
換され、この電気信号がトランジスタ12のゲートに与
えられる。トランジスタ12ではこの入力信号に従って
ドレイン電流が変化し、このドレイン電流が負荷トラン
ジスタ13を流れることにより、トランジスタ12のド
レインに入力信号が増幅された電圧が発生する。この信
号電圧はソースフォロアトランジスタ15のゲートに与
えられ、ソースフォロアトランジスタ15およびレベル
シフト用素子16によってレベルシフトされ、出力端子
21に表われる。The pin photodiode 11 converts light into an electrical signal, and this electrical signal is applied to the gate of the transistor 12. In the transistor 12, the drain current changes according to this input signal, and as this drain current flows through the load transistor 13, a voltage that is an amplified input signal is generated at the drain of the transistor 12. This signal voltage is applied to the gate of source follower transistor 15, level-shifted by source follower transistor 15 and level shift element 16, and appears at output terminal 21.
本実施例が従来例と異なるのは、前述したトランジスタ
12には異なった帰還路を通る2種類の帰還信号が印加
される点である。第1の帰還信号は、帰還抵抗22を介
して印加される逆相の信号である。第2の帰還信号は、
トランジスタ13のソースから帰還向路23を介して印
加される信号である。This embodiment differs from the conventional example in that two types of feedback signals passing through different feedback paths are applied to the transistor 12 described above. The first feedback signal is an opposite phase signal applied via the feedback resistor 22. The second feedback signal is
This is a signal applied from the source of the transistor 13 via the feedback path 23.
従来例では、出力信号が帰還抵抗22を介してトランジ
スタ12に印加されていたが、この帰還信号がレベルシ
フト回路18の影響で遅延した。In the conventional example, the output signal was applied to the transistor 12 via the feedback resistor 22, but this feedback signal was delayed due to the influence of the level shift circuit 18.
この帰還信号の遅延が、第5図(a)、(b)に示した
周波数特性の持ち上がりや、出力信号のオ−バーシュー
トの原因となった。This delay in the feedback signal caused the frequency characteristics to rise and the output signal to overshoot as shown in FIGS. 5(a) and 5(b).
そこで、本実施例では従来例の帰還路の他に、トランジ
スタ12のゲートとトランジスタ13のソースとの間に
帰還回路23による第2の帰還路を設けた。この第2の
帰還路によれば、出力信号と同相の信号が遅延性を有す
るレベルシフト回路18を経ずにトランジスタ12に印
加される。このため、高速の信号に対しても抵抗25で
決定される適性量の帰還がなされ、第2図(a)、(b
)に示すような良好な特性を示す増幅回路が構成できる
。Therefore, in this embodiment, in addition to the conventional feedback path, a second feedback path is provided between the gate of the transistor 12 and the source of the transistor 13 by a feedback circuit 23. According to this second feedback path, a signal in phase with the output signal is applied to the transistor 12 without passing through the level shift circuit 18 having a delay property. Therefore, even for high-speed signals, an appropriate amount of feedback determined by the resistor 25 is performed, and FIGS. 2(a) and 2(b)
) It is possible to construct an amplifier circuit that exhibits good characteristics as shown in FIG.
本実施例の応用例として、第3図にゲート接地回路を途
中に持つ構成の回路を示す。また、この応用例以外に、
増幅器を複数備えた構成の回路にも本発明は適用される
。As an application example of this embodiment, FIG. 3 shows a circuit having a gate grounding circuit in the middle. In addition to this application example,
The present invention is also applicable to a circuit having a configuration including a plurality of amplifiers.
なお、本実施例では、各トランジスタに電界効果トラン
ジスタを用いたが、バイポーラトランジスタを用いても
同様の効果が得られる。In this embodiment, a field effect transistor is used for each transistor, but the same effect can be obtained even if a bipolar transistor is used.
また、抵抗25の抵抗値は、帰還抵抗22の抵抗値の0
,5〜2.0倍の範囲内であることが望ましい。Further, the resistance value of the resistor 25 is 0 of the resistance value of the feedback resistor 22.
, 5 to 2.0 times.
この理由は、帰還抵抗22の値が大きすぎると本発明に
よる効果が著しく低下し、一方、小さすぎると帰還量が
大きくなりすぎ周波数特性の帯域劣化を招くためである
。The reason for this is that if the value of the feedback resistor 22 is too large, the effect of the present invention will be significantly reduced, while if it is too small, the amount of feedback will become too large, leading to band deterioration of frequency characteristics.
以上、詳細に説明した通り、本発明の増幅回路によれば
、周波数特性の持ち上がりや、出力信号のオーバーシュ
ートが発生することなく、高速信号、高周波信号に対す
る適正な帰還量を確保することかでき、良好な特性のト
ランスインピーダンス増幅回路を構成できる。As explained in detail above, according to the amplifier circuit of the present invention, it is possible to secure an appropriate amount of feedback for high-speed signals and high-frequency signals without raising the frequency characteristics or overshooting the output signal. , a transimpedance amplifier circuit with good characteristics can be constructed.
第1図は本発明の一実施例に係るトランスインピーダン
ス増幅回路の回路図、第2図は第1図のトランスインピ
ーダンス増幅回路の波形図、第3図は本発明の応用例の
トランスインピーダンス増幅回路の回路図、第4図は従
来例に係るトランスインピーダンス増幅回路の回路図、
第5図は第4図のトランスインピーダンス増幅回路の波
形図である。
11・・・pinフォトダイオード、12.13.17
・・・トランジスタ、14.19.20・・・電源端子
、15・・・ソースフォロアトランジスタ、16・・・
レベルシフト用素子、18・・・レベルシフト回路、2
1・・・出力端子、22・・・帰還抵抗、23・・・帰
還回路、24・・・コンデンサ、25・・・抵抗。
第1図FIG. 1 is a circuit diagram of a transimpedance amplifier circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram of the transimpedance amplifier circuit of FIG. 1, and FIG. 3 is a transimpedance amplifier circuit of an application example of the present invention. 4 is a circuit diagram of a conventional transimpedance amplifier circuit,
FIG. 5 is a waveform diagram of the transimpedance amplifier circuit of FIG. 4. 11...pin photodiode, 12.13.17
...Transistor, 14.19.20...Power supply terminal, 15...Source follower transistor, 16...
Level shift element, 18... Level shift circuit, 2
1... Output terminal, 22... Feedback resistor, 23... Feedback circuit, 24... Capacitor, 25... Resistor. Figure 1
Claims (1)
と、この増幅用能動素子に直列に接続されその出力電流
を電圧として取り出すための負荷素子と、この負荷素子
によって得られた信号電圧をレベルシフトするレベルシ
フト手段と、このレベルシフト手段の出力端子と前記増
幅用能動素子の入力端子間に接続された帰還抵抗とを備
えたトランスインピーダンス増幅回路において、 前記負荷素子の出力端子と前記増幅用能動素子の入力端
子との間に抵抗とコンデンサの直列回路で構成された帰
還回路が接続されていることを特徴とする増幅回路。[Claims] An active element for amplification whose current is controlled by an input signal, a load element connected in series to this active element for amplification and for taking out the output current as a voltage, and a voltage obtained by this load element. In a transimpedance amplifier circuit comprising a level shift means for level shifting a signal voltage, and a feedback resistor connected between an output terminal of the level shift means and an input terminal of the amplification active element, the output terminal of the load element and an input terminal of the active element for amplification, a feedback circuit constituted by a series circuit of a resistor and a capacitor is connected between the input terminal and the input terminal of the active element for amplification.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178722A JPH0468805A (en) | 1990-07-06 | 1990-07-06 | amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178722A JPH0468805A (en) | 1990-07-06 | 1990-07-06 | amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468805A true JPH0468805A (en) | 1992-03-04 |
Family
ID=16053430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178722A Pending JPH0468805A (en) | 1990-07-06 | 1990-07-06 | amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468805A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017195464A (en) * | 2016-04-19 | 2017-10-26 | 日本電信電話株式会社 | Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit |
-
1990
- 1990-07-06 JP JP2178722A patent/JPH0468805A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017195464A (en) * | 2016-04-19 | 2017-10-26 | 日本電信電話株式会社 | Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| KR900008763A (en) | Amplifier circuit using feedback load | |
| US4573021A (en) | Circuit output stage arrangement | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| US20030042975A1 (en) | Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier | |
| JPH0468805A (en) | amplifier circuit | |
| KR900002089B1 (en) | Amplifier circuit | |
| KR20120116411A (en) | An amplifier circuit with step gain | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4426626A (en) | Signal switching circuit | |
| US5528191A (en) | Logarithmic amplifier having improved speed response | |
| JP2711411B2 (en) | Operational amplifier circuit | |
| JPH051649B2 (en) | ||
| JPH0253307A (en) | Low frequency amplifier circuit | |
| JP3000737B2 (en) | Output buffer circuit | |
| US3582801A (en) | Voltage amplifying circuit | |
| JPH04367107A (en) | light detection circuit | |
| KR890007654Y1 (en) | Resonant differential amplifier circuit | |
| KR100698583B1 (en) | Digital sound amplifier | |
| KR920004586B1 (en) | Amp using bi-cmos | |
| JP3617704B2 (en) | Logarithmic amplifier | |
| JP2600648B2 (en) | Differential amplifier circuit | |
| JPH0693575B2 (en) | Buffer amplifier | |
| JPH0697744A (en) | Voltage/current converting circuit |