[go: up one dir, main page]

JPH05107560A - Liquid crystal display device and production thereof - Google Patents

Liquid crystal display device and production thereof

Info

Publication number
JPH05107560A
JPH05107560A JP27266791A JP27266791A JPH05107560A JP H05107560 A JPH05107560 A JP H05107560A JP 27266791 A JP27266791 A JP 27266791A JP 27266791 A JP27266791 A JP 27266791A JP H05107560 A JPH05107560 A JP H05107560A
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
liquid crystal
display device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27266791A
Other languages
Japanese (ja)
Inventor
Kikuo Ono
記久雄 小野
Kazuhiro Ogawa
和宏 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27266791A priority Critical patent/JPH05107560A/en
Publication of JPH05107560A publication Critical patent/JPH05107560A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 同一基板上に表示領域と周辺回路領域を持つ
液晶表示装置を実現すること。 【構成】 周辺回路を構成するTFTのチャネル領域と
接するゲ−ト絶縁膜33は酸素を含む絶縁膜、画素部を
構成するTFTのチャネル領域と接するゲ−ト絶縁膜3
2は酸素を含まない絶縁膜で構成。 【効果】 酸素を含むことにより、周辺回路を構成する
TFTのチャネル領域をレ−ザ照射で形成した多結晶シ
リコンとしても、オフ電流の増加を抑えられる。
(57) [Abstract] [Purpose] To realize a liquid crystal display device having a display area and a peripheral circuit area on the same substrate. A gate insulating film 33 in contact with a channel region of a TFT forming a peripheral circuit is an insulating film containing oxygen, and a gate insulating film 3 in contact with a channel region of a TFT forming a pixel portion.
2 is an insulating film containing no oxygen. [Effect] By containing oxygen, even if the channel region of the TFT constituting the peripheral circuit is made of polycrystalline silicon formed by laser irradiation, an increase in off current can be suppressed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置に係り、特
にこの液晶表示装置に用いられる薄膜トランジスタの構
造とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a structure of a thin film transistor used in the liquid crystal display device and a method of manufacturing the thin film transistor.

【0002】[0002]

【従来の技術】液晶表示装置に用いられる薄膜トランジ
スタ(TFT)としては、従来逆スタガ構造のアモルフ
ァスシリコン(a−Si)TFTが用いられてきた。a
−Si膜のキャリヤ移動度は、約0.5cm2/Vs以下
であり、駆動能力としては液晶表示装置の画素部に用い
るには十分であり、かつオフ電流が少ないと言う特徴が
あるが、表示装置と同一基板上に形成する駆動装置を構
成することは難しい。TFTのキャリヤ移動度を向上す
る試みとして、a−Si膜の一部をレ−ザ−アニ−ルし
て多結晶シリコン(p−Si)膜を形成する方法がある
(ジャパニーズジャーナル オブ アプライド フィジッ
クス 29, No.10, L1775 (1990):Japanese Journal of
Applied Physics, 29,No.10, L1775 (1990))。これら
のTFTのゲ−ト絶縁膜としては、二酸化シリコン(S
iO2)、窒化シリコン(SiN)、酸化窒化シリコン
(SiON)等が使われている。
2. Description of the Related Art As a thin film transistor (TFT) used in a liquid crystal display device, an amorphous silicon (a-Si) TFT having an inverted stagger structure has been conventionally used. a
The carrier mobility of the -Si film is about 0.5 cm 2 / Vs or less, and the driving capability is sufficient for use in a pixel portion of a liquid crystal display device, and the off current is small. It is difficult to form a driving device formed on the same substrate as the display device. As an attempt to improve the carrier mobility of TFT, there is a method of forming a polycrystalline silicon (p-Si) film by laser annealing a part of the a-Si film (Japanese Journal of Applied Physics 29. , No.10, L1775 (1990): Japanese Journal of
Applied Physics, 29, No. 10, L1775 (1990)). As a gate insulating film of these TFTs, silicon dioxide (S
iO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), etc. are used.

【0003】しかし、一般的にp−Si膜を用いたTF
Tではオフ電流が高いために画素部には、逆にa−Si
膜を用いたTFTの方が適している。a−Si膜を用い
たTFTでは、通常、ゲ−ト絶縁膜としてSiNが用い
られている。これは、SiNとa−Siが、例えば、同
一のプラズマCVD装置の形成に使用できるので、界面
が清浄化され、しきい電圧が低いと言う特徴があり、既
に、対角サイズが10インチ以上の液晶表示装置が生産
されている。従って、駆動回路を内蔵した液晶表示装置
用のTFT構成としては、駆動回路部がp−Si膜を用
いたTFT、画素部ではa−Si膜を用い、ゲ−ト絶縁
膜としてはSiNが望ましい。
However, TF using a p-Si film is generally used.
At T, since the off current is high, a-Si
A TFT using a film is more suitable. In a TFT using an a-Si film, SiN is usually used as a gate insulating film. This is because SiN and a-Si can be used, for example, to form the same plasma CVD apparatus, so that the interface is cleaned and the threshold voltage is low, and the diagonal size is already 10 inches or more. Liquid crystal display devices are being produced. Therefore, as a TFT structure for a liquid crystal display device having a built-in drive circuit, a TFT using a p-Si film for the drive circuit portion, an a-Si film for the pixel portion, and SiN for the gate insulating film are desirable. ..

【0004】しかし、発明者自身の実験結果によると、
レ−ザを照射して形成したTFTでは、ゲ−ト絶縁膜と
してSiNを用いた場合、レ−ザを照射しないa−Si
TFTの特性は良好であるが、レ−ザを照射したp−
Si TFTはディプレッション型になりオフ電流が高
いと言う問題があり、一方、ゲ−ト絶縁膜としてSiO
2を用いた場合、レ−ザを照射したp−Si TFTの
特性は良好であるが、レ−ザを照射しないa−Si T
FTの特性はしきい電圧が高いと言う問題があることが
判明した。従来技術では、駆動回路部のTFTと画素部
のTFTのゲ−ト絶縁膜を同一材料で形成しており、良
好な特性を持つ、駆動回路を内蔵した液晶表示装置を構
成できず、従って、駆動回路を内蔵することにより、接
続されるIC数を削減し、安価な液晶表示装置を供給で
きないと言う問題があった。
However, according to the experimental results of the inventor himself,
In a TFT formed by irradiating a laser, when SiN is used as a gate insulating film, a-Si which is not irradiated by the laser is used.
The characteristics of TFT are good, but p-
The Si TFT has a problem that it is a depletion type and has a high off current. On the other hand, SiO is used as a gate insulating film.
When 2 is used, the characteristics of the laser-irradiated p-Si TFT are good, but the laser-irradiated a-Si T
It has been found that the FT characteristic has a problem that the threshold voltage is high. In the prior art, the gate insulating film of the TFT of the drive circuit section and the gate insulating film of the TFT of the pixel section are formed of the same material, and a liquid crystal display device having a good characteristic and having a built-in drive circuit cannot be configured. There is a problem that the number of ICs connected is reduced by incorporating the drive circuit, and an inexpensive liquid crystal display device cannot be supplied.

【0005】[0005]

【発明が解決しようとする課題】前述のように、従来技
術では、駆動回路部のTFTと画素部のTFTのゲ−ト
絶縁膜を同一材料で形成しており、良好な特性を持つ、
駆動回路を内蔵した液晶表示装置を構成できず、従っ
て、駆動回路を内蔵することにより、接続されるIC数
を削減し、安価な液晶表示装置を供給できないと言う問
題があった。
As described above, in the prior art, the gate insulating film of the TFT of the driving circuit section and the gate insulating film of the TFT of the pixel section are formed of the same material, and have good characteristics.
There is a problem that a liquid crystal display device having a built-in drive circuit cannot be configured. Therefore, by incorporating a drive circuit, the number of connected ICs can be reduced and an inexpensive liquid crystal display device cannot be supplied.

【0006】本発明の目的は、キャリヤ移動度の大きい
p−Si TFTとオフ電流やしきい電圧の低いa−S
i TFTの特性を保ったまま、周辺回路と画素部を持
つ液晶表示装置が可能と成るようなTFT構造とその製
造方法を提供することにある。
An object of the present invention is to provide a p-Si TFT having a high carrier mobility and an a-S having a low off current and a low threshold voltage.
It is to provide a TFT structure and a manufacturing method thereof that enable a liquid crystal display device having a peripheral circuit and a pixel portion while maintaining the characteristics of the iTFT.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明では、TFTの構造を以下の構成とした。す
なわち、駆動回路を構成するTFTでは、ゲ−ト電極、
SiN、SiO2、p−Siの順で構成された構造、画
素部ではゲ−ト電極、SiN、a−Siの順で構成され
た構造である。なお、上記TFTにおいて、ゲ−ト電極
として、AlやTaを用いた場合、ゲ−ト電極とSiN
の間にゲ−ト電極を陽極酸化して形成した酸化膜が形成
されていても良い。
In order to achieve the above object, in the present invention, the structure of the TFT is as follows. That is, in the TFT that constitutes the drive circuit, the gate electrode,
The structure is composed of SiN, SiO 2 , and p-Si in this order, and the structure is composed of a gate electrode, SiN, and a-Si in the pixel section. In the above TFT, when Al or Ta is used as the gate electrode, the gate electrode and SiN are used.
An oxide film formed by anodizing the gate electrode may be formed between the two.

【0008】上記目的を達成するために、本発明は、T
FTの製造方法を以下のようにした。例えば、逆スタガ
構造のTFTの場合、ゲ−ト電極とゲ−ト絶縁膜である
SiNを形成後、周辺駆動回路を形成するTFTのみに
選択的にSiO2のような酸素を含むゲート絶縁膜を形
成する。その形成方法の一例としては、モノシラン(S
iH4)と酸素の雰囲気中で基板にレ−ザを照射し、あ
るいは酸素中で基板にレ−ザを照射する。次に多結晶シ
リコン層を形成し、その後ソ−ス、ドレイン領域を形成
する製造方法である。上記多結晶シリコン層は、まずア
モルファスシリコン層を堆積後、レ−ザなどのエネルギ
−ビ−ムを照射することで形成する。
In order to achieve the above object, the present invention provides T
The manufacturing method of FT was as follows. For example, in the case of a TFT having an inverted staggered structure, after forming a gate electrode and SiN which is a gate insulating film, a gate insulating film containing oxygen such as SiO 2 is selectively formed only in the TFT forming a peripheral driving circuit. To form. As an example of the formation method, monosilane (S
The substrate is irradiated with the laser in an atmosphere of iH 4 ) and oxygen, or the substrate is irradiated with the laser in oxygen. Then, a polycrystalline silicon layer is formed, and then a source and drain regions are formed. The polycrystalline silicon layer is formed by first depositing an amorphous silicon layer and then irradiating it with an energy beam such as a laser.

【0009】[0009]

【作用】本発明のTFTの製造方法によると、逆スタガ
構造のTFTの場合、周辺駆動回路を構成するTFTに
対しては、ゲ−ト絶縁膜としてのSiNを形成後に選択
的にSiO2あるいはSiONを形成し、次にa−Si
層を形成後レ−ザ照射してp−Si層を形成する。画素
部のTFTに対しては、ゲ−ト絶縁膜としてのSiNを
形成後a−Si層を形成する。本製造方法を用いて周辺
回路用のTFTを形成した場合、a−Si膜の一部をレ
−ザアニ−ルなどでp−Si膜に変換される際に、熱的
に影響を受けてSiN膜中の窒素がシリコン層に拡散さ
れるのを防止する酸素を含む絶縁膜をp−Si膜との界
面に容易に形成できる。
According to the method of manufacturing a TFT of the present invention, in the case of a TFT having an inverted stagger structure, for the TFT forming the peripheral driving circuit, SiO 2 or SiO 2 is selectively formed after forming SiN as a gate insulating film. Forming SiON, then a-Si
After forming the layer, laser irradiation is performed to form a p-Si layer. For the TFT in the pixel portion, a-Si layer is formed after forming SiN as a gate insulating film. When a TFT for a peripheral circuit is formed by using this manufacturing method, when a part of the a-Si film is converted into a p-Si film by laser annealing or the like, it is thermally affected and SiN An insulating film containing oxygen that prevents nitrogen in the film from diffusing into the silicon layer can be easily formed at the interface with the p-Si film.

【0010】上記のようにして製造した本発明の周辺駆
動回路用のTFTは、ゲ−ト絶縁膜であるSiNとp−
Si膜の間に酸素を含むSiO2膜やSiON膜が形成
されているのでp−Si膜を形成する際のレ−ザ照射の
熱的影響での窒素の拡散を防止できるので、TFTの特
性がデップレッション型になるのを防止し、オフ電流が
低くなると言うと効果がある。さらにp−Si膜も形成
されているのでキャリヤ移動度が高く駆動回路の動作を
可能にする。画素部のTFTはレ−ザ照射を行っていな
いので、a−Si膜を用いたTFTの特長である低オフ
電流、低しきい電圧特性を損なうことがない。
The TFT for the peripheral drive circuit of the present invention manufactured as described above is a gate insulating film made of SiN and p-.
Since the SiO 2 film or SiON film containing oxygen is formed between the Si films, it is possible to prevent the diffusion of nitrogen due to the thermal effect of laser irradiation when forming the p-Si film. It is effective to prevent the depletion type from becoming a depletion type and to reduce the off current. Further, since the p-Si film is also formed, the carrier mobility is high and the operation of the drive circuit is enabled. Since the TFT in the pixel portion is not subjected to laser irradiation, the low off-current and low threshold voltage characteristics which are the features of the TFT using the a-Si film are not impaired.

【0011】[0011]

【実施例】以下、本発明の一実施例を図1を用いて説明
する。図1は本発明の構成を説明するための半導体素子
の断面図であり、画素部を構成するTFT、及び周辺駆
動回路を構成するTFTの断面図を示し、この構造を有
するTFTは同一絶縁基板上に形成されている。本実施
例は、表示部の対角10インチのビジュアルディスプレ
イタ−ミナル(VDT)を実現する場合のものである。
この場合は、表示部の画素数は480×640×(3)
であり、表示部に用いるTFTは通常の逆スタガ構造T
FTであり、回路部に用いるTFTは、チャネル領域が
多結晶シリコンとアモルファスシリコンの2層であり、
多結晶シリコンと接するゲ−ト絶縁膜は少なくとも酸素
を含む絶縁膜となっている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a cross-sectional view of a semiconductor element for explaining the structure of the present invention, showing a cross-sectional view of a TFT that constitutes a pixel portion and a TFT that constitutes a peripheral driving circuit. TFTs having this structure are the same insulating substrate. Formed on. In this embodiment, a visual display terminal (VDT) having a diagonal of 10 inches on the display is realized.
In this case, the number of pixels in the display unit is 480 × 640 × (3)
Therefore, the TFT used in the display unit has a normal inverted stagger structure T
The TFT used in the circuit portion is a FT, and the channel region has two layers of polycrystalline silicon and amorphous silicon,
The gate insulating film in contact with the polycrystalline silicon is an insulating film containing at least oxygen.

【0012】図1において、1は絶縁性基板、2はゲ−
ト電極、4は多結晶シリコン層、5はアモルファスシリ
コン層、6はソ−ス、7はドレイン電極、8はCr電
極、9はAl電極である。31はゲ−ト電極をアルミニ
ュ−ム(Al)で形成した場合に、このAlを陽極酸化
して形成したゲ−ト絶縁膜としてのアルミナ膜(Al2
3)、32はゲ−ト絶縁膜としてのシリコンナイトラ
イド(SiN)膜、33は少なくともシリコン(Si)
と酸素(O)を含む、ゲ−ト絶縁膜としてのSiO2
あるいはSiON膜である。
In FIG. 1, 1 is an insulating substrate and 2 is a gate.
Electrode 4 is a polycrystalline silicon layer, 5 is an amorphous silicon layer, 6 is a source, 7 is a drain electrode, 8 is a Cr electrode, and 9 is an Al electrode. Reference numeral 31 denotes an alumina film (Al 2 as a gate insulating film formed by anodic oxidation of Al when the gate electrode is formed of aluminum (Al).
O 3 ), 32 is a silicon nitride (SiN) film as a gate insulating film, and 33 is at least silicon (Si)
And a SiO 2 film or a SiON film as a gate insulating film containing oxygen (O).

【0013】本発明は、絶縁基板1上にまずゲ−ト電極
2とSiN膜までのゲ−ト絶縁膜31,32を形成し、
次に周辺回路を構成するTFTに関して、選択的に少な
くとも酸素を含むゲ−ト絶縁膜33を形成する。次に、
アモルファスシリコン(a−Si層)を形成し、さら
に、周辺回路を構成する基板上の領域にレ−ザを照射し
て形成した多結晶シリコン層(p−Si層)4を形成す
る。次にa−Si層5を形成し、その後n+層を含むソ
−ス6及びドレイン領域7を形成し、その後Cr電極8
及びAl電極9を形成する構成になっている。
According to the present invention, the gate electrode 2 and the gate insulating films 31 and 32 up to the SiN film are first formed on the insulating substrate 1.
Next, a gate insulating film 33 containing at least oxygen is selectively formed for the TFTs forming the peripheral circuit. next,
Amorphous silicon (a-Si layer) is formed, and then a polycrystalline silicon layer (p-Si layer) 4 formed by irradiating a region on the substrate forming the peripheral circuit with a laser is formed. Next, the a-Si layer 5 is formed, then the source 6 including the n + layer and the drain region 7 are formed, and then the Cr electrode 8 is formed.
And an Al electrode 9 are formed.

【0014】このように構成することにより、周辺駆動
回路用のTFTは、ゲ−ト絶縁膜32であるSiNとp
−Si膜4の間に酸素を含むSiO2膜やSiON膜か
らなるゲート絶縁膜33が形成されている。従って、p
−Si膜4を形成する際のレ−ザ照射の熱的影響での窒
素の拡散を防止できるので、TFTの特性がデップレッ
ション型になるのを防止し、オフ電流が低くなると言う
と効果がある。さらにp−Si膜4も形成されているの
で、キャリヤ移動度が高く駆動回路の動作を可能にす
る。画素部のTFTはレ−ザ照射を行っていないので、
a−Si膜5を用いたTFTの特長である低オフ電流、
低しきい電圧特性を損なうことがない。
With such a structure, the TFT for the peripheral drive circuit has the gate insulating film 32 made of SiN and p.
A gate insulating film 33 made of a SiO 2 film containing oxygen or a SiON film is formed between the -Si films 4. Therefore, p
Since nitrogen diffusion due to the thermal effect of laser irradiation when forming the -Si film 4 can be prevented, it is possible to prevent the characteristics of the TFT from becoming a depletion type and to reduce the off current. is there. Further, since the p-Si film 4 is also formed, the carrier mobility is high and the operation of the drive circuit is enabled. Since the TFT in the pixel section does not perform laser irradiation,
The low off-current, which is a feature of the TFT using the a-Si film 5,
It does not impair the low threshold voltage characteristics.

【0015】次に、製造方法を示す。まず、対角12イ
ンチのガラス基板1上にスパッタ法によりゲ−ト電極2
であるAl膜を2000Å堆積する。ゲ−ト電極2をパ
タ−ニング後、酒石酸及びエチレングリコ−ルを含む液
中でゲ−ト電極2に電圧をかけて、Al膜の1000Å
分を陽極酸化し、厚さ2000ÅのAl23膜31を形
成する。その後、プラズマCVD法でSiN膜32を1
000Å堆積する。次に、SiH4とO2を含む雰囲気中
あるいはSiH4、O2とN2を含む雰囲気中で、周辺回
路を形成する基板領域にエキシマレ−ザを200mJ/
cm2照射し、選択的にSiO2あるいはSiON膜33を
100Å形成する。次に、プラズマCVD法によりa−
Si膜5を400Å堆積する。
Next, a manufacturing method will be described. First, a gate electrode 2 is formed on a glass substrate 1 having a diagonal of 12 inches by a sputtering method.
2000 Å of Al film is deposited. After patterning the gate electrode 2, a voltage is applied to the gate electrode 2 in a liquid containing tartaric acid and ethylene glycol to form an Al film of 1000 Å
The portion is anodized to form an Al 2 O 3 film 31 having a thickness of 2000Å. After that, the SiN film 32 is removed by plasma CVD.
000Å Accumulate. Next, in an atmosphere containing SiH 4 and O 2 or an atmosphere containing SiH 4 , O 2 and N 2 , an excimer laser of 200 mJ /
cm 2 is irradiated to selectively form SiO 2 or SiON film 33 of 100 Å. Next, a-
The Si film 5 is deposited at 400 Å.

【0016】ここで、基板上の周辺回路を形成する部分
にHe雰囲気中でエキシマレ−ザを200mJ/cm2
射して、a−Si膜をp−Si層4に変換する。続い
て、プラズマCVD法によりa−Si層5を2000Å
堆積する。周辺回路部では、チャネル領域はp−Si層
4(400Å)とa−Si層5(2000Å)の2層構
造とし、画素部ではa−Si層5(2400Å)の単層
構造が得られる。次にプラズマCVD法によりa−Si
(n+層)6、7を300Å堆積する。ホト、エッチン
グ工程によりSi層を島切りにした後、透明電極である
ITOをスパッタ法で堆積し、ホト、エッチング工程に
よりパタ−ニングする。その後、スパッタ法でCr電極
8、Al電極9を堆積する。フォトエッチング工程によ
り、ソ−ス6、ドレイン領域7を分離し、その後、パッ
シベ−ション膜10を形成すると逆スタガ構造のTFT
が完成する。
Here, an excimer laser is irradiated with 200 mJ / cm 2 in a He atmosphere in a portion where peripheral circuits are formed on the substrate to convert the a-Si film into the p-Si layer 4. Then, the a-Si layer 5 is 2,000 liters by the plasma CVD method.
accumulate. In the peripheral circuit part, the channel region has a two-layer structure of the p-Si layer 4 (400 Å) and the a-Si layer 5 (2000 Å), and in the pixel part, a single-layer structure of the a-Si layer 5 (2400 Å) is obtained. Next, a-Si is formed by the plasma CVD method.
(N + layer) 6 and 7 are deposited at 300 Å. After the Si layer is cut into islands by a photo and etching process, ITO that is a transparent electrode is deposited by a sputtering method and patterned by a photo and etching process. Then, the Cr electrode 8 and the Al electrode 9 are deposited by the sputtering method. The source 6 and the drain region 7 are separated by a photo-etching process, and then the passivation film 10 is formed.
Is completed.

【0017】TFT特性は、図2の実線に示すように周
辺回路部において、ゲート電圧0V付近から電流が急激
に立ち上がっている良好なエンハンスト型動作をしてい
る。本発明ではTFT特性として、キャリヤ移動度:1
0cm2/Vs、しきい電圧:2V、オフ電流:2pA、
画素部においては、キャリヤ移動度:0.5cm2/V
s、しきい電圧:1.5V、オフ電流:1pAが得られ
る。一方、同図中の破線は画素部のTFTと同じ、即
ち、ゲ−ト絶縁膜としてはAl23膜31、SiN膜3
2のみで構成された従来構造で、SiO2膜33を形成
していないものを用いて、レ−ザで形成されたp−Si
層4を持つTFTの特性を示す。キャリヤ移動度:10
cm2/Vsは、本発明のTFTと同じ特性であるが、し
きい電圧:−2V、オフ電流:1nAとなり、ディプレ
ッション型となり、良好な表示ができない。一方、他の
12インチのガラス基板上に偏光板、カラ−フィルタ、
透明電極を形成し、前の基板との間に液晶を封入する
と、10インチサイズのVDT用液晶表示装置が完成す
る。
As for the TFT characteristics, as shown by the solid line in FIG. 2, in the peripheral circuit section, a good enhanced type operation in which the current sharply rises from around the gate voltage of 0V is performed. In the present invention, the TFT characteristics are carrier mobility: 1
0 cm 2 / Vs, threshold voltage: 2 V, off current: 2 pA,
In the pixel area, carrier mobility: 0.5 cm 2 / V
s, threshold voltage: 1.5 V, off current: 1 pA. On the other hand, the broken line in the figure is the same as that of the TFT of the pixel portion, that is, the gate insulating film is an Al 2 O 3 film 31, a SiN film 3
P-Si formed by laser using a conventional structure composed of only 2 and not formed with the SiO 2 film 33.
The characteristics of the TFT having the layer 4 are shown. Carrier mobility: 10
Although cm 2 / Vs has the same characteristics as the TFT of the present invention, it has a threshold voltage of −2 V and an off current of 1 nA, which is a depletion type and cannot provide good display. On the other hand, on another 12 inch glass substrate, a polarizing plate, a color filter,
When a transparent electrode is formed and liquid crystal is sealed between the substrate and the previous substrate, a 10-inch size VDT liquid crystal display device is completed.

【0018】図3に前記薄膜半導体装置を用いた液晶デ
ィスプレイ装置の全体構成を示す。装置は、TFT液晶
パネル50、走査回路51、時間関数中間変換手段とな
るサンプリング制御回路53から構成されている。な
お、走査回路51から液晶パネル50の各液晶表示素子
には走査線71〜73を介して走査信号が、サンプリン
グ回路52から信号線74〜76を介して信号が送られ
る。上記構成で本発明のTFTはTFT液晶パネル50
中のスイッチ60aに相当し、液晶素子は60bに相当
する。さらに、サンプリング回路52中のスイッチ61
〜63や走査回路中51のスイッチ素子(図示せず)も
本発明のTFTで構成することができる。
FIG. 3 shows the overall structure of a liquid crystal display device using the thin film semiconductor device. The device is composed of a TFT liquid crystal panel 50, a scanning circuit 51, and a sampling control circuit 53 which serves as a time function intermediate conversion means. A scanning signal is sent from the scanning circuit 51 to each liquid crystal display element of the liquid crystal panel 50 via the scanning lines 71 to 73, and a signal is sent from the sampling circuit 52 via the signal lines 74 to 76. With the above structure, the TFT of the present invention is a TFT liquid crystal panel 50.
The switch corresponds to the switch 60a, and the liquid crystal element corresponds to 60b. Further, the switch 61 in the sampling circuit 52
˜63 and the switch element (not shown) of 51 in the scanning circuit can also be formed by the TFT of the present invention.

【0019】次に、図3の動作について簡単に説明す
る。走査回路51にはタイミング信号としてFST信号
とCKV信号が入力される。これらの信号により、走査
信号Vg1−Vgnを出力する。一方、サンプリング制御回
路53には液晶の表示状態を定めるデジタルデ−タ信号
dataが入力されるが、この信号を時間関数信号とな
るサンプリング信号φ1−φmに変換して、発生する。サ
ンプリング信号φ1−φmの振幅は、サンプリング制御回
路53を構成するスイッチの論理レベルで決まり、例え
ば、MOSスイッチであれば0〜5Vとなる。このサン
プリング信号φ1−φmの振幅は、サンプリング制御回路
53の入力信号となるデジタルデ−タ信号の振幅(例え
ば0〜5V)に実質的に等しい。サンプリング回路52
は、サンプリング信号φ1−φmのタイミングにより輝度
参照信号VBが液晶に印加される。
Next, the operation of FIG. 3 will be briefly described. The FST signal and the CKV signal are input as timing signals to the scanning circuit 51. Scan signals Vg1-Vgn are output by these signals. On the other hand, the sampling control circuit 53 is supplied with a digital data signal data which determines the display state of the liquid crystal, and is generated by converting this signal into a sampling signal .phi.1-.phi.m which becomes a time function signal. The amplitude of the sampling signals φ1 to φm is determined by the logic level of the switches forming the sampling control circuit 53, and is 0 to 5 V for a MOS switch, for example. The amplitude of the sampling signals φ1 to φm is substantially equal to the amplitude (for example, 0 to 5 V) of the digital data signal which is the input signal of the sampling control circuit 53. Sampling circuit 52
The luminance reference signal VB is applied to the liquid crystal at the timing of the sampling signals φ1-φm.

【0020】次に、本発明の第2の実施例を図4に示
す。本実施例では、チャネル領域を形成後ゲ−ト絶縁膜
を形成する。まず、絶縁基板1上に、Cr電極8を形成
後、プラズマCVD法でソ−ス領域6、ドレイン領域7
を形成する、次にa−Si膜5を1000Å形成後、周
辺回路領域に対してレ−ザアニ−ルしてこれをp−Si
層4に変換する。続けて、酸素雰囲気中で、周辺回路領
域に対してレ−ザアニ−ルしてp−Si層4の表面にゲ
−ト絶縁膜としてのSiO2膜33を100Å選択的に
形成し、次にプラズマCVD法で、ゲ−ト絶縁膜として
のSiN膜32を3500Å堆積する。次に、ゲ−ト電
極2をスパッタ法で堆積する。本発明の構造はゲ−ト絶
縁膜がチャネル領域の上部に形成されているので、p−
Si膜を用いてキャリヤ移動度の高いTFTを形成する
際に、波長の短いエキシマレ−ザを用いる場合にもa−
Si膜4を厚く形成しても薄く形成しても、移動度の差
が無く製造のマ−ジンが高いと言う特徴がある。
Next, a second embodiment of the present invention is shown in FIG. In this embodiment, the gate insulating film is formed after forming the channel region. First, after forming the Cr electrode 8 on the insulating substrate 1, the source region 6 and the drain region 7 are formed by the plasma CVD method.
Then, after the a-Si film 5 is formed to 1000 Å, the peripheral circuit region is laser-annealed to form p-Si.
Convert to layer 4. Then, in an oxygen atmosphere, the peripheral circuit region is laser-annealed to selectively form a SiO 2 film 33 as a gate insulating film on the surface of the p-Si layer 4 by 100Å. A SiN film 32 as a gate insulating film is deposited at 3500 Å by plasma CVD method. Next, the gate electrode 2 is deposited by the sputtering method. In the structure of the present invention, since the gate insulating film is formed on the channel region, p-
When a TFT having a high carrier mobility is formed by using a Si film, a-
No matter whether the Si film 4 is formed thick or thin, there is no difference in mobility and the margin of manufacture is high.

【0021】[0021]

【発明の効果】本発明によれば、同一絶縁基板上に形成
した周辺回路領域を構成するTFTはキャリヤ移動度を
大きく保ったまま、オフ電流を低減できる効果があり、
しかも画素領域のTFTも安定な表示を可能にする能力
を維持できる効果がある。最終的には周辺駆動回路を液
晶表示基板に内蔵できる効果がある。
According to the present invention, the TFTs forming the peripheral circuit region formed on the same insulating substrate have the effect of reducing the off current while maintaining a large carrier mobility.
Moreover, there is an effect that the TFT in the pixel region can maintain the ability to enable stable display. Finally, there is an effect that the peripheral drive circuit can be built in the liquid crystal display substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る液晶表示装置の断面図
である。
FIG. 1 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

【図2】本発明の一実施例に係る半導体素子の電流電圧
特性図である。
FIG. 2 is a current-voltage characteristic diagram of a semiconductor device according to an embodiment of the present invention.

【図3】TFT液晶パネルの全体構成図である。FIG. 3 is an overall configuration diagram of a TFT liquid crystal panel.

【図4】本発明の他の実施例に係る液晶表示装置の断面
図である。
FIG. 4 is a cross-sectional view of a liquid crystal display device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 ゲ−ト電極 31 ゲ−ト絶縁膜(陽極酸化膜) 32 酸素を含まないゲ−ト絶縁膜 33 酸素を含むゲ−ト絶縁膜 4 多結晶シリコン層(p−Si) 5 アモルファスシリコン層(a−Si) 6 ソ−ス領域(n+層) 7 ドレイン(n+層) 8 Cr電極 9 Al電極 10 パッシベ−ション膜 50 液晶パネル 51 走査回路 52 サンプリング回路 53 サンプリング制御回路 60a 画素部用TFT 60b 液晶セル 61〜63 周辺回路用TFT DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Gate electrode 31 Gate insulating film (anodic oxide film) 32 Gate insulating film containing no oxygen 33 Gate insulating film containing oxygen 4 Polycrystalline silicon layer (p-Si) 5 Amorphous silicon layer (a-Si) 6 Source region (n + layer) 7 Drain (n + layer) 8 Cr electrode 9 Al electrode 10 Passivation film 50 Liquid crystal panel 51 Scanning circuit 52 Sampling circuit 53 Sampling control circuit 60a Pixel part TFT 60b Liquid crystal cells 61-63 Peripheral circuit TFT

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 透明絶縁基板間に液晶を封入した複数の
画素からなる画素領域と、前記画素を駆動する駆動回路
を構成した周辺回路領域に、半導体素子の構成要素とし
て、絶縁基板上に設けられたゲ−ト電極、ゲ−ト絶縁
膜、チャネル領域、ソ−ス領域及びドレイン領域とを備
えた薄膜半導体素子構造の液晶表示装置において、前記
周辺回路領域の半導体層と接しているゲ−ト絶縁膜と前
記画素領域の半導体素子のゲ−ト絶縁膜が異種材料から
なることを特徴とする液晶表示装置。
1. A pixel region composed of a plurality of pixels in which liquid crystal is sealed between transparent insulating substrates, and a peripheral circuit region forming a drive circuit for driving the pixels are provided on an insulating substrate as constituent elements of a semiconductor element. In a liquid crystal display device having a thin film semiconductor device structure including a gate electrode, a gate insulating film, a channel region, a source region and a drain region, the gate contacting the semiconductor layer in the peripheral circuit region. A liquid crystal display device, wherein the gate insulating film and the gate insulating film of the semiconductor element in the pixel region are made of different materials.
【請求項2】 請求項1において、周辺回路領域の半導
体素子のチャネル領域と接するゲ−ト絶縁膜は酸素を含
む絶縁膜からなり、画素領域の半導体素子のゲ−ト絶縁
膜は酸素を含まない絶縁膜からなることを特徴とする液
晶表示装置。
2. The gate insulating film in contact with the channel region of the semiconductor element in the peripheral circuit region is made of an insulating film containing oxygen, and the gate insulating film of the semiconductor device in the pixel region contains oxygen. A liquid crystal display device characterized by comprising a non-insulating film.
【請求項3】 請求項1又は2において、周辺回路領域
の半導体素子のゲート絶縁膜と接するチャネル領域は多
結晶シリコン、画素領域の半導体素子のチャネル領域は
アモルファスシリコンで形成されていることを特徴とす
る液晶表示装置。
3. The semiconductor device according to claim 1, wherein the channel region in contact with the gate insulating film of the semiconductor element in the peripheral circuit region is formed of polycrystalline silicon, and the channel region of the semiconductor element in the pixel region is formed of amorphous silicon. Liquid crystal display device.
【請求項4】 請求項1、2又は3において、半導体素
子が絶縁基板上にゲ−ト電極、ゲ−ト絶縁膜、チャネル
領域の順に形成された構造を有することを特徴とする液
晶表示装置。
4. A liquid crystal display device according to claim 1, wherein the semiconductor element has a structure in which a gate electrode, a gate insulating film and a channel region are formed in this order on an insulating substrate. ..
【請求項5】 請求項1、2又は3において、半導体素
子が絶縁基板上にチャネル領域、ゲ−ト絶縁膜、ゲ−ト
電極の順に形成された構造を有することを特徴とする液
晶表示装置。
5. A liquid crystal display device according to claim 1, wherein the semiconductor element has a structure in which a channel region, a gate insulating film, and a gate electrode are formed in this order on an insulating substrate. ..
【請求項6】 絶縁基板上にゲ−ト電極とその上に酸素
を含まないゲ−ト絶縁膜を形成する工程と、周辺回路領
域の前記酸素を含まないゲ−ト絶縁膜の半導体層と接す
る側を、部分的に酸素を含むゲ−ト絶縁膜に変える工程
と、前記ゲート絶縁膜の上にチャネル領域、ソ−ス領
域、ドレイン領域を形成する工程とを含むことを特徴と
する液晶表示装置の製造方法。
6. A step of forming a gate electrode on an insulating substrate and an oxygen-free gate insulating film thereon, and a semiconductor layer of the oxygen-free gate insulating film in a peripheral circuit region. A liquid crystal comprising: a step of changing a contact side into a gate insulating film partially containing oxygen; and a step of forming a channel region, a source region and a drain region on the gate insulating film. Manufacturing method of display device.
【請求項7】 請求項6において、酸素を含むゲート絶
縁膜の形成を、少なくとも酸素を含むガス中でエネルギ
−ビ−ム照射で行うことを特徴とする液晶表示装置の製
造方法。
7. The method for manufacturing a liquid crystal display device according to claim 6, wherein the gate insulating film containing oxygen is formed by energy beam irradiation in a gas containing at least oxygen.
JP27266791A 1991-10-21 1991-10-21 Liquid crystal display device and production thereof Pending JPH05107560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27266791A JPH05107560A (en) 1991-10-21 1991-10-21 Liquid crystal display device and production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27266791A JPH05107560A (en) 1991-10-21 1991-10-21 Liquid crystal display device and production thereof

Publications (1)

Publication Number Publication Date
JPH05107560A true JPH05107560A (en) 1993-04-30

Family

ID=17517114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27266791A Pending JPH05107560A (en) 1991-10-21 1991-10-21 Liquid crystal display device and production thereof

Country Status (1)

Country Link
JP (1) JPH05107560A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250208A (en) * 1993-02-22 1994-09-09 Nec Corp Substrate for production of semiconductor device and production of the semiconductor device
JPH08148428A (en) * 1994-11-18 1996-06-07 Semiconductor Energy Lab Co Ltd Laser treating method for semiconductor device
JP2000216403A (en) * 1994-07-30 2000-08-04 Semiconductor Energy Lab Co Ltd Active matrix circuit
JP2009070861A (en) * 2007-09-11 2009-04-02 Hitachi Displays Ltd Display device
JP2009260294A (en) * 2008-03-18 2009-11-05 Semiconductor Energy Lab Co Ltd Thin film transistor
JP2010004027A (en) * 2008-05-22 2010-01-07 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same
JP2010147303A (en) * 2008-12-19 2010-07-01 Mitsubishi Electric Corp Thin-film transistor, method of manufacturing the same, thin-film transistor array substrate, and display device
JP2010165774A (en) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp Back-channel-etch type thin-film transistor, semiconductor device and manufacturing methods thereof
JP2010199116A (en) * 2009-02-23 2010-09-09 Mitsubishi Electric Corp Thin film transistor, method of manufacturing the same, display, and semiconductor device
JP2010245438A (en) * 2009-04-09 2010-10-28 Mitsubishi Electric Corp Thin film transistor, display device, and manufacturing method thereof
JP2012038855A (en) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp Amorphous semiconductor film crystallization method and thin film transistor, semiconductor device, display device and manufacturing method thereof
CN102822981A (en) * 2010-04-07 2012-12-12 夏普株式会社 Circuit board, display device, and method for manufacturing circuit board
JP2013008956A (en) * 2011-05-24 2013-01-10 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250208A (en) * 1993-02-22 1994-09-09 Nec Corp Substrate for production of semiconductor device and production of the semiconductor device
JP2000216403A (en) * 1994-07-30 2000-08-04 Semiconductor Energy Lab Co Ltd Active matrix circuit
JPH08148428A (en) * 1994-11-18 1996-06-07 Semiconductor Energy Lab Co Ltd Laser treating method for semiconductor device
CN101387805B (en) 2007-09-11 2011-04-13 株式会社日立显示器 Display device and manufacturing method therefor
JP2009070861A (en) * 2007-09-11 2009-04-02 Hitachi Displays Ltd Display device
US7952095B2 (en) 2007-09-11 2011-05-31 Hitachi Displays, Ltd. Display device and manufacturing method therefor
JP2009260294A (en) * 2008-03-18 2009-11-05 Semiconductor Energy Lab Co Ltd Thin film transistor
JP2010004027A (en) * 2008-05-22 2010-01-07 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same
JP2010147303A (en) * 2008-12-19 2010-07-01 Mitsubishi Electric Corp Thin-film transistor, method of manufacturing the same, thin-film transistor array substrate, and display device
JP2010165774A (en) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp Back-channel-etch type thin-film transistor, semiconductor device and manufacturing methods thereof
JP2010199116A (en) * 2009-02-23 2010-09-09 Mitsubishi Electric Corp Thin film transistor, method of manufacturing the same, display, and semiconductor device
JP2010245438A (en) * 2009-04-09 2010-10-28 Mitsubishi Electric Corp Thin film transistor, display device, and manufacturing method thereof
CN102822981A (en) * 2010-04-07 2012-12-12 夏普株式会社 Circuit board, display device, and method for manufacturing circuit board
JPWO2011125353A1 (en) * 2010-04-07 2013-07-08 シャープ株式会社 Circuit board and display device
US8581257B2 (en) 2010-04-07 2013-11-12 Sharp Kabushiki Kaisha Circuit board and display device
JP2012038855A (en) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp Amorphous semiconductor film crystallization method and thin film transistor, semiconductor device, display device and manufacturing method thereof
JP2013008956A (en) * 2011-05-24 2013-01-10 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same

Similar Documents

Publication Publication Date Title
JP2001007342A (en) Semiconductor device and manufacturing method thereof
JPH0611738A (en) Electronic device manufacturing method
JP2011014930A (en) Semiconductor device
JPH05107560A (en) Liquid crystal display device and production thereof
US6124153A (en) Method for manufacturing a polysilicon TFT with a variable thickness gate oxide
JPH0563196A (en) Thin film semiconductor device, manufacture thereof and liquid crystal display device
JPH06208137A (en) Manufacture of thin film transistor matrix
JP4651773B2 (en) Method for manufacturing semiconductor device
JPH0964364A (en) Method for manufacturing semiconductor device
JP3121005B2 (en) Thin film semiconductor device, method of manufacturing the same, manufacturing apparatus, and image processing apparatus
JP3386192B2 (en) Semiconductor device and manufacturing method thereof
JPH0637313A (en) Thin-film semiconductor device and manufacture thereof
JP2776820B2 (en) Method for manufacturing semiconductor device
JPH11265000A (en) Liquid crystal display device and manufacturing method thereof
JP4437511B2 (en) Method for manufacturing electro-optical device
JP3599513B2 (en) Method for manufacturing thin film transistor
JP3311850B2 (en) Method for manufacturing thin film transistor
JP2000200763A (en) Semiconductor device and its manufacture
JPH08122818A (en) Metal wiring board, semiconductor device, and manufacturing method thereof
JP2775883B2 (en) Method of manufacturing thin film transistor matrix
JP2753055B2 (en) Amorphous silicon thin film transistor
JP2000133590A (en) Semiconductor device and manufacture thereof
JPH06138481A (en) Active matrix substrate and its production
JP4267528B2 (en) Manufacturing method of active matrix type liquid crystal display device using thin film transistor
JPS63155766A (en) thin film transistor