JPH05128273A - ３次元画像生成方法 - Google Patents

Abstract

(57)【要約】 【構成】 ３次元画像の隠面消去処理を行う場合、先
ず、全画素の奥行値の初期化を行う。ここで、奥行値の
初期化は、実際の奥行値を一定値にするのではなく、例
えば１ビット等の制御ビットの値を一定値とし、これに
よって、奥行値の初期化状態とする。その後、奥行値の
比較演算を行う場合は、制御ビットの値を参照し、その
値が奥行値の初期化状態を示すものであった場合は、奥
行値を読出すことなく、無条件で奥行値の更新を行う。 【効果】 奥行値の初期化が高速に行え、メモリデバイ
スの使用が少なくて済むと共に、画像表示を高速に行う
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ等で画像
を生成し、これを表示する際に行う画面変更を高速に行
うことができる３次元画像生成方法に関する。

【０００２】

【従来の技術】コンピュータ等で画像を生成するいわゆ
るコンピュータグラフィックスにおいて、３次元画像を
表示する方法として、大きく分けると、光線追跡法（レ
イトレーシング）と物体変換法がある。光線追跡法は、
「並列図形処理 鷺島他著 コロナ社 1991年８月15日
初版第１刷発行」の４２〜４５ページに記載されている
ように、光学モデルを忠実に計算する方法で、光源から
の光が物体に反射または透過して人間の目に入るまでの
軌跡を逆方向に追跡する方法である。また、物体変換法
は、表示したい物体をポリゴン（多角形）で近似し、上
記同書の２５〜２７ページ「ポリゴンのスキャンコンバ
ージョン」に記載されているように、ポリゴン単位で座
標変換、クリッピング等を施し、画像メモリに書き込む
方法である。この場合の隠面消去方法としては、同書の
３８〜３９ページに記載されているように、座標変換後
の３次元のポリゴンデータの頂点列からポリゴンの内部
を補間し、面を形成し、画像メモリ内の奥行情報のｚ値
と現在生成したポリゴンの持つ奥行情報を比較して、現
ポリゴンのｚ値が小さい（視点から見て手前にある）
時、ピクセル（画素）データを更新する方法（ｚバッフ
ァ法）が一般的である。

【０００３】上述したアルゴリズムにおいて、光線追跡
法は、光学的モデルを忠実に計算することから、より現
実に近い画像が得られるが、膨大な計算量が必要なこと
から１画面生成に時間がかかる。一方、物体変換法は、
ポリゴン単位で処理することから生成された画質は良好
とはいえないが、処理時間がかなり短くて済む利点を有
している。従って、その目的に応じて上記のアルゴリズ
ムの選択が行われているのが現状であるが、ワークステ
ーション等においては、アルゴリズムが単純で、高速に
処理できるという理由から物体変換法をハードウェアで
サポートしている場合が多い。

【０００４】図７に、物体変換法のシステム構成図を示
す。図のシステムは、中央処理装置（ＣＰＵ）１、主記
憶装置（ＭＭ）２、ｚフィールドメモリ（ｚバッファ）
３、ｒフィールドメモリ４、ｇフィールドメモリ５、ｂ
フィールドメモリ６、ＤＡ変換器（ＤＡＣ）７、表示装
置（ＣＲＴ：陰極線管）８、システムバス９とからな
る。中央処理装置１は、座標変換やクリッピング等の各
処理を実行するデバイスであり、主記憶装置２は、中央
処理装置１の実行するためのプログラムや各データ等を
格納するメモリである。また、ｚフィールドメモリ３
は、奥行情報を格納するためのメモリ、ｒフィールドメ
モリ４は赤色情報、ｇフィールドメモリ５は緑色情報、
ｂフィールドメモリ６は青色情報を格納するための画像
メモリであり、これら中央処理装置１〜ｂフィールドメ
モリ６は、システムバス９を介してそれぞれ接続されて
いる。ｒフィールドメモリ４、ｇフィールドメモリ５、
ｂフィールドメモリ６は、それぞれディジタル／アナロ
グ変換を行うＤＡ変換器７を介して表示装置８に接続さ
れており、表示装置８によって物体の表示が行われるよ
うになっている。

【０００５】次に、物体変換法の処理を説明する。物体
変換法は、モデリング等で定義されたポリゴンを、表示
装置８の画面上に表示するために、座標変換、クリッピ
ング等を経て画像メモリへのピクセルの更新操作を行
う。ピクセルの更新操作には、スキャンコンバージョン
（走査変換）と呼ばれるポリゴン内部の塗りつぶし処理
（発生ピクセルのアドレス生成）、ポリゴン内部のピク
セルの値を求める操作と隠面消去のためのｚ比較があ
る。図８は、物体変換法において、１ポリゴンを処理す
る場合の概略処理フローチャートである。尚、ここで
は、説明を簡潔に行うため、ポリゴンは凸ポリゴンとす
る。

【０００６】先ず、ステップＳ１において全画面の初期
化を行う。この初期化とは、ｒ（赤色）、ｇ（緑色）、
ｂ（青色）の値を背景色にセットすると共に、ｚ値を最
大にセットすることである。次いで、ポリゴンの頂点デ
ータを座標変換し（ステップＳ２）、更に、この頂点デ
ータをｙ座標の大きい順に並べ、走査変換の準備をする
（ステップＳ３）。そして、頂点データより、ポリゴン
の輪郭（エッジ）データを生成する（ステップＳ４）。
また、この時、各データ（ｘ，ｙ，ｚ，ｒ，ｇ，ｂ）の
補間のための増分値を計算する。

【０００７】その後、ｙ座標の大きい頂点よりエッジの
ペアを取出し、エッジのピクセルデータを基にエッジ間
のピクセルを補間する（ステップＳ５）。即ち、ここで
ＺNEW が生成される。次いで、生成されたピクセルデー
タのｘ，ｙより該当アドレスを計算し、ｚ値（ＺOLD ）
を読出す（ステップＳ６）。更に、生成されたピクセル
のｚ値（ＺNEW ）と読み出したピクセルのｚ値（ＺOLD
）を比較し（ステップＳ７）、画像メモリ上のピクセ
ルのｚ値が大きければ、生成されたピクセルの色情報お
よびｚ値を更新する（ステップＳ８）。ステップＳ８の
後、ペアのエッジ間の処理が終了したか否かを判定し
（ステップＳ９）、終了していない場合、およびステッ
プＳ７において、画像メモリ上のピクセルが小さい場合
は、ステップＳ５に戻り、ピクセル補間処理を行う。そ
の後、ステップＳ１０において１ポリゴンが終了したか
否かを判定し、終了していない場合は、ステップＳ４に
戻り、１ポリゴンが終了するまで、上記の処理を繰り返
す。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の３次元画像生成方法において、その１画面を生成す
る際の最初の処理（背景色の初期化およびｚ値の初期
化）は画面サイズの増加と比例して処理時間が増加する
という問題があった。また、ほとんどのポリゴンが重な
りを持たない場合でも、隠面消去処理のためのｚ値比較
を必ず行う必要があり、無駄な処理時間を必要とし、処
理時間の短縮化を妨げる原因となっていた。本発明は、
上記従来の問題点を解決するためになされたもので、ポ
リゴンの処理の高速化を図ることのできる３次元画像生
成方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の３次元画像生成
方法は、３次元画像における全画素の奥行値の初期化を
行い、その後、奥行方向の各画素の奥行値の比較演算に
よって該奥行値を更新し、隠面消去を行う３次元画像生
成方法において、前記奥行値の初期化状態を示す制御ビ
ットを有し、前記各画素の奥行値の比較演算を行う場
合、前記制御ビットの値が、前記奥行値の初期化状態で
あった場合は、無条件で奥行値の更新を行うことを特徴
とするものである。

【００１０】

【作用】本発明の３次元画像生成方法においては、３次
元画像の隠面消去処理を行う場合、先ず、全画素の奥行
値の初期化を行う。ここで、奥行値の初期化は、実際の
奥行値を一定値にするのではなく、例えば１ビット等の
制御ビットの値を一定値とし、これによって、奥行値の
初期化状態とする。その後、奥行値の比較演算を行う場
合は、制御ビットの値を参照し、その値が奥行値の初期
化状態を示すものであった場合は、奥行値を読出すこと
なく、無条件で奥行値の更新を行う。従って、奥行値の
初期化が高速に行え、メモリデバイスの使用が少なくて
済むと共に、画像表示を高速に行うことができる。

【００１１】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図２は本発明の３次元画像生成方法を実施す
るための物体変換法のシステム構成を示すブロック図で
ある。図のシステムは、中央処理装置（ＣＰＵ）１１、
主記憶装置（ＭＭ）１２、ｚフィールドメモリ１３、ｒ
フィールドメモリ１４、ｇフィールドメモリ１５、ｂフ
ィールドメモリ１６、ＤＡ変換器（ＤＡＣ）１７、表示
装置（ＣＲＴ：陰極線管）１８、システムバス１９およ
びｚｃフィールドメモリ２０とからなる。ここで、従来
とのハードウェア上の相違点は、ｚｃ値（奥行値の初期
化状態を示す制御ビットの値）を格納するためのｚｃフ
ィールドメモリ２０が備えられている点であり、これ以
外の構成は、従来の、中央処理装置１、主記憶装置２、
ｚフィールドメモリ３、ｒフィールドメモリ４、ｇフィ
ールドメモリ５、ｂフィールドメモリ６、ＤＡ変換器
７、表示装置８、システムバス９と同様であるため、そ
の説明は省略する。また、ｚｃフィールドメモリ２０は
ソフトウェア的な概念であって、独立したメモリあるい
は主記憶装置１２の一部を用いて構成してもよい。

【００１２】図３に、ピクセルデータフォーマットを示
す。尚、図の（ａ）は、画像メモリバス幅が６１ビット
の場合、（ｂ）は、画像メモリ幅が３２ビットの場合で
ある。図３に示したように、ｚｃ制御フィールドは、１
ビット設けられている。そして、このｚｃ制御フィール
ドの値が、ｚｃフィールドメモリ２０に入力され、その
値によって、隠面処理等が行われる。

【００１３】次に、本実施例による１ポリゴンの処理を
説明する。図１は、そのフローチャートである。図示し
たフローチャートは、従来の図８のフローチャートに対
応するもので、先ず、ステップＳ１において全画面の初
期化を行う。ここで、ｒ，ｇ，ｂの値は、従来通り背景
色にセットされるが、ｚ値の初期化は行わず、制御ビッ
トフィールドのｚｃ値を１または０で埋める。ここでは
初期化の場合、「１」で埋めると定義して説明する。次
いで、従来と同様に、ポリゴンの頂点データを座標変換
し（ステップＳ２）、更に、この頂点データをｙ座標の
大きい順に並べ、走査変換の準備をする（ステップＳ
３）。そして、頂点データより、ポリゴンの輪郭（エッ
ジ）データを生成すると共に、各データの補間のための
増分値を計算する（ステップＳ４）。その後、ｙ座標の
大きい頂点よりエッジのペアを取出し、エッジのピクセ
ルデータを基にエッジ間のピクセルを補間し、ＺNEW を
生成する（ステップＳ５）。

【００１４】次いで、制御ビットフィールドのｚｃ値を
判定する（ステップＳ６）。ここで、ｚｃ値が「１」、
即ちｚ値の初期化状態を示すものであった場合は、従来
とは異なり、ｚ値を読出すことなく、無条件でピクセル
の色情報およびｚ値を更新すると共に、ｚｃ値を「０」
に書き換える（ステップＳ７）。また、ステップＳ６に
おいて、ｚｃ値が０であった場合は、従来と同様に、ｚ
値（ＺOLD ）を読出し（ステップＳ８）、更に、生成さ
れたピクセルのｚ値（ＺNEW ）と読み出したピクセルの
ｚ値（ＺOLD ）を比較し（ステップＳ９）、画像メモリ
上のピクセルが大きければ、生成されたピクセルの色情
報およびｚ値を更新する（ステップＳ１０）。このステ
ップＳ１０およびステップＳ７の後は、ペアのエッジ間
の処理が終了したか否かを判定し（ステップＳ１１）、
終了していない場合、およびステップＳ９において、画
像メモリ上のピクセルが小さい場合は、ステップＳ５に
戻り、ピクセル補間処理を行う。その後、ステップＳ１
２において１ポリゴンが終了したか否かを判定し、終了
していない場合は、ステップＳ４に戻り、１ポリゴンが
終了するまで、上記の処理を繰り返す。

【００１５】次に、１ポリゴンの処理において、本方法
により高速化される部分について説明する。 初期化 初期化の内容は、上述したように、色情報の初期化（画
面全体を同一の色情報で塗りつぶす）と、ｚ値を最大に
すること（色情報同様に、画面全体をｚの最大値で埋め
る）である。ここで、色情報に関しては、従来と同様の
処理となるが、ｚ値の初期化では、１ビットのｚｃ制御
フィールドを１または０で埋めることでｚ値の初期化状
態としている。ｚフィールドをｚ値の最大値で埋める場
合は、各ピクセル毎にｚフィールド（一般に１６ビッ
ト）の該当アドレスへのｚ最大値の書き込みが必要であ
るのに対し、本実施例のように１ビットの制御フィール
ドは、１ビット１ピクセルでかつシステムバス幅分（３
２ビットまたは１６ビット）が一度に書き込めることか
ら、書き込み回数が１／３２（または１／１６）とな
り、初期化を高速に行うことができる。

【００１６】隠面処理の高速処理 走査変換により生成されたポリゴンを構成するピクセル
のアドレスで該当制御ビットを含む３２ビット分の制御
ビットを読み出す。各制御ビットはｚ値が最大かどうか
を示しているので、該当ピクセルの制御ビットをチェッ
クしてｚ比較を行うかどうかを決定する。ここで、該当
制御ビットが１の場合は、上述したように、ｚ値は初期
化されていると見なされるため、ｚフィールドのｚ値を
わざわざ読み出す必要はなく、強制的にピクセルデータ
（ｒ，ｇ，ｂ，ｚ値および制御ビットｚｃ）を書き込
む。そして、ピクセルデータを書き込んだ後は、制御ビ
ットｚｃの値は０とする。一方、制御ビットが０の場合
は通常のｚ比較による隠面消去処理を行う。即ち、ｚ値
は初期化後、書換えが行われているため、その書換え後
のｚ値と新たなｚ値の比較を行う。このように、ポリゴ
ンの走査変換時にｘ方向へ発生ピクセル数分ｚｃ制御ビ
ットフィールドのチェックが可能である点と、余分なｚ
値比較が削減される分、ポリゴンの処理を高速に行うこ
とができる。

【００１７】図４は、本発明の３次元画像生成方法に係
わる物体変換法のシステムをハードウェアで構成した場
合の実施例である。図のシステムは、中央処理装置（Ｃ
ＰＵ）２１、主記憶装置（ＭＭ）２２、ｚフィールドメ
モリ２３、ｒフィールドメモリ２４、ｇフィールドメモ
リ２５、ｂフィールドメモリ２６、ＤＡ変換器（ＤＡ
Ｃ）２７、表示装置（ＣＲＴ）２８、システムバス２
９、ｚｃフィールドメモリ３０、先入れ先出しメモリ
（ＦＩＦＯ）３１、メモリコントローラ（ＭＣ）３２、
比較器（ＣＯＭＰ）３３、アドレスレジスタ（ＡＤＲ）
｛またはマルチプレクサ｝３４、画像メモリバス３５と
からなる。即ち、ハードウェアで処理する部分は、各ピ
クセルデータに制御ビットの情報とアドレスを付加し、
そのデータを実行する部分である。また、ｚｃフィール
ドメモリ３０は、上記実施例と同様に主記憶装置２２上
にとっても構わない。

【００１８】先入れ先出しメモリ３１は、システムバス
２９に接続され、その出力を画像メモリバス３５に送出
するメモリである。メモリコントローラ３２は、先入れ
先出しメモリ３１にピクセルデータが有るか無いかを監
視し、ピクセルデータが有ると、その内容を画像メモリ
（ｒ，ｇ，ｂフィールドメモリ２４、２５、２６）に読
み出す機能を有している。また、先入れ先出しメモリ３
１を介して入力されたｚｃ制御ビットより該当メモリサ
イクルを開始させるよう制御を行う。

【００１９】図５に、メモリコントローラ３２の端子構
成を示す。図において、ｚｃは、画像メモリバス３５か
らのｚｃ制御フィールドの内容、比較結果は、比較器３
３からのＺOLD とＺNEW の比較結果、ＦＩＦＯステイタ
スは、先入れ先出しメモリ３１中のデータの有無、クロ
ックはクロック信号がそれぞれ入力される。また、アド
レスセレクトは画像メモリの行と列のアドレス選択制御
用信号出力、リードＦＩＦＯは、先入れ先出しメモリ３
１の読出し制御用信号出力、ＲＡＳは画像メモリの列ア
ドレスストローブ信号出力、ＣＡＳは画像メモリの行ア
ドレスストローブ信号、ＯＥは画像メモリのアウトプッ
トイネーブル信号出力、ＷＥは画像メモリのライトイネ
ーブル信号出力である。

【００２０】また、図６に、比較器３３のブロック図を
示す。即ち、比較部３３１には、画像メモリバス３５か
らのＺNEW と、ｚフィールドメモリ２３からのＺOLD が
入力され、比較結果が１ビットで出力されるよう構成さ
れている。また、画像メモリバス３５からｚフィールド
メモリ２３との間には双方向バッファ３３２が設けられ
ている。尚、図４において、アドレスレジスタ３４は、
ｚフィールドメモリ２３のアドレスを指定するレジスタ
であり、その他の構成は、従来および上記実施例と同様
であるため、詳細な説明は省略する。

【００２１】このように構成されたシステムは、先ず、
走査変換で生成されたピクセルデータに、該当する制御
ビットの内容（１か０）を付加し、ピクセルデータを生
成する。尚、この時のピクセルデータのフォーマットは
図３に示した通りである。中央処理装置２１で生成され
たピクセルデータは、先入れ先出しメモリ３１に順次出
力される。メモリコントローラ３２は、先入れ先出しメ
モリ３１にピクセルデータが有るか無いかを監視してお
り、ピクセルデータが有る場合は、その内容を画像メモ
リバス上に読み出す。制御ビットは、メモリコントロー
ラ３２に入力され、強制書き込みか、ｚ比較付きの書き
込みかを判断し、その判断結果に基づいたメモリサイク
ルを開始する。強制書き込みの場合は、上述したよう
に、画像メモリバス３５上のアドレス位置にｒ，ｇ，
ｂ，ｚの各値を書き込む。

【００２２】また、ｚ比較付き書き込みサイクルでは、
先ず、ｚフィールドに有るｚ値の内容を読出し、比較器
３３で画像メモリバス３５上のｚ値と比較し、その結果
の大小関係（１ビット）をピクセルの更新条件としてメ
モリコントローラ３２に渡す。メモリコントローラ３２
は、そのビットが１（更新）の場合、強制書き込み同様
ｒ，ｇ，ｂ，ｚの各値を書き込む。一方、０の場合は、
メモリサイクルを終了させ、次のピクセルデータを待
つ。以上の処理を繰り返すことにより、１ポリゴンの処
理を行う。また、システムバス２９と画像メモリ間にあ
る先入れ先出しメモリ３１を無くし、中央処理装置２１
のメモリ空間に、ピクセルデータのレジスタをマッピン
グすることでも同様に処理を行うことができる。

【００２３】尚、上記実施例では、ｚ値の初期化とし
て、ｚ値を最大とし、これを手前方向に更新するように
したが、これとは逆に、ｚ値を最小とし、ｚ値を奥側方
向に更新するようにした場合でも、上記実施例と同様の
効果を奏することができる。

【００２４】

【発明の効果】以上説明したように、本発明の３次元画
像生成方法によれば、各画素の奥行値の初期化状態を示
す制御ビットフィールドを設け、この制御ビットフィー
ルドの値が、初期化状態であった場合は、奥行値の更新
を無条件で行うよう構成したので、奥行値の初期化が、
実際の奥行値を初期化することなく、制御ビットフィー
ルドの値を初期化するだけで済むため、高価なメモリデ
バイスの使用が少なくて済むと共に、初期化処理を高速
に行うことができる。また、奥行値の比較演算が少なく
て済むと共に、走査変換等も高速に処理できることから
描画の高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明の３次元画像生成方法のフローチャート
である。

【図２】本発明の３次元画像生成方法における第１実施
例のシステム構成図である。

【図３】ピクセルデータフォーマットの説明図である。

【図４】本発明の３次元画像生成方法における第２実施
例のシステム構成図である。

【図５】第２実施例におけるメモリコントローラの端子
構成図である。

【図６】第２実施例における比較器の構成図である。

【図７】従来の方法に係わるシステム構成図である。

【図８】従来の３次元画像生成方法のフローチャートで
ある。

【符号の説明】

１１，２１ 中央処理装置（ＣＰＵ） １３，２３ ｚフィールドメモリ ２０，３０ ｚｃフィールドメモリ ３３ 比較器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ３次元画像における全画素の奥行値の初
   期化を行い、その後、奥行方向の各画素の奥行値の比較
   演算によって該奥行値を更新し、隠面消去を行う３次元
   画像生成方法において、 前記奥行値の初期化状態を示す制御ビットを有し、 前記各画素の奥行値の比較演算を行う場合、前記制御ビ
   ットの値が、前記奥行値の初期化状態であった場合は、
   無条件で奥行値の更新を行うことを特徴とする３次元画
   像生成方法。