JPH05129666A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05129666A JPH05129666A JP3315361A JP31536191A JPH05129666A JP H05129666 A JPH05129666 A JP H05129666A JP 3315361 A JP3315361 A JP 3315361A JP 31536191 A JP31536191 A JP 31536191A JP H05129666 A JPH05129666 A JP H05129666A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor
- semiconductor device
- heat
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 239000000919 ceramic Substances 0.000 claims description 16
- 230000005855 radiation Effects 0.000 claims description 13
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims description 3
- 239000002241 glass-ceramic Substances 0.000 claims description 3
- 229910052863 mullite Inorganic materials 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 22
- 230000007257 malfunction Effects 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 150000002736 metal compounds Chemical class 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910002665 PbTe Inorganic materials 0.000 description 1
- 229910007657 ZnSb Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置に関し、更に
詳細には半導体パッケージ本体上に搭載された半導体素
子がキャップによって封止された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor element mounted on a semiconductor package body is sealed by a cap.
【０００２】[0002]
【従来の技術】近年、半導体素子の高集積化及び高出力
化に伴い半導体素子からの発熱量が増大しており、半導
体素子による発熱をいかに効率よく除去するかが問題と
なってきている。このため、半導体セラミックパッケー
ジにおいても、炭化ケイ素や窒化アルミニウム等を用い
た熱伝導率の高いパッケージ材料から成るパッケージが
開発されている。更に、熱放散性を向上すべく、半導体
素子が搭載された高熱伝導率のパッケージ中に放熱板を
埋設したり、パッケージの背面側に、放熱フィン、水冷
チャンネル、放熱ファン等の放熱手段を装着した半導体
装置も実用化されている。2. Description of the Related Art In recent years, the amount of heat generated by a semiconductor element has increased with the increase in the integration and output of the semiconductor element, and the problem is how to efficiently remove the heat generated by the semiconductor element. Therefore, also in the semiconductor ceramic package, a package made of a package material having high thermal conductivity, such as silicon carbide or aluminum nitride, has been developed. Furthermore, in order to improve heat dissipation, a heat dissipation plate is embedded in a package with high thermal conductivity in which semiconductor elements are mounted, and heat dissipation means such as heat dissipation fins, water cooling channels, and heat dissipation fans are installed on the back side of the package. The semiconductor device has been put into practical use.
【０００３】[0003]
【発明が解決しようとする課題】この様な熱放散性が向
上された半導体装置によれば、半導体素子の発熱等によ
る熱がパッケージ外に速やかに放散されるため、熱によ
る半導体素子の誤動作等を防止でき、半導体装置の信頼
性を向上することができる。しかしながら、放熱ファン
等の放熱手段をパッケージ外部に装着することは、半導
体装置を複雑化し且つ大型化する。また、放熱手段の配
置や熱伝導方向、放熱経路等によっては充分な放熱性を
呈することができない場合もある。更に、発熱源である
半導体素子からパッケージ表面までの熱伝導は、自然熱
伝導によるものであるため、熱伝導性が良好なパッケー
ジ材料を用いたとしても、熱放散性に限界がある。特
に、パッケージ本体に搭載された半導体素子をキャップ
によって封止する、いわゆるキャップタイプの半導体装
置においては、通常、半導体素子とキャップ内壁面との
間が空隙部となっているため、キャップの外面に放熱手
段を装着しても熱放散性を向上することは困難である。
そこで、本発明の目的は、キャップタイプの半導体装置
において、熱の放散性を著しく向上し得る半導体装置を
提供するにある。According to such a semiconductor device having improved heat dissipation, the heat generated by the semiconductor element is quickly dissipated outside the package, so that the semiconductor element malfunctions due to the heat. Can be prevented, and the reliability of the semiconductor device can be improved. However, mounting the heat radiation means such as a heat radiation fan outside the package complicates and increases the size of the semiconductor device. Further, depending on the arrangement of the heat dissipation means, the heat conduction direction, the heat dissipation path, etc., sufficient heat dissipation may not be exhibited. Further, heat conduction from the semiconductor element, which is a heat source, to the package surface is due to natural heat conduction, so that even if a package material having good heat conductivity is used, there is a limit to heat dissipation. In particular, in a so-called cap type semiconductor device in which a semiconductor element mounted on the package body is sealed with a cap, a gap is usually formed between the semiconductor element and the inner wall surface of the cap, and thus the outer surface of the cap is not covered. It is difficult to improve the heat dissipation even if the heat dissipation means is attached.
Therefore, an object of the present invention is to provide a cap-type semiconductor device that can remarkably improve heat dissipation.
【０００４】[0004]
【課題を解決するための手段】本発明者等は、前記目的
を達成すべく検討を重ねた結果、パッケージ本体に搭載
された半導体素子とキャップ内壁面との間の空隙部にペ
ルチェ素子列を配設することによって、半導体素子の熱
を積極的にキャップに移動することができるため、熱の
放散性を著しく向上できることを知り、本発明に到達し
た。即ち、本発明は、半導体パッケージ本体上に搭載さ
れた半導体素子がキャップによって封止された半導体装
置において、該半導体素子とキャップとの間にペルチェ
素子列が配設され、前記ペルチェ素子列の吸熱側が半導
体素子の背面側に密着されていると共に、ペルチェ素子
列の放熱側がキャップ内壁面に密着されていることを特
徴とする半導体素子にある。かかる構成の本発明におい
て、ペルチェ素子列の放熱側に形成された電極がセラミ
ックキャップに形成されたペルチェ素子列への電力供給
回路の端子に接続されていることが、半導体装置を小型
化することができる。また、キャップが熱伝導率１００
Ｗ／ｍＫ以上の良好な熱伝導性を有するセラミックによ
って形成されていることが、半導体装置の熱放散性を向
上することができる。この様な良好な熱伝導性を有する
セラミックとしては、窒化アルミニウム、炭化ケイ素、
又は酸化ベリリウムを主成分とするものが好ましい。更
に、半導体パッケージ本体がムライトセラミック、アル
ミナセラミック、又はガラス・セラミック複合体を主成
分とするセラミックによって形成されていることが、パ
ッケージの誘電率を低下することができるため好まし
い。As a result of repeated studies to achieve the above object, the inventors of the present invention found that a Peltier element array was provided in the gap between the semiconductor element mounted on the package body and the inner wall surface of the cap. By arranging the heat sink, the heat of the semiconductor element can be positively transferred to the cap, so that the heat dissipation property can be remarkably improved, and the present invention has been accomplished. That is, according to the present invention, in a semiconductor device in which a semiconductor element mounted on a semiconductor package body is sealed by a cap, a Peltier element array is disposed between the semiconductor element and the cap, and the Peltier element array absorbs heat. The semiconductor element is characterized in that the side is in close contact with the back side of the semiconductor element and the heat radiation side of the Peltier element row is in close contact with the inner wall surface of the cap. In the present invention having such a configuration, the electrode formed on the heat radiation side of the Peltier element array is connected to the terminal of the power supply circuit for the Peltier element array formed on the ceramic cap, which reduces the size of the semiconductor device. You can Also, the cap has a thermal conductivity of 100.
The heat dissipation of the semiconductor device can be improved by being formed of a ceramic having a good thermal conductivity of W / mK or more. Such ceramics having good thermal conductivity include aluminum nitride, silicon carbide,
Alternatively, those containing beryllium oxide as a main component are preferable. Further, it is preferable that the semiconductor package body is formed of mullite ceramic, alumina ceramic, or ceramic containing glass-ceramic composite as a main component because the dielectric constant of the package can be lowered.
【０００５】[0005]
【作用】従来、キャップタイプの半導体装置において、
通常、パッケージ本体に搭載された半導体素子とキャッ
プの内壁面との間には空隙部が存在する。このため、半
導体素子で発生した熱の大半は、半導体素子と接触して
いるパッケージ本体に熱伝導よって伝熱されてパッケー
ジ本体表面から放散される。しかし、キャップタイプの
半導体装置を構成するパッケージ本体には、回路やピン
等の構造物が配設されているため、放熱板或いはパッケ
ージ外部に放熱ファン等の放熱手段を設置して半導体装
置の熱放散性の向上を図ることは困難であった。この
点、本発明においては、パッケージ本体に搭載された半
導体素子とキャップ内壁面との間の空隙部に、ペルチェ
素子列を配設して半導体素子の熱を積極的にキャップに
移動し、キャップ表面から熱を速やかに放散することが
できるため、キャップタイプの半導体装置の放熱性を向
上することができる。また、キャップ外面には、端子等
の構造物を配設することがないため、放熱フィン等の放
熱手段を配設することができ、半導体装置の放熱性を更
に一層向上することができる。In the conventional cap type semiconductor device,
Usually, there is a space between the semiconductor element mounted on the package body and the inner wall surface of the cap. Therefore, most of the heat generated in the semiconductor element is transferred by heat conduction to the package body in contact with the semiconductor element and dissipated from the surface of the package body. However, since structures such as circuits and pins are provided in the package body that constitutes the cap-type semiconductor device, heat dissipation of the semiconductor device must be performed by installing heat dissipation means such as a heat dissipation plate or a heat dissipation plate outside the package. It was difficult to improve the radiation efficiency. In this respect, according to the present invention, a Peltier element array is disposed in the gap between the semiconductor element mounted on the package body and the inner wall surface of the cap to positively move the heat of the semiconductor element to the cap, Since heat can be quickly dissipated from the surface, the heat dissipation of the cap type semiconductor device can be improved. Further, since no structure such as a terminal is provided on the outer surface of the cap, a heat radiating means such as a heat radiating fin can be provided, and the heat radiating property of the semiconductor device can be further improved.
【０００６】[0006]
【実施例】本発明を図面を用いて更に詳細に説明する。
図１は、本発明の一実施例を示す正面図である。図１に
示す半導体装置１０は、半導体パッケージ本体１４の上
面にキャップ１２が装着されている。かかる半導体パッ
ケージ本体１４は、誘電率の低いムライトセラミック、
アルミナセラミック、又はガラス・セラミック複合体を
主成分とするセラミックによって形成されている。ま
た、キャップ１４もセラミック製であり、熱伝導率１０
０Ｗ／ｍＫ以上の良好な熱伝導性を有するセラミックに
よって形成されている。この様な良好な熱伝導性を有す
るセラミックとしては、窒化アルミニウム、炭化ケイ
素、又は酸化ベリリウムを主成分とするものを挙げるこ
とができる。尚、半導体パッケージ１４上のピン１６
は、後述する様に、キャップ１２内に内包されているペ
ルチェ素子列への電力供給用ピンである。The present invention will be described in more detail with reference to the drawings.
FIG. 1 is a front view showing an embodiment of the present invention. In the semiconductor device 10 shown in FIG. 1, a cap 12 is mounted on the upper surface of a semiconductor package body 14. The semiconductor package body 14 is made of mullite ceramic having a low dielectric constant.
It is formed of an alumina ceramic or a ceramic whose main component is a glass-ceramic composite. The cap 14 is also made of ceramic and has a thermal conductivity of 10
It is made of a ceramic having a good thermal conductivity of 0 W / mK or more. Examples of such ceramics having good thermal conductivity include aluminum nitride, silicon carbide, or beryllium oxide as a main component. The pins 16 on the semiconductor package 14
Is a pin for supplying power to the Peltier element array contained in the cap 12, as described later.
【０００７】この様な図１に示す本実施例の半導体装置
の縦断面図を図２に示す。図２において、底面側に複数
本のピン３４が垂設された半導体パッケージ本体１４の
上面に、はんだバンプ３０・・・を介してフェイスダウ
ンに搭載された半導体素子２８がキャップ１２内に封入
されている。本実施例においては、半導体パッケージ本
体１４に搭載された半導体素子２８の背面側とキャップ
１４の内壁面との間に、ペルチェ素子列１８が配設され
ている。このペルチェ素子列１８は、複数個の小型半導
体２４・・・から成り、Ｐ型半導体とＮ型半導体とが交
互にシリーズに配列されているものである。かかる小型
半導体２４・・・の各々は角柱状に形成されており、キ
ャップ１４の内壁面及び半導体素子２８の背面側に一定
間隔を置いて配設された矩形の微小銅板から成る端子２
０・・・、２２・・・に、各小型半導体２４の一端面が
接続されている。かかる端子２０・・・、２２・・・の
うち、端子２２・・・は半導体素子２８の熱を吸熱する
吸熱側端子であり、端子２０・・・は小型半導体２４が
吸熱した熱を放熱する放熱側端子である。尚、小型半導
体２４・・・の各々の間隙部分は、絶縁体２５によって
絶縁されている。FIG. 2 is a vertical sectional view of the semiconductor device of this embodiment shown in FIG. In FIG. 2, the semiconductor element 28 mounted face down through the solder bumps 30 ... Is enclosed in the cap 12 on the upper surface of the semiconductor package body 14 in which a plurality of pins 34 are vertically provided on the bottom surface side. ing. In this embodiment, the Peltier element row 18 is arranged between the back surface side of the semiconductor element 28 mounted on the semiconductor package body 14 and the inner wall surface of the cap 14. The Peltier element array 18 is composed of a plurality of small semiconductors 24 ... And P type semiconductors and N type semiconductors are alternately arranged in series. Each of the small semiconductors 24 ... Is formed in a prismatic shape, and the terminals 2 are formed of rectangular fine copper plates arranged at regular intervals on the inner wall surface of the cap 14 and the back surface of the semiconductor element 28.
One end surface of each small semiconductor 24 is connected to 0 ..., 22 ... Of the terminals 20 ..., 22 ..., the terminals 22 ... Are heat absorption side terminals that absorb the heat of the semiconductor element 28, and the terminals 20 ... Dissipate the heat absorbed by the small semiconductor 24. It is a heat dissipation side terminal. The gap between the small semiconductors 24 is insulated by the insulator 25.
【０００８】本実施例で使用するペルチェ素子列１８を
構成する小型半導体２４としては、ゼーベック係数が１
００μＶ／Ｋ以上で且つ性能係数が室温において０．７
×１０-3以上のものを使用することによって、半導体素
子２８から有効に熱移動を行うことができる。かかる性
能を有する小型半導体２４としては、Ｂｉ、Ｔｅ、Ｓ
ｂ、Ｚｎ、Ｐｂ、Ｓｅ、Ｃｒ、Ｓｉ、及びＭｎから成る
群から選ばれる少なくとも二種の金属によって形成され
る金属化合物が含有されているものが、良好な熱移動を
行うことができ好ましい。就中、小型半導体２４中に含
有するＴｅの量をBi2Te3によってコントロールしたもの
が好ましく、特に、Ｔｅが含有されている小型半導体２
４中にＳｂ或いはＳｅ等の不純物が０．１〜２重量％加
えられてゼーベック係数が向上されたものが好ましい。
また、その他の金属化合物としては、ZnSb、Sb2Te3、Pb
Se、PbTe等を挙げることができ、これら金属化合物を二
種以上組み合わせたり、微量のＴｅを添加してもよい。
かかる組み合わせとしては、50％Bi2Te3ー40％Sb2Te3ー
10％Sb2Se や、30％Bi2Te3ー70％Sb2Te3にＴｅを２重量
％加えたものを挙げることができる。これら金属化合物
を含有する小型半導体２４は、いずれも１００μＶ／Ｋ
以上のゼーベック係数と０．７以上の性能係数とを有す
るため、良好な熱電変換素子として好適に使用できる。The small semiconductor 24 constituting the Peltier element array 18 used in this embodiment has a Seebeck coefficient of 1
00 μV / K or more and a coefficient of performance of 0.7 at room temperature
The heat transfer from the semiconductor element 28 can be effectively performed by using a material having a density of 10 −3 or more. As the small semiconductor 24 having such performance, Bi, Te, S
Those containing a metal compound formed of at least two kinds of metals selected from the group consisting of b, Zn, Pb, Se, Cr, Si, and Mn are preferable because good heat transfer can be performed. In particular, it is preferable that the amount of Te contained in the small semiconductor 24 is controlled by Bi 2 Te 3 , and in particular, the small semiconductor containing Te 2
It is preferable that the Seebeck coefficient is improved by adding 0.1 to 2% by weight of impurities such as Sb or Se in the above-mentioned No. 4.
Other metal compounds include ZnSb, Sb 2 Te 3 and Pb.
Se, PbTe, etc. can be mentioned, and two or more kinds of these metal compounds may be combined, or a small amount of Te may be added.
One such combination is 50% Bi 2 Te 3ー 40% Sb 2 Te 3ー
Examples include 10% Sb 2 Se and 30% Bi 2 Te 3 -70% Sb 2 Te 3 with 2% by weight of Te added. Small semiconductors 24 containing these metal compounds are all 100 μV / K
Since it has the above Seebeck coefficient and the performance coefficient of 0.7 or more, it can be suitably used as a good thermoelectric conversion element.
【０００９】この様な本実施例において使用するペルチ
ェ素子列１８は、ポリイミド樹脂層２６によってキャッ
プ１２内側に固定される。このポリイミド樹脂層２６
は、半導体素子２８からキャップ１２に移動した熱の半
導体素子２８への再移動を防止するためでもある。かか
るペルチェ素子列１８を内包するキャップ１２には、ペ
ルチェ素子列１８の放熱側に形成された電極と連結され
る電力供給回路１７が形成されており、電力供給回路１
７はピン１６によって半導体パッケージ本体１４の回路
と連結されている。ピン１６は半導体パッケージ本体１
４の上面側に立設されており、キャップ１２のスルーホ
ールを貫通して端部の一方がキャップ１２上に突出して
いる。この突出しているピン１６の端部はキャップ側か
らはんだ付がなされている。尚、キャップ１２は、キャ
ップ１２及び半導体パッケージ本体１４に形成されたメ
タライズ層４２を介してはんだ層３２によって半導体パ
ッケージ本体１４に固着されている。The Peltier element array 18 used in this embodiment is fixed inside the cap 12 by the polyimide resin layer 26. This polyimide resin layer 26
Is also for preventing re-transfer of heat transferred from the semiconductor element 28 to the cap 12 to the semiconductor element 28. A power supply circuit 17 connected to an electrode formed on the heat radiation side of the Peltier element array 18 is formed in the cap 12 including the Peltier element array 18 as described above.
7 is connected to the circuit of the semiconductor package body 14 by a pin 16. The pin 16 is the semiconductor package body 1
4 is erected on the upper surface side of the cap 4 and penetrates through the through hole of the cap 12 so that one of the end portions projects above the cap 12. The protruding end of the pin 16 is soldered from the cap side. The cap 12 is fixed to the semiconductor package body 14 by the solder layer 32 via the metallization layer 42 formed on the cap 12 and the semiconductor package body 14.
【００１０】キャップ１２と半導体パッケージ本体１４
とを接続する際に、クリアランスの調整を行うことが必
要となった場合には、図３に示す様に、キャップ１４の
内側の半導体パッケージ本体１４上にはんだ付けされて
立設されたスカート４１の側面に、キャップ１２をはん
だ付けによって接続する。かかるクリアランス調整を行
う場合にも、ピン１６の先端部はキャップ１２上に突出
しはんだ付けがなされる。尚、この場合にも、はんだ付
けを行う部分には、メタライズ層４２が形成されてい
る。本実施例の半導体装置１０においては、キャップ１
２の外部に放熱フィン等の放熱手段を設置していない
が、放熱フィン等の放熱手段をキャップ１２の外部に設
置することによって、半導体装置１０の放熱性を更に一
層向上することができる。The cap 12 and the semiconductor package body 14
When it is necessary to adjust the clearance when connecting the skirt 41 and the skirt 41, the skirt 41 is soldered upright on the semiconductor package body 14 inside the cap 14 as shown in FIG. The cap 12 is connected to the side surface of the by soldering. Even when such clearance adjustment is performed, the tip end portion of the pin 16 projects onto the cap 12 and is soldered. Also in this case, the metallized layer 42 is formed in the portion to be soldered. In the semiconductor device 10 of this embodiment, the cap 1
Although the heat radiation means such as the heat radiation fins is not provided outside of 2, the heat radiation performance of the semiconductor device 10 can be further improved by providing the heat radiation means such as the heat radiation fins outside the cap 12.
【００１１】[0011]
【発明の効果】本発明によれば、キャップタイプの半導
体装置において、半導体素子の熱を速やかにキャップに
移動して放熱することができるため、半導体素子の誤動
作等を解消し半導体装置の信頼性を向上することができ
る。According to the present invention, in the cap type semiconductor device, the heat of the semiconductor element can be quickly transferred to the cap and radiated, so that malfunction of the semiconductor element can be eliminated and the reliability of the semiconductor device can be improved. Can be improved.
【図１】本発明の一実施例を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.
【図２】図１の半導体装置１０の縦断面図である。2 is a vertical cross-sectional view of the semiconductor device 10 of FIG.
【図３】キャップと半導体パッケージ本体とのクリアン
ス調整方法を説明する説明図である。FIG. 3 is an explanatory diagram illustrating a method of adjusting the clearance between the cap and the semiconductor package body.
１０ 半導体装置 １２ キャップ １４ 半導体パッケージ本体 １６ ピン １７ 電力供給回路 １８ ペルチェ素子列 ２８ 半導体素子 10 semiconductor device 12 cap 14 semiconductor package body 16 pins 17 power supply circuit 18 Peltier element array 28 semiconductor element
Claims (5)
導体素子がキャップによって封止された半導体装置にお
いて、 該半導体素子とキャップとの間にペルチェ素子列が配設
され、前記ペルチェ素子列の吸熱側が半導体素子の背面
側に密着されていると共に、ペルチェ素子列の放熱側が
キャップ内壁面に密着されていることを特徴とする半導
体素子。1. In a semiconductor device in which a semiconductor element mounted on a semiconductor package body is sealed by a cap, a Peltier element array is disposed between the semiconductor element and the cap, and the heat absorption side of the Peltier element array is A semiconductor element characterized in that it is in close contact with the back surface side of the semiconductor element and the heat radiation side of the Peltier element row is in close contact with the inner wall surface of the cap.
極が、セラミックキャップに形成されたペルチェ素子列
への電力供給回路に接続されている請求項１記載の半導
体装置。2. The semiconductor device according to claim 1, wherein the electrode formed on the heat radiation side of the Peltier element array is connected to a power supply circuit for the Peltier element array formed on the ceramic cap.
上の良好な熱伝導性を有するセラミックによって形成さ
れている請求項１又は請求項２記載の半導体装置。3. The semiconductor device according to claim 1, wherein the cap is made of ceramic having a good thermal conductivity of 100 W / mK or more.
が、窒化アルミニウム、炭化ケイ素、又は酸化ベリリウ
ムである請求項３記載の半導体装置。4. The semiconductor device according to claim 3, wherein the main component of the ceramic forming the cap is aluminum nitride, silicon carbide, or beryllium oxide.
ミック、アルミナセラミック、又はガラス・セラミック
複合体を主成分とするセラミックによって形成されてい
る請求項１記載の半導体装置。5. The semiconductor device according to claim 1, wherein the semiconductor package body is formed of mullite ceramic, alumina ceramic, or ceramic containing glass-ceramic composite as a main component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315361A JPH05129666A (en) | 1991-11-02 | 1991-11-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315361A JPH05129666A (en) | 1991-11-02 | 1991-11-02 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129666A true JPH05129666A (en) | 1993-05-25 |
Family
ID=18064491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3315361A Pending JPH05129666A (en) | 1991-11-02 | 1991-11-02 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129666A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
| US6821802B2 (en) | 1998-08-31 | 2004-11-23 | Micron Technology, Inc. | Silicon interposer with optical connections |
| US7375414B2 (en) | 2002-03-13 | 2008-05-20 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| US7602049B2 (en) | 2002-01-30 | 2009-10-13 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
-
1991
- 1991-11-02 JP JP3315361A patent/JPH05129666A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
| US6821802B2 (en) | 1998-08-31 | 2004-11-23 | Micron Technology, Inc. | Silicon interposer with optical connections |
| US7022553B2 (en) | 1998-08-31 | 2006-04-04 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| US7602049B2 (en) | 2002-01-30 | 2009-10-13 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
| US7375414B2 (en) | 2002-03-13 | 2008-05-20 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100836305B1 (en) | Thermoelectric module | |
| US6424533B1 (en) | Thermoelectric-enhanced heat spreader for heat generating component of an electronic device | |
| US5032897A (en) | Integrated thermoelectric cooling | |
| US4145708A (en) | Power module with isolated substrates cooled by integral heat-energy-removal means | |
| EP2023699B1 (en) | Heat radiation package with semiconductor device | |
| KR0121438B1 (en) | Semiconductor devices | |
| JP2002270743A (en) | Mounting structure of semiconductor element | |
| US7705449B2 (en) | Cooling apparatus for memory module | |
| JP4817543B2 (en) | Multilayer multichip semiconductor device | |
| KR960000222B1 (en) | Semiconductor Package with Heat-Sink | |
| KR102297283B1 (en) | Substrate having an thermoelectric module and semiconductor package using the same | |
| JPH05129666A (en) | Semiconductor device | |
| KR100716865B1 (en) | Semiconductor Package | |
| JP3193142B2 (en) | Board | |
| JPH09213847A (en) | Semiconductor integrated circuit device, manufacturing method thereof, and electronic device using the same | |
| JPH04303955A (en) | Semiconductor package | |
| CN115810594A (en) | Semiconductor three-dimensional packaging structure with steam chamber | |
| JPH04329658A (en) | Lead frame and semiconductor device | |
| JP2765242B2 (en) | Integrated circuit device | |
| JPH05114665A (en) | Heat radiative substrate | |
| JP4460791B2 (en) | Heat sink for semiconductor devices | |
| JP3110865B2 (en) | Semiconductor integrated circuit device | |
| JPH0629580A (en) | Thermo module | |
| JPH0831992A (en) | Semiconductor device using peltier element as its heat dissipating device | |
| JPH04259246A (en) | Cooling mechanism for integrated circuit |