JPH05161079A - Imaging device having nonvolatile frame memory function - Google Patents
Imaging device having nonvolatile frame memory functionInfo
- Publication number
- JPH05161079A JPH05161079A JP3323152A JP32315291A JPH05161079A JP H05161079 A JPH05161079 A JP H05161079A JP 3323152 A JP3323152 A JP 3323152A JP 32315291 A JP32315291 A JP 32315291A JP H05161079 A JPH05161079 A JP H05161079A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- gate
- frame memory
- nonvolatile
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は映像のとり込み機器用の
撮像素子に係り、特にフレームメモリの機能を有する撮
像素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup device for a video capturing device, and more particularly to an image pickup device having a frame memory function.
【0002】[0002]
【従来の技術】一般に、CCDに代表されるような映像
をとり込み、電気信号として出力する種々の撮像素子が
ある。2. Description of the Related Art Generally, there are various image pickup devices which capture an image represented by a CCD and output it as an electric signal.
【0003】この撮像素子の中には、「テレビ学技報」
(vol11、No28 P43;1987.溝口他)に記載
される、図7(a),(b)に示すような高感度SIT
撮像素子がある。この高感度SIT撮像素子は、各セル
毎に増幅素子1が設けられ、該増幅素子1のゲート1a
には、フォトダイオード2が接続されている。図7
(c)の断面図に示すように前記増幅素子としては、縦
型ジャンクションFETが用いられている。Among these image pickup devices, there is "Television Technical Report".
(vol11, No28 P43; 1987. Mizoguchi et al.), high sensitivity SIT as shown in FIGS. 7 (a) and 7 (b).
There is an image sensor. In this high-sensitivity SIT image pickup device, an amplification element 1 is provided for each cell, and the gate 1a of the amplification element 1 is provided.
The photodiode 2 is connected to. Figure 7
As shown in the sectional view of (c), a vertical junction FET is used as the amplifying element.
【0004】図7(a),(c)に示す撮像素子の例で
は、フォトダイオードとして、それぞれpn接合形フォ
トダイオード2及びMOS形フォトダイオード3が用い
られている。それぞれのダイオード部は、各ゲート1
a,3aに接続されているが、これらのゲートはキャパ
シタとしての役割を有し電荷蓄積機能がある。ただし、
電荷蓄積の寿命は、それぞれのダイオード部の電子・正
孔再結合のため、僅か10sec 程度である。In the example of the image pickup device shown in FIGS. 7A and 7C, a pn junction type photodiode 2 and a MOS type photodiode 3 are used as photodiodes, respectively. Each diode part has each gate 1
Although connected to a and 3a, these gates serve as capacitors and have a charge storage function. However,
The life of charge storage is only about 10 sec due to electron-hole recombination in each diode section.
【0005】また、不揮発性を有するメモリ素子とし
て、IEEE JOURANAL OF SOLD STATECIRCUITS (VOL ,.23,
NO.5,OCTOBER 1988.J.T.EVAN 他)には、図8に示すよ
うなMOSゲートFETを撮像素子とし、強誘電体キャ
パシタを電荷格納部として用いた強誘電体メモリが示さ
れている。この素子は、強誘電体のヒステリシス特性を
利用して、不揮発性メモリを構成したもので、メモリセ
ルごと設けれたMOSFET4をオンさせることによ
り、所望のメモリを選択し、その出力をセンスアンプ5
により読出すようにしたものである。In addition, as a non-volatile memory element, IEEE JOURANAL OF SOLD STATECIRCUITS (VOL, .23,
No. 5, OCTOBER 1988. JTEVAN et al.) Discloses a ferroelectric memory in which a MOS gate FET as shown in FIG. 8 is used as an image pickup element and a ferroelectric capacitor is used as a charge storage section. This element constitutes a non-volatile memory by utilizing the hysteresis characteristic of a ferroelectric substance. By turning on a MOSFET 4 provided for each memory cell, a desired memory is selected and its output is sense amplifier 5.
It is designed to be read by.
【0006】[0006]
【発明が解決しようとする課題】しかし、前述した図7
に示した撮像素子において、短チャンネルFETを用い
た撮像素子には、電荷蓄積機能を有しているが、電荷を
保持することができる時間が10sec 程度と短いため、
特にフレームメモリとして用いる場合には、情報を保持
している蓄積時間が短すぎるという欠点がある。However, the above-mentioned FIG.
In the image pickup device shown in (1), the image pickup device using the short-channel FET has a charge storage function, but since the time for holding the charge is as short as about 10 seconds,
Especially when used as a frame memory, there is a drawback that the storage time for holding information is too short.
【0007】また、図8に示したメモリ素子は、強誘電
体メモリを用いるるため、不揮発性であり、蓄積時間に
ついては問題は少ないが、読出しスイッチに通常のMO
S形スイッチを用いているので、増幅率、S/N比が低
く、実用できるレベルまで達していない。Further, since the memory element shown in FIG. 8 uses a ferroelectric memory, it is non-volatile and has little problem in terms of storage time.
Since the S-type switch is used, the amplification factor and the S / N ratio are low, and it has not reached a practical level.
【0008】そこで本発明は、蓄積時間が半無限大であ
り、増幅率、S/N比が実用レベルに達した不揮発なフ
レームメモリ機能を有する撮像素子を提供することを目
的とする。It is therefore an object of the present invention to provide an image pickup device having a nonvolatile frame memory function, which has a semi-infinite storage time and has an amplification factor and an S / N ratio which have reached practical levels.
【0009】[0009]
【課題を解決するための手段】本発明は上記目的を達成
するために、配置された複数の画素セル毎に備えられ、
pn結合を利用するフォトダイオード及びバイアスを加
えたMOSダイオードを利用するフォトダイオードのい
ずれかからなる、入射光を光電変換する光電変換手段
と、所望画素セルを選択する選択手段と、前記光電変換
手段の出力端子に一端を接続し、前記光電変換手段から
の情報信号を蓄積する強誘電体キャパシタからなる不揮
発性メモリと、前記不揮発性メモリの他端に制御電極を
接続し、前記不揮発性メモリから読出される情報信号を
増幅し出力する、電荷変動素子(CMD)及び静電誘導
型トランジスタ(SIT)のいずれかからなる短チャン
ネルFETとで構成された不揮発なフレームメモリ機能
を有する撮像素子を提供する。In order to achieve the above object, the present invention is provided for each of a plurality of arranged pixel cells,
Photoelectric conversion means for photoelectrically converting incident light, which includes either a photodiode using pn coupling or a photodiode using a biased MOS diode, selection means for selecting a desired pixel cell, and the photoelectric conversion means. One end is connected to the output terminal of the non-volatile memory, which is composed of a ferroelectric capacitor for storing the information signal from the photoelectric conversion means, and the control electrode is connected to the other end of the non-volatile memory. Provided is an imaging device having a nonvolatile frame memory function, which is composed of a short channel FET composed of either a charge fluctuation device (CMD) or a static induction transistor (SIT), which amplifies and outputs a read information signal. To do.
【0010】[0010]
【作用】以上のような構成の不揮発なフレームメモリ機
能を有する撮像素子は、光起電力によりそれに応じた強
誘電体キャパシタに分極が誘起され、キャパシタの分極
が保持され、短チャンネルFETのゲートのキャパシタ
に分極が誘起されつづけるため、読出しアンプに電流が
流れる。In the image pickup device having the non-volatile frame memory function configured as described above, polarization is induced in the ferroelectric capacitor corresponding to the photoelectromotive force, the polarization of the capacitor is held, and the gate of the short channel FET is As the polarization continues to be induced in the capacitor, a current flows in the read amplifier.
【0011】[0011]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1(a)は、第1実施例としての撮像素
子の構造を示し、図1(b)には、その等価回路を示
す。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1A shows the structure of the image sensor as the first embodiment, and FIG. 1B shows the equivalent circuit thereof.
【0012】この撮像素子の構成においては、まず、半
導体基板上に短チャンネル(MOS)FETを形成す
る。この短チャンネルFET10は、n+ 形基板11上
にn形エピタキシャル層12を形成し、ソース13・ド
レイン14を設け、ゲート絶縁膜15を介して、ゲート
16を設けて構成される。In the structure of this image pickup device, first, a short channel (MOS) FET is formed on a semiconductor substrate. This short channel FET 10 is n + The n-type epitaxial layer 12 is formed on the shaped substrate 11, the source 13 and the drain 14 are provided, and the gate 16 is provided via the gate insulating film 15.
【0013】そして短チャンネルFET10の近傍に下
部電極17、強誘電体18、上部電極19からなる強誘
電体キャパシタ20が形成される。前記短チャンネルF
ET10のゲート16は、下部電極17に接続される。A ferroelectric capacitor 20 including a lower electrode 17, a ferroelectric 18 and an upper electrode 19 is formed near the short channel FET 10. The short channel F
The gate 16 of the ET 10 is connected to the lower electrode 17.
【0014】また、フォトダイオードがn個積み重ねら
れてフォトダイオード列21が構成され、一端のカソー
ド22は接地し、他端のアノード23は前記上部電極1
9に接続されている。Further, n photodiodes are stacked to form a photodiode array 21, a cathode 22 at one end is grounded, and an anode 23 at the other end is the upper electrode 1.
9 is connected.
【0015】図1(b)の等価回路においては、前述し
たようにフォトダイオード列21と強誘電体キャパシタ
20が直列接続され、該強誘電体キャパシタ20の下部
電極17に短チャンネルFET10のゲート16が接続
される。また前記ゲート16と接地間には、ゲート・ソ
ース間寄生容量CSDが存在する。そして、前記短チャン
ネルFET10において、ソース13は入力部の一方端
子が接地された読出し用増幅器27のその他方端子、及
びビット線Vyに接続され、ドレイン14はドライブ線
Vxに接続される。In the equivalent circuit of FIG. 1B, the photodiode array 21 and the ferroelectric capacitor 20 are connected in series as described above, and the lower electrode 17 of the ferroelectric capacitor 20 is connected to the gate 16 of the short channel FET 10. Are connected. A gate-source parasitic capacitance C SD exists between the gate 16 and the ground. In the short channel FET 10, the source 13 is connected to the other terminal of the read amplifier 27 whose one terminal of the input part is grounded and the bit line Vy, and the drain 14 is connected to the drive line Vx.
【0016】前記フォトダイオード列21は、フォトダ
イオードがn個積み重ねられているため、1個のフォト
ダイオードの起電力Vphとして、図6に示す1個のフ
ォトダイオードの閾値電圧Vth1 に対し、 nVph>Vth1 …(1)In the photodiode array 21, since n photodiodes are stacked, the electromotive force Vph of one photodiode is nVph with respect to the threshold voltage V th1 of one photodiode shown in FIG. > V th1 (1)
【0017】のとき、強誘電分極が誘起される。前記フ
ォトダイオード列21は、具体的な構造例として、図1
(c)に示すように、n+ 形基板24上にn形エピタキ
シャル層25を形成し、該n形エピタキシャル層25内
にPNP層26を形成して、構成される。このように構
成された撮像素子の動作について説明する。At the time, ferroelectric polarization is induced. The photodiode array 21 is shown in FIG.
As shown in (c), an n-type epitaxial layer 25 is formed on an n + type substrate 24, and a PNP layer 26 is formed in the n-type epitaxial layer 25. The operation of the image sensor thus configured will be described.
【0018】前記短チャンネルFETのゲート・ソース
間寄生容量CSDは、一方が強誘電体キャパシタと直列接
続され、他方が接地電位になっている。前記読出し用増
幅器27の入力端子の一方端子も接地電位である。One of the gate-source parasitic capacitance C SD of the short channel FET is connected in series with the ferroelectric capacitor and the other is at ground potential. One of the input terminals of the read amplifier 27 is also at ground potential.
【0019】前記ゲート・ソース間寄生容量CSDと強誘
電体キャパシタ20の直列接続に光起電力による電位が
かかり、強誘電体キャパシタ20の分圧が、閾値電圧V
th1を越えると、強誘電体キャパシタ20に分極(大き
さ及び方向)が情報として書き込まれ、保持される。A potential due to photovoltaic is applied to the series connection of the gate-source parasitic capacitance C SD and the ferroelectric capacitor 20, and the partial voltage of the ferroelectric capacitor 20 becomes a threshold voltage V.
When th1 is exceeded, the polarization (size and direction) is written and held in the ferroelectric capacitor 20 as information.
【0020】前記強誘電体キャパシタ20に生じた分極
に対応して、ゲート・ソース間キャパシタCSDにも電荷
が蓄積され、該ゲート・ソース間キャパシタCSDの上部
電極の電位が一定の値を持ち、その電位は、短チャンネ
ルFETのゲート電位でもあり、短チャンネルFETが
オンして電流が流れ、前記読出し用増幅器27から出力
される。[0020] In response to the polarization generated in the ferroelectric capacitor 20, also causes charges to be accumulated in the capacitor C SD between the gate and the source, the potential of the upper electrode of the capacitor C SD between the gate and source of constant value The potential is also the gate potential of the short-channel FET, and the short-channel FET is turned on and a current flows, which is output from the reading amplifier 27.
【0021】次に図2は第2実施例としての撮像素子の
構成を示す。ここで、第2実施例の構成部材において、
第1実施例と同等の構成部材には、同じ参照番号を付し
て、その説明を省略する。Next, FIG. 2 shows the structure of an image pickup device as a second embodiment. Here, in the constituent member of the second embodiment,
The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
【0022】この第2実施例は、図1に示した第1実施
例の変形例であり、強誘電キャパシタへの書込みを制御
するスイッチFET28が、フォトダイオード列21の
アノード23と、強誘電体キャパシタ10の上部電極1
9との間に補充されるものである。また、撮像素子の感
度とダイナミックレンジを改良するためのフォトダイオ
ードには、接地電位をバイアス電位Vbiasに昇圧させる
ための電池29又はバイアス電荷蓄積用キャパシタ29
´が設けられている。この場合、 Vph+Vbias>Vth1 …(2) のとき、強誘電分極が誘起される。次に図3には、第3
実施例としての撮像素子の構成を示し、説明する。図3
(a)は、第3実施例の断面構造を示し、図3(b)
は、その等価回路を示す。The second embodiment is a modification of the first embodiment shown in FIG. 1, in which a switch FET 28 for controlling writing to a ferroelectric capacitor is provided with an anode 23 of a photodiode array 21 and a ferroelectric material. Upper electrode 1 of capacitor 10
It will be replenished between 9 and. The photodiode for improving the sensitivity and the dynamic range of the image sensor includes a battery 29 or a bias charge storage capacitor 29 for boosting the ground potential to the bias potential V bias.
'Is provided. In this case, when V ph + V bias > V th1 (2), ferroelectric polarization is induced. Next, in FIG.
The configuration of an image sensor as an example will be shown and described. Figure 3
FIG. 3A shows a sectional structure of the third embodiment, and FIG.
Shows the equivalent circuit.
【0023】この構成は、まず、n+ 形基板30上にn
形エピタキシャル層31を形成し、該n形エピタキシャ
ル層31内にP形フォトダイオード32及びN形フォト
ダイオード33を形成する。In this structure, first, n + type substrate 30 is provided with n
The n-type epitaxial layer 31 is formed, and the p-type photodiode 32 and the n-type photodiode 33 are formed in the n-type epitaxial layer 31.
【0024】前記P形フォトダイオード32は、前記n
形エピタキシャル層31内にp形拡散層34を熱拡散等
により形成した後、p形拡散層34の所定領域にイオン
注入し、n形層のソース35,ドレイン36を形成す
る。前記ソース35とドレイン36との間に絶縁膜を介
したゲート37を形成する。また、N形フォトダイオー
ド33は、n形エピタキシャル層31内の所定領域にイ
オン注入し、p形層のソース38,ドレイン39を形成
する。前記ソース38とドレイン39との間に絶縁膜を
介したゲート40を形成する。さらに、これらの近傍に
下部電極41、強誘電体42、上部電極43からなる強
誘電体キャパシタ44が形成される。The P-type photodiode 32 has the n-type structure.
After the p-type diffusion layer 34 is formed in the p-type epitaxial layer 31 by thermal diffusion or the like, ions are implanted into a predetermined region of the p-type diffusion layer 34 to form the source 35 and the drain 36 of the n-type layer. A gate 37 is formed between the source 35 and the drain 36 via an insulating film. Further, the N-type photodiode 33 is ion-implanted into a predetermined region in the n-type epitaxial layer 31 to form a p-type source 38 and a drain 39. A gate 40 is formed between the source 38 and the drain 39 via an insulating film. Further, a ferroelectric capacitor 44 including a lower electrode 41, a ferroelectric 42 and an upper electrode 43 is formed in the vicinity of these.
【0025】そして前記P形フォトダイオード32のゲ
ート37と前記上部電極43にバイアス印加用の電池4
5を設け、前記ゲート37に所定バイアスを印加する。
また、前記N形フォトダイオード33のゲート40と前
記下部電極41にバイアス印加用の電池46を設け、前
記下部電極41に所定バイアスを印加する。この第3実
施例は、光電変換部としてMOSゲート下部の空乏層4
7,48をMOSフォトダイオードとして利用する例で
ある。図3(b)の等価回路を参照して、第3実施例の
動作について、説明する。A battery 4 for applying a bias to the gate 37 of the P-type photodiode 32 and the upper electrode 43.
5 is provided, and a predetermined bias is applied to the gate 37.
Further, a battery 46 for bias application is provided on the gate 40 of the N-type photodiode 33 and the lower electrode 41, and a predetermined bias is applied to the lower electrode 41. In the third embodiment, the depletion layer 4 under the MOS gate is used as a photoelectric conversion unit.
This is an example of using 7, 48 as a MOS photodiode. The operation of the third embodiment will be described with reference to the equivalent circuit of FIG.
【0026】この撮像素子において、前記P形フォトダ
イオード32及びN形フォトダイオード33の各チャン
ネル部は、MOSフォトダイオードとして機能する。ま
た、各チャンネルソース間には、キャパシタC1a,
C1b,C2a,C2b(各容量の大きさCCS)が存在する。In this image pickup device, each channel portion of the P-type photodiode 32 and the N-type photodiode 33 functions as a MOS photodiode. In addition, a capacitor C 1a ,
There are C 1b , C 2a , and C 2b (the size of each capacitance is C CS ).
【0027】外部から光が入射するとMOSフォトダイ
オード47によって、キャパシタC1a,C2aに負電荷が
さらに注入され、前記キャパシタC1aを介して、強誘電
体キャパシタ44にかかる電位が増える。同様にキャパ
シタC1b,C2bには、正電荷が注入され、前記キャパシ
タC1bを介して、前記強誘電体キャパシタ44にかかる
電位が増える。この強誘電体キャパシタ44にかかる電
位が増加することにより、閾値電圧をVth1 を越え、強
誘電体キャパシタ44へ分極が書き込まれ、そのかかっ
た電圧は、維持(保持)されることになる。When light is incident from the outside, the MOS photodiode 47 further injects negative charges into the capacitors C 1a and C 2a , and the potential applied to the ferroelectric capacitor 44 increases via the capacitor C 1a . Similarly, positive charges are injected into the capacitors C 1b and C 2b , and the potential applied to the ferroelectric capacitor 44 via the capacitor C 1b increases. By increasing the potential applied to the ferroelectric capacitor 44, the threshold voltage exceeds V th1 , the polarization is written in the ferroelectric capacitor 44, and the applied voltage is maintained (maintained).
【0028】従って、前記キャパシタC1a,C1b,
C2a,C2bの電荷も保持される。これらの電荷保持によ
り、P,N形短チャンネルFETのソース・ドレイン電
流が変化し、その変化分が出力となって、読出される。Therefore, the capacitors C 1a , C 1b ,
The charges of C 2a and C 2b are also retained. By holding these charges, the source / drain currents of the P and N type short channel FETs change, and the changes are output and read.
【0029】また、図3(a)では、バイアスを印加す
る部材として、電池45,46を用いたが、図4には、
前記バイアスを印加する部材として、キャパシタ50,
51を用いた応用例を示す。Further, in FIG. 3A, the batteries 45 and 46 are used as the members for applying the bias, but in FIG.
As a member for applying the bias, a capacitor 50,
An application example using 51 is shown.
【0030】次に図5に、第4実施例としての撮像素子
の構成例を示し説明する。ここで、第4実施例の構成部
材において、第1実施例と同等の構成部材には、同じ参
照符号を付す。Next, FIG. 5 shows an example of the configuration of an image pickup device as a fourth embodiment, which will be described. Here, in the constituent members of the fourth embodiment, constituent members equivalent to those in the first embodiment are designated by the same reference numerals.
【0031】この構成は、短チャンネルFET10のゲ
ート16には、フォトダイオード列21のアノード23
及び、強誘電体キャパシタ20の上部電極19が接続さ
れる。また、カソード22及び下部電極17は互いに接
地される。さらに短チャンネルFET10のゲート16
には、他端が接地されたゲート・ソース間容量52が接
続されている。そして、前記短チャンネルFET10の
ソース13は、入力端の一方が接地された読出し用増幅
器52の他端に接続され、読出された情報が出力され
る。In this structure, the gate 16 of the short channel FET 10 is connected to the anode 23 of the photodiode array 21.
Also, the upper electrode 19 of the ferroelectric capacitor 20 is connected. Further, the cathode 22 and the lower electrode 17 are grounded to each other. Furthermore, the gate 16 of the short channel FET 10
A gate-source capacitance 52 whose other end is grounded is connected to. The source 13 of the short-channel FET 10 is connected to the other end of the read amplifier 52 whose one input end is grounded, and the read information is output.
【0032】以上詳述したように本発明の撮像素子は、
持続的なフレームメモリ機能が撮像素子に備わり、保持
される電荷蓄積量が増すことにより、ダイナミックレン
ジが増す。As described in detail above, the image pickup device of the present invention is
The image sensor has a continuous frame memory function, which increases the amount of stored charge and thus increases the dynamic range.
【0033】なお、本発明は前述した実施例に限定され
るものではなく、種々の変形変更が可能である。例え
ば、強誘電体メモリ20へ印加する書き込みバイアスを
変化させることによって、図6に示すように強誘電体メ
モリに複数の分極状態を設けることができ、すなわち、
多値記録が可能でかつ不揮発性なフレームメモリ機能を
有する撮像素子とすることができる。その他、発明の要
旨を逸脱しない範囲で種々の変形や応用が可能であるこ
とは勿論である。The present invention is not limited to the above-described embodiment, but various modifications and changes can be made. For example, by changing the write bias applied to the ferroelectric memory 20, it is possible to provide the ferroelectric memory with a plurality of polarization states as shown in FIG.
It is possible to provide an image sensor capable of multi-value recording and having a nonvolatile frame memory function. Of course, various modifications and applications are possible without departing from the spirit of the invention.
【0034】[0034]
【発明の効果】以上説明したように本発明によれば、蓄
積時間が半無限大であり、増幅率、S/N比が実用レベ
ルに達した不揮発なフレームメモリ機能を有する撮像素
子を提供することができる。As described above, according to the present invention, there is provided an image pickup device having a non-volatile frame memory function, which has a semi-infinite storage time, and has an amplification factor and an S / N ratio which have reached practical levels. be able to.
【図1】図1(a)は、本発明による第1実施例の撮像
素子の構造を示す図、図1(b)には、その等価回路を
示す図、図1(c)は、フォトダイオード列の具体的な
構造を示す図である。FIG. 1 (a) is a diagram showing a structure of an image pickup device of a first embodiment according to the present invention, FIG. 1 (b) is a diagram showing an equivalent circuit thereof, and FIG. 1 (c) is a photo. It is a figure which shows the concrete structure of a diode row.
【図2】図2は、本発明による第2実施例の撮像素子の
構成を示す図である。FIG. 2 is a diagram showing a configuration of an image sensor according to a second embodiment of the present invention.
【図3】図3(a)は、本発明による第3実施例の断面
構造を示す図、図3(b)は、その等価回路を示す図で
ある。FIG. 3 (a) is a diagram showing a sectional structure of a third embodiment according to the present invention, and FIG. 3 (b) is a diagram showing an equivalent circuit thereof.
【図4】図4は、図3(a)のバイアス印加部材の電池
の替りに、キャパシタを用いた応用例を示す図である。FIG. 4 is a diagram showing an application example in which a capacitor is used instead of the battery of the bias applying member of FIG. 3 (a).
【図5】図5は、本発明による第4実施例の撮像素子の
構成を示す図である。FIG. 5 is a diagram showing a configuration of an image sensor according to a fourth embodiment of the present invention.
【図6】図6は、多値の分極を有する強誘電体キャパシ
タのヒステリシス特性曲線を示す図である。FIG. 6 is a diagram showing a hysteresis characteristic curve of a ferroelectric capacitor having multi-valued polarization.
【図7】図7(a)は、従来の高感度SIT撮像素子の
構成を示す図、図7(b)はその構造を示す断面図、図
7(c)は増幅素子としての縦型ジャンクションFET
の断面図を示す図である。7A is a diagram showing a configuration of a conventional high-sensitivity SIT image pickup device, FIG. 7B is a sectional view showing the structure, and FIG. 7C is a vertical junction as an amplifying device. FET
It is a figure which shows the cross section of.
【図8】図8は、従来のMOSゲートの短チャンネルF
ETを増幅素子として用いた撮像素子の構成を示す図で
ある。FIG. 8 is a short channel F of a conventional MOS gate.
It is a figure which shows the structure of the image pick-up element which used ET as an amplification element.
1…増幅素子、1a,3a…ゲート、2…pn接合形フ
ォトダイオード、3…MOS形フォトダイオード、4…
MOSFET、5…センスアンプ、10…短チャンネル
FET、11…n+ 形基板、12…n形エピタキシャル
層、13,35,38…ソース、14,36,39…ド
レイン、15…ゲート絶縁膜、16,37,40…ゲー
ト、17,41…下部電極、18,42…強誘電体、1
9,43…上部電極、20,44…強誘電体キャパシ
タ、21…フォトダイオード列、22…カソード、23
…アノード、24…n+ 形基板、25…n形エピタキシ
ャル層、26…PNP層、27,52…読出し用増幅
器、28…スイッチFET、29,45,46…電池、
29´…バイアス電荷蓄積用キャパシタ、30…n+ 形
基板、31…n形エピタキシャル層、32…P形フォト
ダイオード、33…N形フォトダイオード、34…p形
拡散層、47,48…MOSフォトダイオード(空乏
層)、50,51,C1a,C1b,C2a,C2b…キャパシ
タ、Vy…ビット線、Vx…ドライブ線、CSD…ゲート
・ソース間寄生容量、Vth1 …フォトダイオード閾値電
圧。1 ... Amplifying element, 1a, 3a ... Gate, 2 ... Pn junction type photodiode, 3 ... MOS type photodiode, 4 ...
MOSFET, 5 ... Sense amplifier, 10 ... Short channel FET, 11 ... N + Substrate, 12 ... N-type epitaxial layer, 13, 35, 38 ... Source, 14, 36, 39 ... Drain, 15 ... Gate insulating film, 16, 37, 40 ... Gate, 17, 41 ... Lower electrode, 18, 42 … Ferroelectric, 1
9, 43 ... Upper electrode, 20, 44 ... Ferroelectric capacitor, 21 ... Photodiode array, 22 ... Cathode, 23
... Anode, 24 ... N + type substrate, 25 ... N type epitaxial layer, 26 ... PNP layer, 27, 52 ... Readout amplifier, 28 ... Switch FET, 29, 45, 46 ... Battery,
29 '... Bias charge storage capacitor, 30 ... n + type substrate, 31 ... N type epitaxial layer, 32 ... P type photodiode, 33 ... N type photodiode, 34 ... P type diffusion layer, 47, 48 ... MOS photo diode (depletion), 50,51, C 1a, C 1b, C 2a, C 2b ... capacitor, Vy ... bit lines, Vx ... drive line, C SD ... gate-source parasitic capacitance, V th1 ... photodiode threshold Voltage.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/146 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H01L 27/146
Claims (3)
れ、入射光を光電変換する光電変換手段と、 所望画素セルを選択する選択手段と、 前記光電変換手段の出力端子に一端を接続し、前記光電
変換手段からの情報信号を蓄積する不揮発性メモリと、 前記不揮発性メモリの他端に制御電極を接続し、前記不
揮発性メモリから読出される情報信号を増幅し出力する
短チャンネルFETとを具備することを特徴とする不揮
発なフレームメモリ機能を有する撮像素子。1. A photoelectric conversion unit that is provided for each of a plurality of arranged pixel cells and photoelectrically converts incident light, a selection unit that selects a desired pixel cell, and one end of which is connected to an output terminal of the photoelectric conversion unit. A non-volatile memory for accumulating an information signal from the photoelectric conversion means, and a short-channel FET for amplifying and outputting an information signal read from the non-volatile memory by connecting a control electrode to the other end of the non-volatile memory. An image pickup device having a non-volatile frame memory function, comprising:
(CMD)及び静電誘導型トランジスタ(SIT)のい
ずれかからなり、 前記不揮発性メモリが強誘電体キャパシタメモリからな
ることを特徴とする請求項1記載の不揮発なフレームメ
モリ機能を有する撮像素子。2. The short channel FET is composed of either a charge fluctuation device (CMD) or a static induction transistor (SIT), and the non-volatile memory is composed of a ferroelectric capacitor memory. 1. An image pickup device having a nonvolatile frame memory function described in 1.
フォトダイオード及びバイアスを加えたMOSダイオー
ドを利用するフォトダイオードのいずれかからなり、該
フォトダイオードが複数段に直列接続された構成である
ことを特徴とする請求項1記載の不揮発なフレームメモ
リ機能を有する撮像素子。3. The photoelectric conversion means comprises one of a photodiode using a pn coupling and a photodiode using a biased MOS diode, and the photodiodes are connected in series in a plurality of stages. An image pickup device having a non-volatile frame memory function according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323152A JPH05161079A (en) | 1991-12-06 | 1991-12-06 | Imaging device having nonvolatile frame memory function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323152A JPH05161079A (en) | 1991-12-06 | 1991-12-06 | Imaging device having nonvolatile frame memory function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05161079A true JPH05161079A (en) | 1993-06-25 |
Family
ID=18151666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323152A Pending JPH05161079A (en) | 1991-12-06 | 1991-12-06 | Imaging device having nonvolatile frame memory function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05161079A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250934A (en) * | 1999-12-28 | 2001-09-14 | Hynix Semiconductor Inc | Image sensor having capacitor structure and method of manufacturing the same |
-
1991
- 1991-12-06 JP JP3323152A patent/JPH05161079A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250934A (en) * | 1999-12-28 | 2001-09-14 | Hynix Semiconductor Inc | Image sensor having capacitor structure and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2977060B2 (en) | Solid-state imaging device and control method thereof | |
| US5869857A (en) | CMOS photodetectors with wide range operating region | |
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US5276407A (en) | Sense amplifier | |
| US7446807B2 (en) | Imager pixel with capacitance for boosting reset voltage | |
| US5698874A (en) | Photoelectric cell having first and second insulated gates on first and second channel forming regions | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| US20120200752A1 (en) | Solid-state image pickup device | |
| US9172895B2 (en) | Solid-state imaging device | |
| US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
| JP2844733B2 (en) | Photosensitive device with photosensitive dot signal amplification | |
| JP3219036B2 (en) | Solid-state imaging device | |
| US5854100A (en) | Method of forming a new bipolar/CMOS pixel for high resolution imagers | |
| JPH0312510B2 (en) | ||
| JPH08214218A (en) | Non-destructive read-out image pickup active pixel | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| US6064053A (en) | Operation methods for active BiCMOS pixel for electronic shutter and image-lag elimination | |
| US7196312B2 (en) | Non-volatile solid state image pickup device and its drive | |
| JPH0548071A (en) | Solid-state image sensing device | |
| JP2004221586A (en) | CMOS pixel with dual gate PMOS | |
| JPS61157184A (en) | Photoelectric conversion device | |
| JP3814379B2 (en) | Photoelectric conversion device | |
| JPH0443428B2 (en) | ||
| JPH05161079A (en) | Imaging device having nonvolatile frame memory function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991130 |