[go: up one dir, main page]

JPH05190670A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH05190670A
JPH05190670A JP569192A JP569192A JPH05190670A JP H05190670 A JPH05190670 A JP H05190670A JP 569192 A JP569192 A JP 569192A JP 569192 A JP569192 A JP 569192A JP H05190670 A JPH05190670 A JP H05190670A
Authority
JP
Japan
Prior art keywords
power supply
cell
drive power
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP569192A
Other languages
Japanese (ja)
Inventor
Kenichi Hatano
野 健 一 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP569192A priority Critical patent/JPH05190670A/en
Publication of JPH05190670A publication Critical patent/JPH05190670A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路装置のサイズを大きくするこ
となくノイズの低減を可能にする。 【構成】 第1の駆動電源及び第1の接地電源によって
駆動されるディジタル回路と、第1の駆動電源及び接地
電源とは異なる第2の駆動電源及び第2の接地電源によ
って駆動され、電源ライン接続用セル17及びコーナセ
ル15を有しているアナログ回路と、を備え、電源ライ
ン接続用セル及びコーナセルのうちの少なくとも一方の
セル内に、一端が第2の駆動電源に接続され他端が第2
の接地電源に接続されるキャパシタ25を設けることを
特徴とする。
(57) [Abstract] [Purpose] It is possible to reduce noise without increasing the size of a semiconductor integrated circuit device. A digital circuit driven by a first drive power supply and a first ground power supply, and a power supply line driven by a second drive power supply and a second ground power supply different from the first drive power supply and the ground power supply. And an analog circuit having a connection cell 17 and a corner cell 15, one end of which is connected to the second drive power supply and the other end of which is connected to the second drive power supply in at least one of the power supply line connection cell and the corner cell. Two
It is characterized in that a capacitor 25 connected to the ground power source is provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、1チップ上にアナログ
回路及びディジタル回路が形成された半導体集積回路装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device having an analog circuit and a digital circuit formed on one chip.

【0002】[0002]

【従来の技術】一般に、1チップ上にアナログ回路とデ
ィジタル回路が形成された半導体集積回路装置において
は、ディジタル回路のオンオフによるノイズがアナログ
回路に影響を与え、特性劣化をまねくおそれがある。こ
のため、図2に示すように従来の半導体集積回路装置3
0においては、ディジタル回路とアナログ回路の各々の
接地電源及び駆動電源を分離独立させ、アナログ内部回
路セル21内の駆動電源ラインと接地電源ラインとの間
にキャパシタ25を設けることによってノイズ対策を行
っていた。なお図2において、ディジタル回路は接地電
源用パッド2a、駆動電源パッド2b、データ入力用パ
ット2cと、データ出力用パッド2d、接地電源ライン
3、駆動電源ライン4、及びディジタル内部回路5を備
えている。又アナログ回路は接地電源ライン10、駆動
電源ライン11、入力用セル13、出力用セル14、コ
ーナセル15、基準レベル入力用セル16、電源ライン
接続用セル17、駆動電源用セル18、接地電源用セル
19、及びアナログ内部回路セル21を備えている。な
お、アナログ回路とディジタル回路の間には電源分離用
セル7,8が設けられている。
2. Description of the Related Art Generally, in a semiconductor integrated circuit device in which an analog circuit and a digital circuit are formed on one chip, noise caused by turning on and off the digital circuit may affect the analog circuit and cause characteristic deterioration. Therefore, as shown in FIG. 2, the conventional semiconductor integrated circuit device 3
In the case of 0, the ground power supply and the drive power supply of the digital circuit and the analog circuit are separated and independent, and the noise is taken by providing the capacitor 25 between the drive power supply line and the ground power supply line in the analog internal circuit cell 21. Was there. In FIG. 2, the digital circuit includes a ground power supply pad 2a, a drive power supply pad 2b, a data input pad 2c, a data output pad 2d, a ground power supply line 3, a drive power supply line 4, and a digital internal circuit 5. There is. The analog circuit includes a ground power supply line 10, a drive power supply line 11, an input cell 13, an output cell 14, a corner cell 15, a reference level input cell 16, a power supply line connection cell 17, a drive power supply cell 18, and a ground power supply. The cell 19 and the analog internal circuit cell 21 are provided. Power supply separation cells 7 and 8 are provided between the analog circuit and the digital circuit.

【0003】[0003]

【発明が解決しようとする課題】上述のように従来の半
導体集積回路装置においてはアナログ内部回路セル21
内にキャパシタ25を設けることによってノイズ対策を
行っているが、ノイズを低減させるにはキャパシタの容
量を大きくする必要がある。アナログ内部回路セル21
内に容量の大きなキャパシタ25を設けると、内部回路
セル21のサイズが大きくなり、これにより半導体集積
回路装置30も大きくなるという問題があった。本発明
は上記事情を考慮してなされたものであって、半導体集
積回路装置のサイズを大きくすることなくノイズを低減
させることのできる半導体集積回路装置を提供すること
を目的とする。
As described above, in the conventional semiconductor integrated circuit device, the analog internal circuit cell 21 is used.
Although a countermeasure against noise is taken by providing the capacitor 25 therein, it is necessary to increase the capacitance of the capacitor in order to reduce noise. Analog internal circuit cell 21
When the capacitor 25 having a large capacitance is provided therein, the size of the internal circuit cell 21 becomes large, which causes a problem that the semiconductor integrated circuit device 30 also becomes large. The present invention has been made in consideration of the above circumstances, and an object thereof is to provide a semiconductor integrated circuit device capable of reducing noise without increasing the size of the semiconductor integrated circuit device.

【0004】[0004]

【課題を解決するための手段】本発明による半導体集積
回路装置は、第1の駆動電源及び第1の接地電源によっ
て駆動されるディジタル回路と、前記第1の駆動電源及
び接地電源とは異なる第2の駆動電源及び第2の接地電
源によって駆動され、電源ライン接続用セル及びコーナ
セルを有しているアナログ回路と、を備え、前記電源ラ
イン接続用セル及びコーナセルのうちの少なくとも一方
のセル内に、一端が前記第2の駆動電源に接続され他端
が第2の接地電源に接続されるキャパシタを設けたこと
を特徴とする。
A semiconductor integrated circuit device according to the present invention comprises a digital circuit driven by a first drive power source and a first ground power source, and a digital circuit driven by the first drive power source and the ground power source. An analog circuit which is driven by two driving power supplies and a second ground power supply and has a power supply line connecting cell and a corner cell, and is provided in at least one of the power line connecting cell and the corner cell. A capacitor having one end connected to the second drive power supply and the other end connected to the second ground power supply is provided.

【0005】[0005]

【作用】このように構成された本発明の半導体集積回路
装置によれば、アナログ回路の電源接続用セル及びコー
ナセルのうちの少なくとも一方のセル内にノイズ低減用
のキャパシタが設けられている。一方上記セルは十分な
スペースを有しているため、半導体集積回路装置のサイ
ズを大きくすることなく、キャパシタの容量を大きくす
ることが可能となり、これによりノイズを低減させるこ
とができる。
According to the semiconductor integrated circuit device of the present invention having such a configuration, the noise reducing capacitor is provided in at least one of the power source connecting cell and the corner cell of the analog circuit. On the other hand, since the cell has a sufficient space, it is possible to increase the capacitance of the capacitor without increasing the size of the semiconductor integrated circuit device, which can reduce noise.

【0006】[0006]

【実施例】本発明による半導体集積回路装置の一実施例
を図1に示す。この実施例の半導体集積回路装置(以
下、回路装置という)1はディジタル回路と、アナログ
回路とを備えている。
1 shows an embodiment of a semiconductor integrated circuit device according to the present invention. A semiconductor integrated circuit device (hereinafter, referred to as a circuit device) 1 of this embodiment includes a digital circuit and an analog circuit.

【0007】ディジタル回路は接地電源用パッド2a、
駆動電源パッド2b、データ入力用パット2cと、デー
タ出力用パッド2d、接地電源ライン3、駆動電源ライ
ン4、及びディジタル内部回路5を備えている。又アナ
ログ回路は接地電源ライン10、駆動電源ライン11、
入力用セル13、出力用セル14、コーナセル15、基
準レベル入力用セル16、電源ライン接続用セル17、
駆動電源用セル18、接地電源用セル19、及びアナロ
グ内部回路セル21を備えている。なお、アナログ回路
とディジタル回路の間には電源分離用セル7,8が設け
られている。又、入力用セル13は入力用パッド13a
を、出力用セル14は出力用パッド14aを、基準レベ
ル入力用セル16は基準レベル入力用のパッド16aを
各々有している。
The digital circuit includes a ground power supply pad 2a,
A drive power supply pad 2b, a data input pad 2c, a data output pad 2d, a ground power supply line 3, a drive power supply line 4, and a digital internal circuit 5 are provided. The analog circuit includes a ground power supply line 10, a drive power supply line 11,
Input cell 13, output cell 14, corner cell 15, reference level input cell 16, power supply line connection cell 17,
A drive power supply cell 18, a ground power supply cell 19, and an analog internal circuit cell 21 are provided. Power supply separation cells 7 and 8 are provided between the analog circuit and the digital circuit. Further, the input cell 13 is the input pad 13a.
The output cell 14 has an output pad 14a, and the reference level input cell 16 has a reference level input pad 16a.

【0008】電源ライン接続用セル17にはノイズを低
減させるために、一端が駆動電源ライン11に接続さ
れ、他端が接地電源ライン10に接続されるキャパシタ
25が設けられている。又、駆動電源用セル18には駆
動電源用パッド18aが、接地電源用セル19には接地
電源用パッド19aが設けられている。上述のように、
本実施例の回路装置1においては、電源ラインを接続す
るためのセル17内にノイズ低減用のキャパシタ25を
設けたことにより、アナログ内部回路セル21のサイズ
を従来より小さくすることが可能になる。又、セル17
は十分なスペースを有しているため、セル17内に設け
られるキャパシタ25の容量を大きくすることが可能に
なる。これにより、回路装置のサイズを大きくすること
なく、ノイズの低減を図ることができる。
In order to reduce noise, the power supply line connecting cell 17 is provided with a capacitor 25 having one end connected to the drive power supply line 11 and the other end connected to the ground power supply line 10. The drive power supply cell 18 is provided with a drive power supply pad 18a, and the ground power supply cell 19 is provided with a ground power supply pad 19a. As mentioned above,
In the circuit device 1 of the present embodiment, the size of the analog internal circuit cell 21 can be made smaller than the conventional one by providing the noise reducing capacitor 25 in the cell 17 for connecting the power supply line. .. Also, cell 17
Has a sufficient space, it is possible to increase the capacity of the capacitor 25 provided in the cell 17. As a result, noise can be reduced without increasing the size of the circuit device.

【0009】なお、上記実施例ではノイズ低減用のキャ
パシタ25を電源ライン接続用セル17内に設けたが、
セル17内に設ける代わりにコーナセル15内にも設け
ても同様の効果を得ることができるし、2つのセル1
5,17内に設けても良い。又、ノイズ低減用のキャパ
シタとしては、トランジスタを形成してこのトランジス
タのゲートとチャネルとの間の容量を利用することが可
能である。
Although the noise reducing capacitor 25 is provided in the power line connecting cell 17 in the above embodiment,
The same effect can be obtained by providing it in the corner cell 15 instead of providing it in the cell 17.
You may provide in 5,17. Further, as a capacitor for reducing noise, it is possible to form a transistor and use the capacitance between the gate and the channel of this transistor.

【0010】[0010]

【発明の効果】本発明によれば半導体集積回路装置のサ
イズを大きくすることなく、ノイズを低減させることが
できる。
According to the present invention, noise can be reduced without increasing the size of the semiconductor integrated circuit device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体集積回路装置の一実施例の
平面図
FIG. 1 is a plan view of an embodiment of a semiconductor integrated circuit device according to the present invention.

【図2】従来の半導体集積回路装置の平面図FIG. 2 is a plan view of a conventional semiconductor integrated circuit device.

【符号の説明】[Explanation of symbols]

1 半導体集積回路装置 3 ディジタル回路の接地電源用ライン 4 ディジタル回路の駆動電源用ライン 5 ディジタル内部回路 7,8 電源分離用セル 10 アナログ回路接地電源用ライン 11 アナログ回路駆動電源用ライン 13 アナログ回路入力用セル 14 アナログ回路出力用セル 15 コーナセル 16 アナログ回路基準レベル用入力セル 17 アナログ回路電源ライン接続用セル 18 アナログ回路駆動電源用セル 19 アナログ回路接地電源用セル 21 アナログ内部回路セル 25 キャパシタ 1 semiconductor integrated circuit device 3 ground power supply line for digital circuit 4 drive power supply line for digital circuit 5 digital internal circuit 7, 8 power supply separating cell 10 analog circuit ground power supply line 11 analog circuit drive power supply line 13 analog circuit input Cell 14 analog circuit output cell 15 corner cell 16 analog circuit reference level input cell 17 analog circuit power supply line connection cell 18 analog circuit drive power supply cell 19 analog circuit ground power supply cell 21 analog internal circuit cell 25 capacitor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1の駆動電源及び第1の接地電源によっ
て駆動されるディジタル回路と、 前記第1の駆動電源及び接地電源とは異なる第2の駆動
電源及び第2の接地電源によって駆動され、電源ライン
接続用セル及びコーナセルを有しているアナログ回路
と、 を備え、前記電源ライン接続用セル及びコーナセルのう
ちの少なくとも一方のセル内に、一端が前記第2の駆動
電源に接続され他端が第2の接地電源に接続されるキャ
パシタを設けたことを特徴とする半導体集積回路装置。
1. A digital circuit driven by a first drive power supply and a first ground power supply, and a digital circuit driven by a second drive power supply and a second ground power supply different from the first drive power supply and the ground power supply. An analog circuit having a power supply line connection cell and a corner cell, wherein one end is connected to the second drive power supply in at least one of the power supply line connection cell and the corner cell. A semiconductor integrated circuit device having a capacitor whose end is connected to a second ground power supply.
JP569192A 1992-01-16 1992-01-16 Semiconductor integrated circuit device Withdrawn JPH05190670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP569192A JPH05190670A (en) 1992-01-16 1992-01-16 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP569192A JPH05190670A (en) 1992-01-16 1992-01-16 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH05190670A true JPH05190670A (en) 1993-07-30

Family

ID=11618128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP569192A Withdrawn JPH05190670A (en) 1992-01-16 1992-01-16 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH05190670A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337593B1 (en) 1997-12-26 2002-01-08 Hitachi, Ltd. Semiconductor integrated circuit
JPWO2021090471A1 (en) * 2019-11-08 2021-05-14

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337593B1 (en) 1997-12-26 2002-01-08 Hitachi, Ltd. Semiconductor integrated circuit
JPWO2021090471A1 (en) * 2019-11-08 2021-05-14
WO2021090471A1 (en) * 2019-11-08 2021-05-14 株式会社ソシオネクスト Semiconductor integrated circuit device
US12274090B2 (en) 2019-11-08 2025-04-08 Socionext Inc. Semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
JP2833522B2 (en) Semiconductor device
JPH10107214A (en) Semiconductor device
JPH05190670A (en) Semiconductor integrated circuit device
US6376920B1 (en) Semiconductor chip having a low-noise ground line
JP2580966B2 (en) Semiconductor device
JPH067440B2 (en) Thin film shift register circuit
JP3157614B2 (en) Semiconductor integrated circuit
EP1315287B1 (en) A low noise biasing technique
JPH0461524B2 (en)
JPH0195565A (en) Semiconductor device
JP2605871B2 (en) Field effect transistor and integrated circuit using the same
JP2935631B2 (en) Power module
JPH05315555A (en) Semiconductor integrated circuit
JPS6066048U (en) field effect transistor
JPS60186113A (en) majority circuit
JP2520473B2 (en) Semiconductor integrated circuit
JPS6252943A (en) Semiconductor device
JPH05304210A (en) Standard cell
JP3022342B2 (en) Semiconductor integrated circuit and driving method thereof
JPH021177A (en) semiconductor equipment
JPH04163958A (en) Semiconductor device
JPS59174714U (en) Microwave low noise semiconductor device
JPH02155267A (en) Semiconductor integrated circuit device
JPH0415860U (en)
JPS59182567A (en) MOS integrated circuit device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408