JPH05276249A - トラヒックデータ収集装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、電話交換機，データ交換機，ＩＳ
ＤＮ交換機等の交換機において、トラヒックデータをリ
アルタイムに表示するために、交換機のトラヒック状況
（単位時間当たりの処理呼数、現在の処理呼数、回線の
空塞状況等）及び稼動状況（プロセッサの使用率、各種
トランク類の使用率、回線の使用率等）等のトラヒック
データを収集するためのトラヒックデータ収集装置に関
し、リアルタイムで且つきめ細かなデータ収集および表
示処理を交換機自身に求めず、交換機に接続するサブシ
ステムにより実現できるようにすることを目的とする。 【構成】 交換機ＥＸ内に設置され交換機ＥＸ内のメモ
リアクセスのアドレス情報とストア情報を引き出すイン
タフェースアダプタ１と、インタフェースアダプタ１か
らのアドレス情報よりトラヒック情報を抽出するインタ
フェース装置２とをそなえるように構成する。

Description

【発明の詳細な説明】

【０００１】 （目次） 産業上の利用分野 従来の技術（図１９） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用（図１） 実施例 ・本トラヒックデータ収集装置の概略説明（図２〜図
６） ・実施例の詳細な説明（図７〜図１８） 発明の効果

【０００２】

【産業上の利用分野】本発明は、電話交換機やデータ交
換機あるいはＩＳＤＮ交換機等の交換機において、トラ
ヒックデータをリアルタイムに表示するために、交換機
のトラヒック状況（単位時間当たりの処理呼数、現在の
処理呼数、回線の空塞状況等）及び稼動状況（プロセッ
サの使用率、各種トランク類の使用率、回線の使用率
等）等のトラヒックデータを収集するためのトラヒック
データ収集装置に関する。

【０００３】

【従来の技術】図１９は従来のトラヒックデータ収集表
示システムを説明するためのブロック図であるが、この
図１９において、９０１は電子交換機本体としての通話
路で、この通話路９０１は、集線回路９０２，加入者回
路９０３を介して加入者端末９０４を収容するととも
に、トランク回路９０５を介して中継交換機等に接続さ
れている。

【０００４】また、この通話路９０１は、制御装置９０
６によって制御されるようになっているが、この制御装
置９０６には、バスライン９１６を介して、メモリ９０
７やＣＰＵ９０８が接続されるほか、通信制御装置９０
９や保守コンソール用入出力インタフェース９１０が接
続されている。そして、通信制御装置９０９は、トラヒ
ックデータ処理センタ９１１に通信回線を介して接続さ
れるとともに、入出力インタフェース９１０には、保守
コンソール９１２が接続されている。

【０００５】なお、保守コンソール９１２は、ＣＲＴ９
１３，キーボード９１４，プリンタ９１５等を有してい
る。そして、現在の交換機は、一般に次の機能によりト
ラヒックデータの収集表示を行なっている。 （１）トラヒックデータの表示装置に表示する（この場
合、交換機内にトラヒックデータ処理プログラムを内蔵
している）機能。 （２）交換機自身のプログラムにより周期的にトラヒッ
ク情報をトラヒックデータ処理センタ９１１に送信し、
このトラヒックデータ処理センタ９１１にて処理して、
各局へ集計結果を配信する機能。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のものでは、次のような課題がある。 （１）収集周期が長い。すなわち、データ収集処理は交
換機自身の処理能力負担が大きいため、きめ細かい収集
が困難であり、このため収集周期を長くせざるを得な
い。 （２）センタ処理の場合、レスポンスが遅い。すなわ
ち、トラヒックデータ処理センタへ送信し、ここでデー
タ処理後配信する場合、レスポンスが時間のオーダとな
る。 （３）データ表示に柔軟性がない。すなわち、交換機自
身のソフトによる収集の場合、局毎の収集表示の工夫が
困難である。

【０００７】ここで、従来技術の課題は、トラヒックデ
ータ収集を交換機自身が行なっている点にある。とはい
っても、トラヒックデータ収集を交換機自身が行なうの
は当然であり、少なくとも必要最小限のデータ収集表示
機能を備えている必要がある。しかし、リアルタイムに
きめ細かなデータ収集処理および表示を行なうには、交
換機に過大な処理能力を要求する結果となり、リーズナ
ブルなコストでの交換機設備の提供が困難となる。

【０００８】本発明は、このような課題に鑑み創案され
たもので、リアルタイムで且つきめ細かなデータ収集お
よび表示処理を交換機自身に求めず、交換機に接続する
サブシステムにより実現できるようにした、トラヒック
データ収集装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１はインタフェースアダ
プタで、このインタフェースアダプタ１は、交換機ＥＸ
内に設置され、交換機ＥＸ内のメモリアクセスのアドレ
ス情報とストア情報を引き出すものである。２はインタ
フェース装置で、このインタフェース装置２は、インタ
フェースアダプタ１からのアドレス情報よりトラヒック
情報を抽出するものである（請求項１）。

【００１０】さらに、インタフェース装置２は、トラヒ
ックデータを時系列的に収集する逐次型メモリ２−２
と、同一トラヒックデータを累積的に収集する累積メモ
リ２−３とを有している（請求項２）。また、インタフ
ェース装置２は、交換機メモリ空間に対応する記憶回路
２−１を有し、この記憶回路２−１に予め各アドレス対
応のデータに該アドレスがトラヒックデータアドレスか
否かを識別する情報を記憶し、インタフェースアダプタ
１からのアドレス情報により記憶回路２−１をアクセス
し、アドレス情報がトラヒック情報か否かを出力するよ
うになっている（請求項３）。

【００１１】そして、この記憶回路２−１には、時系列
的に収集されるタイプのトラヒックデータであるのか累
積的に収集されるタイプのトラヒックデータであるのか
を識別する情報が記憶されるようになっている（請求項
４）。また、この記憶回路２−１には、時系列的に収集
するタイプのトラヒックデータの場合に該トラヒックデ
ータの分類コードを記憶し（請求項５）、累積的に収集
するタイプのトラヒックデータの場合に、累積的に収集
するメモリのアドレスを記憶するようになっている（請
求項６）。

【００１２】さらに、インタフェース装置２内にプログ
ラム制御の処理部２−４を有し、逐次型メモリ２−２の
トラヒック情報を、情報が格納された時、逐次、時系列
的に読み出して処理する一方、累積型メモリ２−３のト
ラヒック情報を一定時間毎に読み出すようになっている
（請求項７）。

【００１３】

【作用】上述の本発明のトラヒックデータ収集装置で
は、インタフェースアダプタ１によって、交換機ＥＸ内
のメモリアクセスのアドレス情報とストア情報が引き出
され、更にインタフェース装置２で、インタフェースア
ダプタ１からのアドレス情報よりトラヒック情報が抽出
されるのである（請求項１）。

【００１４】さらに、インタフェース装置２において
は、逐次型メモリ２−２で、トラヒックデータを時系列
的に収集し、累積メモリ２−３で、同一トラヒックデー
タを累積的に収集する（請求項２）。そして、逐次型メ
モリ２−２のトラヒック情報を、情報が格納された時、
逐次、時系列的に読み出して処理する一方、累積型メモ
リ２−３のトラヒック情報を一定時間毎に読み出す（請
求項７）。

【００１５】また、インタフェース装置２では、記憶回
路２−１に予め各アドレス対応のデータに該アドレスが
トラヒックデータアドレスか否かを識別する情報を記憶
しておき、インタフェースアダプタ１からのアドレス情
報により記憶回路２−１をアクセスし、アドレス情報が
トラヒック情報か否かを出力する（請求項３）。このと
き、記憶回路２−１には、時系列的に収集されるタイプ
のトラヒックデータであるのか累積的に収集されるタイ
プのトラヒックデータであるのかを識別する情報が記憶
されるようになっている（請求項４）。

【００１６】また、記憶回路２−１には、時系列的に収
集するタイプのトラヒックデータの場合に、該トラヒッ
クデータの分類コードを記憶し（請求項５）、累積的に
収集するタイプのトラヒックデータの場合に、累積的に
収集するメモリのアドレスを記憶する（請求項６）。

【００１７】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）本トラヒックデータ収集装置の概略説明 まず、本トラヒックデータ収集装置を含むシステム構成
例を図２に示す。この図２に示すように、本トラヒック
データ収集装置は、交換機ＥＸ内に搭載し交換機ＥＸ内
の処理データを引き出すインタフェースアダプタ（ＩＦ
ＡＤＰ）１，処理データよりトラヒックデータを抽出す
るトラヒックデータ収集用インタフェースユニット（Ｔ
ＣＩＥ：インタフェース装置）２およびトラヒックデー
タの処理・編集・表示・蓄積を行なうワークステーショ
ン部３より構成されている。

【００１８】なお、インタフェースユニット２とワーク
ステーション部３とは、ＬＡＮ（ＥＴＨＥＲ−ＮＥＴ
ＬＡＮ）４を介して接続されている。さらに、交換機Ｅ
Ｘのプロセッサ部７では、バス７１に、インタフェース
アダプタ１が接続されるとともに、主制御装置（ＣＣ）
７２，主記憶装置（ＭＭ）７３および入出力インタフェ
ース（ＩＯＣ）７４−１，７４−２が接続されている。

【００１９】また、ワークステーション部３には、ワー
クステーション（ＷＳ）３１，３２やディスプレイコン
トローラ（ＤＰＣ）３３およびディスプレイ（ＤＳＰ）
３４−１〜３４−３が設けられている。ところで、イン
タフェースアダプタ１，インタフェースユニット２は本
発明の要旨にかかわるものであるが、この発明にかかる
トラヒックデータ収集装置は次の３つの要素からなる。

【００２０】まず、本装置の第１の要素は、インタフェ
ースアダプタ１により交換機内の処理データを引き出す
ことにある。すなわち、インタフェースアダプタ１は、
交換機内のプロセッサのバスに接続し、プロセッサがメ
モリに格納するデータをアドレスの関係で引き出すよう
になっている。次に、本装置の第２の要素は、インタフ
ェースアダプタ１で引き出したメモリアドレス・ストア
データからインタフェースユニット２にてトラヒックデ
ータのみを抽出することにある。

【００２１】さらに、本装置の第３の要素は、ワークス
テーション部３にてトラヒックデータを処理しディスプ
レィ上にリアルタイムに交換機のトラヒック遷移を表示
することにある。以上の構成により、インタフェースア
ダプタ１は交換機の処理速度に連動して即時に交換処理
状況をインタフェースユニット２に通知し、インタフェ
ースユニット２はハード論理を主体として高速にトラヒ
ックデータを抽出し、ワークステーション部３にて、リ
アルタイムなトラヒック状況の表示を可能とするのであ
る。

【００２２】したがって、本トラヒックデータ収集装置
により、従来の運転報告書的なトラヒックデータ収集か
ら更にきめ細かい運転状況の把握が可能になり、企画型
異常輻輳の事前キャッチや回線輻輳時の迂回制御の迅速
化等を実現することができ、また回線の使用率、話中
率、あふれ率を詳細に把握できることから、交換機の設
備計画に有効な情報も入手可能となり、従来の交換機に
よるトラヒック処理と比較して、革新的なトラヒックデ
ータサービスの提供が可能となる。

【００２３】さらに、本トラヒックデータ収集装置で
は、インタフェースアダプタ１で引き出したメモリアド
レス・ストアデータから如何にトラヒックデータを抽出
・編集するかにあるが、このために次の３つの課題があ
る。まず、第１の課題は、インタフェースアダプタ１で
引き出すメモリアドレス・ストアデータは当然トラヒッ
クとは無関係のデータが大量にあり、その中からトラヒ
ックデータのみを抽出することが必要であるが、トラヒ
ックデータは交換機内メモリに散在しており、如何にト
ラヒックデータを識別するかである。

【００２４】第２の課題は、トラヒックデータの分類・
編集を如何に高速に実現するかにある。即ち、抽出した
トラヒックデータをそのまま（メモリアドレス・ストア
データ）、ワークステーション部３に送信した場合、ワ
ークステーション部３はメモリアドレスからそのデータ
が何のデータであるかの対応付けを行なう必要がある
が、このようにすれば、非常に高速なアドレステーブル
参照処理が要求され、比較的安価なワークステーション
部では実現困難となる。

【００２５】第３の課題は、トランザクション使用回数
のように、呼が発生するごとにトランザクションをハン
トするが、ハント回数を受信処理する場合、ハントする
毎にｎ，ｎ＋１，ｎ＋２と更新するため、ハント毎にデ
ータ処理することは無意味であり、またデータ処理能力
を圧迫することになる。以下、上記の各課題に関する詳
細な説明とその対処法について示す。

【００２６】第１の課題を図３に示す。すなわち、この
図３において、インタフェースユニット２に、アドレス
照合回路２−５と収集メモリ２−６とを設け、インタフ
ェースアダプタ１よりのメモリアドレスをアドレス照合
回路２−５に入力し、アドレス情報より該当データがト
ラヒックデータか否かを判別することがまず考えられる
が、このようにすると、トラヒックデータが交換機メモ
リ内の数十箇所に散在する場合、アドレス照合回路２−
５は数十箇所となり、これでは、膨大なゲート数を必要
とし、非現実的である。

【００２７】そこで、その解決方法を図４に示す。すな
わち、本トラヒックデータ収集装置では、そのインタフ
ェースユニット２に、アドレス照合機能として索引メモ
リ（記憶回路）２−１を準備する。索引メモリ２−１は
交換機のメモリ空間と同一の空間を有し、交換機メモリ
アドレスと一対一に対応する。但し、交換機メモリは１
アドレスに３２ビットのデータがあるのに対して、索引
メモリ２−１は原則的に１ビットである。

【００２８】また、索引メモリ２−１内には、トラヒッ
クデータのアドレス箇所には「１」のデータを、トラヒ
ックデータ以外のアドレスには「０」のデータを予め書
き込んでおく。そして、メモリアドレスにより索引メモ
リ２−１をアクセスし、この索引メモリ２−１より索引
したデータの「０」，「１」により、トラヒックデータ
か否かを判別する。

【００２９】これにより、本トラヒックデータ収集装置
では、膨大な回路を必要とせず、索引メモリ２−１を設
置することにより、容易にトラヒックデータの抽出を可
能としている。第２の課題に関する対策について、図５
に従い説明する。前述の如く、索引メモリ２−１は交換
機のメモリアドレスに対応するものであり、またトラヒ
ックデータの意味はメモリアドレスにより決定できる。

【００３０】そこで、索引メモリ２−１内に記憶するデ
ータとして、「０」，「１」のトラヒックデータ識別の
みでなく、トラヒックデータの分類コードも合わせて記
憶する。即ち、あるメモリアドレスがトラヒックデータ
の場合は、トラヒックデータである識別とその分類コー
ドとが索引メモリ２−１より出力される。従って、ワー
クステーション部３へはメモリアドレスとデータを送信
するのではなく、分類コードとそのデータを送信するこ
とになり、ワークステーション部３での対応処理が不要
となる。

【００３１】また、索引メモリアクセスにより自動的に
分類されるため、システムとして高速な分類処理が実現
されることになる。なお、図５において、２−２はデー
タ分類コードとトラヒックデータとを記憶するシーケン
シャルメモリ（逐次型メモリ）であり、２−３は変換ア
ドレス情報を受けてトラヒックデータを記憶するメモリ
（累積型メモリ）である。この逐次型メモリ２−２，累
積型メモリ２−３については後述する。

【００３２】第３の課題については、まずトラヒックデ
ータの性格について示す。トラヒックデータは、データ
が発生するごとに収集・処理が必要な逐次型データと、
或る一定間隔の時間でサンプルし前回のサンプル値との
比較により処理する累積型データの２種類に分けること
ができる。逐次型データとしては、交換機プロセッサの
使用率、回線使用率等の前回収集データとの関連性がな
い新規性の高いデータが該当し、また累積型データは、
カウント的なデータであり且つ上書きされるタイプのデ
ータであり、総発信呼数、着信呼数などがこれに該当す
る。

【００３３】そして、第３の課題である累積型データの
収集について、本トラヒックデータ収集装置では、図６
に示す方法により解決を行なっている。まず、本トラヒ
ックデータ収集装置では、累積型メモリ２−３（以下、
このメモリ２−３を累積型データ用収集メモリ２−３と
いうことがある）を設置する。本累積型メモリ２−３の
容量は基本的には累積型データの総語数に等しい。

【００３４】そして、累積型データ用収集メモリ２−３
のアドレスと交換機メモリの該当データアドレスを対応
させ、交換機メモリの累積型データが更新された際に、
本装置の累積型データ用収集メモリ２−３の該当アドレ
スのデータも同時に更新させる。なお、交換機メモリア
ドレスと累積型データ用収集メモリアドレスの対応は、
前述の索引メモリ２−１を用いる。前述のとおり、索引
メモリ２−１は交換機メモリとアドレスにおいて一対一
に対応しており、累積型データのアドレスに対応する索
引メモリ２−１内には累積型データ用収集メモリ２−３
の格納アドレス情報を記憶する。

【００３５】以上により、交換機において累積型データ
を更新した際、同時に本装置内の累積型データ用収集メ
モリ２−３の該当アドレスのデータの更新が可能とな
る。以上をまとめると、本トラヒックデータ収集装置の
特徴の１つは索引メモリ２−１の機能にあり、索引メモ
リ２−１は次の機能を有する。 （１）交換機メモリアドレス情報より、トラヒックデー
タの抽出機能。 （２）トラヒックメモリアドレスからデータ分類コード
への変換機能（逐次型メモリ２−２のみ）。 （３）累積型データにおいて、交換機メモリアドレスを
累積型データ用収集メモリアドレスに変換する機能。

【００３６】（ｂ）実施例の詳細な説明 図７は本発明の一実施例を示すブロック図であるが、こ
の図７に示すように、本トラヒックデータ収集装置は、
基本的に、交換機ＥＸ内に搭載され交換機ＥＸ内の処理
データを引き出すインタフェースアダプタ（ＩＦＡＤ
Ｐ）１，処理データよりトラヒックデータを抽出するト
ラヒックデータ収集用インタフェースユニット（ＴＣＩ
Ｅ：インタフェース装置）２およびこのインタフェース
ユニット２とＬＡＮ４を介して接続されトラヒックデー
タの処理・編集・表示・蓄積を行なうワークステーショ
ン部３より構成されていることは、前述のとおりであ
る。

【００３７】まず、インタフェースアダプタ１は、図
７，図９に示すように、交換機ＥＸ内のバスに接続し、
交換機プロセッサから交換機メモリへの書込み動作を監
視し、メモリアドレス情報とストア情報を抽出するもの
で、抽出したアドレス・データは、インタフェースユニ
ット２へ送信されるようになっているが、このために、
このインタフェースアダプタ１は、図７，図８に示すよ
うに、バス信号受信回路１１，データ抽出回路１２，デ
ータ送信回路１３をそなえて構成されている。なお、こ
のインタフェースアダプタ１は、交換機のＡＣＴ系識別
信号を作成し、これをインタフェースアダプタ１へ送信
するようにもなっている。また、このインタフェースア
ダプタ１は、交換機ＥＸが二重化されている関係上、こ
れも二重化されている。

【００３８】ここで、バス信号受信回路１１は、バスか
らの信号を受信するもので、複数のレシーバ回路１１１
をそなえている。また、データ抽出回路１２は、受信信
号からメモリアドレス情報とストア情報を抽出するもの
で、このために、バス受信制御回路（ＢＲＣＴＬ）１２
１，アドレスバッファ／データバッファ（ＡＢＵＦ／Ｄ
ＢＵＦ）１２２，１２３をそなえている。

【００３９】まず、バス受信制御回路１２１は、バス信
号を受信制御し、交換機の制御装置（プロセッサ）ＣＣ
から出されたコマンドが、交換機のメモリＭＭへのライ
トコマンドがあることを識別する回路である。アドレス
バッファ／データバッファ１２２，１２３は、制御装置
ＣＣからメモリＭＭへ書き込まれるアドレス／データの
多重化情報（例えば３２ビット）を受信し、アドレス情
報（例えば２４ビット）とデータ情報（例えば３２ビッ
ト）とにそれぞれラッチする回路である。

【００４０】さらに、データ送信回路１３は、抽出した
アドレス・データをインタフェースユニット２へ送信す
るものであり、このため、アドレス／データ情報送信制
御回路（ＳＤＣＴＬ）１３１，ＡＣＴ系ＣＣ判定回路
（ＡＪＤＧ）１３２，アドレス／データ情報送出選択切
替え回路（ＡＤＳＥＬ）１３３，アドレス／データ情報
送出選択回路（ＳＥＬ）１３４，パリティ信号作成回路
（ＰＴＹＧＮ）１３５，送信用ドライバ１３６をそなえ
ている。

【００４１】ここで、アドレス／データ情報送信制御回
路１３１は、インタフェースアダプタ１から送出される
多重化されたアドレス／データの情報をトラヒックデー
タ収集用インタフェースユニット２で受信する場合にお
いて、例えば１５０ｎｓのパルス幅をもつサンプルタイ
ミング信号（ＴＳＹＮ）を作成し、これを送信する回路
である。

【００４２】ＡＣＴ系ＣＣ判定回路１３２は、オフライ
ンＣＣからのメモリＭＭへのアクセスを除去し、現用Ｃ
Ｃ（交換機制御装置）からのアクセス情報のみを抽出す
るために、その系がＡＣＴ・ＣＣ（現用系）であるかど
うかを判定し、その結果をＡＣＴ信号（ＴＡＣＴ）とし
てトラヒックデータ収集用インタフェースユニット２側
へ送信する回路である。

【００４３】アドレス／データ情報送出選択切替え回路
１３３は、ＡＤＲ／ＤＴＲ１２２，１２３において、既
にラッチされたアドレス／データ情報を多重化されたア
ドレス／データ情報(TAD00〜TAD32)として、トラヒック
データ収集用インタフェースユニット２側に送出するた
めのセレクタ出力系を切替える回路である。アドレス／
データ情報送出選択回路１３４は、ＡＤＲ／ＤＴＲ１２
２，１２３において、既にラッチされたアドレス情報
（２４ビット），データ情報（３２ビット）それぞれの
情報を、ＡＤＳＥＬ１３３より作成された切替え信号に
より選択し、多重化されたアドレス／データ情報(TAD00
〜TAD32)として、トラヒックデータ収集用インタフェー
スユニット２側に送出する回路である。

【００４４】パリティ信号作成回路１３５は、トラヒッ
クデータ収集用インタフェースユニット２側に送出する
アドレス／データ情報に付加するパリティビット信号
（ＴＡＤ３２）を作成する回路である。なお、上記のア
ドレス／データ情報におけるアドレス情報の場合、ＴＡ
Ｄ２４〜ＴＡＤ３１＝「０」として、トラヒックデータ
収集用インタフェースユニット２側に送信する。また、
ＴＡＤ３２はパリティビットである。

【００４５】このような構成により、このインタフェー
スアダプタ１は、図７，図９に示すように、交換機プロ
セッサ７３から交換機メモリ７３への書込み動作を監視
し、メモリアドレス情報とストア情報を抽出して、抽出
したアドレス・データを、インタフェースユニット２へ
送信することができる。なお、アドレスストローブ（Ａ
ＤＳ），ライト／リ−ド切替（Ｗ／Ｒ），メモリ／入出
力インタフェース切替（Ｍ／ＩＯ），アドレス（Ａ
Ｄ），アクノレッジ（ＡＣＫ），同期（ＳＹＮ）の各信
号についてのタイムチャートを示すと、図１０のように
なる。

【００４６】ところで、インタフェースユニット２は、
図７に示すように、データ収集部（ＤＣＯＬ）２１，デ
ータ処理部（ＤＰＲ）２２，通信処理部（ＣＰＲ）２
３，システムメモリ部（ＳＭ）２４，試験データ送信回
路２５，トランシーバ２６等をそなえて構成されてい
る。ここで、データ収集部２１は、インタフェースアダ
プタ１からのデータを収集するもので、データ受信回路
（ＲＣＶ）２１１，データ選別回路（ＳＬＣＴ）２１
２，逐次型データ収集回路（ＳＱＣＯＬ）２１３および
累積型データ収集回路（ＡＱＣＯＬ）２１４，制御回路
２１５等で構成されている。

【００４７】データ受信回路２１１は、インタフェース
アダプタ１からのメモリ（ＭＭ）ストアアドレス・デー
タを受信し、内部クロックに同期化するとともに、交換
機のＡＣＴ系選択を行ない、ＡＣＴ系インタフェースア
ダプタ１からの情報を選択するもので、インタフェース
アダプタ１が二重化されていることに対応して二重化さ
れている（＃０，＃１参照）。

【００４８】データ選別回路２１２は、メモリ（ＭＭ）
アドレス情報よりトラヒックデータを選別するととも
に、トラヒックデータについて逐次型，累積型に識別
し、逐次型の場合は分類情報を、累積型の場合は変換ア
ドレスをそれぞれ出力するものである。なお、データ選
別は索引メモリにより行なう。逐次型データ収集回路２
１３は、逐次収集型データをシーケンシャルメモリに格
納するようになっているが、この逐次型データ収集回路
２１３では、データ処理部２２からの命令により、メモ
リ内容をシーケンシャルに読み出すようになっている。

【００４９】累積型データ収集回路２１４は、累積型デ
ータを記憶するメモリを有し、データ選別回路２２２か
らの変換アドレスによりトラヒックデータをメモリへ書
き込むようになっている。なお、データ処理部２２から
の命令によりメモリ内容を指定アドレスより読み出すよ
うになっている。さらに、上記のデータ受信回路２１１
について説明すると、このデータ受信回路２１１は、イ
ンタフェースアダプタ１よりのメモリアドレス・データ
情報を非同期に受信し、これをインタフェースユニット
２の内部クロックＴＳＹＮに同期化させるものである
が、このために、図１１に示すように、アドレスバッフ
ァ／データバッファ（ＡＤＢＵＦ／ＤＴＢＵＦ）２１１
−１，２１１−２，アドレスレジスタ／データレジスタ
（ＡＲ／ＤＲ）２１１−３，２１１−４等をそなえてい
る。

【００５０】アドレスバッファ／データバッファ２１１
−１，２１１−２は、制御装置ＣＣからメモリＭＭへ書
き込まれるデータ情報として交換機側のインタフェース
アダプタ１より送信された多重化のアドレス／データ情
報（３３ビット）を受信し、アドレス情報（２５ビッ
ト）とデータ情報（３３ビット）とにそれぞれラッチす
る回路である。なお、アドレス／データ情報３３ビット
のうち、１ビットはパリティビットである。

【００５１】アドレスレジスタ／データレジスタ２１１
−３，２１１−４は、レジスタファイルより読み出され
たアドレス／データ情報をデータ選別回路２１２へ送出
するためのものである。これにより、このデータ受信回
路２１１で、インタフェースアダプタ１よりのメモリア
ドレス・データ情報を非同期に受信し、これをインタフ
ェースユニット２の内部クロックＴＳＹＮに同期化させ
ることができる。

【００５２】データ選別回路２１２は、前述の索引メモ
リ（１６ＭＷ）２１２−１を有し、データ受信回路から
の交換機メモリアドレス情報より索引メモリ２１２−１
をアクセスし、トラヒックデータか否かの識別情報，収
集タイプの識別情報（逐次型／累積型），逐次型の場合
の分類情報，累積型の場合の累積型収集メモリへの変換
アドレス情報（図１３参照）を送出するものであり、こ
のため、図１２に示すように、索引メモリ（インデック
スメモリ）（Ｘ．ＭＥＭ）２１２−１，インデックス・
アドレスカウンタ（ＸＡＣ）２１２−２，インデックス
・ライトレジスタ（ＸＷＲ）２１２−３，インデックス
・リードレジスタ（ＸＲＲ）２１２−４，インデックス
・データレジスタ（ＸＤＲ）２１２−５，データレジス
タ（ＤＲ１）２１２−６等をそなえて構成されている。

【００５３】ここで、索引メモリ（インデックスメモ
リ）（Ｘ．ＭＥＭ）２１２−１は、１６ＭＷ×１６ビッ
ト（２ビットパリティ）のデータメモリであり、メモリ
（ＭＭ）ストアアドレス情報により、逐次型、累積型の
トラヒックデータを選別し、データ分類コード，変換ア
ドレスを出力するものである。インデックス・アドレス
カウンタ２１２−２は、データ処理部２２からのＩＮ／
ＯＵＴ命令により、索引メモリ２１２−１のデータ読出
し／書込み可能なアドレスカウンタである。

【００５４】インデックス・ライトレジスタ２１２−３
は、データ処理部２２からのＯＵＴ命令により、索引メ
モリ２１２−１のデータ書込みを可能とするレジスタで
ある。インデックス・リードレジスタ２１２−４は、デ
ータ処理部２２からのＩＮ命令により、索引メモリ２１
２−１からのデータ読出しを可能とするレジスタであ
る。

【００５５】インデックス・データレジスタ２１２−５
は、索引メモリ２１２−１のデータ情報（変換アドレス
／データ分類コード）を累積型／逐次型データ収集回路
２１３，２１４へ転送するためのレジスタである。デー
タレジスタ２１２−６は、メモリ（ＭＭ）ストアデータ
をデータ収集回路２１３，２１４へ転送するためのバッ
ファである。

【００５６】このような構成により、このデータ選別回
路２１２によって、データ受信回路２１１からの交換機
メモリアドレス情報より索引メモリ２１２−１をアクセ
スし、トラヒックデータか否かの識別情報，収集タイプ
の識別情報（逐次型／累積型），逐次型の場合の分類情
報，累積型の場合の累積型収集メモリへの変換アドレス
情報（図１３参照）をインデックス・データレジスタ２
１２−５から送出することができる。

【００５７】逐次型データ収集回路２１３は、概略的に
は３２ＫＷの収集メモリや収集メモリ書き込み用カウン
タあるいは読み出し用カウンタを有し、逐次型トラヒッ
クデータをシーケンシャルに記憶していくものである
が、詳しくは図１４に示すように、逐次型データ用収集
メモリ（ＳＱ．ＭＥＭ）２１３−１，逐次型ライトカウ
ンタ（ＳＷＣ）２１３−２，逐次型アップ／ダウンカウ
ンタ（ＳＵＤＣ）２１３−３，逐次型アドレスカウンタ
（ＳＡＣ）２１３−４，逐次型ライトレジスタ（ＳＷ
Ｒ）２１３−５，逐次型リードレジスタ（ＳＲＲ）２１
３−６，診断用リードバッファ（ＤＲＢ）２１３−７を
そなえて構成されている。

【００５８】逐次型データ用収集メモリ２１３−１は、
３２ＫＷ×４７ビット（１ビットパリティ）の逐次型デ
ータ用収集メモリであり、トラヒックデータ及び索引メ
モリ２１２−１のデータ分類情報を格納するものであ
る。逐次型ライトカウンタ２１３−２は、データ収集用
アドレスカウンタであり、トラヒックデータ及び索引メ
モリ２１２−１のデータ分類情報をカウンタに従い、収
集メモリ２１３−１へ書込むものである。

【００５９】逐次型アップ／ダウンカウンタ２１３−３
は、データ収集／読出し用アップダウンカウタであり、
データ収集時カウントアップ（＋１）、データ読出し時
カウントダウン（−１）を行なうものである。なお、こ
の逐次型アップ／ダウンカウンタ２１３−３の値は未読
出しのデータ語数を示す。逐次型アドレスカウンタ２１
３−４は、データ処理部２２からのＩＮ／ＯＵＴ命令に
より、収集メモリ２１３−１のデータ読出し／書込み可
能なアドレスカウンタである。

【００６０】逐次型ライトレジスタ２１３−５は、デー
タ処理部２２からのＯＵＴ命令により、収集メモリ２１
３−１のデータ（テストデータ）書込み可能とするレジ
スタである。逐次型リードレジスタ２１３−６は、デー
タ処理部２２からのＩＮ命令により、収集メモリ２１３
−１のデータ（トラヒックデータ及びデータ分類情報、
テストデータ）読出しを可能とするレジスタである。

【００６１】診断用リードバッファ２１３−７は、逐次
型収集メモリ診断時、データ処理部２２からのＩＮ命令
により、現在のアクセスアドレスを読出し可能とするバ
ッファである。このような構成により、逐次型データ収
集回路２１３によって、収集メモリ２１３−１に逐次型
トラヒックデータをシーケンシャルに記憶していくこと
ができるが、逐次型アップ／ダウンカウンタ２１３−３
が、データ収集時は、１だけカウントアップし、データ
読出し時は、１だけカウントダウンしているので、未読
出しのデータ語数が常に分かるようになっている。な
お、逐次型データ収集回路２１３は逐次型ライトレジス
タ２１３−５を使用してテストデータの書込みおよび読
み出しも可能となっている。

【００６２】累積型データ収集回路２１４は、１６ＫＷ
の収集メモリ２１４−１と読み出し用カウンタを有し、
累積型トラヒックデータの書き込みはデータ選別回路２
１２の索引メモリ２１２−１より出力される変換アドレ
スを収集メモリアドレスとしてトラヒックデータの書き
込みを行なうものであるが、このため、図１５に示すよ
うに、累積型データ用収集メモリ（ＡＱ．ＭＥＭ）２１
４−１，累積型アドレスカウンタ（ＡＡＣ）２１４−
２，累積型ライトレジスタ（ＡＷＲ）２１４−３，累積
型リードレジスタ（ＡＲＲ）２１４−４等をそなえて構
成されている。

【００６３】ここで、累積型データ用収集メモリ２１４
−１は、１６ＫＷ×３３ビット（１ビットパリティ）の
メモリであり、索引メモリ２１２−１の交換アドレス情
報をアドレスとして、トラヒックデータを格納するもの
である。累積型アドレスカウンタ２１４−２は、データ
処理部２２からのＩＮ／ＯＵＴ命令により、収集メモリ
２１４−１のデータ読出し／書込み可能なアドレスカウ
ンタである。

【００６４】累積型ライトレジスタ２１４−３は、デー
タ処理部２２からのＯＵＴ命令により、収集メモリ２１
４−１のデータ（テストデータ）書込みを可能とするレ
ジスタである。累積型リードレジスタ２１４−４は、デ
ータ処理部２２からのＩＮ命令により、収集メモリ２１
４−１のデータ（トラヒックデータ、テストデータ）読
出しを可能とするレジスタである。

【００６５】このような構成により、累積型データ収集
回路２１４によって、データ選別回路２１２の索引メモ
リ２１２−１より出力される変換アドレスを収集メモリ
アドレスとして、その収集メモリ２１４−１に累積型ト
ラヒックデータの書き込みが行なわれる。なお、この累
積型データ収集回路２１３も、累積型ライトレジスタ２
１４−３を使用してテストデータの書込みおよび読み出
しが可能となっている。

【００６６】制御回路２１５は、データ収集部２１の各
所を制御するものである。なお、この制御回路２１５に
は、アドレスデータ存在表示用のフリップフロップＳＹ
Ｃ０Ｆ〜ＳＹＣ３Ｆ（後述）も設けられている。以上
が、データ収集部２１の各部についての説明であるが、
次にデータ処理部２２は、例えば８０２８６マイクロプ
ロセッサ（ＭＰＵ）２２−１を中心にプログラムメモリ
２２−２やローカルメモリ２２−３で構成する１６ビッ
トプロセッサ部をそなえており、データ収集部２１より
トラヒックデータを読み出し、編集してシステムメモリ
部２４へ格納するものである。なお、データ処理部２２
では、１６ビットＭＰＵ２２１を中心に構成し、バッフ
ァ付きローカルバス上にデータ収集部２１の各回路を接
続するようになっている。

【００６７】図１６にデータ処理部２２の詳細な構成を
示す。すなわち、このデータ処理部２２は、図１６に示
すように、マイクロプロセッサ２２−１，プログラムメ
モリ２２−２，ローカルメモリ２２−３のほか、クロッ
クジェネレータ（CLK GEN.）２２−４，割込みコントロ
ーラ（ＰＩＣ）２２−５，リセット回路（ＲＥＳＥＴ）
２２−６，ローカルバス（Local Bus ）２２−７，バッ
ファ付きローカルバス（Buffered Local Bus）２２−
８，ウエイト制御回路（WAIT CTL）２２−９，アドレス
ラッチ（ADDR.LATCH）２２−１０，データバッファ（DA
TA BUFFER ）２２−１１，ローカルバス制御回路（ＢＵ
ＳＣ）２２−１２，インターバルタイマ（ＰＩＴ）２２
−１３，割込表示レジスタ（ＩＤＲ）２２−１４，アド
レスデコーダ（ADDRESS DEC.）２２−１５，ＤＲＡＭ制
御回路（ＤＲＡＭＣ）２２−１６，ランプレジスタ（LA
MP REG. ）２２−１７，スイッチレジスタ（ＳＷ．ＲＥ
Ｇ）２２−１８等をそなえて構成されている。

【００６８】ここで、マイクロプロセッサ２２−１とし
ては、例えば１６ビットマイクロプロセッサ（８０２８
６）を採用し、動作クロック８ＭＨＺで使用する。プロ
グラムメモリ２２−２は、プログラム格納用メモリであ
り、６４ＫＢのＥＰＲＯＭにより構成する。ローカルメ
モリ２２−３は、８９６ＫＢ（１ビットパリティ付き）
のデータメモリで、例えばＤＲＡＭが使用される。

【００６９】クロックジェネレータ２２−４は、１６Ｍ
ＨＺの外部クロックを受け、duty５０％の１６ＭＨＺＣ
ＬＫをＭＰＵ２２−１へ供給すると共に、２分周（８Ｍ
ＨＺ）のクロックを周辺回路に分配するものである。ま
た、ＭＰＵ２２−１に対するＲＤＹ制御も行なう。割込
みコントローラ２２−５は、プログラム制御可能な割込
みコントローラであり、８レベルの優先割込みを制御す
ることができるようになっている。

【００７０】リセット回路２２−６は、電源投入および
リセットキー操作を検出し、ＭＰＵ２２−１等にリセッ
ト信号を供給するものである。ローカルバス２２−７
は、アドレス２０ビット及びデータ１６ビットのＭＰＵ
バスであり、バッファ付きローカルバス２２−８は、ロ
ーカルバス２２−７をバッファ経由で拡張したバスであ
り、このバッファ付きローカルバス２２−８でメモリ及
びＩ／Ｏポートを接続する。

【００７１】ウエイト制御回路２２−９は、ＭＰＵ２２
−１からローカルバス２２−７を介してメモリ，ＩＯア
クセス時にアクセスタイムの調整にウエイトサイクルの
挿入を行なうものである。アドレスラッチ２２−１０
は、ローカルバス２２−７のアドレス情報をラッチし、
バッファ付きローカルバス２２−８へ送出するものであ
る。

【００７２】データバッファ２２−１１は、双方向バッ
ファ素子により、ローカルバス２２−７とバッファ付き
ローカルバス２２−８を結合するものである。ローカル
バス制御回路２２−１２は、ＭＰＵ２２−１のステータ
ス信号をデコードし、バッファ付きローカルバス制御用
の各種信号を生成するものである。インターバルタイマ
２２−１３は、プログラム制御可能な３個のタイマを有
するものであるが、そのうちの１個は障害検出用タイマ
（ＴＦ）として使用されるようになっている。

【００７３】割込表示レジスタ２２−１４は、割込要求
信号を受信・ラッチし、割り込み信号を生成するもので
あるが、割込要因はＩＮ命令により読出しが可能であ
る。アドレスデコーダ２２−１５は、アドレス情報をデ
コードして、ローカルバス２２−７のアクセス先信号を
生成するものである。ＤＲＡＭ制御回路（ローカルメモ
リ制御回路）２２−１６は、ＤＲＡＭによるデータメモ
リのアクセス及びリフレッシュ制御を行なうもので、ラ
ンプレジスタ２２−１７はランプ表示情報をラッチする
１６ビットのレジスタであり、スイッチレジスタ２２−
１８はスイッチ状態をローカルバス２２−７を介し読出
し可能とするレジスタである。

【００７４】このような構成により、このデータ収集部
２１よりトラヒックデータを読み出し、編集してシステ
ムメモリ部２４へ格納することができる。以上が、デー
タ収集部２１，データ処理部２２の各部についての説明
であるが、次に図７に示す試験データ送信回路２５は、
インタフェースアダプタ１の出力を疑似する試験用アド
レス、データの送信回路であり、更に通信処理部２３
は、例えば８０２８６ＭＰＵ２３１を中心にプログラム
メモリ２３２やローカルメモリ２３３で構成するに構成
する１６ビットプロセッサ部であるが、更にシステムメ
モリ部２４に格納されたトラヒックデータをイーサネッ
ト制御回路（ＬＡＮＣＥ）２３４およびトランシーバ２
６を介して、ワークステーション部３へ送信することが
できるようになっている。また、試験用として、ＲＳ−
２３２−Ｃによりパソコン９を接続する汎用送受信回路
（ＵＲＴ回路）２３５を有している。

【００７５】すなわち、通信処理部２３は、ワークステ
ーション部３との間を結合するＥＴＨＲＮＥＴ−ＬＡＮ
４のプロトコル処理を中心に行なうものであり、構成は
データ処理部２２とほぼ同等である。なお、システムメ
モリ部２４は、データ処理部２２と通信処理部２３間で
収集データの送受およびワークステーション部３からの
オーダ／レスポンスの通信に使用するメモリ回路であ
る。

【００７６】このような構成により、本トラヒックデー
タ収集装置によれば、インタフェースアダプタ１によっ
て、交換機内のメモリアクセスのアドレス情報とストア
情報が引き出され、更にインタフェースユニット２で、
インタフェースアダプタ１からのアドレス・データ情報
よりトラヒック情報が抽出されるのである。さらに、イ
ンタフェースユニット２においては、逐次型データ収集
回路２１３で、トラヒックデータを時系列的に収集し、
累積型データ収集回路２１４で、同一トラヒックデータ
を累積的に収集することが行なわれる。

【００７７】そして、逐次型収集メモリ２１３−１のト
ラヒック情報を、情報が格納された時、逐次、時系列的
に読み出して処理する一方、累積型収集メモリ２１４−
１のトラヒック情報を一定時間毎に読み出すことが行な
われる。また、インタフェースユニット２では、索引メ
モリ２１２−１に予め各アドレス対応のデータにアドレ
スがトラヒックデータアドレスか否かを識別する情報を
記憶しておき、インタフェースアダプタ１からのアドレ
ス情報により索引メモリ２１２−１をアクセスし、アド
レス情報がトラヒック情報か否かを出力する。

【００７８】このとき、索引メモリ２１２−１には、時
系列的に収集されるタイプのトラヒックデータであるの
か累積的に収集されるタイプのトラヒックデータである
のかを識別する情報が記憶されるとともに、時系列的に
収集するタイプのトラヒックデータの場合には、トラヒ
ックデータの分類コードか記憶され、更に累積的に収集
するタイプのトラヒックデータの場合には、累積的に収
集するメモリのアドレスを記憶される。

【００７９】さらに、インタフェースユニット２の動作
について、図１７，図１８を用いて詳述すると、まずデ
ータ収集部２１のデータ受信回路２１１で、インタフェ
ースアダプタ１よりのアドレス・データを受信すると、
内部クロックに同期させ、アドレス・データの存在を表
示するフリップフロップ（ＳＹＣ０Ｆ）点火する。アド
レス・データは、データ受信回路２１１，データ選別回
路２１２，データ収集回路２１３，２１４とパイプライ
ン的に処理されていくが、同時にフリップフロップＳＹ
Ｃ１Ｆ，ＳＹＣ２Ｆへとシフトさせていき、それぞれの
ステージで存在を表示する。

【００８０】また、データ処理部２２は、例えば３２ｍ
ｓ毎に収集メモリ２１３−１，２１４−１の内容を読み
出して処理するが、収集メモリ２１３−１，２１４−１
への書き込みサイクルの合間に収集メモリ２１３−１，
２１４−１の読み出しを行なう必要があり、そのためデ
ータの存在を示すフリップフロップＳＹＳＣ１Ｆを監視
し、このフリップフロップＳＹＳＣ１ＦがＯＦＦの場合
は次のフリップフロップＳＹＣ２Ｆのタイミングは空き
になるため、その空きサイクルを利用して収集メモリ２
１３−１，２１４−１の読み出しを行なう。

【００８１】なお、フリップフロップＳＹＳＣ０Ｆ，Ｓ
ＹＳＣ２Ｆは、４Ｍクロックの立ち上がりでオンし、フ
リップフロップＳＹＳＣ１Ｆ，ＳＹＳＣ３Ｆは、４Ｍク
ロックの立ち下がりでオンするようになっている。ここ
で、データ収集部２１の内部クロックは４ＭＨＺであ
り、２５０ｎｓ毎に収集可能であるが、交換機より到来
するメモリアドレス・データ情報は、本実施例の場合、
平均的に５００ｎｓ間隔であり、２サイクルに１回の割
りで空きサイクルが生じ、データ処理部２１の読み出し
とトラヒックデータの書き込み（収集）とを時分割的に
行なうことができる。

【００８２】このときの各所でのタイムチャートを示す
と、図１８のようになる。また、データ処理部２２の処
理例について、その概要を示すと、次のとおりである。
前述のとおりトラヒックデータ収集については、データ
発生の都度、収集処理すべき逐次データと、データが次
々に更新される累積型データがあり、各々収集メモリを
個別に準備している。したがって、データ処理部２２の
ソフトは、逐次型データについては原則的にデータが収
集された都度、収集メモリ２１３−１の内容を読み出し
処理する。また、累積型データはデータ収集の都度、処
理しても無意味であり、或る一定間隔で読み出し前回の
値との差分を計算し、一定時間におけるトラヒックの変
化を求めることが行なわれる。

【００８３】即ち、累積型データは或る時間の切り口で
トラヒック量を把握し、逐次型データはイベント的トラ
ヒックデータとして処理するのである。以上、本発明の
実施例を説明したが、本トラヒックデータ収集装置によ
れば、交換機に係わるトラヒック情報を極めてリアルタ
イムに収集可能であり、かつ、交換機への負担を軽減す
ることができ、これにより、きめ細かなトラヒック情報
の表示が可能であり、その結果、交換機の運転管理がよ
り充実したものとなって、高度情報社会の進展を支える
ネットワーク管理として非常に有用なシステムを提供す
ることができるのである。

【００８４】

【発明の効果】以上詳述したように、本発明のトラヒッ
クデータ収集装置によれば、交換機に係わるトラヒック
データの収集が極めてリアルタイムに可能であり、か
つ、交換機への負担を軽減することができ、これによ
り、きめ細かなトラヒックデータの表示が可能となっ
て、その結果、交換機の運転管理がより充実したものと
なり、高度情報社会の進展を支えるネットワーク管理と
して非常に有用なシステムを提供できる利点がある。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例の全体構成を示すブロック図
である。

【図３】データ収集方式を説明する図である。

【図４】アドレス照合回路の構成を説明する図である。

【図５】索引メモリのデータ構造を説明する図である。

【図６】累積型データと蓄積型データの収集方法を説明
する図である。

【図７】本発明の一実施例の要部構成を示すブロック図
である。

【図８】インタフェースアダプタを示すブロック図であ
る。

【図９】交換機内のプロセッサバスの概要を説明する図
である。

【図１０】交換機内のプロセッサバス上のメモリライト
シーケンス例を示すタイムチャートである。

【図１１】データ受信回路を示すブロック図である。

【図１２】データ選別回路を示すブロック図である。

【図１３】索引メモリに記憶するデータの内容を説明す
る図である。

【図１４】逐次型データ収集回路を示すブロック図であ
る。

【図１５】累積型データ収集回路を示すブロック図であ
る。

【図１６】データ処理部の詳細およびデータ処理部と他
の回路との接続関係を示すブロック図である。

【図１７】データ収集部での作用を説明する図である。

【図１８】データ収集部での動作タイミングを説明する
図である。

【図１９】従来例を示すブロック図である。

【符号の説明】

１ インタフェースアダプタ（ＩＦＡＤＰ） ２ インタフェースユニット（インタフェース装置） ２−１ 記憶回路 ２−２ 逐次型メモリ ２−３ 累積型メモリ ２−４ プログラム制御の処理部 ２−５ アドレス照合回路 ２−６ 収集メモリ ３ ワークステーション部 ４ ＬＡＮ ７ プロセッサ部 ８ パソコン １１ バス信号受信回路 １２ データ抽出回路 １３ データ送信回路 ２１ データ収集部（ＤＣＯＬ） ２２ データ処理部（ＤＰＲ） ２２−１ マイクロプロセッサ ２２−２ プログラムメモリ ２２−３ ローカルメモリ ２２−４ クロックジェネレータ（CLK GEN.） ２２−５ 割込みコントローラ（ＰＩＣ） ２２−６ リセット回路（ＲＥＳＥＴ） ２２−７ ローカルバス（Local Bus ） ２２−８ バッファ付きローカルバス（Buffered Local
Bus） ２２−９ ウエイト制御回路（WAIT CTL） ２２−１０ アドレスラッチ（ADDR.LATCH） ２２−１１ データバッファ（DATA BUFFER ） ２２−１２ ローカルバス制御回路（ＢＵＳＣ） ２２−１３ インターバルタイマ（ＰＩＴ） ２２−１４ 割込表示レジスタ（ＩＤＲ） ２２−１５ アドレスデコーダ（ADDRESS DEC.） ２２−１６ ＤＲＡＭ制御回路（ＤＲＡＭＣ） ２２−１７ ランプレジスタ（LAMP REG. ） ２２−１８ スイッチレジスタ（ＳＷ．ＲＥＧ） ２３ 通信処理部（ＣＰＲ） ２４ システムメモリ部（ＳＭ） ２５ 試験データ送信回路 ２６ トランシーバ ３１，３２ ワークステーション ３３ ディスプレイコントローラ ３４−１〜３４−３ ディスプレイ ７１ バス ７２ 主制御装置 ７３ 主記憶装置 ７４−１，７４−２ 入出力インタフェース １１１ レシーバ回路 １２１ バス受信制御回路 １２２，１２３ アドレスバッファ／データバッファ １３１ アドレス／データ情報送信制御回路（ＳＤＣＴ
Ｌ） １３２ ＡＣＴ系ＣＣ判定回路（ＡＪＤＧ） １３３ アドレス／データ情報送出選択切替え回路（Ａ
ＤＳＥＬ） １３４ アドレス／データ情報送出選択回路（ＳＥＬ） １３５ パリティ信号作成回路（ＰＴＹＧＮ） １３６ 送信用ドライバ ２１１ データ受信回路（ＲＣＶ） ２１１−１，２１１−２ アドレスバッファ／データバ
ッファ（ＡＤＢＵＦ／ＤＴＢＵＦ） ２１１−３，２１１−４ アドレスレジスタ／データレ
ジスタ（ＡＲ／ＤＲ） ２１２ データ選別回路（ＳＬＣＴ） ２１２−１ 索引メモリ（インデックスメモリ） ２１２−２ インデックス・アドレスカウンタ（ＸＡ
Ｃ） ２１２−３ インデックス・ライトレジスタ（ＸＷＲ） ２１２−４ インデックス・リードレジスタ（ＸＲＲ） ２１２−５ インデックス・データレジスタ（ＸＤＲ） ２１２−６ データレジスタ（ＤＲ１） ２１３ 逐次型データ収集回路（ＳＱＣＯＬ） ２１３−１ 逐次型データ用収集メモリ（ＳＱ．ＭＥ
Ｍ） ２１３−２ 逐次型ライトカウンタ（ＳＷＣ） ２１３−３ 逐次型アップ／ダウンカウンタ（ＳＵＤ
Ｃ） ２１３−４ 逐次型アドレスカウンタ（ＳＡＣ） ２１３−５ 逐次型ライトレジスタ（ＳＷＲ） ２１３−６ 逐次型リードレジスタ（ＳＲＲ） ２１３−７ 診断用リードバッファ（ＤＲＢ） ２１４ 累積型データ収集回路（ＡＱＣＯＬ） ２１４−１ 累積型データ用収集メモリ（ＡＱ．ＭＥ
Ｍ） ２１４−２ 累積型アドレスカウンタ（ＡＡＣ） ２１４−３ 累積型ライトレジスタ（ＡＷＲ） ２１４−４ 累積型リードレジスタ（ＡＲＲ） ２１５ 制御回路 ２３１ マイクロプロセッサ ２３２ プログラムメモリ ２３３ ローカルメモリ ２３４ イーサネット制御回路（ＬＡＮＣＥ） ２３５ 汎用送受信回路 ９０１ 電子交換機本体としての通話路 ９０２ 集線回路 ９０３ 加入者回路 ９０４ 加入者端末 ９０５ トランク回路 ９０６ 制御装置 ９０７ メモリ ９０８ ＣＰＵ ９０９ 通信制御装置 ９１０ 保守コンソール用入出力インタフェース ９１１ トラヒックデータ処理センタ ９１２ 保守コンソール ９１３ ＣＲＴ ９１４ キーボード ９１５ プリンタ ９１６ バスライン ＥＸ 交換機

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 田中 信吾 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 北野 秀孝 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 中島 庄平 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 交換機（ＥＸ）内に設置され該交換機
   （ＥＸ）内のメモリアクセスのアドレス情報とストア情
   報を引き出すインタフェースアダプタ（１）と、 該インタフェースアダプタ（１）からのアドレス情報よ
   りトラヒック情報を抽出するインタフェース装置（２）
   とをそなえて構成されたことを特徴とする、トラヒック
   データ収集装置。
2. 【請求項２】 該インタフェース装置（２）が、トラヒ
   ックデータを時系列的に収集する逐次型メモリ（２−
   ２）と、同一トラヒックデータを累積的に収集する累積
   メモリ（２−３）とを有することを特徴とする、請求項
   １記載のトラヒックデータ収集装置。
3. 【請求項３】 該インタフェース装置（２）が、交換機
   メモリ空間に対応する記憶回路（２−１）を有し、該記
   憶回路（２−１）に予め各アドレス対応のデータに該ア
   ドレスがトラヒックデータアドレスか否かを識別する情
   報を記憶し、該インタフェースアダプタ（１）からのア
   ドレス情報により該記憶回路（２−１）をアクセスし、
   該アドレス情報がトラヒック情報か否かを出力すること
   を特徴とする、請求項１記載のトラヒックデータ収集装
   置。
4. 【請求項４】 該記憶回路（２−１）に、時系列的に収
   集されるタイプのトラヒックデータであるのか累積的に
   収集されるタイプのトラヒックデータであるのかを識別
   する情報を記憶することを特徴とする、請求項３記載の
   トラヒックデータ収集装置。
5. 【請求項５】 該記憶回路（２−１）に、時系列的に収
   集するタイプのトラヒックデータの場合に、該トラヒッ
   クデータの分類コードを記憶することを特徴とする、請
   求項３記載のトラヒックデータ収集装置。
6. 【請求項６】 該記憶回路（２−１）に、累積的に収集
   するタイプのトラヒックデータの場合に、累積的に収集
   するメモリのアドレスを記憶することを特徴とする、請
   求項３記載のトラヒックデータ収集装置。
7. 【請求項７】 該インタフェース装置（２）内にプログ
   ラム制御の処理部（２−４）を有し、該逐次型メモリ
   （２−２）のトラヒック情報を、情報が格納された時、
   逐次、時系列的に読み出して処理する一方、該累積型メ
   モリ（２−３）のトラヒック情報を一定時間毎に読み出
   すことを特徴とする、請求項２記載のトラヒックデータ
   収集装置。