JPH05326360A - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置Info
- Publication number
- JPH05326360A JPH05326360A JP4152842A JP15284292A JPH05326360A JP H05326360 A JPH05326360 A JP H05326360A JP 4152842 A JP4152842 A JP 4152842A JP 15284292 A JP15284292 A JP 15284292A JP H05326360 A JPH05326360 A JP H05326360A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- light
- manufacturing
- epitaxial layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000001459 lithography Methods 0.000 claims description 11
- 230000010354 integration Effects 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7065—Production of alignment light, e.g. light source, control of coherence, polarization, pulse length, wavelength
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 エピタキシャル工程前に形成される下地パタ
ーンと、エピタキシャル工程後のリソグラフィ工程を経
て形成されるパターンとの位置合せ精度を上げ得、これ
によって集積度を高めることのできる半導体装置の製造
方法及び製造装置を提供する。 【構成】 表面の一部に不純物の高濃度領域３が形成さ
れた半導体基板１上に、エピタキシャル成長により高濃
度領域よりも不純物濃度の低いエピタキシャル層２を形
成し、エピタキシャル層上から参照光を放射すると共
に、回折光を検出、処理することにより次のリソグラフ
ィ工程の位置合せ信号を得る半導体装置の製造方法にお
いて、参照光として波長が10μｍ以上の赤外光線を用い
る。かかる半導体装置の製造装置において、参照光の光
源として波長が10μｍ以上の赤外光線発生装置17を用い
る。
ーンと、エピタキシャル工程後のリソグラフィ工程を経
て形成されるパターンとの位置合せ精度を上げ得、これ
によって集積度を高めることのできる半導体装置の製造
方法及び製造装置を提供する。 【構成】 表面の一部に不純物の高濃度領域３が形成さ
れた半導体基板１上に、エピタキシャル成長により高濃
度領域よりも不純物濃度の低いエピタキシャル層２を形
成し、エピタキシャル層上から参照光を放射すると共
に、回折光を検出、処理することにより次のリソグラフ
ィ工程の位置合せ信号を得る半導体装置の製造方法にお
いて、参照光として波長が10μｍ以上の赤外光線を用い
る。かかる半導体装置の製造装置において、参照光の光
源として波長が10μｍ以上の赤外光線発生装置17を用い
る。
Description
【０００１】
【産業上の利用分野】本発明は、エピタキシャル成長工
程とリソグラフィ工程とを含む多数の工程を経て製造さ
れる半導体装置の製造方法、及びこの方法を実施する製
造装置に関する。
程とリソグラフィ工程とを含む多数の工程を経て製造さ
れる半導体装置の製造方法、及びこの方法を実施する製
造装置に関する。
【０００２】
【従来の技術】半導体集積回路の中でも、バイポーラト
ランジスタを基本素子とする集積回路は、一般にエピタ
キシャル成長工程を経て製造される。また、最近ではＣ
−ＭＯＳやＣＣＤ等においても、特性向上のためにエピ
タキシャル成長工程によるエピタキシャル層を活用する
ものが多い。このように製造工程にエピタキシャル成長
工程が含まれている場合、次のリソグラフィ工程の位置
合せのために、エピタキシャル層上からエピタキシャル
層下の半導体基板の下地パターンの位置を検出する必要
がある。
ランジスタを基本素子とする集積回路は、一般にエピタ
キシャル成長工程を経て製造される。また、最近ではＣ
−ＭＯＳやＣＣＤ等においても、特性向上のためにエピ
タキシャル成長工程によるエピタキシャル層を活用する
ものが多い。このように製造工程にエピタキシャル成長
工程が含まれている場合、次のリソグラフィ工程の位置
合せのために、エピタキシャル層上からエピタキシャル
層下の半導体基板の下地パターンの位置を検出する必要
がある。
【０００３】以下、バイポーラトランジスタの製造工程
における下地パターンの位置検出について説明する。バ
イポーラ集積回路においてもっとも重要な基本素子とな
るｎｐｎトランジスタは、図４(a)に平面構造を、図４
(b)に断面構造をそれぞれ示すように、ｐ- 形基板１と
ｎ形エピタキシャル層２の界面に配置した高濃度のｎ+
形埋込み層３、それをとり囲むように拡散形成したｐ+
形分離領域４、それにより分離したｎ形エピタキシャル
層２内に形成したｐ形ベース領域５、さらに、その中に
高濃度のｎ形不純物を拡散形成したｎ+ 形エミッタ領域
６、このｎ+ 形エミッタ領域６の形成と同時に、コレク
タコンタク用として形成されたｎ+ 形コレクタ領域７に
よって構成されている。このトランジスタの表面には、
コンタクトホール以外、全面にシリコン酸化膜８を形成
して保護している。
における下地パターンの位置検出について説明する。バ
イポーラ集積回路においてもっとも重要な基本素子とな
るｎｐｎトランジスタは、図４(a)に平面構造を、図４
(b)に断面構造をそれぞれ示すように、ｐ- 形基板１と
ｎ形エピタキシャル層２の界面に配置した高濃度のｎ+
形埋込み層３、それをとり囲むように拡散形成したｐ+
形分離領域４、それにより分離したｎ形エピタキシャル
層２内に形成したｐ形ベース領域５、さらに、その中に
高濃度のｎ形不純物を拡散形成したｎ+ 形エミッタ領域
６、このｎ+ 形エミッタ領域６の形成と同時に、コレク
タコンタク用として形成されたｎ+ 形コレクタ領域７に
よって構成されている。このトランジスタの表面には、
コンタクトホール以外、全面にシリコン酸化膜８を形成
して保護している。
【０００４】このトランジスタを製造する場合、先ず、
ｐ- 形基板１上にｎ+ 形埋込み層３となるｎ+ 領域を形
成しておき、次に、エピタキシャル成長工程によりｎ形
エピタキシャル層２を形成する。その後、フォトリソグ
ラフィ工程を経てｐ+ 形分離領域４、ｐ形ベース領域
５、ｎ+ 形エミッタ領域６、ｎ+ 形コレクタ領域７を順
次形成する。この際、ｎ形エピタキシャル層２の後に形
成される各領域は、この層の下のｎ+ 形埋込み層３に対
して水平方向の相対位置が精度よく一致していなければ
ならない。
ｐ- 形基板１上にｎ+ 形埋込み層３となるｎ+ 領域を形
成しておき、次に、エピタキシャル成長工程によりｎ形
エピタキシャル層２を形成する。その後、フォトリソグ
ラフィ工程を経てｐ+ 形分離領域４、ｐ形ベース領域
５、ｎ+ 形エミッタ領域６、ｎ+ 形コレクタ領域７を順
次形成する。この際、ｎ形エピタキシャル層２の後に形
成される各領域は、この層の下のｎ+ 形埋込み層３に対
して水平方向の相対位置が精度よく一致していなければ
ならない。
【０００５】このように、エピタキシャル成長前の下地
パターンに、エピタキシャル成長後のフォトリソグラフ
ィ工程にて形成するパターンの位置を一致させるべく、
エピタキシャル成長前の基板表面に数百ナノメータの段
差をつけておき、エピタキシャル成長後の基板表面に段
差を反映した凹凸を生ぜしめ、エピタキシャル成長後の
最初のパターン形成に際してこの凹凸を基準にして位置
合わせが行われる。
パターンに、エピタキシャル成長後のフォトリソグラフ
ィ工程にて形成するパターンの位置を一致させるべく、
エピタキシャル成長前の基板表面に数百ナノメータの段
差をつけておき、エピタキシャル成長後の基板表面に段
差を反映した凹凸を生ぜしめ、エピタキシャル成長後の
最初のパターン形成に際してこの凹凸を基準にして位置
合わせが行われる。
【０００６】図５はエピタキシャル成長後の凹凸を検出
してフォトリソグラフィ工程の位置合せ信号を得る従来
の製造装置の概略構成図である。同図において、レーザ
光発生装置11から放射されたレーザ光はビーム整形光学
系12でスリット状にされてウエハを照射する。そのと
き、段差による回折光は検出器13で検出され、検出信号
が信号処理系14に導かれる。信号処理系14は、Ａ−Ｄ変
換器、メモリ、ＣＰＵ等を含み、検出信号をディジタル
信号に変換して記憶し、さらに、記憶データに対して所
定の処理を施し、例えば凸部（又は凹部）の中心位置を
検出して次のリソグラフィ工程の位置合わせ制御系15に
加える。
してフォトリソグラフィ工程の位置合せ信号を得る従来
の製造装置の概略構成図である。同図において、レーザ
光発生装置11から放射されたレーザ光はビーム整形光学
系12でスリット状にされてウエハを照射する。そのと
き、段差による回折光は検出器13で検出され、検出信号
が信号処理系14に導かれる。信号処理系14は、Ａ−Ｄ変
換器、メモリ、ＣＰＵ等を含み、検出信号をディジタル
信号に変換して記憶し、さらに、記憶データに対して所
定の処理を施し、例えば凸部（又は凹部）の中心位置を
検出して次のリソグラフィ工程の位置合わせ制御系15に
加える。
【０００７】
【発明が解決しようとする課題】上述したように、段差
のあるパターン上にエピタキシャル成長を行うと、図６
に示したように、エピタキシャル成長後の表面パターン
は下地基板のそれとは位置も形状も多少変化してパター
ンのダレ９や、ズレ10がでてくる。このダレ・ズレがあ
ると中心位置がずれて次のリソグラフィ工程でパターン
の正確な位置合せができなくなり、極端な場合にはパタ
ーンが消えてしまうことさえある。かかるパターンのダ
レ・ズレは、エピタキシャル成長条件を最適化すること
によってある程度は改善できるが完全には解消し得なか
った。また、パターンの変形を改善するための最適条件
が、他の特性、例えば膜質等を改善するための条件と相
いれない場合があった。
のあるパターン上にエピタキシャル成長を行うと、図６
に示したように、エピタキシャル成長後の表面パターン
は下地基板のそれとは位置も形状も多少変化してパター
ンのダレ９や、ズレ10がでてくる。このダレ・ズレがあ
ると中心位置がずれて次のリソグラフィ工程でパターン
の正確な位置合せができなくなり、極端な場合にはパタ
ーンが消えてしまうことさえある。かかるパターンのダ
レ・ズレは、エピタキシャル成長条件を最適化すること
によってある程度は改善できるが完全には解消し得なか
った。また、パターンの変形を改善するための最適条件
が、他の特性、例えば膜質等を改善するための条件と相
いれない場合があった。
【０００８】かくして、従来の半導体装置の製造方法
は、段差のある下地パターンとエピタキシャル成長後の
表面パターンとの間にある程度の位置ずれを見込んで、
寸法的に余裕を持たせた設計をせざるを得ず、これがた
めに集積度が低く抑えられてしまうという問題があっ
た。
は、段差のある下地パターンとエピタキシャル成長後の
表面パターンとの間にある程度の位置ずれを見込んで、
寸法的に余裕を持たせた設計をせざるを得ず、これがた
めに集積度が低く抑えられてしまうという問題があっ
た。
【０００９】本発明は、上記の問題点を解決するために
なされたもので、エピタキシャル工程前に形成される下
地パターンと、エピタキシャル工程後のリソグラフィ工
程を経て形成されるパターンとの位置合せ精度を上げ
得、これによって集積度を高めることのできる半導体装
置の製造方法及び製造装置を提供することを目的とす
る。
なされたもので、エピタキシャル工程前に形成される下
地パターンと、エピタキシャル工程後のリソグラフィ工
程を経て形成されるパターンとの位置合せ精度を上げ
得、これによって集積度を高めることのできる半導体装
置の製造方法及び製造装置を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、表面の一部に不純物の高濃度領域が形成
された半導体基板上に、エピタキシャル成長により高濃
度領域よりも不純物濃度の低いエピタキシャル層を形成
し、エピタキシャル層上から参照光を放射すると共に、
回折光を検出、処理することにより次のリソグラフィ工
程の位置合せ信号を得るとき、参照光として波長が約10
μｍ以上の赤外光線を用いるものである。
の製造方法は、表面の一部に不純物の高濃度領域が形成
された半導体基板上に、エピタキシャル成長により高濃
度領域よりも不純物濃度の低いエピタキシャル層を形成
し、エピタキシャル層上から参照光を放射すると共に、
回折光を検出、処理することにより次のリソグラフィ工
程の位置合せ信号を得るとき、参照光として波長が約10
μｍ以上の赤外光線を用いるものである。
【００１１】また、本発明に係る半導体装置の製造装置
は、エピタキシャル層上から参照光を放射すると共に、
回折光を検出、処理することにより、エピタキシャル層
下の半導体基板の下地パターンの位置を検出するとき、
参照光の光源として波長が約10μｍ以上の赤外光線発生
装置を用いるものである。
は、エピタキシャル層上から参照光を放射すると共に、
回折光を検出、処理することにより、エピタキシャル層
下の半導体基板の下地パターンの位置を検出するとき、
参照光の光源として波長が約10μｍ以上の赤外光線発生
装置を用いるものである。
【００１２】
【作用】本発明においては、エピタキシャル層上から参
照光として波長が約10μｍ以上の赤外光線を照射し、そ
の回折光を検出、処理しているので、エピタキシャル工
程前に形成される下地パターンを直接検出することがで
き、エピタキシャル工程後のリソグラフィ工程を経て形
成されるパターンとの位置合せ精度を向上させることが
でき、これによって設計時に見込むずれが小さくなるた
め集積度を上げることができる。
照光として波長が約10μｍ以上の赤外光線を照射し、そ
の回折光を検出、処理しているので、エピタキシャル工
程前に形成される下地パターンを直接検出することがで
き、エピタキシャル工程後のリソグラフィ工程を経て形
成されるパターンとの位置合せ精度を向上させることが
でき、これによって設計時に見込むずれが小さくなるた
め集積度を上げることができる。
【００１３】
【実施例】以下本発明の半導体装置の製造方法及び製造
装置を図面に示す実施例によって詳細に説明する。図１
は本発明に係る半導体装置の製造方法及びこの方法を実
施する装置の説明図である。図中、図４及び図５と同一
の符号を付したものはそれぞれ同一の要素を示す。ここ
では、レーザ光発生装置11の代わりに赤外光線発生装置
17を用いた点、及び、位置合せ用の凹凸をなくしてｎ+
形埋込み層を直接検出するようにした点が図４及び図５
と異なっている。
装置を図面に示す実施例によって詳細に説明する。図１
は本発明に係る半導体装置の製造方法及びこの方法を実
施する装置の説明図である。図中、図４及び図５と同一
の符号を付したものはそれぞれ同一の要素を示す。ここ
では、レーザ光発生装置11の代わりに赤外光線発生装置
17を用いた点、及び、位置合せ用の凹凸をなくしてｎ+
形埋込み層を直接検出するようにした点が図４及び図５
と異なっている。
【００１４】これは、ｐ- 形基板１とｎ形エピタキシャ
ル層２との界面に高濃度のｎ+ 形埋込み層３が形成され
ているとき、ｎ形エピタキシャル層２の上から赤外光線
を照射すると、この赤外光線がｎ形エピタキシャル層２
を透過し、ｎ+ 形埋込み層３及びｐ- 形基板１で反射
し、再びｎ形エピタキシャル層２を透過して放出される
ので、その回折光を検出器13で検出し、検出信号を信号
処理系14で処理することにより次のリソグラフィ工程の
位置合せ信号を得るものである。この場合、ｎ+形埋込
み層３とｐ- 形基板１とを比較すると、不純物濃度の高
いｎ+ 形埋込み層３の反射率が高いことを利用してｎ+
形埋込み層３を直接検出することができる。
ル層２との界面に高濃度のｎ+ 形埋込み層３が形成され
ているとき、ｎ形エピタキシャル層２の上から赤外光線
を照射すると、この赤外光線がｎ形エピタキシャル層２
を透過し、ｎ+ 形埋込み層３及びｐ- 形基板１で反射
し、再びｎ形エピタキシャル層２を透過して放出される
ので、その回折光を検出器13で検出し、検出信号を信号
処理系14で処理することにより次のリソグラフィ工程の
位置合せ信号を得るものである。この場合、ｎ+形埋込
み層３とｐ- 形基板１とを比較すると、不純物濃度の高
いｎ+ 形埋込み層３の反射率が高いことを利用してｎ+
形埋込み層３を直接検出することができる。
【００１５】このように赤外光線を用いることによって
ｎ+ 形埋込み層３を直接検出できる理由を以下に説明す
る。シリコンの光吸収係数αは図２に示すように波長に
依存して変化する。すなわち、可視光領域では光の吸収
が大きく、波長の長い波長領域での吸収は小さい。した
がって、可視光領域では層が薄くても遮断されるが、赤
外領域では層が薄いと光が透過すると考えられる。
ｎ+ 形埋込み層３を直接検出できる理由を以下に説明す
る。シリコンの光吸収係数αは図２に示すように波長に
依存して変化する。すなわち、可視光領域では光の吸収
が大きく、波長の長い波長領域での吸収は小さい。した
がって、可視光領域では層が薄くても遮断されるが、赤
外領域では層が薄いと光が透過すると考えられる。
【００１６】また、一般に光は屈折率が大きく変化する
界面でよく反射する。シリコンの屈折率ｎは図３に不純
物濃度をパラメータとして示すように、波長が約10μm
以下の光に対しては不純物濃度に対する依存性は小さい
が、波長が約10〜40μmの範囲では不純物濃度が増すほ
ど屈折率は小さくなっている。ところで、図４に示した
ｎｐｎトランジスタのｐ- 形基板１と比較してｎ+ 形埋
込み層３の不純物濃度は高く、さらに、ｎ形エピタキシ
ャル層２の不純物濃度はｎ+ 形埋込み層３と比較して低
くなっている。したがって、波長が約10μm以上の赤外
光線を参照光としてｎ形エピタキシャル層上から照射す
ると、ｎ形エピタキシャル層２とｎ+ 形埋込み層３との
界面で反射し、ｎ形エピタキシャル層２とｐ- 形基板１
との界面で反射が殆どなくなる。
界面でよく反射する。シリコンの屈折率ｎは図３に不純
物濃度をパラメータとして示すように、波長が約10μm
以下の光に対しては不純物濃度に対する依存性は小さい
が、波長が約10〜40μmの範囲では不純物濃度が増すほ
ど屈折率は小さくなっている。ところで、図４に示した
ｎｐｎトランジスタのｐ- 形基板１と比較してｎ+ 形埋
込み層３の不純物濃度は高く、さらに、ｎ形エピタキシ
ャル層２の不純物濃度はｎ+ 形埋込み層３と比較して低
くなっている。したがって、波長が約10μm以上の赤外
光線を参照光としてｎ形エピタキシャル層上から照射す
ると、ｎ形エピタキシャル層２とｎ+ 形埋込み層３との
界面で反射し、ｎ形エピタキシャル層２とｐ- 形基板１
との界面で反射が殆どなくなる。
【００１７】よって、ｎ形エピタキシャル層２の上から
赤外光線を照射し、その回折光を検出器13で検出し、検
出信号を信号処理14で処理することによりｎ+ 形埋込み
層３の位置を直接検出することができる。
赤外光線を照射し、その回折光を検出器13で検出し、検
出信号を信号処理14で処理することによりｎ+ 形埋込み
層３の位置を直接検出することができる。
【００１８】なお、上記実施例ではｎｐｎトランジスタ
を主要素とする集積回路について説明したが、本発明は
これに適用を限定されるものではなく、表面の一部に不
純物の高濃度領域が形成された半導体基板上に、エピタ
キシャル成長により高濃度領域よりも不純物濃度の低い
エピタキシャル層を形成し、エピタキシャル層上から参
照光を放射すると共に、回折光を検出、処理して次のリ
ソグラフィ工程の位置合せ信号を得る殆どの半導体装置
に適用することができる。
を主要素とする集積回路について説明したが、本発明は
これに適用を限定されるものではなく、表面の一部に不
純物の高濃度領域が形成された半導体基板上に、エピタ
キシャル成長により高濃度領域よりも不純物濃度の低い
エピタキシャル層を形成し、エピタキシャル層上から参
照光を放射すると共に、回折光を検出、処理して次のリ
ソグラフィ工程の位置合せ信号を得る殆どの半導体装置
に適用することができる。
【００１９】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、エピタキシャル層上から参照光として波
長が約10μｍ以上の赤外光線を照射し、その回折光を検
出、処理しているので、エピタキシャル工程前に形成さ
れる下地パターンを直接検出することができ、エピタキ
シャル工程後のリソグラフィ工程を経て形成されるパタ
ーンとの位置合せ精度を向上させることができ、これに
よって設計時に見込むずれが小さくなるため集積度を上
げることができる。また、本発明によれば、エピタキシ
ャル成長によるパターンのズレ・ダレの影響を受けない
ため、エピタキシャル成長条件の自由度が増し、その結
果、膜質等、他の特性を向上させることができる。さら
にまた、本発明によれば、下地パターンに凹凸の位置合
せマークを形成する必要がなく、製造工程が簡単化され
る。
発明によれば、エピタキシャル層上から参照光として波
長が約10μｍ以上の赤外光線を照射し、その回折光を検
出、処理しているので、エピタキシャル工程前に形成さ
れる下地パターンを直接検出することができ、エピタキ
シャル工程後のリソグラフィ工程を経て形成されるパタ
ーンとの位置合せ精度を向上させることができ、これに
よって設計時に見込むずれが小さくなるため集積度を上
げることができる。また、本発明によれば、エピタキシ
ャル成長によるパターンのズレ・ダレの影響を受けない
ため、エピタキシャル成長条件の自由度が増し、その結
果、膜質等、他の特性を向上させることができる。さら
にまた、本発明によれば、下地パターンに凹凸の位置合
せマークを形成する必要がなく、製造工程が簡単化され
る。
【図１】本発明を実施する装置の概略構成図である。
【図２】本発明の動作を説明するためにＳiの光吸収係
数と波長との関係を示した線図である。
数と波長との関係を示した線図である。
【図３】本発明の動作を説明ためにＳiの屈折率と波長
との関係を示した線図である。
との関係を示した線図である。
【図４】本発明を適用する一般的な集積回路の構成を示
す平面図及び断面図である。
す平面図及び断面図である。
【図５】従来の半導体装置の製造装置の概略構成図であ
る。
る。
【図６】従来の半導体装置の製造方法を説明するための
集積回路の断面図である。
集積回路の断面図である。
【符号の説明】 １ ｐ- 形基板 ２ ｎ形エピタキシャル層 ３ ｎ+ 形埋込み層 ４ ｐ+ 形分離領域 ５ ｐ形ベース領域 ６ ｎ+ 形エミッタ領域 ７ ｎ+ 形コレクタ領域 １２ ビーム整形光学系 １３ 検出器 １４ 信号処理系 １５ 位置合わせ制御系 １７ 赤外光線発生装置
Claims (2)
- 【請求項１】表面の一部に不純物の高濃度領域が形成さ
れた半導体基板上に、エピタキシャル成長により前記高
濃度領域よりも不純物濃度の低いエピタキシャル層を形
成し、前記エピタキシャル層上から参照光を放射すると
共に、回折光を検出、処理することにより次のリソグラ
フィ工程の位置合せ信号を得る半導体装置の製造方法に
おいて、前記参照光として波長が約10μｍ以上の赤外光
線を用いることを特徴とする半導体装置の製造方法。 - 【請求項２】エピタキシャル層上から参照光を放射する
と共に、回折光を検出、処理することにより、前記エピ
タキシャル層下の半導体基板の下地パターンの位置を検
出する半導体装置の製造装置において、前記参照光の光
源として波長が約10μｍ以上の赤外光線発生装置を用い
ることを特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152842A JPH05326360A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法及び製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152842A JPH05326360A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法及び製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326360A true JPH05326360A (ja) | 1993-12-10 |
Family
ID=15549326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4152842A Pending JPH05326360A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法及び製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326360A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041608A4 (en) * | 1997-11-20 | 2003-11-19 | Nikon Corp | BRAND DETECTION METHOD AND BRAND POSITION SENSOR |
| JP2007534144A (ja) * | 2003-08-20 | 2007-11-22 | クコー ピーティーワイ リミテッド | ナノスケール及び原子スケール装置の製造 |
| US20220320003A1 (en) * | 2021-04-06 | 2022-10-06 | Sien (qingdao) Integrated Circuits Co., Ltd. | Alignment scheme of mask to zero layer mark underneath epi layer and on-chip ir generation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354814A (ja) * | 1990-02-13 | 1991-03-08 | Hitachi Ltd | 半導体装置の製造法 |
-
1992
- 1992-05-20 JP JP4152842A patent/JPH05326360A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354814A (ja) * | 1990-02-13 | 1991-03-08 | Hitachi Ltd | 半導体装置の製造法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041608A4 (en) * | 1997-11-20 | 2003-11-19 | Nikon Corp | BRAND DETECTION METHOD AND BRAND POSITION SENSOR |
| JP2007534144A (ja) * | 2003-08-20 | 2007-11-22 | クコー ピーティーワイ リミテッド | ナノスケール及び原子スケール装置の製造 |
| JP4855255B2 (ja) * | 2003-08-20 | 2012-01-18 | クコー ピーティーワイ リミテッド | ナノスケール及び原子スケール装置の製造 |
| US20220320003A1 (en) * | 2021-04-06 | 2022-10-06 | Sien (qingdao) Integrated Circuits Co., Ltd. | Alignment scheme of mask to zero layer mark underneath epi layer and on-chip ir generation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5641715A (en) | Semiconductor IC device fabricating method | |
| US6433366B1 (en) | Circuit-incorporating light receiving device and method of fabricating the same | |
| JP2006140475A (ja) | 集積回路光検出器の光学的強化方法および装置 | |
| JP5294757B2 (ja) | 受発光一体型素子アレイを用いたセンサ装置 | |
| US6376871B1 (en) | Semiconductor device having photodetector and optical pickup system using the same | |
| US5466962A (en) | Light-receiving semiconductor device with plural buried layers | |
| KR19980063584A (ko) | 광검출기 | |
| EP0810440B1 (en) | Optical semiconductor component and method of fabrication | |
| JP2002176190A (ja) | 光半導体集積回路装置及び光記憶再生装置 | |
| US20090050998A1 (en) | Semiconductor device | |
| JPH05326360A (ja) | 半導体装置の製造方法及び製造装置 | |
| US5256898A (en) | Semiconductor device with a different epitaxial thickness between adjacent circuit regions | |
| JPH05326900A (ja) | 固体撮像装置とその製造方法 | |
| JP3428828B2 (ja) | 回路内蔵受光素子 | |
| JP3294625B2 (ja) | 電子部品の製造方法 | |
| WO1999008314A1 (fr) | Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant | |
| US5990540A (en) | Semiconductor device and method for manufacturing the same | |
| TWI685983B (zh) | 光二極體結構其製造方法 | |
| CN113552767B (zh) | 光刻版及集成电路的制造方法 | |
| JPS62128118A (ja) | 半導体装置 | |
| US6468704B1 (en) | Method for improved photomask alignment after epitaxial process through 90° orientation change | |
| EP0377101B1 (en) | A reference mark structure for guiding the alignment of unfinished semiconductor integrated circuits topographies to successive masks | |
| US20240222203A1 (en) | Method for trimming the light sensitivity of a phototransistor | |
| JPS639151A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JP2585607B2 (ja) | 半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980113 |