JPH05327795A - 周波数偏移変調器 - Google Patents
周波数偏移変調器Info
- Publication number
- JPH05327795A JPH05327795A JP12224592A JP12224592A JPH05327795A JP H05327795 A JPH05327795 A JP H05327795A JP 12224592 A JP12224592 A JP 12224592A JP 12224592 A JP12224592 A JP 12224592A JP H05327795 A JPH05327795 A JP H05327795A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- frequency divider
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 周波数偏移変調器の出力データの位相ジッタ
を無くし、可変分周器の誤動作を無くすことを目的とす
る。 【構成】 位相比較周波数を入力データの周波数の整数
倍とし、また、可変分周器の動作周期を位相比較周波数
の周期と等しくする分周カウンタ７を備えたことを特徴
とする。
を無くし、可変分周器の誤動作を無くすことを目的とす
る。 【構成】 位相比較周波数を入力データの周波数の整数
倍とし、また、可変分周器の動作周期を位相比較周波数
の周期と等しくする分周カウンタ７を備えたことを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータ通信
に使用する高速データ伝送用の周波数偏移変調器に関す
る。
に使用する高速データ伝送用の周波数偏移変調器に関す
る。
【０００２】
【従来の技術】従来の周波数偏移変調器の構成を図４に
示す。電圧制御発振器３で発生する周波数の分周比を入
力データにより変化させて出力データの周波数をシフト
させている。データ変換部１は入力データを可変分周器
２用のデータに変換する。位相比較器５は可変分周器２
の出力と分周器６で位相比較用に分周されたシステムク
ロックｆr とを位相比較する。位相比較器５の出力はロ
ーパスフィルタ４を通して電圧制御発振器３に入力さ
れ、出力周波数を制御する。ここで、図５に示すよう
に、可変分周器２の内部で使用されるカウンタの初期化
信号ＬＯＡＤは可変分周器２のＲＣＯ端子から供給され
るリップルキャリィ信号である。
示す。電圧制御発振器３で発生する周波数の分周比を入
力データにより変化させて出力データの周波数をシフト
させている。データ変換部１は入力データを可変分周器
２用のデータに変換する。位相比較器５は可変分周器２
の出力と分周器６で位相比較用に分周されたシステムク
ロックｆr とを位相比較する。位相比較器５の出力はロ
ーパスフィルタ４を通して電圧制御発振器３に入力さ
れ、出力周波数を制御する。ここで、図５に示すよう
に、可変分周器２の内部で使用されるカウンタの初期化
信号ＬＯＡＤは可変分周器２のＲＣＯ端子から供給され
るリップルキャリィ信号である。
【０００３】
【発明が解決しようとする課題】このような従来例で
は、入力データ周波数ｆd と位相比較周波数ｆr との関
係が整数比になっていないので、位相比較周波数信号の
位相に対して入力データの位相は一定していない。した
がって入力データの位相によって出力データの位相が位
相比較周波数の周期内でばらつくことになり、出力デー
タにジッタを生じる欠点がある。
は、入力データ周波数ｆd と位相比較周波数ｆr との関
係が整数比になっていないので、位相比較周波数信号の
位相に対して入力データの位相は一定していない。した
がって入力データの位相によって出力データの位相が位
相比較周波数の周期内でばらつくことになり、出力デー
タにジッタを生じる欠点がある。
【０００４】また、可変分周器２への入力クロックすな
わち電圧制御発振器の出力が入力データに応じて変化す
るので、可変分周器２の内部で発生している初期化信号
の周期も電圧制御発振器の出力が安定するまでの期間変
化することになり、初期化信号の位相を入力データの位
相との関係が一定とはならず、初期化の瞬間に入力デー
タが変化した場合には正常な分周比にならない可能性が
生じる。
わち電圧制御発振器の出力が入力データに応じて変化す
るので、可変分周器２の内部で発生している初期化信号
の周期も電圧制御発振器の出力が安定するまでの期間変
化することになり、初期化信号の位相を入力データの位
相との関係が一定とはならず、初期化の瞬間に入力デー
タが変化した場合には正常な分周比にならない可能性が
生じる。
【０００５】この現象を図６のタイミング図を用いて説
明する。図６で、（ａ）の波形は入力データの波形を示
し、（ｂ）の波形は位相比較器５の基準信号ｆr の波形
を示し、（ｃ）の波形は可変分周器２のリップルキャリ
ィの波形を示し、（ｄ）の波形は可変分周器２への初期
化信号の波形を示し、（ｅ）の波形は電圧制御発振器３
の周波数を示し、（ｆ）の波形は可変分周器２のクロッ
クの波形を示す。可変分周器２のＲＣＯ端子から出力さ
れるリップルキャリィは、入力データが（ａ）に示すよ
うに変化済みであるのにもかかわらず電圧制御発振器３
から可変分周器２のＣＬＫ端子に与えられるクロックの
変化が（ｆ）の括弧で括られた区間に示すように完了し
ていないために、（ｃ）の括弧で括られた区間に示すよ
うに周期が長くなる。このために、可変分周器２の初期
化信号ＬＯＡＤに可変分周器２のリップルキャリィ信号
を用いると、電圧制御発振器３が応答する期間すなわち
周波数の切り換えが終了する期間にわたり可変分周器２
の周期が変化し、入力データの位相と可変分周器２の初
期化信号ＬＯＡＤの位相との関係が一定にならない。
明する。図６で、（ａ）の波形は入力データの波形を示
し、（ｂ）の波形は位相比較器５の基準信号ｆr の波形
を示し、（ｃ）の波形は可変分周器２のリップルキャリ
ィの波形を示し、（ｄ）の波形は可変分周器２への初期
化信号の波形を示し、（ｅ）の波形は電圧制御発振器３
の周波数を示し、（ｆ）の波形は可変分周器２のクロッ
クの波形を示す。可変分周器２のＲＣＯ端子から出力さ
れるリップルキャリィは、入力データが（ａ）に示すよ
うに変化済みであるのにもかかわらず電圧制御発振器３
から可変分周器２のＣＬＫ端子に与えられるクロックの
変化が（ｆ）の括弧で括られた区間に示すように完了し
ていないために、（ｃ）の括弧で括られた区間に示すよ
うに周期が長くなる。このために、可変分周器２の初期
化信号ＬＯＡＤに可変分周器２のリップルキャリィ信号
を用いると、電圧制御発振器３が応答する期間すなわち
周波数の切り換えが終了する期間にわたり可変分周器２
の周期が変化し、入力データの位相と可変分周器２の初
期化信号ＬＯＡＤの位相との関係が一定にならない。
【０００６】本発明は、このような欠点を除去するもの
で、出力データの位相ジッタを無くし、可変分周器の誤
動作を防止する手段をもつ周波数偏移変調器を提供する
ことを目的とする。
で、出力データの位相ジッタを無くし、可変分周器の誤
動作を防止する手段をもつ周波数偏移変調器を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明は、与えられた制
御信号の電圧値に応じた周波数の信号を発生する電圧制
御発振器と、入力データを変換した信号を生成するデー
タ変換部と、上記電圧制御発振器で発生する信号の周波
数を上記データ変換部で生成された信号に応じて分周
し、上記データ変換部に与えられた入力データの周波数
に対して所定分周比の周波数の信号を生成する可変分周
器と、システムクロック信号の周波数に対して上記所定
分周比の周波数である位相比較周波数の信号を生成する
分周器と、上記可変分周器で生成された信号の位相と上
記分周器で生成された信号の位相とを比較し、その比較
結果を示す信号を生成する位相比較器と、この位相比較
器で生成された信号に応じて上記電圧制御発振器に与え
る制御信号を生成するローパスフィルタとを備えた周波
数偏移変調器において、上記分周器で生成される信号の
位相比較周波数を上記データ変換部に与えられる入力デ
ータの周波数に対して整数比に保つ手段を備えたことを
特徴とする。
御信号の電圧値に応じた周波数の信号を発生する電圧制
御発振器と、入力データを変換した信号を生成するデー
タ変換部と、上記電圧制御発振器で発生する信号の周波
数を上記データ変換部で生成された信号に応じて分周
し、上記データ変換部に与えられた入力データの周波数
に対して所定分周比の周波数の信号を生成する可変分周
器と、システムクロック信号の周波数に対して上記所定
分周比の周波数である位相比較周波数の信号を生成する
分周器と、上記可変分周器で生成された信号の位相と上
記分周器で生成された信号の位相とを比較し、その比較
結果を示す信号を生成する位相比較器と、この位相比較
器で生成された信号に応じて上記電圧制御発振器に与え
る制御信号を生成するローパスフィルタとを備えた周波
数偏移変調器において、上記分周器で生成される信号の
位相比較周波数を上記データ変換部に与えられる入力デ
ータの周波数に対して整数比に保つ手段を備えたことを
特徴とする。
【０００８】ここで、上記可変分周器で使用される初期
化信号の周期を上記分周器で生成される信号の周期と一
致させる手段を備えることが好ましい。
化信号の周期を上記分周器で生成される信号の周期と一
致させる手段を備えることが好ましい。
【０００９】
【作用】位相比較周波数を入力データの周波数の整数倍
とし、また、可変分周器の動作周期を位相比較周波数の
周期と等しくする。これにより、入力データの位相と位
相比較周波数の位相および可変分周器の動作位相を適当
な関係に保つことができ、出力データの位相ジッタを無
くし、可変分周器の誤動作を無くすことができる。
とし、また、可変分周器の動作周期を位相比較周波数の
周期と等しくする。これにより、入力データの位相と位
相比較周波数の位相および可変分周器の動作位相を適当
な関係に保つことができ、出力データの位相ジッタを無
くし、可変分周器の誤動作を無くすことができる。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例の構成図である。
して説明する。図１はこの実施例の構成図である。
【００１１】この実施例は、図１に示すように、与えら
れた制御信号の電圧値に応じた周波数の信号を発生する
電圧制御発振器３と、周波数ｆd の入力データを変換し
た信号を生成するデータ変換部１と、電圧制御発振器３
で発生する信号の周波数をデータ変換部１で生成された
信号に応じて分周し、周波数ｆd に対して分周比ｒの周
波数の信号を生成する可変分周器２と、システムクロッ
ク信号の周波数ｆs を分周し、周波数ｆs に対して分周
比ｒの位相比較周波数ｆr の信号を生成する分周器６
と、可変分周器２で生成された信号の位相と分周器６で
生成された信号の位相とを比較し、その比較結果を示す
信号を生成する位相比較器５と、位相比較器５で生成さ
れた信号が与えられ、電圧制御発振器３に制御信号を与
えるローパスフィルタ４とを備え、さらに、本発明の特
徴とする手段として、分周器６で生成される信号の位相
比較周波数ｆr をデータ変換部１への入力データの周波
数ｆd に対して整数比に保つ手段と、可変分周器２で使
用される初期化信号の周期を周波数ｆr をもつ信号の周
期と一致させる手段である分周カウンタ７を備える。次
に、この実施例の動作を説明する。
れた制御信号の電圧値に応じた周波数の信号を発生する
電圧制御発振器３と、周波数ｆd の入力データを変換し
た信号を生成するデータ変換部１と、電圧制御発振器３
で発生する信号の周波数をデータ変換部１で生成された
信号に応じて分周し、周波数ｆd に対して分周比ｒの周
波数の信号を生成する可変分周器２と、システムクロッ
ク信号の周波数ｆs を分周し、周波数ｆs に対して分周
比ｒの位相比較周波数ｆr の信号を生成する分周器６
と、可変分周器２で生成された信号の位相と分周器６で
生成された信号の位相とを比較し、その比較結果を示す
信号を生成する位相比較器５と、位相比較器５で生成さ
れた信号が与えられ、電圧制御発振器３に制御信号を与
えるローパスフィルタ４とを備え、さらに、本発明の特
徴とする手段として、分周器６で生成される信号の位相
比較周波数ｆr をデータ変換部１への入力データの周波
数ｆd に対して整数比に保つ手段と、可変分周器２で使
用される初期化信号の周期を周波数ｆr をもつ信号の周
期と一致させる手段である分周カウンタ７を備える。次
に、この実施例の動作を説明する。
【００１２】ｆd とｆr とは整数比に選んでおり、次式
で表される。
で表される。
【００１３】 ｆd ・ｎ＝ｆr （ｎ：整数） …（１） また、分周カウンタ７は可変分周器２へ入力する初期化
信号ＬＯＡＤを生成する。この初期化信号ＬＯＡＤの周
期は１／ｆr の安定した値であり、これにより可変分周
器２内での動作周期は常に一定になり、初期化信号ＬＯ
ＡＤの位相と入力データの位相との関係は一定になる。
図２は可変分周器２の初期化信号ＬＯＡＤが、従来例で
は端子ＲＣＯから与えられていたのに代わり分周カウン
タ７から与えられていることを示す。図３の（ａ）の波
形は入力データの波形を示し、（ｂ）の波形は位相比較
器５の基準信号ｆr の波形を示し、（ｃ）の波形は可変
分周器２からのリップルキャリィの波形を示し、（ｄ）
の波形は可変分周器２への初期化信号ＬＯＡＤの波形を
示し、（ｅ）の波形は電圧制御発振器３の周波数を示
し、（ｆ）の波形は可変分周器２に与えられるクロック
の波形を示す。（ｄ）に示すように可変分周器２への初
期化信号ＬＯＡＤの周期は常に安定している。
信号ＬＯＡＤを生成する。この初期化信号ＬＯＡＤの周
期は１／ｆr の安定した値であり、これにより可変分周
器２内での動作周期は常に一定になり、初期化信号ＬＯ
ＡＤの位相と入力データの位相との関係は一定になる。
図２は可変分周器２の初期化信号ＬＯＡＤが、従来例で
は端子ＲＣＯから与えられていたのに代わり分周カウン
タ７から与えられていることを示す。図３の（ａ）の波
形は入力データの波形を示し、（ｂ）の波形は位相比較
器５の基準信号ｆr の波形を示し、（ｃ）の波形は可変
分周器２からのリップルキャリィの波形を示し、（ｄ）
の波形は可変分周器２への初期化信号ＬＯＡＤの波形を
示し、（ｅ）の波形は電圧制御発振器３の周波数を示
し、（ｆ）の波形は可変分周器２に与えられるクロック
の波形を示す。（ｄ）に示すように可変分周器２への初
期化信号ＬＯＡＤの周期は常に安定している。
【００１４】
【発明の効果】本発明は、以上説明したように、初期化
信号の周期を常に一定にし、入力データ周波数と位相比
較周波数との比を整数比にすることによって入力データ
の位相と位相比較周波数の位相ならびに可変分周器の動
作周期の位相を適当に選ぶことができるので、出力デー
タの位相ジッタを無くすとともに可変分周器の誤動作を
無くすことができる効果がある。
信号の周期を常に一定にし、入力データ周波数と位相比
較周波数との比を整数比にすることによって入力データ
の位相と位相比較周波数の位相ならびに可変分周器の動
作周期の位相を適当に選ぶことができるので、出力デー
タの位相ジッタを無くすとともに可変分周器の誤動作を
無くすことができる効果がある。
【図１】本発明実施例の構成を示すブロック構成図。
【図２】図１に含まれる可変分周器構成を示す図。
【図３】本発明実施例の動作を示すタイミング図。
【図４】従来例の構成を示すブロック構成図。
【図５】図４に含まれる可変分周器構成を示す図。
【図６】従来例の動作を示すタイミング図。
１ データ変換部 ２ 可変分周器 ３ 電圧制御発振器（ＶＣＯ） ４ ローパスフィルタ（ＬＰＦ） ５ 位相比較器（ＰＤ） ６ 分周器 ７ 分周カウンタ
Claims (2)
- 【請求項１】 与えられた制御信号の電圧値に応じた周
波数の信号を発生する電圧制御発振器と、 入力データを変換した信号を生成するデータ変換部と、 上記電圧制御発振器で発生する信号の周波数を上記デー
タ変換部で生成された信号に応じて分周し、上記データ
変換部に与えられた入力データの周波数に対して所定分
周比の周波数の信号を生成する可変分周器と、 システムクロック信号の周波数に対して上記所定分周比
の周波数である位相比較周波数の信号を生成する分周器
と、 上記可変分周器で生成された信号の位相と上記分周器で
生成された信号の位相とを比較し、その比較結果を示す
信号を生成する位相比較器と、 この位相比較器で生成された信号に応じて上記電圧制御
発振器に与える制御信号を生成するローパスフィルタと
を備えた周波数偏移変調器において、 上記分周器で生成される信号の位相比較周波数を上記デ
ータ変換部に与えられる入力データの周波数に対して整
数比に保つ手段を備えたことを特徴とする周波数偏移変
調器。 - 【請求項２】 上記可変分周器で使用される初期化信号
の周期を上記分周器で生成される信号の周期と一致させ
る手段を備えた請求項１記載の周波数偏移変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12224592A JPH05327795A (ja) | 1992-05-14 | 1992-05-14 | 周波数偏移変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12224592A JPH05327795A (ja) | 1992-05-14 | 1992-05-14 | 周波数偏移変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327795A true JPH05327795A (ja) | 1993-12-10 |
Family
ID=14831187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12224592A Pending JPH05327795A (ja) | 1992-05-14 | 1992-05-14 | 周波数偏移変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327795A (ja) |
-
1992
- 1992-05-14 JP JP12224592A patent/JPH05327795A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE40424E1 (en) | Structure of delta-sigma fractional type divider | |
| US6005420A (en) | Frequency multiplying circuit having a greater multiplying ratio | |
| JPH06132816A (ja) | 位相ロックループ回路 | |
| US6150855A (en) | Phase-locked loop and resulting frequency multiplier | |
| JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JPH05327795A (ja) | 周波数偏移変調器 | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
| JPH0548453A (ja) | 周波数シンセサイザ | |
| EP1241790B1 (en) | Full digital phase locked loop and circuitry for utilizing the same | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP3035755B2 (ja) | 位相同期回路 | |
| JPS6333739B2 (ja) | ||
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JP3404999B2 (ja) | デジタルｐｌｌ回路 | |
| KR960006943B1 (ko) | 디지탈 위상동기루프(pll) | |
| JPS6348016A (ja) | 周波数シンセサイザ | |
| JP3013859B2 (ja) | 周波数シンセサイザ | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH04273618A (ja) | Ｐｌｌ回路 | |
| JPH06334516A (ja) | Ｐｌｌ回路 |