JPH0536623A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0536623A JPH0536623A JP3188520A JP18852091A JPH0536623A JP H0536623 A JPH0536623 A JP H0536623A JP 3188520 A JP3188520 A JP 3188520A JP 18852091 A JP18852091 A JP 18852091A JP H0536623 A JPH0536623 A JP H0536623A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- rom
- film
- gate
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】コンタクト切り換えのＲＯＭを含む半導体装置
において、ＲＯＭ構成後の製造工期の短縮をする。 【構成】相互配線７とドレイン拡散層２等とのコンタク
トを相互配線７の形成後に、コンタクト孔の開孔を行
い、埋め込みコンタクト８を選択ＣＶＤ法等により形成
する。 【効果】相互配線の形成後にコンタクトを行うため、Ｒ
ＯＭ構成後のフォトレジストのパターニングが１回分削
除され工期が短縮される。
において、ＲＯＭ構成後の製造工期の短縮をする。 【構成】相互配線７とドレイン拡散層２等とのコンタク
トを相互配線７の形成後に、コンタクト孔の開孔を行
い、埋め込みコンタクト８を選択ＣＶＤ法等により形成
する。 【効果】相互配線の形成後にコンタクトを行うため、Ｒ
ＯＭ構成後のフォトレジストのパターニングが１回分削
除され工期が短縮される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に開孔により、コード切り換えの可能なリード
・オンリー・メモリー（以下ＲＯＭと略称）を含む半導
体装置の製造方法に関する。
関し、特に開孔により、コード切り換えの可能なリード
・オンリー・メモリー（以下ＲＯＭと略称）を含む半導
体装置の製造方法に関する。
【０００２】
【従来の技術】従来、この種のＲＯＭを含む半導体装置
は図４（ａ）に示すように半導体基板１の表面にゲート
絶縁膜４を介してゲート被膜５を形成し、このゲート被
膜５をマスクに選択的にドレイン拡散層２及びソース拡
散層３を形成し、ゲート被膜５を覆うように層間絶縁膜
６を形成する。その後、図４（ｂ）に示すようにＲＯＭ
の構成を形定する開孔９を行い、図４（ｃ）に示すよう
に、相互配線７を形成するという製造方法が採用されて
きた。
は図４（ａ）に示すように半導体基板１の表面にゲート
絶縁膜４を介してゲート被膜５を形成し、このゲート被
膜５をマスクに選択的にドレイン拡散層２及びソース拡
散層３を形成し、ゲート被膜５を覆うように層間絶縁膜
６を形成する。その後、図４（ｂ）に示すようにＲＯＭ
の構成を形定する開孔９を行い、図４（ｃ）に示すよう
に、相互配線７を形成するという製造方法が採用されて
きた。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置の製造方法ではＲＯＭを構成し、半導体
装置を製造するのに、まず開孔を形成し、その後相互配
線を形成するという製造方法が採られ、少なくとも２回
のフォトレジストパターンを形成する必要があった。そ
の為に従来の半導体装置の製造方法ではＲＯＭ構成後の
工期をこれ以上短縮することは困難であった。
来の半導体装置の製造方法ではＲＯＭを構成し、半導体
装置を製造するのに、まず開孔を形成し、その後相互配
線を形成するという製造方法が採られ、少なくとも２回
のフォトレジストパターンを形成する必要があった。そ
の為に従来の半導体装置の製造方法ではＲＯＭ構成後の
工期をこれ以上短縮することは困難であった。
【０００４】本発明の目的は上記欠点を解決し、工期の
短いＲＯＭを含む半導体装置の製造方法を提供すること
にある。
短いＲＯＭを含む半導体装置の製造方法を提供すること
にある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板表面に第１の絶縁膜を介してゲー
ト被膜を形成する工程と、このゲート被膜を覆う第２の
絶縁膜を形成する工程と、この第２の絶縁膜上に配線被
膜を形成する工程と、前記ゲート被膜又は不純物拡散領
域との電気的接合を行う為の開孔を形成する工程と、こ
の開孔に導電性の物質を埋め込む工程とを含んで構成さ
れる。
造方法は、半導体基板表面に第１の絶縁膜を介してゲー
ト被膜を形成する工程と、このゲート被膜を覆う第２の
絶縁膜を形成する工程と、この第２の絶縁膜上に配線被
膜を形成する工程と、前記ゲート被膜又は不純物拡散領
域との電気的接合を行う為の開孔を形成する工程と、こ
の開孔に導電性の物質を埋め込む工程とを含んで構成さ
れる。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例により形成された半導体装
置の断面図であり、図２および図３は本発明の一実施例
を説明するために工程順に示した半導体装置の断面図で
ある。
る。図１は本発明の一実施例により形成された半導体装
置の断面図であり、図２および図３は本発明の一実施例
を説明するために工程順に示した半導体装置の断面図で
ある。
【０００７】まず、図２（ａ）に示すように半導体基板
１上に、ゲート絶縁膜４を形成し、次に、ゲート被膜５
を形成すると図２（ｂ）に示すようになる。これをフォ
トレジストパターンによりゲート被膜５とゲート絶縁膜
４をエッチングすると図２（ｃ）になる。その後図２
（ｄ）に示すようにゲート被膜５と自己整合させて、ソ
ース拡散層３，ドレイン拡散層２を形成する。
１上に、ゲート絶縁膜４を形成し、次に、ゲート被膜５
を形成すると図２（ｂ）に示すようになる。これをフォ
トレジストパターンによりゲート被膜５とゲート絶縁膜
４をエッチングすると図２（ｃ）になる。その後図２
（ｄ）に示すようにゲート被膜５と自己整合させて、ソ
ース拡散層３，ドレイン拡散層２を形成する。
【０００８】次に、図３（ａ），（ｂ）に示すように、
層間絶縁膜６を被着し、相互配線７をアルミニウム等の
金属により行う。その後、図３（ｃ），（ｄ）に示すよ
うに、相互配線７の形成後に開孔９を行い、埋め込みコ
ンタクト８を選択ＣＶＤ法等により形成し、ＭＯＳトラ
ンジスタを形成する。
層間絶縁膜６を被着し、相互配線７をアルミニウム等の
金属により行う。その後、図３（ｃ），（ｄ）に示すよ
うに、相互配線７の形成後に開孔９を行い、埋め込みコ
ンタクト８を選択ＣＶＤ法等により形成し、ＭＯＳトラ
ンジスタを形成する。
【０００９】以上説明したように、本発明はコンタクト
孔の開孔を相互配線形成後に行い、選択ＣＶＤ法により
埋め込みコンタクトを形成する為、従来コンタクト孔の
開孔を行い相互配線を形成するという製造法よりも、Ｒ
ＯＭ構成後の工期を短縮することができる効果を持つ。
孔の開孔を相互配線形成後に行い、選択ＣＶＤ法により
埋め込みコンタクトを形成する為、従来コンタクト孔の
開孔を行い相互配線を形成するという製造法よりも、Ｒ
ＯＭ構成後の工期を短縮することができる効果を持つ。
【００１０】
【発明の効果】以上説明したように、本発明はコンタク
ト孔の開孔を相互配線形成後に行い、埋め込みコンタク
トを行うことにより、コンタクトによりＲＯＭを構成す
る半導体装置のＲＯＭ構成後の製造を、従来コンタクト
孔の開孔と交互配線の為２度のフォトレジストのパター
ニングが必要であったものが、１度で形成できるので、
ＲＯＭ構成後の工期を短縮できるという効果を有する。
ト孔の開孔を相互配線形成後に行い、埋め込みコンタク
トを行うことにより、コンタクトによりＲＯＭを構成す
る半導体装置のＲＯＭ構成後の製造を、従来コンタクト
孔の開孔と交互配線の為２度のフォトレジストのパター
ニングが必要であったものが、１度で形成できるので、
ＲＯＭ構成後の工期を短縮できるという効果を有する。
【００１１】また、埋め込みコンタクト法を用いること
により、従来コンタクト孔を開孔する際、相互配線のカ
バレッヂの問題からコンタクト孔にテーパーをつける必
要性があった。この為コンタクト孔をゲートから離さな
ければならなかったが、テーパーをつける必要性がなく
なり、同じ容量を持つＲＯＭであっても占有面積を縮小
できるという効果も有している。
により、従来コンタクト孔を開孔する際、相互配線のカ
バレッヂの問題からコンタクト孔にテーパーをつける必
要性があった。この為コンタクト孔をゲートから離さな
ければならなかったが、テーパーをつける必要性がなく
なり、同じ容量を持つＲＯＭであっても占有面積を縮小
できるという効果も有している。
【図１】本発明の一実施例により形成された半導体装置
の断面図である。
の断面図である。
【図２】本発明の一実施例を説明するために工程順に示
した一部工程の半導体装置の断面図である。
した一部工程の半導体装置の断面図である。
【図３】本発明の一実施例を説明するために工程順に示
した図２に続く工程の断面図である。
した図２に続く工程の断面図である。
【図４】従来の半導体装置の製造方法を説明するために
工程順に示した半導体装置の断面図である。
工程順に示した半導体装置の断面図である。
１ 半導体基板 ２ ドレイン拡散層 ３ ソース拡散層 ４ ゲート絶縁膜 ５ ゲート被膜 ６ 層間絶縁膜 ７ 相互配線 ８ 埋め込みコンタクト ９ 開孔
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板表面に第１の絶縁膜を介して
ゲート被膜を形成する工程と、前記ゲート被膜を覆う第
２の絶縁膜を形成する工程と、前記第２の絶縁膜上に配
線被膜を形成する工程と、前記ゲート被膜又は不純物拡
散領域との電気的接合を行う為の開孔を形成する工程
と、前記開孔に導電性の物質を埋め込む工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188520A JPH0536623A (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188520A JPH0536623A (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536623A true JPH0536623A (ja) | 1993-02-12 |
Family
ID=16225153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188520A Pending JPH0536623A (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536623A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182222A (ja) * | 2008-01-31 | 2009-08-13 | Tokyo Electron Ltd | 基板洗浄装置、基板洗浄方法、プログラム及びコンピュータ記憶媒体 |
| US9654104B2 (en) | 2007-07-17 | 2017-05-16 | Apple Inc. | Resistive force sensor with capacitive discrimination |
| US9977518B2 (en) | 2001-10-22 | 2018-05-22 | Apple Inc. | Scrolling based on rotational movement |
| US10139870B2 (en) | 2006-07-06 | 2018-11-27 | Apple Inc. | Capacitance sensing electrode with integrated I/O mechanism |
| US10180732B2 (en) | 2006-10-11 | 2019-01-15 | Apple Inc. | Gimballed scroll wheel |
| US10353565B2 (en) | 2002-02-25 | 2019-07-16 | Apple Inc. | Input apparatus and button arrangement for handheld device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250477A (ja) * | 1988-08-12 | 1990-02-20 | Sony Corp | メモリ装置 |
| JPH0268952A (ja) * | 1988-09-02 | 1990-03-08 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-07-29 JP JP3188520A patent/JPH0536623A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250477A (ja) * | 1988-08-12 | 1990-02-20 | Sony Corp | メモリ装置 |
| JPH0268952A (ja) * | 1988-09-02 | 1990-03-08 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9977518B2 (en) | 2001-10-22 | 2018-05-22 | Apple Inc. | Scrolling based on rotational movement |
| US10353565B2 (en) | 2002-02-25 | 2019-07-16 | Apple Inc. | Input apparatus and button arrangement for handheld device |
| US10139870B2 (en) | 2006-07-06 | 2018-11-27 | Apple Inc. | Capacitance sensing electrode with integrated I/O mechanism |
| US10359813B2 (en) | 2006-07-06 | 2019-07-23 | Apple Inc. | Capacitance sensing electrode with integrated I/O mechanism |
| US10890953B2 (en) | 2006-07-06 | 2021-01-12 | Apple Inc. | Capacitance sensing electrode with integrated I/O mechanism |
| US10180732B2 (en) | 2006-10-11 | 2019-01-15 | Apple Inc. | Gimballed scroll wheel |
| US9654104B2 (en) | 2007-07-17 | 2017-05-16 | Apple Inc. | Resistive force sensor with capacitive discrimination |
| JP2009182222A (ja) * | 2008-01-31 | 2009-08-13 | Tokyo Electron Ltd | 基板洗浄装置、基板洗浄方法、プログラム及びコンピュータ記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5055426A (en) | Method for forming a multilevel interconnect structure on a semiconductor wafer | |
| JPH05218340A (ja) | 集積回路に対する自己整合接点と垂直相互接合部の製造方法及び当該製造方法で作成されたデバイス | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JP3049490B2 (ja) | 半導体装置の製造方法 | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| JPH0536623A (ja) | 半導体装置の製造方法 | |
| US6274482B1 (en) | Semiconductor processing methods of forming a contact opening | |
| US6190953B1 (en) | Semiconductor device and method for producing same | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| KR100273314B1 (ko) | 반도체 장치 제조방법 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2000058640A (ja) | 半導体装置の製造方法 | |
| KR100290486B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH08316312A (ja) | 半導体装置の製造方法 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR100214556B1 (ko) | 다층구조 모스 트랜지스터 제조방법 | |
| JPS6130758B2 (ja) | ||
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH0567688A (ja) | 半導体装置とその製造方法 | |
| JPH03156959A (ja) | 半導体装置の製造方法 | |
| JPH04352476A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971007 |