JPH0562868A - Substrate provided with etching monitor - Google Patents
Substrate provided with etching monitorInfo
- Publication number
- JPH0562868A JPH0562868A JP24465091A JP24465091A JPH0562868A JP H0562868 A JPH0562868 A JP H0562868A JP 24465091 A JP24465091 A JP 24465091A JP 24465091 A JP24465091 A JP 24465091A JP H0562868 A JPH0562868 A JP H0562868A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- monitor
- layer
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】
【目的】 外部から確認できない部位のエッチングに際
しても、現に進行しつつある実際のエッチングの進行状
況を視覚により正確に把握できるようにする。
【構成】 半導体基板1の一の面に、基板1のエッチン
グ対象部位と同質またはエッチング速度の比が判明して
いる物質からなるモニタ層3および透明な耐エッチング
性の保護層4を外部から観察可能に積層させ、かつモニ
タ層3の少なくとも1端面3aを保護層4から露出させ
る。モニタ層3はエッチング対象部位のエッチング速度
に応じてエッチングされるから、モニタ層3のエッチン
グ量を観察してエチング対象部位のエッチング進行状況
を把握できる。
(57) [Summary] [Purpose] Even when etching a part that cannot be confirmed from the outside, it is possible to visually and accurately grasp the actual progress of the etching that is currently in progress. [Structure] On one surface of a semiconductor substrate 1, a monitor layer 3 and a transparent etching-resistant protective layer 4 which are made of a substance having the same quality as the etching target portion of the substrate 1 or a known etching rate ratio are observed from the outside. The layers are laminated as possible and at least one end surface 3a of the monitor layer 3 is exposed from the protective layer 4. Since the monitor layer 3 is etched according to the etching rate of the etching target portion, the etching progress of the etching target portion can be grasped by observing the etching amount of the monitor layer 3.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置などを製造
する際のエッチング深さなどを目視可能にしたエッチン
グモニタを備えた基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate provided with an etching monitor capable of visually observing the etching depth when manufacturing a semiconductor device or the like.
【0002】[0002]
【従来の技術】例えば半導体装置を製造する際、種々の
エッチングプロセスは不可欠であり、従来、エッチング
量は次のようにして制御している。まず、図5(a)は
(100)Si半導体基板1をフッ酸と硝酸との混合溶
液を用いて所望の深さだけエッチングした場合を示し、
同図(b)は同基板を水酸化カリウム水溶液等の塩基性
溶液を用いて横方向にエッチングした場合の例を示す。
図中、2はエッチング液に対して耐性を有するマスク材
である。このような場合、エッチング深さの確認は、一
般にはエッチング終了後に、段差測定器等を用いてマス
ク材2を含めた段差dを測定することにより行われてい
る。2. Description of the Related Art For example, when manufacturing a semiconductor device, various etching processes are indispensable, and the etching amount is conventionally controlled as follows. First, FIG. 5A shows a case where the (100) Si semiconductor substrate 1 is etched to a desired depth using a mixed solution of hydrofluoric acid and nitric acid.
FIG. 2B shows an example in which the substrate is laterally etched using a basic solution such as an aqueous potassium hydroxide solution.
In the figure, 2 is a mask material having resistance to an etching solution. In such a case, the etching depth is generally confirmed by measuring the level difference d including the mask material 2 using a level difference measuring device after the etching is completed.
【0003】一方、図2に示すように(100)Si半
導体基板1中に形成された深溝(トレンチ)1Aの側壁
を、塩基性エッチング液を用いて横方向にdだけエッチ
ングすることが必要なこともあるが、この場合は基板1
の表面よりエッチング形状を確認することができない。
このため、予めそのエッチング速度を測定しておき、こ
れに基づいてエッチング時間からエッチング形状を推定
する方法が用いられている。On the other hand, as shown in FIG. 2, it is necessary to laterally etch the side wall of the deep groove (trench) 1A formed in the (100) Si semiconductor substrate 1 by d using a basic etching solution. Sometimes, but in this case, substrate 1
The etching shape cannot be confirmed from the surface of the.
Therefore, a method of measuring the etching rate in advance and estimating the etching shape from the etching time based on this is used.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上述し
た従来例のうち前者は、エッチングの進行中においてそ
の深さを測定することができない。またマスク材2の厚
みを含めて測定するために、マスク材2の厚みの変化分
の影響により測定値が信頼性を欠く。さらにトレンチを
形成する場合のように、溝のアスペクト比(縦横比)の
大きなエッチングについては一般に段差測定が不可能で
あるという問題もあった。However, the former of the above-mentioned conventional examples cannot measure the depth thereof during the progress of etching. Further, since the thickness of the mask material 2 is measured, the measured value lacks reliability due to the influence of the change in the thickness of the mask material 2. Further, there is a problem that it is generally impossible to measure the step difference in etching having a large aspect ratio (aspect ratio) of the groove, such as the case of forming the trench.
【0005】また後者では、エッチング中におけるエッ
チング液の組成の変化や微妙な撹拌の具合、あるいは温
度変化等の影響によってエッチング速度が変化しやすい
場合、エッチング時間を合わせても、実際の加工の形状
には大きなばらつきが生じ、またエッチング中にこれを
確認することが困難であるという問題があった。In the latter case, when the etching rate is likely to change due to changes in the composition of the etching solution during etching, delicate agitation, temperature changes, etc., even if the etching time is adjusted, the actual processing shape However, there is a problem in that it is difficult to confirm this during etching.
【0006】本発明の目的は、外部から確認できない部
位のエッチングに際しても、現に進行しつつある実際の
エッチングの状況を視覚により正確に把握できるように
するエッチングモニタ付き基板を提供することにある。It is an object of the present invention to provide a substrate with an etching monitor that enables the user to visually and accurately grasp the actual etching situation that is actually proceeding even when etching a portion that cannot be confirmed from the outside.
【0007】[0007]
【課題を解決するための手段】一実施例を示す図1に対
応付けて説明すると、本発明のエッチングモニタ付き基
板は、基板1のエッチング対象部位を構成する物質と同
質、またはその物質と異質であるが両者のエッチング速
度の比が既知の物質からなるモニタ層3を基板1の一の
面に形成するとともに、このモニタ層3を透明な耐エッ
チング性の保護層4で覆い、モニタ層3の少なくとも1
端面3aを保護層4から露出させたものである。To explain with reference to FIG. 1 showing an embodiment, a substrate with an etching monitor of the present invention is the same as or different from the substance constituting the etching target portion of the substrate 1. However, a monitor layer 3 made of a substance having a known etching rate ratio of both is formed on one surface of the substrate 1, and the monitor layer 3 is covered with a transparent protective layer 4 having etching resistance. At least one of
The end surface 3a is exposed from the protective layer 4.
【0008】[0008]
【作用】基板1のエッチング対象部位をエッチングする
とき、保護層4から露出した端面3aよりモニタ層3が
横方向にエッチングされる。その進行状況を透明な保護
層4を透して見ることで、相対的にエッチング部位の実
際のエッチングの進行状況を知ることができる。なお、
本発明の構成を説明する上記課題を解決するための手段
と作用の項では、本発明を分かり易くするために実施例
の図を用いたが、これにより本発明が実施例に限定され
るものではない。When the target portion of the substrate 1 is etched, the monitor layer 3 is laterally etched from the end face 3a exposed from the protective layer 4. By observing the progress through the transparent protective layer 4, it is possible to know the actual progress of etching at the etching site. In addition,
In the section of means and action for solving the above problems for explaining the configuration of the present invention, the drawings of the embodiments are used to make the present invention easy to understand, but the present invention is limited to the embodiments. is not.
【0009】[0009]
【実施例】図1〜図3により本発明の一実施例を説明す
る。図1は(100)Si半導体基板1の内部をエッチ
ングしてSOI構造を作るプロセスなどに用いて好適な
エッチングモニタの構成例を示したもので、同図(a)
は平面図、同図(b)はそのb−b断面図である。次に
その形成方法を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows an example of the configuration of an etching monitor suitable for use in a process of forming an SOI structure by etching the inside of a (100) Si semiconductor substrate 1, and FIG.
Is a plan view, and FIG. 6B is a bb sectional view thereof. Next, the forming method will be described.
【0010】上記プロセスにおいてエッチング対象物と
なる半導体基板1の不必要な領域、つまり素子形成領域
以外の例えばスクライブライン上などに、ポリSi層を
数1000Åの厚みに形成した後、このポリSi層をフ
ォトエッチング法を用いて幅数μm、長さ数10μm程
度の帯状に加工して、モニタ層となるポリSi膜3を形
成する。この時、ポリSi膜3にはPあるいはN形の不
純物を拡散させておいてもよいし、また加工後熱処理を
行っておいてもよい。In the above process, a poly-Si layer having a thickness of several thousand Å is formed on an unnecessary region of the semiconductor substrate 1 to be etched, that is, on a scribe line other than the element forming region, and then this poly-Si layer is formed. Is processed into a strip shape having a width of several μm and a length of several tens of μm by using a photoetching method to form a poly-Si film 3 to be a monitor layer. At this time, P or N type impurities may be diffused in the poly-Si film 3, or heat treatment may be performed after processing.
【0011】次いで保護層となるPSG膜4をCVD法
等により形成し、その一部をフォトエッチングにより除
去してポリSi膜3の一方の短辺3aを露出させる。こ
の時、フォトエッチングによりこの保護層たるPSG膜
4の表面に目盛5を刻んでおいてもよい。Next, a PSG film 4 serving as a protective layer is formed by the CVD method or the like, and a part thereof is removed by photoetching to expose one short side 3a of the poly-Si film 3. At this time, the scale 5 may be carved on the surface of the PSG film 4, which is the protective layer, by photoetching.
【0012】図1にはモニタの部分しか示していない
が、今、この半導体基板1の素子形成領域には図2に示
したようにトレンチ1Aが形成されており、その側壁よ
り内部に向かって所定の深さだけ、塩基性エッチング液
によりエッチング加工を施すものとする。上記PSG膜
4はこのエッチング液に耐性を有する。またこの場合、
トレンチ1Aの側壁に垂直、つまり半導体基板1の表面
(主面)に平行に横方向にエッチングするのであるか
ら、その方向は(110)となる。Although only the monitor is shown in FIG. 1, a trench 1A is formed in the element forming region of the semiconductor substrate 1 as shown in FIG. The etching process is performed with a basic etching solution to a predetermined depth. The PSG film 4 has resistance to this etching solution. Also in this case,
Since the etching is performed in the lateral direction perpendicular to the sidewall of the trench 1A, that is, parallel to the surface (main surface) of the semiconductor substrate 1, the direction is (110).
【0013】そこで実際にエッチングを行うに際して
は、予め(110)SiとポリSi膜3とに対する上記
塩基性エッチング液のエッチング速度の比を同一の条件
において測定しておく。これにより、トレンチ1Aの内
部でその側壁から横方向に進行するエッチングの深さ
を、半導体基板1の表面に配置されたポリSi膜3の短
辺3aから進行するエッチングの状況を光学顕微鏡など
で観察して知ることができる。すなわち、PSG膜4か
ら露出させた短辺3a側よりポリSi膜3がどれだけ除
去されたかを基板表面からPSG膜4を透して測定し、
そのエッチング量からトレンチ1Aの内部横方向のエッ
チングの進行状況を把握できる。Therefore, when actually performing the etching, the ratio of the etching rate of the basic etching solution to the (110) Si and the poly-Si film 3 is measured in advance under the same conditions. As a result, the depth of the etching that progresses laterally from the side wall inside the trench 1A, and the state of the etching that progresses from the short side 3a of the poly-Si film 3 arranged on the surface of the semiconductor substrate 1 can be observed with an optical microscope or the like. You can observe and know. That is, how much the poly-Si film 3 was removed from the short side 3a exposed from the PSG film 4 was measured through the PSG film 4 from the substrate surface,
The progress of etching in the lateral direction inside the trench 1A can be grasped from the etching amount.
【0014】この方法は、トレンチ1Aの側壁で進行す
るエッチングの深さ自体を直接測定するものではなく、
半導体基板表面のポリSi膜3のエッチング量をスケ−
ルとして相対的に測定するものではあるが、同じエッチ
ング液により同じ条件下で同時にエッチングが進行し、
エッチング液の組成や温度などの条件のばらつきの影響
は全く同じように受けるため、精度の良い測定が可能で
ある。This method does not directly measure the etching depth itself which progresses on the side wall of the trench 1A.
Scale the etching amount of the poly-Si film 3 on the surface of the semiconductor substrate.
Although it is measured relatively as a tool, etching progresses simultaneously under the same conditions with the same etching solution,
Since the influence of variations in conditions such as the composition and temperature of the etching solution is affected in the same manner, accurate measurement can be performed.
【0015】また、ポリSi膜3の長さの変化が基板表
面からの観察のみで知れるため、エッチング操作を中断
することなく、現に進行しつつあるエッチングの状況を
把握できる。この場合、目盛5に、(110)Siのエ
ッチング深さに対応した数値を刻んでおけば、さらにエ
ッチング量の把握が容易となる。Further, since the change in the length of the poly-Si film 3 is known only by observing it from the surface of the substrate, it is possible to grasp the state of etching which is actually proceeding without interrupting the etching operation. In this case, if the scale 5 is engraved with a numerical value corresponding to the etching depth of (110) Si, the etching amount can be more easily grasped.
【0016】以上、図2に示したようなエッチングを行
う場合について説明したが、本実施例のエッチングモニ
タは図3に示すような基板構造の場合に適用しても同様
に有効である。図3の基板構造は例えばNPN形の縦形
バイポ−ラトランジスタに用いられるもので、(10
0)Si半導体基板1の上にN形不純物高濃度埋込層6
が形成され、その上にさらにN形のエピタキシャル層7
が形成されている。Although the case of performing the etching as shown in FIG. 2 has been described above, the etching monitor of the present embodiment is similarly effective when applied to the case of the substrate structure as shown in FIG. The substrate structure shown in FIG. 3 is used, for example, in an NPN vertical bipolar transistor.
0) N-type impurity high-concentration buried layer 6 on Si semiconductor substrate 1
Is formed, and an N-type epitaxial layer 7 is further formed thereon.
Are formed.
【0017】ここで、埋込層6まで到達する深さのトレ
ンチ8を形成し、その側壁からこの埋込層6のみを所望
の深さだけ横方向に選択エッチングするものとする。エ
ッチング液としてはフッ酸、硝酸、酢酸を1:3:8の
容量比で混合した溶液を用いる。Here, it is assumed that the trench 8 having a depth reaching the buried layer 6 is formed, and only the buried layer 6 is selectively etched laterally from its sidewall by a desired depth. As the etching liquid, a solution obtained by mixing hydrofluoric acid, nitric acid, and acetic acid at a volume ratio of 1: 3: 8 is used.
【0018】この場合、表面に形成するモニタ用のポリ
Si膜3にはN形高濃度不純物をド−ピングしておき、
予めこのポリSi膜3と埋込層6とに対する上記エッチ
ング液のエッチング速度の比を同一のエッチング条件下
で測定しておく。これにより、実際のエッチングに際し
ては、ポリSi膜3の横方向のエッチング深さを表面か
ら観察することで、埋込層6の横方向エッチング深さを
モニタできる。In this case, N-type high concentration impurities are doped on the monitor poly-Si film 3 formed on the surface,
The ratio of the etching rate of the etching solution to the poly-Si film 3 and the buried layer 6 is measured in advance under the same etching conditions. Accordingly, in actual etching, the lateral etching depth of the buried layer 6 can be monitored by observing the lateral etching depth of the poly-Si film 3 from the surface.
【0019】次に図4を用いて他の実施例を説明する。
同図はP形半導体基板11にN形エピタキシャル層12
を形成し、このN形エピタキシャル層12にアノ−ディ
ックバイアスを印加しながらP形半導体基板11の選択
エッチングを行う場合について示したもので、同図
(a)が平面図、同図(b)はそのb−b断面図であ
る。Next, another embodiment will be described with reference to FIG.
The figure shows an N-type epitaxial layer 12 on a P-type semiconductor substrate 11.
Is shown, and the selective etching of the P-type semiconductor substrate 11 is performed while applying an anodic bias to the N-type epitaxial layer 12. The figure (a) is a plan view and the figure (b) is shown. Is a bb sectional view thereof.
【0020】P形半導体基板11の上に形成したN形エ
ピタキシャル層12の上に酸化膜等の絶縁膜13を形成
し、その上にモニタ層となるポリSi膜14を形成す
る。このポリSi膜14はP形不純物をド−プしたP形
ポリSi膜14aとN形不純物をド−プしたN形ポリS
i膜14bとからなっている。An insulating film 13 such as an oxide film is formed on the N-type epitaxial layer 12 formed on the P-type semiconductor substrate 11, and a poly-Si film 14 serving as a monitor layer is formed thereon. The poly-Si film 14 includes a P-type poly-Si film 14a doped with P-type impurities and an N-type poly S doped with N-type impurities.
i film 14b.
【0021】次いでN形ポリSi膜14bとN形エピタ
キシャル層12とに接触させてAl等の金属からなる電
極17を形成し、さらに全体を覆うように保護層となる
PSG膜18を形成した後、その一部をフォトエッチン
グにより除去してポリSi膜14の一方の短辺14cを
露出させる。Then, the N-type poly-Si film 14b and the N-type epitaxial layer 12 are brought into contact with each other to form an electrode 17 made of a metal such as Al, and then a PSG film 18 to be a protective layer is formed so as to cover the whole. Then, a part thereof is removed by photoetching to expose one short side 14c of the poly-Si film 14.
【0022】エッチングは塩基性エッチング液により、
マスク材19を用いて半導体基板11の裏面より行な
い、図中1点鎖線で示したパタ−ンの内側ハッチング部
16を除去する。その際、金属電極17に適当なアノ−
ディックバイアスを印加した状態で行なうと、N形エピ
タキシャル層12との界面でエッチングが自動的に停止
する。The etching is performed with a basic etching solution.
The mask material 19 is used to carry out from the back surface of the semiconductor substrate 11 to remove the inner hatching portion 16 of the pattern shown by the dashed line in the figure. At that time, an appropriate anode is used for the metal electrode 17.
When the etching is performed with the Dick bias applied, the etching automatically stops at the interface with the N-type epitaxial layer 12.
【0023】このとき、P形ポリSi膜14aの短辺1
4cから横方向に進行するエッチング量を表面から観察
することで、裏面におけるP形半導体基板11の縦方向
のエッチング深さをモニタできる。また、適切なバイア
スが印加されていないと、N形ポリSi膜14bまで溶
解したり、あるいはP形ポリSi膜14aのエッチング
が停止したりするため、これを観察することで適切なバ
イアスが印加されているか否かも確認できる。つまりN
形ポリSi膜14bのパタ−ンは残ったまま、P形ポリ
Si膜14aのエッチングが進行するようにバイアス条
件を設定することで、プロセスの歩留を高く維持しつつ
高精度のエッチングを行なうことができる。At this time, the short side 1 of the P-type poly-Si film 14a
By observing the amount of etching proceeding from 4c in the horizontal direction from the front surface, the etching depth in the vertical direction of the P-type semiconductor substrate 11 on the back surface can be monitored. If an appropriate bias is not applied, the N-type poly-Si film 14b is dissolved or the etching of the P-type poly-Si film 14a is stopped. Therefore, by observing this, an appropriate bias is applied. You can also check whether it is done or not. That is N
By setting the bias conditions so that the etching of the P-type poly-Si film 14a proceeds while the pattern of the poly-Si film 14b remains, high-precision etching is performed while maintaining a high process yield. be able to.
【0024】以上述べた2つの実施例のうち前者は、S
OI等の高耐圧もしくは低寄生容量の高速・高周波デバ
イスの製造プロセスへの適用が容易であり、後者はセン
サ等のマイクロマシニングプロセスへの適用が考えられ
る。しかしもちろん、本発明はこれらに限らず、デバイ
スプロセス中において、基板内部もしくは裏面のエッチ
ング状況を表面でモニタしたい場合には常に有効であ
る。いずれの実施例においても、モニタは半導体基板上
の使用しない領域、例えばスクライブライン上等に設置
することで、基板面上の利用効率を下げることはない。The former of the two embodiments described above is S
It can be easily applied to the manufacturing process of high-speed and high-frequency devices with high withstand voltage or low parasitic capacitance such as OI, and the latter is considered to be applied to micromachining processes such as sensors. However, of course, the present invention is not limited to these, and is always effective when it is desired to monitor the etching state inside or on the back surface of the substrate during the device process. In any of the embodiments, the monitor is installed in an unused area on the semiconductor substrate, for example, on the scribe line, so that the utilization efficiency on the substrate surface is not lowered.
【0025】さらに、トレンチの側壁や基板の裏面のエ
ッチングをモニタする場合のみ述べたが、図5に示した
ように基板表面から所定深さのエッチングを行なう場合
でも、本発明のモニタを使えば、エッチングを中断する
ことなくしかも高精度にその深さを測定できる利点があ
る。なお、ポリSi膜のモニタ層とPSG膜の保護層と
の組合せについてのみ述べたが、本発明はこれに限定さ
れない。また、半導体基板のエッチングについて説明し
たがその他の基板のエッチングモニタとしても本発明を
応用できる。Further, only the case of monitoring the etching of the side wall of the trench and the back surface of the substrate has been described. However, even if the etching of a predetermined depth from the surface of the substrate is performed as shown in FIG. 5, the monitor of the present invention can be used. However, there is an advantage that the depth can be measured with high accuracy without interrupting the etching. Although only the combination of the monitor layer of the poly-Si film and the protective layer of the PSG film has been described, the present invention is not limited to this. Further, although the etching of the semiconductor substrate has been described, the present invention can be applied as an etching monitor for other substrates.
【0026】[0026]
【発明の効果】本発明によれば、エッチング対象部位の
エッチング量に応じてエッチングされるモニタ層を基板
の一の面に観察可能に設けたので、エッチング操作を中
断することなく、進行しつつあるエッチング対象部位の
エッチングの状況を視覚的に正確に把握でき、これによ
りエッチング精度が高まり、エッチング不足や過エッチ
ング等のプロセスミスも防止できて高い歩留を確保する
ことができる。According to the present invention, since the monitor layer that is etched according to the etching amount of the etching target portion is provided on one surface of the substrate so that it can be observed, the etching operation can be performed without interruption. It is possible to visually and accurately grasp the etching condition of a certain etching target site, which improves the etching accuracy, prevents process errors such as insufficient etching and overetching, and ensures a high yield.
【図1】本発明の一実施例を示すエッチングモニタを示
し、(a)がその平面図および(b)はその断面図FIG. 1 shows an etching monitor showing an embodiment of the present invention, in which (a) is a plan view thereof and (b) is a sectional view thereof.
【図2】エッチングの対象たる基板の構成例を示す断面
図FIG. 2 is a cross-sectional view showing a configuration example of a substrate to be etched.
【図3】基板の他の構成例を示す断面図FIG. 3 is a cross-sectional view showing another configuration example of the substrate.
【図4】他の実施例を示し、(a)がその平面図および
(b)がその断面図FIG. 4 shows another embodiment, in which (a) is a plan view thereof and (b) is a sectional view thereof.
【図5】基板の他の構成例を示す断面図FIG. 5 is a cross-sectional view showing another configuration example of the substrate.
1,11 半導体基板 3,14 ポリSi膜からなるモニタ層 3a モニタ層の露出短辺 4,18 PSG膜 6 埋込層 7,12 N形エピタキシャル層 8 トレンチ 14a P形ポリSi膜 14b N形ポリSi膜 14c モニタ層の露出短辺 1, 11 Semiconductor substrate 3, 14 Monitor layer 3a made of poly Si film 3a Exposed short side of monitor layer 4, 18 PSG film 6 Buried layer 7, 12 N type epitaxial layer 8 Trench 14a P type poly Si film 14b N type poly Si film 14c Exposed short side of monitor layer
Claims (1)
質と同質、またはその物質と異質であるが両者のエッチ
ング速度の比が既知の物質からなるモニタ層を基板の一
の面に形成するとともに、このモニタ層を透明な耐エッ
チング性の保護層で覆い、モニタ層の少なくとも1端面
を保護層から露出させたことを特徴とするエッチングモ
ニタ付き基板。1. A monitor layer is formed on one surface of a substrate, the monitor layer being made of a substance that is the same as or different from the substance that constitutes the etching target portion of the substrate but that has a known etching rate ratio between the two substances. A substrate with an etching monitor, characterized in that the monitor layer is covered with a transparent etching-resistant protective layer, and at least one end face of the monitor layer is exposed from the protective layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24465091A JPH0562868A (en) | 1991-08-29 | 1991-08-29 | Substrate provided with etching monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24465091A JPH0562868A (en) | 1991-08-29 | 1991-08-29 | Substrate provided with etching monitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562868A true JPH0562868A (en) | 1993-03-12 |
Family
ID=17121905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24465091A Pending JPH0562868A (en) | 1991-08-29 | 1991-08-29 | Substrate provided with etching monitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562868A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301719A (en) * | 2004-09-27 | 2007-11-22 | Idc Llc | Process control monitor regarding interferometric modulator |
| JP2014018871A (en) * | 2012-07-12 | 2014-02-03 | Seiko Epson Corp | Process monitor element, and method for manufacturing mems element |
-
1991
- 1991-08-29 JP JP24465091A patent/JPH0562868A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301719A (en) * | 2004-09-27 | 2007-11-22 | Idc Llc | Process control monitor regarding interferometric modulator |
| JP2014018871A (en) * | 2012-07-12 | 2014-02-03 | Seiko Epson Corp | Process monitor element, and method for manufacturing mems element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3506932B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| JPH0311092B2 (en) | ||
| US6599761B2 (en) | Monitoring and test structures for silicon etching | |
| JPH0562868A (en) | Substrate provided with etching monitor | |
| JPH04282870A (en) | Manufacture of semiconductor acceleration sensor | |
| US4102732A (en) | Method for manufacturing a semiconductor device | |
| JPH02105438A (en) | Measurement of film thickness of epitaxial growth layer | |
| JPS60167332A (en) | Manufacture of semiconductor device | |
| JPH0510830B2 (en) | ||
| JPH0682843B2 (en) | Method for manufacturing semiconductor device | |
| JPH0645617A (en) | Manufacture of single-crystal thin-film member | |
| JP3231726B2 (en) | Method for manufacturing semiconductor device | |
| JP3127448B2 (en) | Etching control method | |
| KR100420869B1 (en) | Method for carrying out a plasma etching process | |
| KR940003564B1 (en) | Test pattern manufacturing method | |
| JP2624216B2 (en) | Manufacturing method of semiconductor acceleration sensor | |
| JPH0810195B2 (en) | Pinhole inspection method | |
| JPH04309222A (en) | Semiconductor device | |
| JPH07211757A (en) | Measurement of impurity concentration | |
| JPS5946098B2 (en) | Manufacturing method of semiconductor device | |
| JPS5820140B2 (en) | Analysis method for semiconductor devices | |
| JPS58155724A (en) | Manufacturing method of semiconductor device | |
| JPH05175166A (en) | Method for measuring etched amount of semiconductor crystal | |
| JPS6022323A (en) | Detection of passivation dry etching termination point | |
| JPH0322548A (en) | Method for manufacturing semiconductor integrated circuit device |