JPH0567944A

JPH0567944A - 半導体集積回路

Info

Publication number: JPH0567944A
Application number: JP25433291A
Authority: JP
Inventors: Takahiko Tamura; 孝彦田村; Satoshi Miura; 悟司三浦; Kyoichi Murakami; 恭一村上
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-09-06
Filing date: 1991-09-06
Publication date: 1993-03-19

Abstract

(57)【要約】【目的】半導体基盤上に集積されるフィルター回路の
通過周波数特性が基準信号により設計値に制御されるよ
うにする。【構成】基準信号ｆ_SCを出力する同期発振器１１、こ
の基準信号を遅延するダミーの遅延回路１３を位相比較
器１２に入力し、その位相差信号で遅延回路１３をコン
トロールして遅延量が１／４ｆ_SCとなる制御信号ｉ_S を
得る。制御信号ｉ_S は同一基盤上に集積されている他の
フィルター回路１６Ａ，１６Ｂ，１６Ｃにもそれぞれ供
給され、これらのフィルター回路の通過周波数特性（遅
延量）も自動的に調整される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基盤上に形成する
回路に関わり、特に、半導体基盤上に抵抗及びコンデン
サからなる時定数によって、フイルタまたはそれに類似
する能動回路を集積形成する際に、有用な半導体集積回
路に関するものである。

【０００２】

【従来の技術】ワンチップのＩＣ基盤上にトランジスタ
回路を形成するとともに、抵抗、およびコンデンサを接
続して多数のアナログフイルタ回路やイコライザ、また
は遅延回路を構成する集積回路は、電子機器を小型化す
るとともに、コストダウンを計ることができる。しかし
ながら、通常、半導体基盤上に集積形成される抵抗やコ
ンデンサは、そのインピーダンス値が極めて不安定であ
り、バラツキが多いため設計した条件の信号処理を行な
うことが極めて困難になるという問題がある。

【０００３】そこで、フイルタや遅延回路等を集積回路
で形成する際に、特に周波数特性の精度が高いものが要
求される場合は、一般に抵抗素子及びコンデンサ等を回
路の外付け部品とし、所望の周波数特性を得るようにし
ているが、この場合は集積される回路が多くなると、外
付け用の外部端子が増大し回路構成が複雑になるととも
に、回路を形成する作業が煩雑になるという問題があっ
た。

【０００４】

【発明が解決しようとする課題】そこで、現在の集積回
路は抵抗またはコンデンサ類を演算増幅器等の帰還回路
に取り込み、いわゆるアクティブな能動ＲＣ回路によっ
てフイルタ回路や、遅延回路を構成することが行なわれ
ている。このようなアクティブな能動ＲＣ回路は、帰還
条件や演算増幅器の作動条件を外部から供給する電圧ま
たは電流によって制御することにより、所望の周波数特
性を得ることができる。しかし、このような回路も各集
積回路毎に動作特性をコントロールする必要があり、実
際には電子機器に組み込んだ状態で再調整される場合も
生じる。そのため、電子機器の製造効率が向上しないと
いう問題があった。

【０００５】

【問題点を解決するための手段】本発明はかかる問題点
を解消するために、基準信号が供給されているＲＣ遅延
回路と、前記ＲＣ遅延回路の出力信号と前記基準信号の
位相を比較し、その位相差に対応する直流電流を検出す
る位相比較回路と、前記直流電流を前記ＲＣ遅延回路の
制御信号として帰還し、このＲＣ遅延回路の遅延量が前
記基準信号周波数に対応して所定値となるようにコント
ロールする帰還回路を備え、前記各回路手段が構築され
ている集積回路内に所定の周波数通過特性を有する１乃
至２以上のＲＣ能動回路を同時に集積し、このＲＣ能動
回路の通過周波数特性が前記制御信号により自動調整さ
れるようにしたしたものである。

【０００６】

【作用】同一基盤上に形成される拡散抵抗やコンデンサ
は相対的な誤差が極めて小さいものになる。したがっ
て、基準信号を遅延するダミーの遅延回路と、その出力
と元の基準信号の位相を比較することによって、ＩＣ基
盤上に形成された回路の抵抗値やコンデンサの絶対値か
らのずれ（誤差）を検出することができるから、このず
れに対応する信号を制御信号として同じ基盤上に形成さ
れている他の能動回路の作動電流をコントロールするこ
とにより、無調整でＩＣ基盤上に構成されている能動回
路の周波数特性を設計値どうりに制御することことがで
きる。

【０００７】

【実施例】図１は本発明の半導体集積回路の一例を示す
ブロック図で、１０は集積回路基盤、１１はこの集積回
路基盤１０に設けられている同期発振器（ｖｃｏ）、１
２は掛け算器で構成されている位相比較回路、１３は後
で述べるように電流によって通過周波数特性が変化する
フイルター回路で、オールパスフイルター特性とするこ
とによりダミーの遅延回路として動作するようになされ
ている。１４は前記位相比較回路１２の出力から直流信
号成分を抽出するローパスフイルタ、１５は電圧電流変
換器である。この電圧電流変換器１５の出力は前記ダミ
ーの遅延回路１３の制御信号ｉ_Sとして帰還され、その
遅延量を基準信号の周期に対応して一定値となるように
コントロールしている。また、この制御信号ｉ_Sは同じ
基盤上に形成されている他の能動回路１６Ａ，１６Ｂ，
１６Ｃ・・・・・・及び１７にも、それぞれ制御電流ｉ
_Sとして供給され、これらの能動回路の通過周波数特性
をコントロールするようになされている。

【０００８】なお、各能動回路１６Ａ，１６Ｂ，１６Ｃ
は、前記遅延回路１３と同一の構成にするか、または、
同じ回路構成で異なる通過周波数特性を有する能動回路
（例えば、バイクワッド型のフイルタ）とすることがで
きる。また、同一基盤上に形成されている他の能動回路
１７であっても、その周波数特性が電流比によって制御
できる場合は、本発明の半導体集積回路として適応する
ことができる。

【０００９】図２は上記した遅延回路１３の具体例を示
したもので、バイクワッド型のオールパスフイルタで構
成されている。以下、この回路の伝達関数を求め、その
伝達関数が電流Ｉ₁，Ｉ₂を所定の割合で可変することに
より、変化することを説明する。上記図２において第１
の差動増幅器を構成するトランジスタをＱ₁，Ｑ₂とし、
第２の差動増幅器を構成するトランジスタをＱ₃Ｑ₄とす
る。そして第の１の差動増幅器の出力をＶ、第１、第２
の差動増幅器の差動エミッタ抵抗（交流エミッタ抵抗）
をＲ₁，Ｒ₂で示し、ｒ₁＝ｒ₂とすると、

【数１】上記数式１から伝達関数Ｇ（Ｓ）を求めると

【数２】となる。

【００１０】上記数式２はバイクワッド型フイルタにお
いて、分子，分母のＳの項の絶対値が等しくなると全域
通過フイルターの伝達特性にすることができる。その一
般式は

【数３】で示される。ただしω₀、Ｑは

【数４】となる。差動増幅器の差動エミッタ抵抗Ｒは、一般にそ
のトランジスタに流れるコレクタ電流Ｉ_Cの関数であ
り、次の数式５で近似することができる、

【数５】但し、ｑ＝クーロン常数ｋ＝ボルツマン常数Ｔ＝絶対温度（単位Ｋ）Ｉｃ＝トランジスタのコレクタ電流（単位ｍＡ）したがって、前記交流エミッタ抵抗Ｒ₁，Ｒ₂は図２の電
流源Ｓ１，Ｓ２を所定の割合で変化することにより変化
し、結果的にω₀、およびＱ変化することができ、以下
の述べる様に遅延量を変化させることができる。

【００１１】すなわち、この回路の群遅延時間（グル−
プディレ−）はωに依存し、これをτ（ω）とすると、

【数６】一方上記第３式でＳ＝ｊωにすると、

【数７】 ω₀ ²−ω²＝Ａ ω₀．ω／Ｑ＝Ｂに変換して整理する
と

【数８】上記式の実数分と虚数分から位相角θを求めると、

【数９】したがって、上記遅延時間τ（ω）は

【数１０】になる。

【００１２】Ｑは前式（４）からコンデンサＣ₁、Ｃ₂お
よび抵抗Ｒ₁、Ｒ₂の比で設定されるが、これらは半導体
基盤上で相対的な誤差がきわめて小さくすることができ
るから、例えば一定値Ｑ＝１とすることができる。ま
た、抵抗Ｒ₁、Ｒ₂は制御信号によって所定の割合を保っ
て変化することができ、この制御によって遅延回路１３
の周波数波数ω₀をωとなるようにコントロ−ルでき
る。すると、上式ではτ（ω₀）＝４・Ｑ／ω₀になる。

【００１３】このようなダミーの遅延回路１３を半導体
基盤上に形成し、図２に示すような基準信号源となる同
期発振器１１から、例えば色副搬送波周波数であるω＝
３．５８ＭＨ_Zの信号を供給するとともに、その出力と
前記基準信号を掛算器１２に入力する。上記二つの入力
をそれぞれＡ＝Ｃｏｓ（ωｔ＋φ₁）Ｂ＝Ｃｏｓ（ωｔ＋φ₂）とすると、Ａ×Ｂ＝Ｃｏｓ（２ωｔ＋φ₁＋φ₂）／２＋Ｃｏｓ（φ₁−φ₂）／２上式において第１項はローパスフイルタ１４でカットさ
れるため、位相誤差として有効な成分は第２項の直流成
分が電圧電流変換器１５に供給され、この電流がダミー
の遅延回路１３をコントロールする。そして、前記した
ように遅延回路１３の遅延量をコントロールし、前記式
の第２項が０、すなわちφ₁ーφ₂が９０°になるように
制御する。そしてこの状態でフイードバックコントロー
ル系をロック状態にする。この状態が得られると。遅延
回路１３の遅延量は１／３．５８ＭＨＺ×（９０°／３６０°）＝７０ｎＳの遅延を生じる回路になる。

【００１４】また、他の能動回路１６Ａ．１６Ｂ．１６
Ｃが同じ回路構成で同一半導体基盤上に集積形成されて
いれば、これらの各能動回路も同じ制御電流ｉ_Sを供給
すると７０ｎＳの遅延回路に設定されることになり、図
２の場合は総計が２１０ｎＳの無調整の遅延回路とする
ことができる。また、このＲＣ能動回路が図３に示すよ
うに６段の縦続接続とし、各回路の接続点の信号を係数
回路１８（Ａ〜Ｄ）を介して加算回路１９に供給するよ
うに構成すると、いわゆるノッチフイルターを構成する
ことができる。このノッチフイルタの中心周波数はその
半周期が各遅延回路の２段分の遅延時間１４０ｎＳの信
号、すなわち色副搬送波周波数ｆ_SCとなる。

【００１５】なお、同一基盤上に形成された半導体回路
は、特に抵抗、またはコンデンサの絶対精度はバラツキ
が大きいが、その相対的な値のバラツキは極めて小さ
い。従って、制御信号によりダミーの遅延回路１３が基
準信号に対応するして正確な遅延量を生じるように制御
されると、この制御信号を他の能動回路に供給すること
により、他の能動回路がフイルターとして設計されてい
るときでも、その通過周波数特性を自動的に設計値にコ
ントロールすることが可能になる。

【００１６】

【発明の効果】以上説明したように本発明の半導体集積
回路は、基準信号源とダミーの遅延回路の位相を比較
し、この位相誤差を解消するような制御信号を得るとと
もに、この制御信号によって、同一基盤上に設けられて
いる他の能動回路の通過周波数特性を調整するようにな
されているから、従来のように半導体集積回路に抵抗
や、コンデンサを外付して周波数特性を調整する必要が
ない。また、基準信号を供給することによって同一基盤
上に形成されている他の能動回路の通過周波数特性が所
定値となるようにコントロールされるため、フイルター
や、遅延回路、またはイコライザを半導体集積回路とし
てときに、無調整で所望の通過周波数特性を得ることが
できるという優れた効果がある。

【図面の簡単な説明】

【図１】本発明の半導体集積回路の基本的なブロック図
である。

【図２】本発明の半導体集積回路に利用される遅延回路
の具体例を示す回路図である。

【図３】本発明を適用するノッチフイルタの説明図であ
る。

【符号の説明】

１０半導体集積回路基盤１１同期発振器（ＶＣＯ）１２掛算器（位相比較器）１３遅延回路（ダミ−のオ−ルパスフイルタ）１４ロ−パスフイルタ１５電圧電流変換器１６（Ａ、Ｂ、Ｃ・・・）ＲＣ能動回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１２月６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】半導体集積回路

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【０００２】

【従来の技術】ワンチップのＩＣ基盤上にトランジスタ
回路を形成するとともに、抵抗、およびコンデンサを接
続して多数のアナログフイルタ回路やイコライザ、また
は遅延回路を構成する集積回路は、電子機器を小型化す
るとともに、コストダウンを計ることができる。しかし
ながら、通常、半導体基盤上に集積形成される抵抗やコ
ンデンサは、そのインピーダンスの絶対値にバラツキが
多く、また温度特性を持っている。従って設計した条件
の信号処理を行なうには、バラツキに対する調整が必要
であり、温特を極力抑えるために素子数の多い回路設計
が必要となってしまう。

【０００３】そこで、フイルタや遅延回路等を集積回路
で形成する際に、特に周波数特性の精度が高いものが要
求される場合は、一般に抵抗素子及びコンデンサ等を回
路の外付け部品とし、さらに調整をすることによって所
望の周波数特性を得るようにしているが、この場合は集
積される回路が多くなると、外付け用の外部端子が増大
し回路構成が複雑になるとともに、回路を形成する作業
及び調整作業が煩雑になるという問題があった。

【０００４】

【発明が解決しようとする課題】そこで、現在の集積回
路は抵抗またはコンデンサ類を演算増幅器等の帰還回路
に取り込み、遅延回路を含むフイルタ回路を構成するこ
とが行なわれている。このようなアクティブフィルター
回路は、帰還条件や演算増幅器の作動条件を外部から供
給する電圧または電流によって制御することにより、所
望の周波数特性を得ることができる。しかし、このよう
な回路も各集積回路毎に動作特性をコントロールする必
要があり、実際には電子機器に組み込んだ状態で再調整
する必要がある。そのため、電子機器の製造効率が向上
しないという問題があった。

【０００５】

【問題点を解決するための手段】本発明はかかる問題点
を解消するために、基準信号が供給されている遅延回路
と、前記遅延回路の出力信号と前記基準信号の位相を比
較し、その位相差に対応する直流電流を検出する位相比
較回路と、前記直流電流を前記遅延回路の制御信号とし
て帰還し、この遅延回路の遅延量が前記基準信号周波数
に対応して所定値となるようにコントロールする帰還回
路を備え、前記各回路手段が構築されている集積回路内
に所定の周波数通過特性を有する１乃至２以上のフィル
ター回路を同時に集積し、このフィルター回路の通過周
波数特性が前記制御信号により自動調整されるようにし
たしたものである。

【０００６】

【作用】同一基盤上に形成される拡散抵抗やコンデンサ
は相対的な誤差が極めて小さいものになる。したがっ
て、基準信号を遅延するダミーの遅延回路により遅延さ
れた信号と元の基準信号の位相を比較することによっ
て、ＩＣ基盤上に形成された回路の抵抗値やコンデンサ
の絶対値からのずれ（誤差）を検出することができ、ま
た、温特による誤差も随時検出できるので、これらのず
れに対応する信号を制御信号として同じ基盤上に形成さ
れている他のフィルター回路の作動電流をコントロール
することにより、無調整でＩＣ基盤上に構成されている
フィルター回路の周波数特性を設計値どうりに制御する
ことことができる。

【０００７】

【実施例】図１は本発明の半導体集積回路の一例を示す
ブロック図で、１０は集積回路基盤、１１はこの集積回
路基盤１０に設けられている同期発振器（ｖｃｏ）、１
２は掛け算器で構成されている位相比較回路、１３は後
で述べるように電流によって通過周波数特性が変化する
フイルター回路で、オールパスフイルター特性とするこ
とによりダミーの遅延回路として動作するようになされ
ている。１４は前記位相比較回路１２の出力から直流信
号成分を抽出するローパスフイルタ、１５は電圧電流変
換器である。この電圧電流変換器１５の出力は前記ダミ
ーの遅延回路１３の制御信号ｉ_S として帰還され、その
遅延量を基準信号の周期に対応して一定値となるように
コントロールしている。また、この制御信号ｉ_S は同じ
基盤上に形成されている他のフィルター回路１６Ａ，１
６Ｂ，１６Ｃ・・・・・・及び１７にも、それぞれ制御
電流ｉ_Sとして供給され、これらのフィルター回路の通
過周波数特性をコントロールするようになされている。

【０００８】なお、各フィルター回路１６Ａ，１６Ｂ，
１６Ｃは、前記遅延回路１３と同一の構成にするか、ま
たは、同じ回路構成で異なる通過周波数特性を有するフ
ィルター回路（例えば、バイクワッド型のフイルタ）と
することができる。また、同一基盤上に形成されている
他のフィルター回路１７であっても、その周波数特性が
電流比によって制御できる場合は、本発明の半導体集積
回路として適応することができる。

【０００９】図２は上記した遅延回路１３の具体例を示
したもので、バイクワッド型のオールパスフイルタで構
成されている。以下、この回路の伝達関数を求め、その
伝達関数が電流Ｉ₁ ，Ｉ₂ を所定の割合で可変すること
により、変化することを説明する。上記図２において第
１の差動増幅器を構成するトランジスタをＱ₁ ，Ｑ₂ と
し、第２の差動増幅器を構成するトランジスタをＱ₃ Ｑ
₄ とする。そして第の１の差動増幅器の出力をＶ、第
１、第２の差動増幅器の差動エミッタ抵抗をＲ₁ ，Ｒ₂
で示し、ｒ₁ ＝ｒ₂ ＝ｒとすると、

【数１】上記数式１から伝達関数Ｇ（Ｓ）を求めると

【数２】となる。

【数３】で示される。ただしω₀ 、Ｑは

【数４】となる。差動増幅器の差動エミッタ抵抗Ｒは、一般にそ
のトランジスタに流れるコレクタ電流Ｉ_C の関数であ
り、次の数式５で近似することができる、

【数５】但し、ｑ＝クーロン定数ｋ＝ボルツマン定数Ｔ＝絶対温度（単位Ｋ）Ｉｃ＝トランジスタのコレクタ電流（単位ｍＡ）したがって、前記差動エミッタ抵抗Ｒ₁ ，Ｒ₂ は図２の
電流源Ｓ１，Ｓ２を所定の割合で変化することにより変
化し、結果的にω₀、およびＱを変化することができ、
以下の述べる様に遅延量を変化させることができる。

【数６】一方上記第３式でＳ＝ｊωにすると、

【数７】 ω₀ ²−ω² ＝Ａ ω₀ ．ω／Ｑ＝Ｂに変換して整理す
ると

【数９】したがって、上記遅延時間τ（ω）は

【数１０】になる。

【００１２】Ｑは前式（４）からコンデンサＣ₁ 、Ｃ₂
および差動エミッタ抵抗Ｒ₁ 、Ｒ₂の比で設定される
が、これらは半導体基盤上で相対的な誤差がきわめて小
さくすることができるから、例えば一定値Ｑ＝１とする
ことができる。また、差動エミッタ抵抗Ｒ₁ 、Ｒ₂ は制
御信号によって所定の割合を保って変化することがで
き、この制御によって遅延回路１３の周波数波数ω₀ を
ωとなるようにコントロ−ルできる。すると、上式では
τ（ω₀ ）＝４・Ｑ／ω₀になる。

【００１３】このようなダミーの遅延回路１３を半導体
基盤上に形成し、図２に示すような基準信号源となる同
期発振器１１から、例えば色副搬送波周波数であるω＝
３．５８ＭＨ_Z ×２×π（ｒａｄ）の信号を供給すると
ともに、その出力と前記基準信号を掛算器１２に入力す
る。上記二つの入力をそれぞれＡ＝Ｃｏｓ（ωｔ＋φ₁ ）Ｂ＝Ｃｏｓ（ωｔ＋φ₂ ）とすると、Ａ×Ｂ＝Ｃｏｓ（２ωｔ＋φ₁ ＋φ₂ ）／２＋Ｃｏｓ（φ₁ −φ₂ ）／２上式において第１項はローパスフイルタ１４でカットさ
れるため、位相誤差として有効な成分は第２項の直流成
分が電圧電流変換器１５に供給され、この電流がダミー
の遅延回路１３をコントロールする。そして、前記した
ように遅延回路１３の遅延量をコントロールし、前記式
の第２項が０、すなわちφ₁ ーφ₂ が９０°になるよう
に制御する。そしてこの状態でフイードバックコントロ
ール系をロック状態にする。この状態が得られると。遅
延回路１３の遅延量は１／３．５８ＭＨＺ×（９０°／３６０°）＝７０ｎＳの遅延を生じる回路になる。

【００１４】また、他のフィルター回路１６Ａ．１６
Ｂ．１６Ｃが同じ回路構成で同一半導体基盤上に集積形
成されていれば、これらの各フィルター回路も同じ制御
電流ｉ_S を供給すると７０ｎＳの遅延回路に設定される
ことになり、図１の場合は総計が２１０ｎＳの無調整の
遅延回路とすることができる。また、この遅延回路が図
３に示すように６段の縦続接続とし、各回路の接続点の
信号を係数回路１８（Ａ〜Ｄ）を介して加算回路１９に
供給するように構成すると、いわゆるノッチフイルター
を構成することができる。このノッチフイルタの中心周
波数はその半周期が各遅延回路の２段分の遅延時間１４
０ｎＳの信号、すなわち色副搬送波周波数ｆ_SCとなる。

【００１５】なお、同一基盤上に形成された半導体回路
は、特に抵抗、またはコンデンサの絶対精度はバラツキ
が大きいが、その相対的な値のバラツキは極めて小さ
い。従って、制御信号によりダミーの遅延回路１３が基
準信号に対応するして正確な遅延量を生じるように制御
されると、この制御信号を他のフィルター回路に供給す
ることにより、その通過周波数特性を自動的に設計値に
コントロールすることが可能になる。

【００１６】

【発明の効果】以上説明したように本発明の半導体集積
回路は、基準信号源とダミーの遅延回路の位相を比較
し、この位相誤差を解消するような制御信号を得るとと
もに、この制御信号によって、同一基盤上に設けられて
いる他のフィルター回路の通過周波数特性を調整するよ
うになされているから、従来のように半導体集積回路に
抵抗や、コンデンサを外付して周波数特性を調整する必
要がない。また、基準信号を供給することによって同一
基盤上に形成されている他のフィルター回路の通過周波
数特性が所定値となるようにコントロールされるため、
遅延回路や各種フィルターを半導体集積回路としてとき
に、無調整で所望の通過周波数特性を得ることができ、
温特に対しても常に無調整で追従するという優れた効果
がある。

【図面の簡単な説明】

【符号の説明】１０半導体集積回路基盤１１同期発振器（ＶＣＯ）１２掛算器（位相比較器）１３遅延回路（ダミ−のオ−ルパスフイルタ）１４ロ−パスフイルタ１５電圧電流変換器１６（Ａ、Ｂ、Ｃ・・・）フィルター回路

Claims

【特許請求の範囲】

【請求項１】基準信号が供給されているＲＣ遅延回路
と、前記ＲＣ遅延回路の出力信号と前記基準信号の位相
を比較し、その位相差に対応する直流信号を検出する位
相比較回路と、前記直流信号を前記ＲＣ遅延回路の制御
信号として帰還し、このＲＣ遅延回路の遅延量が前記基
準信号周波数に対応して所定値となるようにコントロー
ルする帰還回路を備え、前記各回路手段が構築されている集積回路内に所定の周
波数通過特性を有する１乃至２以上のＲＣ能動回路を形
成し、このＲＣ能動回路の通過周波数特性が前記制御信
号により制御されることによりＲＣ能動回路の通過周波
数特性が所定値となるように構成したことを特徴とする
半導体集積回路。