JPH0574857A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0574857A JPH0574857A JP25983691A JP25983691A JPH0574857A JP H0574857 A JPH0574857 A JP H0574857A JP 25983691 A JP25983691 A JP 25983691A JP 25983691 A JP25983691 A JP 25983691A JP H0574857 A JPH0574857 A JP H0574857A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pellet
- bump
- semiconductor device
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 熱膨張係数差に伴う応力による接続端子にお
けるクラックや剥離の発生を防止する。
【構成】 基板21にシリコンペレット11がCCBさ
れた半導体装置において、接続端子34を軟質のシリコ
ーンゴムから成るバンプ本体17を基礎にして構築す
る。
【効果】 アルミナセラミックとシリコンとの熱膨張係
数差に基づく熱的変動時における基板21とペレット1
1との変形量の差を、軟質バンプ本体17の弾性変形に
よって吸収することができるため、その変形量差によっ
て接続端子34に作用する応力を抑止ないしは抑制する
ことができる。その結果、CCBによって形成された接
続端子34における剥離やクラックの発生を未然に防止
することができる。
(57) [Abstract] [Purpose] To prevent the occurrence of cracks and peeling in the connection terminals due to stress caused by the difference in thermal expansion coefficient. [Structure] In a semiconductor device in which a silicon pellet 11 is CCBed on a substrate 21, a connection terminal 34 is constructed based on a bump main body 17 made of soft silicone rubber. [Effect] The substrate 21 and the pellet 1 at the time of thermal fluctuation based on the difference in thermal expansion coefficient between the alumina ceramic and silicon
Since the difference in the deformation amount with respect to No. 1 can be absorbed by the elastic deformation of the soft bump main body 17, the stress acting on the connection terminal 34 can be suppressed or suppressed by the difference in the deformation amount. As a result, it is possible to prevent the occurrence of peeling and cracks in the connection terminals 34 formed by CCB.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置、特に、半
導体ペレット(以下、ペレットまたはチップという。)
がフリップチップ方式により絶縁基板(以下、単に基板
という。)にボンディングされている半導体装置に関
し、例えば、集積回路が作り込まれたペレットが基板上
にコントロールド・コラップス・リフロー・ボンディン
グ(以下、CCBという。)により機械的かつ電気的に
接続されている半導体装置に利用して有効な技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, particularly a semiconductor pellet (hereinafter referred to as pellet or chip).
Relates to a semiconductor device bonded to an insulating substrate (hereinafter, simply referred to as a substrate) by a flip chip method. That is, the technology effectively applied to a semiconductor device that is mechanically and electrically connected to each other.
【0002】[0002]
【従来の技術】フリップチップ法とは、チップを裏返し
にしてその表面または基板に形成された接続端子を用い
てボンディングする、いわゆるフェイスダウンボンディ
ングすることから与えられた呼称である。フリップチッ
プ法には形成するその接続端子の形態によって、チップ
に金属ボールをつけるボール方式、アルミニウムあるい
は銀合金により突起電極をつけるバンプ方式、あるいは
基板にペデスタルをつけるペデスタル方式等がある。2. Description of the Related Art The flip chip method is a name given by so-called face-down bonding, in which a chip is turned upside down and bonding is performed using connection terminals formed on the surface or substrate. The flip chip method includes a ball method in which a metal ball is attached to a chip, a bump method in which a protruding electrode is formed of aluminum or a silver alloy, or a pedestal method in which a pedestal is attached to a substrate, depending on the form of the connection terminal to be formed.
【0003】ボール方式によるフリップチップの構造の
特徴は、相当厚い低融点ガラスをチップの保護膜として
いることと、電極接続用のバンプ(突起電極、Bum
p)がNiとAuメッキされたCuボールの表面を被覆
したはんだ(Pb−Sn)から形成されていることにあ
る。製法はまず、Al電極を形成した従来のプレーナ素
子の表面を保護用ガラスで被覆する。次いで、電極部の
ガラス膜を除去し、Cr−Cu−Auの多層金属で電極
下地を形成し、この上にNiとAuのメッキしたCuボ
ールをおいてはんだにて溶着したバンプを形成する。こ
の方法は、Cuボールを介して接続するので、電極数の
多いチップに対しては不向きである。The ball-type flip-chip structure is characterized in that a considerably thick low-melting glass is used as a chip protective film and that bumps for electrode connection (protruding electrodes, Bum) are used.
p) is formed from a solder (Pb-Sn) which covers the surface of a Cu ball plated with Ni and Au. In the manufacturing method, first, the surface of a conventional planar element having an Al electrode is covered with protective glass. Next, the glass film of the electrode portion is removed, an electrode base is formed of a multi-layer metal of Cr-Cu-Au, and Cu balls plated with Ni and Au are placed on the electrode base to form bumps welded by solder. This method is not suitable for a chip having a large number of electrodes because it is connected via Cu balls.
【0004】そこで、この方式の改良形に、同じくコン
トロールド・コラップス・リフローチップがある。これ
は、前記方式のCuボールに代えて、Sn−Pbを用い
て半球状のバンプを形成したものである。バンプはバリ
ヤ金属(Cr−Cu−Au)を介してAlパッド上に形
成されている。ボンディングにあたってはんだの流れす
ぎを防止するため、内部配線と接続しないパッドを持っ
たチップも考え出されている。Therefore, an improved version of this system is also a controlled collapse reflow chip. This is one in which hemispherical bumps are formed by using Sn-Pb instead of the Cu balls of the above method. The bump is formed on the Al pad via a barrier metal (Cr-Cu-Au). In order to prevent excessive solder flow during bonding, a chip having a pad that is not connected to internal wiring has been devised.
【0005】AlあるいはAg−Snバンプによるフリ
ップチップは、Al、Ag合金は加工がし易いことや、
ボンディング条件が得やすいことなどの点から用いられ
ている。製法は内部配線を形成したウエハにガラス膜あ
るいはSiO2 膜を被覆し、ホトレジスト技術で電極用
窓をあけるまでは前記ボール方式と同様である。次に、
CrあるいはTiを接着用金属として薄く蒸着した後、
バンプ金属を付着し、バンプ部分を残してエッチング除
去して形成する。バンプ金属の付着厚は、エッチング歩
留りとボンディング性とのかねあいで決められ、一般に
は25μm程度である。また、バンプの大きさはチップ
寸法で制限される。Al、Ag−Snの代わりにはんだ
を用いたフリップチップもある。Flip chips made of Al or Ag-Sn bumps are easy to work with Al and Ag alloys.
It is used because it is easy to obtain bonding conditions. The manufacturing method is the same as the above-mentioned ball method until the wafer having the internal wiring is covered with the glass film or the SiO 2 film and the window for the electrode is opened by the photoresist technique. next,
After thinly depositing Cr or Ti as an adhesive metal,
The bump metal is attached and the bump portion is left to be removed by etching. The adhesion thickness of the bump metal is determined by the balance between the etching yield and the bondability, and is generally about 25 μm. Also, the size of the bump is limited by the chip size. There is also a flip chip using solder instead of Al and Ag—Sn.
【0006】なお、フリップチップ技術を述べてある例
としては、株式会社工業調査会発行「IC化実装技術」
昭和55年1月15日発行 P81、P103〜P10
5、がある。An example of the flip-chip technology is "IC mounting technology" issued by the Industrial Research Institute Co., Ltd.
Published January 15, 1980 P81, P103 to P10
There are five.
【0007】[0007]
【発明が解決しようとする課題】しかし、従来のフリッ
プチップ方式による半導体装置においては、ペレットと
基板との熱膨張係数の差により接続端子部分に繰り返し
の応力が作用するため、ペレットの基板へのボンディン
グ時や、半導体装置の稼働時における温度サイクルによ
って、接続端子部分に剥離やクラックが発生するという
問題点がある。However, in the conventional flip-chip type semiconductor device, repeated stress acts on the connection terminal portion due to the difference in thermal expansion coefficient between the pellet and the substrate, so that the pellet does not adhere to the substrate. There is a problem that peeling or cracking occurs in the connection terminal portion due to a temperature cycle during bonding or during operation of the semiconductor device.
【0008】そこで、熱膨張係数差による熱応力を緩和
するために、基板の熱膨張係数をペレットの熱膨張係数
に可及的に合わせる工夫がなされている。この解決手段
による場合には、基板の選定条件が熱膨張係数によって
確定されるため、熱伝導率や絶縁性能、誘電率、配線と
の密着性、吸湿性等々の熱膨張係数以外の他の物性が優
れている材料を基板形成材料として使用することができ
ないという問題点がある。Therefore, in order to reduce the thermal stress due to the difference in the thermal expansion coefficient, the thermal expansion coefficient of the substrate is adjusted to the thermal expansion coefficient of the pellet as much as possible. In the case of this solution, since the selection condition of the substrate is determined by the thermal expansion coefficient, other physical properties other than the thermal expansion coefficient such as thermal conductivity, insulation performance, dielectric constant, adhesion with wiring, hygroscopicity, etc. However, there is a problem in that a material having excellent properties cannot be used as a substrate forming material.
【0009】本発明の目的は、熱膨張係数についての基
板に対する制限を回避しつつ、熱膨張係数差に伴う応力
による接続端子におけるクラックや剥離の発生を防止す
ることができる半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device capable of preventing the occurrence of cracks and peeling at a connection terminal due to stress associated with the difference in thermal expansion coefficient while avoiding restrictions on the substrate regarding the thermal expansion coefficient. It is in.
【0010】なお、バンプを有するペレットを実装基板
に実装する実装技術として、実装基板に異方導電性フイ
ルムを接合し、この異方導電性フイルム上のにペレット
をバンプ群を当接させて載せるとともに、光硬化形の接
着材の収縮により各バンプを異方導電性フイルムに押接
させることにより、ペレットを実装基板に各バンプおよ
び異方導電性フイルムによる電気経路を通じて電気的に
接続する技術が、提案されている。As a mounting technique for mounting pellets having bumps on a mounting substrate, an anisotropic conductive film is bonded to the mounting substrate, and the pellets are placed on the anisotropic conductive film with the bump groups in contact. At the same time, there is a technology to electrically connect the pellets to the mounting board through the electrical paths of the bumps and the anisotropic conductive film by pressing the bumps against the anisotropic conductive film by contraction of the photo-curable adhesive. ,Proposed.
【0011】しかし、この異方導電性フイルムが使用さ
れた半導体装置においては、ペレットと基板との電気的
接続は各バンプと異方導電性フイルムとの接触により確
保されることになるため、接続の信頼性が低く、しか
も、電極間ピッチは異方導電性フイルムの性能に制約さ
れるという問題点がある。However, in the semiconductor device using this anisotropic conductive film, the electrical connection between the pellet and the substrate is ensured by the contact between each bump and the anisotropic conductive film. However, there is a problem in that the inter-electrode pitch is restricted by the performance of the anisotropic conductive film.
【0012】本発明の第2の目的は、ペレットと基板と
を確実に電気的に接続することができるとともに、電極
間ピッチを小さく設定することができる半導体装置を提
供することにある。A second object of the present invention is to provide a semiconductor device which can surely electrically connect the pellet and the substrate and can set the pitch between the electrodes small.
【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0014】[0014]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The typical ones of the inventions disclosed in the present application will be outlined below.
【0015】すなわち、電子回路が作り込まれた半導体
ペレットが、絶縁基板に接続端子を介して機械的かつ電
気的に接続されている半導体装置において、前記接続端
子は、前記半導体ペレットの電極パッドにバンプ本体が
軟質材料が用いられて突設されているとともに、この本
体の表面に導体被膜が電極パッドに電気的に接続するよ
うに被着されて成るバンプが絶縁基板のパッドにはんだ
付けされることにより形成されていることを特徴とす
る。That is, in a semiconductor device in which a semiconductor pellet having an electronic circuit built therein is mechanically and electrically connected to an insulating substrate via a connection terminal, the connection terminal is connected to an electrode pad of the semiconductor pellet. The bump main body is made of a soft material so as to project, and a bump formed by applying a conductive coating to the surface of the main body so as to electrically connect to the electrode pad is soldered to the pad of the insulating substrate. It is characterized by being formed by.
【0016】[0016]
【作用】前記した手段によれば、バンプ本体が軟質材料
により形成されているため、半導体ペレットと基板との
熱膨張係数差によって発生する機械的応力は、バンプ本
体における変形によって吸収される。このバンプ本体に
よる変形吸収作用によって、半導体ペレットと基板との
熱膨張係数差に基づいて発生した応力が接続端子へ集中
するのを防止することができるため、接続端子に剥離や
クラックが発生するのを未然に防止することができる。According to the above means, since the bump body is made of the soft material, the mechanical stress generated by the difference in the thermal expansion coefficient between the semiconductor pellet and the substrate is absorbed by the deformation of the bump body. Due to the deformation absorbing effect of the bump body, it is possible to prevent the stress generated due to the difference in thermal expansion coefficient between the semiconductor pellet and the substrate from concentrating on the connection terminal, so that peeling or cracks occur at the connection terminal. Can be prevented in advance.
【0017】[0017]
【実施例】図1は本発明の一実施例である半導体装置を
示す拡大部分断面図、図2はそれに使用されている半導
体ペレットを示す斜視図、図3はその拡大部分断面図、
図4、図5および図6はバンプ形成工程を示す拡大部分
平面図および各拡大部分縦断面図、図7は図1の半導体
装置に使用されている基板を示す一部切断斜視図、図8
はその拡大部分断面図、図9および図10は応力発生防
止作用を説明するための各説明図である。1 is an enlarged partial sectional view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a perspective view showing a semiconductor pellet used therein, and FIG. 3 is an enlarged partial sectional view thereof.
4, 5, and 6 are enlarged partial plan views and enlarged partial vertical cross-sectional views showing a bump forming process, and FIG. 7 is a partially cutaway perspective view showing a substrate used in the semiconductor device of FIG.
Is an enlarged partial sectional view thereof, and FIGS. 9 and 10 are explanatory views for explaining the stress generation preventing action.
【0018】本実施例において、本発明に係る半導体装
置は、集積回路が作り込まれた半導体ペレットとしての
シリコンペレット(以下、ペレットという。)11が、
コンピュータモジュール基板(以下、基板という。)2
1にCCBによって形成された複数個の接続端子34に
より機械的かつ電気的に接続されているものとして構成
されている。この半導体装置の最大の特徴は、前記接続
端子34は、前記半導体ペレット11の電極パッド14
にバンプ本体17が軟質材料が用いられて突設されてい
るとともに、このバンプ本体17の表面に導体被膜19
が電極パッド16Aに電気的に接続するように被着され
て成るバンプ12が絶縁基板21のパッド32にはんだ
付けされることにより形成されている点にある。In this embodiment, in the semiconductor device according to the present invention, a silicon pellet (hereinafter referred to as a pellet) 11 as a semiconductor pellet in which an integrated circuit is built is used.
Computer module substrate (hereinafter referred to as substrate) 2
1 is configured to be mechanically and electrically connected by a plurality of connection terminals 34 formed by CCB. The most important feature of this semiconductor device is that the connection terminals 34 are the electrode pads 14 of the semiconductor pellets 11.
The bump main body 17 is made of a soft material and protrudes from the bump main body 17, and the conductor coating 19 is formed on the surface of the bump main body 17.
Is formed by being soldered to the pads 32 of the insulating substrate 21 so that the bumps 12 formed by being electrically connected to the electrode pads 16A are soldered to the pads 32 of the insulating substrate 21.
【0019】そして、この半導体装置は、次のような製
造方法により製造されている。以下、この半導体装置の
製造方法を説明する。この説明により、前記半導体装置
についての構成の詳細が明らかにされる。The semiconductor device is manufactured by the following manufacturing method. Hereinafter, a method of manufacturing this semiconductor device will be described. This description clarifies details of the configuration of the semiconductor device.
【0020】本実施例においては、図2に示されている
ペレット11が使用され、ペレット11の接続側主面に
は接続端子34を形成するためのバンプ12が複数個、
所定の間隔を置いて配列されて形成されている。ペレッ
トおよびバンプの製造作業は、半導体装置の製造工程に
おける所謂前工程において、ウエハの形態で実施され
る。以下、バンプ12の形成工程を主体にして、ペレッ
トの製造工程を簡単に説明する。In this embodiment, the pellet 11 shown in FIG. 2 is used, and a plurality of bumps 12 for forming the connection terminal 34 are formed on the main surface of the connection side of the pellet 11.
It is formed by arranging at predetermined intervals. The manufacturing work of pellets and bumps is performed in the form of a wafer in a so-called pre-process in the manufacturing process of a semiconductor device. Hereinafter, the manufacturing process of the pellets will be briefly described, mainly the forming process of the bumps 12.
【0021】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で、所望の集積回路(図示
せず)が各ペレット11に対応するように作り込まれ
る。次いで、電気配線形成工程において、集積回路の絶
縁膜13上には電気配線14が形成される。この電気配
線14の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。電気配線14上にはパッ
シベーション膜15が被着される。通例、このパッシベ
ーション膜15はシリコン酸化膜やシリコン窒化膜等の
硬質の絶縁膜により構成されている。In a pre-process of a so-called semiconductor device manufacturing process, a desired integrated circuit (not shown) is formed in a wafer form so as to correspond to each pellet 11. Next, in the electric wiring forming step, the electric wiring 14 is formed on the insulating film 13 of the integrated circuit. Aluminum is used for the work of forming the electric wiring 14, and the work is performed by an appropriate thin film forming process such as sputtering or vapor deposition and a lithographic process. A passivation film 15 is deposited on the electric wiring 14. Usually, the passivation film 15 is composed of a hard insulating film such as a silicon oxide film or a silicon nitride film.
【0022】このパッシベーション膜15にはスルーホ
ール16が複数個(本実施例においては、9個)が、互
いに間隔を置かれた所定の箇所に配列されてそれぞれ開
設される。本実施例において、図4に示されているよう
に、各スルーホール16は外周直径が200μmで、内
周直径が150μmの円形リング形状に形成されてい
る。開設された各スルーホール16の底面には所定の電
気配線14が露出されており、したがって、スルーホー
ル16により電極パッド16Aが実質的に構成されてい
る。このスルーホール16の開設作業は、リソグラフィ
ー処理により選択的に実施される。A plurality of (9 in this embodiment) through holes 16 are arranged in the passivation film 15 at predetermined locations spaced from each other, respectively. In this embodiment, as shown in FIG. 4, each through hole 16 is formed in a circular ring shape having an outer peripheral diameter of 200 μm and an inner peripheral diameter of 150 μm. Predetermined electric wiring 14 is exposed on the bottom surface of each opened through hole 16, and therefore the through hole 16 substantially constitutes an electrode pad 16A. The work of opening the through hole 16 is selectively performed by a lithography process.
【0023】その後、バンプ形成工程において、薄膜形
成処理およびリソグラフィー処理等が用いられて、ペレ
ット11の各スルーホール16にはバンプ12が各電極
パッド16A、すなわち、電気配線14に電気的に接続
するようにそれぞれ形成される。本実施例において、図
3に示されているように、バンプ12は絶縁性を有する
軟質材料が用いられて半球形状に突設されているバンプ
本体17と、バンプ本体17からリング形状のスルーホ
ール16の外側にわたって形成されている下地層18
と、下地層18を介してバンプ本体17からスルーホー
ル16の外側にわたって被着され、電極パッド16A、
すなわち、電気配線14に電気的に接続されている導体
被膜19と、導体被膜19の表面に被着された予備はん
だ層20とから構成されている。Thereafter, in the bump forming process, a thin film forming process and a lithographic process are used to electrically connect the bumps 12 to the electrode pads 16A, that is, the electric wirings 14 in the through holes 16 of the pellet 11. To be formed respectively. In the present embodiment, as shown in FIG. 3, the bump 12 is made of a soft material having an insulating property, and is formed in a hemispherical shape so as to project from the bump body 17. A ring-shaped through hole is formed from the bump body 17. Base layer 18 formed over 16
And the electrode pad 16A, which is attached from the bump body 17 to the outside of the through hole 16 through the underlayer 18.
That is, it is composed of a conductor film 19 electrically connected to the electric wiring 14, and a preliminary solder layer 20 attached to the surface of the conductor film 19.
【0024】バンプ本体17は絶縁性を有する軟質材料
としてシリコーンゴムが用いられてポッティング成形法
により、図4および図5に示されているように、スルー
ホール16の内側円板形状部分の上に半球形状に形成さ
れている。すなわち、液状のシリコーンゴムがスルーホ
ール16の内側円板形状部にポッティングされると、そ
の表面張力によりスルーホール16の円板形状を半径と
する半球状のバンプ本体17が形成されることになる。The bump body 17 is made of silicone rubber as a soft material having an insulating property and is formed on the inner disk-shaped portion of the through hole 16 by the potting molding method as shown in FIGS. 4 and 5. It is formed in a hemispherical shape. That is, when the liquid silicone rubber is potted on the inner disk-shaped portion of the through hole 16, the hemispherical bump body 17 having the disk shape of the through hole 16 as a radius is formed by the surface tension thereof. ..
【0025】このようにしてバンプ本体17が形成され
た後、図5に示されているように、半球体のバンプ本体
17から円形リング形状のスルーホール16の外側にわ
たって、下地層18が構成材料としてクロム(Cr)を
用いられて、各スルーホール16の外方がマスキングさ
れた状態で蒸着方法により、厚さが、約50nmになる
ように被着される。After the bump body 17 is formed in this way, as shown in FIG. 5, the underlying layer 18 is formed from the hemispherical bump body 17 to the outside of the circular ring-shaped through hole 16. Chromium (Cr) is used as the material, and the through holes 16 are masked on the outside thereof by the vapor deposition method so as to have a thickness of about 50 nm.
【0026】続いて、図6に示されているように、クロ
ム下地層18上に導体被膜19が、構成材料として銅
(Cu)を用いられて同様な蒸着方法により、厚さが、
約20μmになるように被着される。Subsequently, as shown in FIG. 6, a conductive coating film 19 is formed on the chromium underlayer 18 by a similar vapor deposition method using copper (Cu) as a constituent material to form a conductive coating film 19 having a thickness of
It is deposited to be about 20 μm.
【0027】次いで、図3に示されているように、予備
はんだ層20が、後述するCCBを効果的に実行し得る
融点を有するはんだ材料を構成材料として用いられて、
同様な蒸着方法により、厚さが、約2μmになるように
被着される。Then, as shown in FIG. 3, the preliminary solder layer 20 is formed by using a solder material having a melting point capable of effectively executing CCB described later as a constituent material,
A similar vapor deposition method is applied to a thickness of about 2 μm.
【0028】以上のようにして、ペレット11およびバ
ンプ12が形成されたウエハは、ダイシング工程におい
て各ペレット11にそれぞれ分割される。ダイシングさ
れた後のペレット11は、後記する基板21上のペレッ
ト搭載領域に対応する微小な平板形状に形成されてい
る。The wafer on which the pellets 11 and the bumps 12 are formed as described above is divided into each pellet 11 in the dicing process. The pellet 11 after being diced is formed into a minute flat plate shape corresponding to a pellet mounting region on a substrate 21 described later.
【0029】他方、本実施例においては、図7および図
8に示されているような基板21が使用されている。次
に、基板21の構成について説明する。On the other hand, in this embodiment, the substrate 21 as shown in FIGS. 7 and 8 is used. Next, the configuration of the substrate 21 will be described.
【0030】基板21はアルミナセラミックが用いられ
て形成されたベース22を備えており、ベース22はコ
ンピュータモジュール基板として供され得るように適当
な強度および大きさを有する四角形のボード形状に形成
されている。本実施例において、ベース22の構成材料
としてはアルミナセラミックを用いたが、これに限ら
ず、炭化シリコンや、ムライト、窒化アルミニウム等の
セラミック、さらには、エポキシ樹脂等々の絶縁材料を
用いることができる。The substrate 21 includes a base 22 formed of alumina ceramic, and the base 22 is formed in a rectangular board shape having an appropriate strength and size so that it can be used as a computer module board. There is. In the present embodiment, alumina ceramic is used as the constituent material of the base 22, but not limited to this, it is possible to use ceramics such as silicon carbide, mullite, aluminum nitride, and insulating materials such as epoxy resin. ..
【0031】ベース22上には第1絶縁層23が積層さ
れており、この第1絶縁層23はポリイミド樹脂が用い
られてフィルム状に形成されている。この第1絶縁層2
3上には第1電気配線(以下、第1配線という。)24
が所望の形状にパターニングされて配線されている。本
実施例において、第1配線24は、第1絶縁層23上に
銅箔が密着金属としてチタンが用いられて接合され、リ
ソグラフィー処理により選択的にパターニングされるこ
とにより形成されている。A first insulating layer 23 is laminated on the base 22, and the first insulating layer 23 is formed of polyimide resin in a film shape. This first insulating layer 2
A first electric wiring (hereinafter, referred to as a first wiring) 24 is provided on the surface 3.
Are patterned into a desired shape and wired. In the present embodiment, the first wiring 24 is formed by joining a copper foil on the first insulating layer 23 using titanium as an adhesion metal and selectively patterning by a lithography process.
【0032】また、第1絶縁層23上には第2絶縁層2
5が積層されており、この第2絶縁層25は第1絶縁層
23と同様、ポリイミド樹脂が用いられてフィルム状に
形成されている。この第2絶縁層25上には第2電気配
線(以下、第2配線という。)26が所望の形状にパタ
ーニングされて配線されている。この第2配線26は、
第1配線24と同様に形成されている。The second insulating layer 2 is formed on the first insulating layer 23.
5 is laminated, and the second insulating layer 25 is formed in a film shape by using a polyimide resin like the first insulating layer 23. On this second insulating layer 25, a second electric wiring (hereinafter, referred to as a second wiring) 26 is patterned and wired in a desired shape. The second wiring 26 is
It is formed similarly to the first wiring 24.
【0033】さらに、第2絶縁層25にはスルーホール
27が複数本、リソグラフィー処理により開設されてお
り、各スルーホール27は第1配線24の所定の電極部
分をそれぞれ露出するようになっている。各スルーホー
ル27にはスルーホール導体28が第1配線24と同種
の導電材料が用いられて、蒸着法やスパッタリング法、
めっき法等の適当な手段によりそれぞれ充填されてい
る。そして、各スルーホール導体28は一端(以下、下
端とする。)が第1配線24の各電極部に電気的に接続
された状態になっているとともに、上端が第2絶縁層2
5上に露出した状態になっている。Further, a plurality of through holes 27 are formed in the second insulating layer 25 by a lithographic process, and each through hole 27 exposes a predetermined electrode portion of the first wiring 24. .. The through-hole conductor 28 is made of the same conductive material as that of the first wiring 24 for each through-hole 27.
It is filled by an appropriate means such as a plating method. Each through-hole conductor 28 has one end (hereinafter referred to as a lower end) electrically connected to each electrode portion of the first wiring 24, and has an upper end at the second insulating layer 2.
5 is exposed.
【0034】図7および図8に示されているように、第
2絶縁層25上には保護絶縁層29が積層されており、
この保護絶縁層29は横弾性率の小さい絶縁材料の一例
であるポリイミド樹脂が用いられて、比較的厚く形成さ
れている。ちなみに、本実施例において、保護絶縁層2
9は、厚さが約200μm、に逐次積層によって形成さ
れている。As shown in FIGS. 7 and 8, a protective insulating layer 29 is laminated on the second insulating layer 25,
The protective insulating layer 29 is made relatively thick using a polyimide resin which is an example of an insulating material having a small lateral elastic modulus. Incidentally, in this embodiment, the protective insulating layer 2
9 has a thickness of about 200 μm and is formed by successive lamination.
【0035】保護絶縁層29には第2のスルーホール3
0が複数本、リソグラフィー処理により開設されてお
り、各第2スルーホール30は、第1配線24の各スル
ーホール導体28、および、第2配線26の所定の電極
部分をそれぞれ露出するようになっている。各第2スル
ーホール30には第2のスルーホール導体31が各配線
24、26と同種の材料が用いられて、蒸着法やスパッ
タリング法、めっき法等の適当な手段により充填されて
いる。そして、各スルーホール導体31は、下端が各第
1スルーホール導体28および第2配線26の各電極に
電気的にそれぞれ接続された状態になっているととも
に、上端が保護絶縁層29上に露出した状態になってい
る。The second through hole 3 is formed in the protective insulating layer 29.
A plurality of 0s are formed by the lithography process, and each second through hole 30 exposes each through hole conductor 28 of the first wiring 24 and a predetermined electrode portion of the second wiring 26. ing. The second through-hole conductor 31 is filled with the second through-hole conductor 31 using the same material as that of the wirings 24 and 26, and is filled by an appropriate means such as a vapor deposition method, a sputtering method, or a plating method. The lower ends of the through-hole conductors 31 are electrically connected to the first through-hole conductors 28 and the electrodes of the second wiring 26, respectively, and the upper ends thereof are exposed on the protective insulating layer 29. It is in a state of being.
【0036】各第2スルーホール導体31の上端部には
CCB用のパッド32がそれぞれ形成されている。この
パッド32上には前記バンプ12における予備はんだ層
20との濡れ性が良好になるように予備はんだ層33が
形成されている。そして、各パッド32は前記ペレット
11における各バンプ12と対応するように配列されて
いるとともに、この配列群が基板21に搭載されるペレ
ット11の個数分、配置されている。本実施例におい
て、パッド32群は、バンプ12間距離で10mm角の
ペレット11を、ペレット11の配置ピッチが、12m
mになるように配置されている。CCB pads 32 are formed on the upper ends of the respective second through-hole conductors 31. A preliminary solder layer 33 is formed on the pad 32 so that the bump 12 has good wettability with the preliminary solder layer 20. The pads 32 are arranged so as to correspond to the bumps 12 on the pellet 11, and the arrangement group is arranged for the number of pellets 11 mounted on the substrate 21. In this embodiment, the group of pads 32 includes pellets 11 of 10 mm square at a distance between the bumps 12, and the arrangement pitch of the pellets 11 is 12 m.
It is arranged to be m.
【0037】以上のようにして製造された基板21に
は、CCB工程において、各パッド32群列毎に前記構
成に係るペレット11がギャングボンディングされる。
すなわち、予備はんだ処理が施された各パッド32にバ
ンプ12が適合するフェイスダウンの状態で、各ペレッ
ト11が基板21の各パッド32群列に位置合わせされ
るとともに、仮接着される。In the CCB process, the pellets 11 having the above structure are gang-bonded to the substrate 21 manufactured as described above for each row of the pad 32 groups.
That is, in a face-down state in which the bumps 12 are fitted to the pads 32 that have been subjected to the pre-soldering process, the pellets 11 are aligned with the groups of the pads 32 of the substrate 21 and are temporarily bonded.
【0038】この後、適当なリフロー処理により、各バ
ンプ12およびパッド32の予備はんだ層20および3
3がそれぞれ溶融されることにより、各接続端子34が
図1に示されているようにそれぞれ同時に形成される。
この接続端子34群により、各ペレット11は基板21
に機械的に接続された状態になるとともに、その集積回
路が接続端子34およびスルーホール導体31、28を
介して第1配線24および第2配線26に電気的に接続
された状態になる。このようにして、図1に示されてい
る半導体装置が製造されたことになる。Thereafter, the pre-solder layers 20 and 3 of each bump 12 and pad 32 are subjected to an appropriate reflow process.
By melting 3 respectively, each connection terminal 34 is simultaneously formed, respectively, as shown in FIG.
By this group of connection terminals 34, each pellet 11 is transferred to the substrate 21.
And a state in which the integrated circuit is electrically connected to the first wiring 24 and the second wiring 26 via the connection terminal 34 and the through-hole conductors 31 and 28. In this way, the semiconductor device shown in FIG. 1 is manufactured.
【0039】次に作用を説明する。シリコンとアルミナ
セラミックとは熱膨張係数が異なる。すなわち、シリコ
ンの熱膨張係数は、約3.5〜4.0×10-6(1/°
K)、アルミナセラミックの熱膨張係数は、約7.2×
10-6(1/°K)である。また、低熱膨張のポリイミ
ド絶縁層の熱膨張係数は3.0〜5.0×10-6(1/
°K)、銅配線の熱膨張係数は、17×10-6(1/°
K)である。そして、本実施例における基板21の熱膨
張係数は、これらの合成値になり、アルミナセラミック
ベース22の熱膨張係数と略等しくなる。Next, the operation will be described. Silicon and alumina ceramics have different coefficients of thermal expansion. That is, the coefficient of thermal expansion of silicon is about 3.5 to 4.0 × 10 −6 (1 / °).
K), the coefficient of thermal expansion of alumina ceramic is about 7.2 ×
It is 10 −6 (1 / ° K). The coefficient of thermal expansion of the low thermal expansion polyimide insulating layer is 3.0 to 5.0 × 10 −6 (1 /
° K), the coefficient of thermal expansion of copper wiring is 17 × 10 -6 (1 / °
K). The coefficient of thermal expansion of the substrate 21 in the present embodiment is a composite value of these, and is substantially equal to the coefficient of thermal expansion of the alumina ceramic base 22.
【0040】このため、ペレット11と基板21とが接
続端子34により剛構造的に結合されていると、CCB
時、さらには、半導体装置の稼働時等において、大きな
熱的変動が作用した際、ペレット11と基板21との間
の膨張変形量および収縮変形量に大きな差が発生するこ
とにより、接続端子34に応力が加わり、接続端子34
に剥離や亀裂が発生するという問題点があることが、本
発明者によって明らかにされた。特に、ペレットサイズ
が10mm□以上と大きくなった場合に、剥離や亀裂の
発生が顕著になる傾向がある。Therefore, when the pellet 11 and the substrate 21 are rigidly connected by the connection terminal 34, CCB
At the same time, when a large thermal fluctuation is applied during operation of the semiconductor device or the like, a large difference occurs in the expansion deformation amount and the contraction deformation amount between the pellet 11 and the substrate 21, so that the connection terminal 34 Stress is applied to the connection terminal 34
The present inventor has clarified that there is a problem that peeling and cracks occur in the. In particular, when the pellet size is as large as 10 mm □ or more, peeling and cracking tend to be remarkable.
【0041】図9はこの剥離や亀裂発生のメカニズムを
説明するための説明図であり、ペレット11が基板21
にはんだバンプが用いられて形成された接続端子35に
より剛構造的に結合されている従来例の状態が示されて
いる。FIG. 9 is an explanatory view for explaining the mechanism of this peeling or cracking, where the pellet 11 is the substrate 21.
The state of the conventional example in which the terminals are rigidly coupled by the connection terminals 35 formed by using solder bumps is shown.
【0042】図9に示されているように、例えば、CC
B時におけるペレット11の膨張位置と、基板21の膨
張位置とは、常温まで下がると、熱膨張係数の違いから
それぞれの収縮位置になろうとする。この時、ペレット
11と基板21との収縮差分が互いに影響し合って、歪
が発生し、応力がはんだバンプによる従来の接続端子3
5に作用する。As shown in FIG. 9, for example, CC
The expansion position of the pellet 11 and the expansion position of the substrate 21 at the time of B tend to reach the contraction position due to the difference in thermal expansion coefficient when the temperature is lowered to room temperature. At this time, the contraction difference between the pellet 11 and the substrate 21 influences each other to generate strain, and the stress causes the conventional connection terminal 3 due to the solder bump.
Act on 5.
【0043】今、ペレット11が変形せず、基板21が
変形した場合を考える。基板21だけに変形が発生する
ということは、変形に対応(比例)する応力が発生す
る。その応力は不正な機械力として接続端子35に加わ
り、それに相当する歪が接続端子35に発生する。Now, consider the case where the pellet 21 is not deformed but the substrate 21 is deformed. The deformation occurring only in the substrate 21 causes a stress corresponding to (proportional to) the deformation. The stress is applied to the connection terminal 35 as an illegal mechanical force, and a strain corresponding to the stress is generated in the connection terminal 35.
【0044】図9に接続端子34における応力発生状況
が示されている。分かり易くするために、ペレット11
は変形しないものとする。図9からも分かるように、ペ
レット11の周辺部に位置する各接続端子35において
大きな応力が発生する。FIG. 9 shows how stress is generated in the connection terminal 34. Pellets 11 for clarity
Shall not be deformed. As can be seen from FIG. 9, large stress is generated in each connection terminal 35 located in the peripheral portion of the pellet 11.
【0045】ところが、従来のはんだバンプによる接続
端子35はペレット11の剛性の影響により基板21の
変形に追従しきれないため、各接続端子35は応力が接
続端子35自体の強度や弾性変形、およびパッド32と
の接着限界を越えると、クラックや剥離が生ずる。However, since the connection terminals 35 formed by the conventional solder bumps cannot completely follow the deformation of the substrate 21 due to the influence of the rigidity of the pellet 11, the stress of each connection terminal 35 causes the connection terminal 35 itself to have strength and elastic deformation, and When the adhesion limit with the pad 32 is exceeded, cracking or peeling occurs.
【0046】以上の原理に対して、本実施例において
は、図10に示されているように、接続端子34はシリ
コーンゴムを用いられて形成されたバンプ本体17が基
礎になっているため、熱的変動時における熱膨張係数差
によるペレット11と基板21との変形量の差がバンプ
本体17における弾性変形によって吸収される。その結
果、各接続端子34の剥離やクラックの発生が防止され
る。In contrast to the above principle, in this embodiment, as shown in FIG. 10, the connection terminal 34 is based on the bump main body 17 formed of silicone rubber. The elastic deformation of the bump body 17 absorbs the difference in the amount of deformation between the pellet 11 and the substrate 21 due to the difference in the coefficient of thermal expansion during thermal fluctuation. As a result, peeling and cracking of the connection terminals 34 are prevented.
【0047】すなわち、CCB時、ペレット11と基板
21との熱膨張係数差から基板21は図10に示されて
いる状態に変形するが、本実施例においては、接続端子
34が軟質のシリコーンゴムから成るバンプ本体17の
上に構築されているため、図10に示されているよう
に、接続端子34全体が軟質のシリコーンゴムから成る
バンプ本体17の弾性変形によって変形することによ
り、ペレット11と基板21との間の変形の相違を吸収
することになる。That is, during CCB, the substrate 21 is deformed to the state shown in FIG. 10 due to the difference in thermal expansion coefficient between the pellet 11 and the substrate 21, but in this embodiment, the connection terminal 34 is made of soft silicone rubber. As shown in FIG. 10, since the entire connection terminal 34 is deformed by the elastic deformation of the bump body 17 made of soft silicone rubber, the pellet 11 The difference in deformation with the substrate 21 will be absorbed.
【0048】このようにして接続端子34自体がペレッ
ト11と基板21との変形の相違を吸収するように弾性
変形するため、ペレット11と基板21との間に形成さ
れた接続端子34には、接続端子34の強度や弾性変形
限界、接着限界を越える応力が作用することはない。そ
の結果、接続端子34に剥離やクラックが発生する現象
は未然に防止されたことになる。In this way, since the connection terminal 34 itself elastically deforms to absorb the difference in deformation between the pellet 11 and the substrate 21, the connection terminal 34 formed between the pellet 11 and the substrate 21 is No stress exceeding the strength, elastic deformation limit, or adhesion limit of the connection terminal 34 acts. As a result, the phenomenon that the connection terminal 34 is peeled off or cracked is prevented in advance.
【0049】なお、本実施例に係る半導体装置につい
て、温度サイクル周期が、1サイクル/時間、温度範囲
が、−50℃〜100℃の温度サイクル試験を実施した
ところ、1000サイクル後においても、シリコーンゴ
ムから成るバンプ本体17を基礎にした接続端子34に
おける熱疲労による断線は発生していなかった。The semiconductor device according to this example was subjected to a temperature cycle test with a temperature cycle period of 1 cycle / hour and a temperature range of -50 ° C to 100 ° C. No disconnection due to thermal fatigue occurred in the connection terminal 34 based on the bump main body 17 made of rubber.
【0050】前記実施例によれば次の効果が得られる。
基板にペレットがCCBされた半導体装置におい
て、接続端子を軟質材料から成るバンプ本体を基礎にし
て構築することにより、アルミナセラミックとシリコン
との熱膨張係数差に基づく熱的変動時における基板とペ
レットとの変形量の差を、軟質バンプ本体の弾性変形に
よって吸収することができるため、その変形量差によっ
て接続端子に作用する応力を抑止ないしは抑制すること
ができ、その結果、CCBによって形成された接続端子
における剥離やクラックの発生を未然に防止することが
できる。According to the above embodiment, the following effects can be obtained.
In a semiconductor device in which pellets are CCBed on a substrate, the connection terminals are constructed based on a bump body made of a soft material, so that the substrate and the pellets can be separated during thermal fluctuation based on the difference in thermal expansion coefficient between alumina ceramic and silicon. Since the difference in the amount of deformation of the soft bump body can be absorbed by the elastic deformation of the soft bump body, the stress acting on the connection terminal can be suppressed or suppressed by the difference in the amount of deformation, and as a result, the connection formed by the CCBs. It is possible to prevent the terminal from peeling or cracking.
【0051】 CCBによる接続端子における剥離や
クラックの発生を防止することにより、CCBによる半
導体装置の歩留りを高めることができるとともに、その
品質および信頼性を高めることができる。By preventing the peeling or cracking of the connection terminal due to CCB, the yield of the semiconductor device due to CCB can be increased, and the quality and reliability thereof can be improved.
【0052】 軟質のバンプ本体をシリコーンゴムを
使用してポッティング成形法により形成することによ
り、コストアップを小さく抑制することができるととも
に、弾性限界がきわめて大きい軟質バンプ本体を構成す
ることができる。By forming the soft bump body using the silicone rubber by the potting molding method, it is possible to suppress the cost increase to a small extent and to configure the soft bump body having an extremely large elastic limit.
【0053】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【0054】例えば、軟質バンプ本体を形成するための
軟質材料としては、シリコーンゴムを使用するに限ら
ず、エポキシ樹脂やポリイミド樹脂等、さらには、鉛等
の軟質金属等々を使用してもよい。For example, as the soft material for forming the soft bump body, not only silicone rubber is used but also epoxy resin, polyimide resin, etc., and soft metal such as lead, etc. may be used.
【0055】軟質バンプ本体はポッティング成形法によ
り成形するに限らず、スクリーン印刷法やスプレー印刷
法、さらには、無電解めっき法や蒸着法等により形成し
てもよい。The soft bump body is not limited to be formed by the potting method, but may be formed by a screen printing method, a spray printing method, an electroless plating method, a vapor deposition method, or the like.
【0056】軟質バンプ本体の表面に被着する導体被膜
を形成するための材料としては、銅を用いるに限らず、
アルミニウム、金、パラジウム、白金およびその合金等
を用いてもよいし、接着用下地層を形成するための材料
としては、クロムを用いるに限らず、チタン等を用いて
もよい。The material for forming the conductor coating to be adhered to the surface of the soft bump body is not limited to copper, but
Aluminum, gold, palladium, platinum, alloys thereof, or the like may be used, and not only chromium but also titanium or the like may be used as the material for forming the adhesion underlayer.
【0057】電気配線層は、2層に形成するに限らず、
1層に形成してもよいし、3層以上に形成してもよい。The electric wiring layer is not limited to two layers,
It may be formed in one layer, or may be formed in three or more layers.
【0058】ペレットを基板にフリップチップボンディ
ングする方法としては、CCB法を使用するに限らず、
他のフリップチップ法を使用してもよい。The method of flip-chip bonding the pellet to the substrate is not limited to the CCB method,
Other flip chip methods may be used.
【0059】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータのモジュールに使用される半導体装置に適用した
場合について説明したが、それに限定されるものではな
く、ペレットが基板にフリップチップ法によりボンディ
ングされる半導体装置全般に適用することができる。特
に、本発明は、ペレットと基板との熱膨張係数の差が大
きく、しかも、ペレットサイズが大きい場合に適用し
て、優れた効果が得られる。In the above description, the case where the invention made by the present inventor is mainly applied to the semiconductor device used for the module of the computer which is the field of application of the background has been described, but the invention is not limited thereto. It can be applied to all semiconductor devices in which pellets are bonded to a substrate by a flip chip method. In particular, the present invention is applied to the case where the difference in thermal expansion coefficient between the pellet and the substrate is large and the pellet size is large, and excellent effects can be obtained.
【0060】[0060]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
【0061】基板にペレットがCCBされた半導体装置
において、接続端子を軟質材料から成るバンプ本体を基
礎にして構築することにより、基板の構成材料とペレッ
トの構成材料との膨張係数差に基づく熱的変動時におけ
る基板とペレットとの変形量の差を、軟質バンプ本体の
弾性変形によって吸収することができるため、その変形
量差によって接続端子に作用する応力を抑止ないしは抑
制することができ、その結果、フリップチップ法によっ
て形成された接続端子における剥離やクラックの発生を
未然に防止することができる。In the semiconductor device in which the pellets are CCBed on the substrate, the connection terminals are constructed on the basis of the bump main body made of a soft material, so that the thermal expansion based on the expansion coefficient difference between the substrate constituent material and the pellet constituent material is performed. Since the difference in the deformation amount between the substrate and the pellet at the time of change can be absorbed by the elastic deformation of the soft bump body, the stress acting on the connection terminal can be suppressed or suppressed due to the difference in the deformation amount. It is possible to prevent occurrence of peeling and cracks in the connection terminals formed by the flip chip method.
【図1】本発明の一実施例である半導体装置を示す拡大
部分断面図である。FIG. 1 is an enlarged partial sectional view showing a semiconductor device according to an embodiment of the present invention.
【図2】それに使用されている半導体ペレットを示す斜
視図である。FIG. 2 is a perspective view showing a semiconductor pellet used therein.
【図3】その拡大部分断面図である。FIG. 3 is an enlarged partial sectional view thereof.
【図4】バンプ形成工程のバンプ本体形成後を示す拡大
部分平面図である。FIG. 4 is an enlarged partial plan view showing a state after the bump body is formed in the bump forming step.
【図5】バンプ形成工程の下地層形成後を示す拡大部分
縦断面図である。FIG. 5 is an enlarged partial vertical cross-sectional view showing a state after forming a base layer in a bump forming step.
【図6】バンプ形成工程の導体被膜被着後を示す拡大部
分縦断面図である。FIG. 6 is an enlarged partial vertical cross-sectional view showing a state after the conductor coating is applied in the bump forming step.
【図7】図1の半導体装置に使用されている基板を示す
一部切断斜視図である。7 is a partially cutaway perspective view showing a substrate used in the semiconductor device of FIG.
【図8】その拡大部分断面図である。FIG. 8 is an enlarged partial sectional view thereof.
【図9】応力発生防止の作用を説明するための説明図で
ある。FIG. 9 is an explanatory diagram for explaining the action of preventing stress generation.
【図10】応力発生防止の作用を説明するための説明図
である。FIG. 10 is an explanatory diagram for explaining the action of preventing stress generation.
11…ペレット、12…バンプ、13…絶縁膜、14…
電気配線、15…パッシベーション膜、16…スルーホ
ール、16A…電極パッド、17…軟質バンプ本体、1
8…下地層、19…導体被膜、20…予備はんだ層、2
1…基板、22…ベース、23…第1絶縁層、24…第
1電気配線(第1配線)、25…第2絶縁層、26…第
2電気配線(第2配線)、27…スルーホール、28…
スルーホール導体、29…保護絶縁層、30…第2のス
ルーホール、31…スルーホール導体、32…パッド、
33…予備はんだ層、34…接続端子、35…従来のは
んだバンプによる接続端子。11 ... Pellet, 12 ... Bump, 13 ... Insulating film, 14 ...
Electrical wiring, 15 ... Passivation film, 16 ... Through hole, 16A ... Electrode pad, 17 ... Soft bump body, 1
8 ... Underlayer, 19 ... Conductor coating, 20 ... Preliminary solder layer, 2
DESCRIPTION OF SYMBOLS 1 ... Substrate, 22 ... Base, 23 ... 1st insulating layer, 24 ... 1st electric wiring (1st wiring), 25 ... 2nd insulating layer, 26 ... 2nd electric wiring (2nd wiring), 27 ... Through hole , 28 ...
Through-hole conductor, 29 ... Protective insulating layer, 30 ... Second through-hole, 31 ... Through-hole conductor, 32 ... Pad,
33 ... Pre-solder layer, 34 ... Connection terminal, 35 ... Conventional solder bump connection terminal.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 富男 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 金子 真弓 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 大馬 高志 秋田県南秋田郡天王町字長沼64 アキタ電 子株式会社内 (72)発明者 桜庭 忠基 秋田県南秋田郡天王町字長沼64 アキタ電 子株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tomio Yamada 111 No. Nishiyokote-cho, Takasaki-shi, Gunma Hitachi Takasaki factory (72) Inventor Mayumi Kaneko 111 Nishiyoko-cho, Takasaki-shi Gunma Hitachi, Ltd. Takasaki Plant (72) Inventor Takashi Ouma 64 Nagata, Tenuma-cho, Minami-Akita-gun, Akita Prefecture Akita Denshi Co., Ltd. (72) Inventor Tadamoki Sakuraba 64 Naganuma, Tenno-cho, Minami-Akita-gun Akita Prefecture Akita Denshi Co., Ltd.
Claims (3)
が、絶縁基板に接続端子を介して機械的かつ電気的に接
続されている半導体装置において、 前記接続端子は、前記半導体ペレットの電極パッドにバ
ンプ本体が軟質材料が用いられて突設されているととも
に、この本体の表面に導体被膜が電極パッドに電気的に
接続するように被着されて成るバンプが絶縁基板のパッ
ドにはんだ付けされることにより形成されていることを
特徴とする半導体装置。1. A semiconductor device in which a semiconductor pellet having an electronic circuit formed therein is mechanically and electrically connected to an insulating substrate via a connection terminal, wherein the connection terminal is an electrode pad of the semiconductor pellet. The bump main body is made of a soft material so as to project, and a bump formed by applying a conductive coating to the surface of the main body so as to electrically connect to the electrode pad is soldered to the pad of the insulating substrate. A semiconductor device which is formed by the above.
とともに、前記バンプ本体がこの環状電極パッドの内側
に絶縁性を有する軟質材料が用いられて突設されている
ことを特徴とする請求項1記載の半導体装置。2. The electrode pad is formed in a ring shape, and the bump main body is provided inside the ring-shaped electrode pad so as to project from the soft material having an insulating property. 1. The semiconductor device according to 1.
の樹脂が用いられてポッティング成形法により形成され
ていることを特徴とする請求項2記載の半導体装置。3. The semiconductor device according to claim 2, wherein the bump body is formed by a potting molding method using a soft resin having an insulating property.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25983691A JPH0574857A (en) | 1991-09-11 | 1991-09-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25983691A JPH0574857A (en) | 1991-09-11 | 1991-09-11 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574857A true JPH0574857A (en) | 1993-03-26 |
Family
ID=17339665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25983691A Pending JPH0574857A (en) | 1991-09-11 | 1991-09-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574857A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998050950A1 (en) * | 1997-05-07 | 1998-11-12 | Hitachi, Ltd. | Semiconductor device and its manufacture |
| WO1999026283A1 (en) * | 1997-11-19 | 1999-05-27 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| US6512183B2 (en) | 2000-10-10 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounted member and repair method thereof |
| US6826037B2 (en) | 2001-05-31 | 2004-11-30 | Infineon Technologies Ag | Electronic structure |
| JP2016184620A (en) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | Multilayer wiring structural body |
| US20220264744A1 (en) * | 2020-03-06 | 2022-08-18 | Japan Aviation Electronics Industry, Limited | Electrical connection device, method for producing the same, and structure of flexible wiring board |
-
1991
- 1991-09-11 JP JP25983691A patent/JPH0574857A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998050950A1 (en) * | 1997-05-07 | 1998-11-12 | Hitachi, Ltd. | Semiconductor device and its manufacture |
| WO1999026283A1 (en) * | 1997-11-19 | 1999-05-27 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| AU738424B2 (en) * | 1997-11-19 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation type electronic component, a stress relaxation type circuit board, and a stress relaxation type electronic component mounted member |
| US6465082B1 (en) | 1997-11-19 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| KR100432800B1 (en) * | 1997-11-19 | 2004-05-24 | 마츠시타 덴끼 산교 가부시키가이샤 | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| US6512183B2 (en) | 2000-10-10 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounted member and repair method thereof |
| US6826037B2 (en) | 2001-05-31 | 2004-11-30 | Infineon Technologies Ag | Electronic structure |
| JP2016184620A (en) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | Multilayer wiring structural body |
| US20220264744A1 (en) * | 2020-03-06 | 2022-08-18 | Japan Aviation Electronics Industry, Limited | Electrical connection device, method for producing the same, and structure of flexible wiring board |
| US11570893B2 (en) * | 2020-03-06 | 2023-01-31 | Japan Aviation Electronics Industry, Limited | Electrical connection device, method for producing the same, and structure of flexible wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4476381B2 (en) | Semiconductor chip package and manufacturing method thereof | |
| US7329563B2 (en) | Method for fabrication of wafer level package incorporating dual compliant layers | |
| JP3142723B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6900548B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| US6656827B1 (en) | Electrical performance enhanced wafer level chip scale package with ground | |
| JP4512027B2 (en) | Manufacturing method of semiconductor package | |
| US6590295B1 (en) | Microelectronic device with a spacer redistribution layer via and method of making the same | |
| JP4413452B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6914333B2 (en) | Wafer level package incorporating dual compliant layers and method for fabrication | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP2002170826A5 (en) | ||
| US6720209B2 (en) | Method for fabricating a circuit device | |
| US6780676B2 (en) | Method for fabricating a circuit device | |
| US6883231B2 (en) | Method for fabricating a circuit device | |
| JPH0547842A (en) | Semiconductor device | |
| JPH0574857A (en) | Semiconductor device | |
| JP2000164617A (en) | Chip-sized package and its manufacture | |
| KR100412133B1 (en) | wafer level chip scale package and method of fabricating the same | |
| US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP4593835B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000091339A (en) | Semiconductor device and method of manufacturing the same | |
| JP2006148037A (en) | Flip chip ball grid package structure | |
| JPH05114627A (en) | Semiconductor device | |
| JP3316532B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007335642A (en) | Package substrate |