JPH0576166A - Dc/dc converter - Google Patents
Dc/dc converterInfo
- Publication number
- JPH0576166A JPH0576166A JP13089491A JP13089491A JPH0576166A JP H0576166 A JPH0576166 A JP H0576166A JP 13089491 A JP13089491 A JP 13089491A JP 13089491 A JP13089491 A JP 13089491A JP H0576166 A JPH0576166 A JP H0576166A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- power supply
- voltage
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
Landscapes
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＤＣ−ＤＣコンバータに
関する。FIELD OF THE INVENTION The present invention relates to a DC-DC converter.
【０００２】[0002]
【従来の技術】従来のＤＣ−ＤＣコンバータは、例えば
図５に示されるように、電源＋Ｖに５Ｖを印加したとき
に出力＋Ｖｏｕｔに＋１０Ｖ程度の電圧が出力される倍
電圧回路の場合には、発振器と電圧レベル変換器及び各
電源を保護する電源保護ダイオード８を有している。2. Description of the Related Art A conventional DC-DC converter is, for example, as shown in FIG. 5, in the case of a voltage doubler circuit in which a voltage of about + 10V is output to + Vout when 5V is applied to a power supply + V, It has an oscillator, a voltage level converter, and a power supply protection diode 8 for protecting each power supply.
【０００３】次に図５に示された回路の動作について説
明する。例えば倍電圧回路図５の場合には、電源電圧＋
Ｖを印加すると、初めは発振回路及び電圧レベル変換器
はまだ動いていないので、出力電圧＋Ｖｏｕｔは＋Ｖｏ
ｕｔと＋Ｖ間に構成されている電源保護ダイオードのた
めに電源電圧＋Ｖよりダイオード１個分のＶｆ（順方向
バイアス約０．６Ｖ）だけ低い電圧となる（図６Ａ−Ｂ
区間参照）。Next, the operation of the circuit shown in FIG. 5 will be described. For example, in the case of the voltage doubler circuit shown in FIG.
When V is applied, the oscillation circuit and the voltage level converter are not yet operating at first, so the output voltage + Vout is + Vo.
Due to the power supply protection diode configured between ut and + V, the voltage is lower than the power supply voltage + V by one diode Vf (forward bias of about 0.6V) (FIGS. 6A-B).
See section).
【０００４】その後電源電圧＋Ｖの上昇がある電圧を越
えると発振回路及び電圧レベル変換器が動きだし（図６
Ｂ点）、出力電圧＋Ｖｏｕｔは電源電圧の約２倍とな
る。Thereafter, when the power supply voltage + V rises above a certain voltage, the oscillation circuit and the voltage level converter start to operate (see FIG. 6).
(Point B), the output voltage + Vout is about twice the power supply voltage.
【０００５】[0005]
【発明の解決しようとする課題】しかしながら、この従
来のＤＣ−ＤＣコンバータでは、図６のＡ〜Ｂ区間に示
す様に、正常動作時（Ｖｏｕｔ＞＋Ｖ＞ＧＮＤ）と異な
り、各電圧の関係が＋Ｖ（電源電圧）＞Ｖｏｕｔ（出力
電圧）＞ＧＮＤとなるために、内部に構成されている電
源ダイオード８が順方向にバイアスされ、その結果電流
が流れ回路が誤動作する可能性がある。この回路を同一
半導体基板上に形成しようとした場合にはこの電圧の関
係よりもしＶｏｕｔをＳｕｂ電位としたならラッチアッ
プが生じＤＣ−ＤＣコンバータが動作しなくなる可能性
があった。However, in this conventional DC-DC converter, as shown in the sections A to B of FIG. 6, unlike the normal operation (Vout> + V> GND), the relationship between the voltages is different. Since + V (power supply voltage)> Vout (output voltage)> GND, the power supply diode 8 configured inside is biased in the forward direction, and as a result, current may flow and the circuit may malfunction. When this circuit is to be formed on the same semiconductor substrate, latch-up may occur and the DC-DC converter may not operate if Vout is set to the Sub potential because of this voltage relationship.
【０００６】また、外部にＤＣ−ＤＣコンバータ出力の
電圧を供給している場合には、ＤＣ−ＤＣコンバータの
電圧が印加されていない時にＤＣ−ＤＣコンバータの出
力端子に逆の極性または低い電圧が印加された場合に、
ＤＣ−ＤＣコンバータが立ち上がりにくくなり、最悪の
場合には動かなくなるという課題があった。When the voltage of the DC-DC converter output is supplied to the outside, the reverse polarity or low voltage is applied to the output terminal of the DC-DC converter when the voltage of the DC-DC converter is not applied. When applied,
There is a problem that the DC-DC converter is hard to start up, and in the worst case, it does not work.
【０００７】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なＤＣ−
ＤＣコンバータを提供することにある。The present invention has been made in view of the above-mentioned conventional circumstances. Therefore, the object of the present invention is to provide a novel DC-type device capable of solving the above-mentioned problems inherent in the prior art.
It is to provide a DC converter.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成する為
に、本発明に係るＤＣ−ＤＣコンバータは、出力端子と
電源間にトランジスタを有しＤＣ−ＤＣコンバータが動
きだす前はトランジスタを“オン”にして電源と出力端
子をショートさせ動作後はトランジスタを“オフ”にし
て出力電圧と電源間をオープンにするように電源−出力
端子間のトランジスタを制御する制御回路を備えて構成
される。In order to achieve the above object, a DC-DC converter according to the present invention has a transistor between an output terminal and a power supply, and turns on the transistor before the DC-DC converter starts to operate. Then, the control circuit controls the transistor between the power supply and the output terminal so that the power supply and the output terminal are short-circuited and the transistor is turned "OFF" after the operation to open the output voltage and the power supply.
【０００９】[0009]
【実施例】次に本発明をその好ましい一実施例について
図面を参照して具体的に説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will now be described in detail with reference to the accompanying drawings with reference to the accompanying drawings.
【００１０】図１は本発明による第１の実施例を示す回
路構成図である。FIG. 1 is a circuit configuration diagram showing a first embodiment according to the present invention.
【００１１】図１を参照するに、正の倍電圧回路である
ＤＣ−ＤＣコンバータ１の出力端子＋Ｖｏｕｔと電源＋
Ｖ間にＰｃｈＭＯＳトランジスタ６が接続され、そのゲ
ートは２ｋΩ程度のプルアップ抵抗（Ｒｐ）４を通して
出力端子＋Ｖｏｕｔに接続されると共に、ＮｃｈＭＯＳ
トランジスタ７を通してＧＮＤへ接続されている。Referring to FIG. 1, an output terminal + Vout and a power source + of a DC-DC converter 1 which is a positive voltage doubler circuit.
A PchMOS transistor 6 is connected between V and its gate is connected to an output terminal + Vout through a pull-up resistor (Rp) 4 of about 2 kΩ and at the same time NchMOS is connected.
It is connected to GND through the transistor 7.
【００１２】このＮｃｈＭＯＳトランジスタ７のゲート
は、パワーオンリセット回路に接続されている。本実施
例においては、このパワーオンリセット回路は抵抗２、
コンデンサ３及びシュミット回路５により構成されてい
る。The gate of the NchMOS transistor 7 is connected to the power-on reset circuit. In this embodiment, the power-on reset circuit has a resistor 2,
It is composed of a capacitor 3 and a Schmitt circuit 5.
【００１３】また、出力端子、各電源端子間には電源保
護ダイオード８が接続されている。A power supply protection diode 8 is connected between the output terminal and each power supply terminal.
【００１４】次に第１の実施例による回路の動作につい
て説明する。Next, the operation of the circuit according to the first embodiment will be described.
【００１５】電源が投入されると抵抗２とコンデンサ３
の時定数によって電源が立ち上がっていくある電圧まで
はシュミット回路５がセットされ、シュミット回路の出
力は“Ｈ”レベルとなる。When the power is turned on, the resistor 2 and the capacitor 3
The Schmitt circuit 5 is set up to a certain voltage at which the power supply rises according to the time constant of, and the output of the Schmitt circuit becomes the "H" level.
【００１６】シュミット回路５の出力が“Ｈ”レベルの
場合には、ＮｃｈＭＯＳトランジスタ７は“オン”状態
になり、その結果、ＰｃｈＭＯＳトランジスタ６のゲー
トにはＧＮＤ電位が印加され、“オン”状態となり、出
力電圧＋Ｖｏｕｔと電源電圧＋Ｖは同電位となる（図２
Ａ〜Ｂ点参照）。When the output of the Schmitt circuit 5 is at the "H" level, the NchMOS transistor 7 is in the "ON" state, and as a result, the GND potential is applied to the gate of the PchMOS transistor 6 and is in the "ON" state. , The output voltage + Vout and the power supply voltage + V have the same potential (see FIG. 2).
See points A-B).
【００１７】電源が立ち上がり、シュミット回路５がリ
セットされる状態まで電源電圧＋Ｖが立ち上がると、シ
ュミット回路５の出力は“Ｌ”レベルとなり、ＮｃｈＭ
ＯＳトランジスタ７は“オフ”となり、ＰｃｈＭＯＳト
ランジスタ６のゲート電圧は＋Ｖｏｕｔ電位となり、Ｐ
ｃｈＭＯＳトランジスタ６は“オフ”となる。するとＤ
Ｃ−ＤＣコンデンサ１が動き出し、電源電圧＋Ｖｏｕｔ
電位は急激に上昇し、ＰｃｈＭＯＳトランジスタ６は完
全に“オフ”となる。（図２Ｂ点〜）図３は本発明によ
る第２の実施例を示す回路構成図である。When the power supply voltage rises and the power supply voltage + V rises until the Schmitt circuit 5 is reset, the output of the Schmitt circuit 5 becomes "L" level, and NchM
The OS transistor 7 is turned off, the gate voltage of the PchMOS transistor 6 becomes + Vout potential, and P
The chMOS transistor 6 is "off". Then D
C-DC capacitor 1 starts to move, power supply voltage + Vout
The potential sharply rises, and the PchMOS transistor 6 is completely turned off. FIG. 3 is a circuit configuration diagram showing a second embodiment according to the present invention.
【００１８】第３を参照するに、負の倍電圧回路である
ＤＣ−ＤＣコンバータ１の出力電圧端子Ｖｏｕｔと電源
ＧＮＤ間にＮｃｈＭＯＳトランジスタ９が接続され、そ
のゲートは２ｋΩ程度のプルダウン抵抗（Ｒｐ）１１を
通して出力端子−Ｖｏｕｔに接続されると共にＮｃｈＭ
ＯＳトランジスタ１０を通して電源＋Ｖに接続されてい
る。Referring to the third, an NchMOS transistor 9 is connected between the output voltage terminal Vout of the DC-DC converter 1 which is a negative voltage doubler circuit and the power supply GND, and its gate has a pull-down resistor (Rp) of about 2 kΩ. Connected to the output terminal -Vout through 11 and NchM
It is connected to the power supply + V through the OS transistor 10.
【００１９】ＮｃｈＭＯＳトランジスタ１０のゲートは
前記第１の実施例と同様のパワーオンリセット回路に接
続されている。即ち、本実施例では抵抗２、コンデンサ
３及びシュミット回路５を用いてパワーオンリセット回
路を構成している。The gate of the NchMOS transistor 10 is connected to the power-on reset circuit similar to that of the first embodiment. That is, in this embodiment, the resistor 2, the capacitor 3 and the Schmitt circuit 5 are used to form a power-on reset circuit.
【００２０】動作については、前記第１の実施例の出力
電圧が負に出るのみであり、他の基本的な動作は第１の
実施例と同じである。Regarding the operation, the output voltage of the first embodiment is negative, and the other basic operation is the same as that of the first embodiment.
【００２１】[0021]
【発明の効果】以上説明したように、本発明によれば、
ＤＣ−ＤＣコンバータの出力端子と電源端子間にトラン
ジスタを接続し、ＤＣ−ＤＣコンバータの動作前後でこ
のトランジスタを“オン”、又は“オフ”する様にした
ので、電源投入直後ＤＣ−ＤＣコンバータが動作してい
ない間においては出力電圧の電圧が電源電圧となってお
り、安定しているため（図２、図４参照）にＤＣ−ＤＣ
コンバータから電圧を供給される回路及びＤＣ−ＤＣコ
ンバータ自体の誤動作を防ぐという効果が得られる。As described above, according to the present invention,
A transistor is connected between the output terminal and the power supply terminal of the DC-DC converter, and the transistor is turned "on" or "off" before and after the operation of the DC-DC converter. During operation, the output voltage is the power supply voltage and is stable (see FIGS. 2 and 4).
An effect of preventing malfunction of the circuit supplied with the voltage from the converter and the DC-DC converter itself can be obtained.
【００２２】また本発明によれば、ＤＣ−ＤＣコンバー
タを半導体基板上に構成し、ＳＵＢ電位をＤＣ−ＤＣコ
ンバータ出力電圧としたときに、従来と異なり、ＤＣ−
ＤＣコンバータ動作前の出力電圧は電源電圧より低くな
ることはないために、ラッチアップ等の誤動作を防ぐこ
とができるという効果が得られる。According to the present invention, when the DC-DC converter is formed on the semiconductor substrate and the SUB potential is used as the DC-DC converter output voltage, the DC-DC converter is different from the conventional one.
Since the output voltage before the operation of the DC converter does not become lower than the power supply voltage, it is possible to obtain the effect of preventing malfunctions such as latch-up.
【図１】本発明に係るＤＣ−ＤＣコンバータの第１の実
施例を示す回路構成図である。FIG. 1 is a circuit configuration diagram showing a first embodiment of a DC-DC converter according to the present invention.
【図２】図１に示した回路に電源＋Ｖを投入した直後の
出力電圧、各電源の波形図である。FIG. 2 is a waveform diagram of the output voltage and each power supply immediately after the power supply + V is applied to the circuit shown in FIG.
【図３】本発明に係るＤＣ−ＤＣコンバータの第２の実
施例を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a second embodiment of the DC-DC converter according to the present invention.
【図４】図３に示した回路に電源を投入した直後の出力
電圧、各電源の波形図である。FIG. 4 is a waveform diagram of the output voltage and each power source immediately after the power source is applied to the circuit shown in FIG.
【図５】従来のＤＣ−ＤＣコンバータの回路図である。FIG. 5 is a circuit diagram of a conventional DC-DC converter.
【図６】従来のＤＣ−ＤＣコンバータの出力電圧、各電
源の波形図である。FIG. 6 is a waveform diagram of an output voltage of a conventional DC-DC converter and each power supply.
１…ＤＣ−ＤＣコンバータ ２…抵抗 ３…コンデンサ ４…プルアップ抵抗 ５…シュミット回路 ６…ＰｃｈＭＯＳトランジスタ ７…ＮｃｈＭＯＳトランジスタ ８…電源ダイオード ９…ＮｃｈＭＯＳトランジスタ １０…ＮｃｈＭＯＳトランジスタ １１…プルダウン抵抗 1 ... DC-DC converter 2 ... Resistor 3 ... Capacitor 4 ... Pull-up resistor 5 ... Schmitt circuit 6 ... PchMOS transistor 7 ... NchMOS transistor 8 ... Power supply diode 9 ... NchMOS transistor 10 ... NchMOS transistor 11 ... Pulldown resistor
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成４年７月１５日[Submission date] July 15, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
Claims (2)
し、ＤＣ−ＤＣコンバータが動く前は前記トランジスタ
を“オン”にして電源と出力端子とをショートさせ動作
後は前記トランジスタを“オフ”にして電源と出力端子
をオープンにするように電源−出力端子間の前記トラン
ジスタを制御する制御回路を有することを特徴としたＤ
Ｃ−ＤＣコンバータ。1. A transistor is provided between an output terminal and a power supply, and the transistor is turned “on” before the DC-DC converter operates, and the power supply and the output terminal are short-circuited, and the transistor is turned “off” after the operation. And a control circuit for controlling the transistor between the power supply and the output terminal so that the power supply and the output terminal are opened.
C-DC converter.
ュミット回路により形成されたパワーオンリセット回路
により構成したことを更に特徴とする請求項１に記載の
ＤＣ−ＤＣコンバータ。2. The DC-DC converter according to claim 1, further comprising a power-on reset circuit formed of a resistor, a capacitor, and a Schmitt circuit, in the control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13089491A JP2970054B2 (en) | 1991-06-03 | 1991-06-03 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13089491A JP2970054B2 (en) | 1991-06-03 | 1991-06-03 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0576166A true JPH0576166A (en) | 1993-03-26 |
| JP2970054B2 JP2970054B2 (en) | 1999-11-02 |
Family
ID=15045204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13089491A Expired - Fee Related JP2970054B2 (en) | 1991-06-03 | 1991-06-03 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970054B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034169A1 (en) * | 2002-10-08 | 2004-04-22 | Fujitsu Limited | Voltage stabilizing circuit |
| JP2011014738A (en) * | 2009-07-02 | 2011-01-20 | Mitsumi Electric Co Ltd | Semiconductor integrated circuit |
-
1991
- 1991-06-03 JP JP13089491A patent/JP2970054B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034169A1 (en) * | 2002-10-08 | 2004-04-22 | Fujitsu Limited | Voltage stabilizing circuit |
| US7038529B2 (en) | 2002-10-08 | 2006-05-02 | Fujitsu Limited | Voltage stabilizer |
| JP2011014738A (en) * | 2009-07-02 | 2011-01-20 | Mitsumi Electric Co Ltd | Semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2970054B2 (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772522B2 (en) | Power-on signal generation circuit | |
| JP3756961B2 (en) | Chip initialization signal generation circuit for semiconductor memory device | |
| JPH07230331A (en) | Reference-voltage generating circuit having starting circuit | |
| JPS60182219A (en) | Semiconductor device | |
| JPS6153759A (en) | Substrate bias generator | |
| US5327072A (en) | Regulating circuit for a substrate bias voltage generator | |
| US6292123B1 (en) | Digital-to-analog converter with CMOS-compatible power-on reset circuit | |
| US7068074B2 (en) | Voltage level translator circuit | |
| US4698529A (en) | Output control circuit to prevent output of initial spike noise | |
| US6747492B2 (en) | Power-on reset circuit with current shut-off and semiconductor device including the same | |
| JPH0576166A (en) | Dc/dc converter | |
| JPH0472912A (en) | Power-on reset circuit | |
| JPH0563540A (en) | Input circuit | |
| JPH06197445A (en) | Transistor protection circuit | |
| JP2803448B2 (en) | Output circuit | |
| JPH0258275A (en) | Power supply capacitance circuit | |
| JP3024171B2 (en) | Input circuit | |
| JPH03230617A (en) | semiconductor integrated circuit | |
| KR100243263B1 (en) | Schmitt trigger circuit for RC oscillator | |
| KR960009952B1 (en) | Malfunction prevention circuit when power is applied | |
| JP2768851B2 (en) | Semiconductor device | |
| JPH054347Y2 (en) | ||
| KR960003373Y1 (en) | Reset signal circuit | |
| JPH0350914A (en) | Output driving circuit | |
| JPH0223703A (en) | Oscillation control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |