JPH06161929A

JPH06161929A - コンピュータ

Info

Publication number: JPH06161929A
Application number: JP4318874A
Authority: JP
Inventors: Shigeyuki Nishizawa; 重幸西沢
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-11-27
Filing date: 1992-11-27
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】本発明は、ＲＯＭの付け替え作業をすることな
く、ＢＩＯＳの変更を容易にするコンピュータを提供す
ることを目的とする。【構成】ＦＰＲＯＭとマスクＲＯＭを混在させたシステ
ムにおいて、ＣＰＵから見たＲＯＭアドレスを３分割
し、第１のエリアをＦＰＲＯＭと複数のマスクＲＯＭの
バンク、第２のエリアをＦＰＲＯＭ単一のバンク、第３
のエリアを複数のＦＰＲＯＭのバンクにより構成し、第
２のエリアのＦＰＲＯＭのプログラムにより第１、第３
のエリアの複数のバンクを切り換える手段を有し、第３
のエリアのＦＰＲＯＭにより起動動作を行う。前記第３
のエリアは電気的消去が不可能なように制御している。
ＦＰＲＯＭは外部バスに書き換えキーを装着する事で書
き換えの選択が可能となっている。ＦＰＲＯＭのデータ
は、外部記憶装置からデータを読み込み書き換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、処理装置固有の機能を
制御するソフトウェアと、処理装置に依存しない基本機
能を制御するソフトウェアを異なるＲＯＭへ格納してお
き、処理装置の機能に応じてＲＯＭ上のソフトウェアを
使い分けるコンピュータに関する。

【０００２】

【従来の技術】コンピュータを開発する場合、ＢＩＯＳ
が開発され、更にそれよりも高機能なコンピュータが開
発されるとそのコンピュータのための新しいＢＩＯＳも
開発しなければならず、コンピュータ１つにつき１つの
ＢＩＯＳを搭載するという形をとっていた。

【０００３】また、特開平４−６９７４２号公報には、
搭載しているＢＩＯＳが正常でない場合、２次記憶媒体
（通信ポート、フロッピーディスク等）から読み出すこ
とにより得られた、正しいＢＩＯＳプログラムをＦＰＲ
ＯＭへ書き込む。これにより、万一ＢＩＯＳプログラム
に異常が発生した場合でもシステムが動作不可能となる
ことを防いぐ例が示されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
方法ではＢＩＯＳの開発とハードウェアの開発を並行し
て行わねばならず開発に時間がかる。また、ＢＩＯＳの
バージョンアップをした場合、市場や製造工程でＲＯＭ
の付け替え作業を行わねばならず無駄な工数が発生す
る。

【０００５】また、特開平４−６９７４２号公報の方法
では、システムの動作不可の防止はできるが、バージョ
ンアップすることができない。さらに、ＦＰＲＯＭの書
き込み手段をシステムに組み込んでおり、ＦＰＲＯＭの
書き込み手段が異なるシステムでは、システムに予め組
み込んでおくＢＩＯＳを開発しなければならない。

【０００６】本発明の目的は、ハードウェアの開発効率
を上げ、ＢＩＯＳの変更を容易にする。

【０００７】

【課題を解決するための手段】本発明のコンピュータ
は、ＢＩＯＳの一部（以下ＢＩＯＳ＃１）が格納された
電気信号により書換え可能なフラッシュＰＲＯＭと、前
記ＢＩＯＳの他の部分（以下ＢＩＯＳ＃２）が格納され
た電気信号により書換え不可能なマスクＲＯＭと、ＲＡ
Ｍ転送手段により前記ＢＩＯＳがロードされるＢＩＯＳ
実行用のＲＡＭとを有するコンピュータにおいて、前記
ＦＰＲＯＭに格納され、前記ＢＩＯＳ＃１の内容を演算
して前記コンピュータに適合するかを判別するＢＩＯＳ
使用判別手段と、前記ＢＩＯＳ＃１が適合しない場合
は、前記ＢＩＯＳ＃２により外部記憶装置より呼び出さ
れ、前記ＢＩＯＳ＃１の書換えを行なうフラッシュＰＲ
ＯＭ書換え手段とを有することを特徴とする。

【０００８】また前記ＢＩＯＳ使用判別手段に優先して
前記フラッシュＰＲＯＭ書換え手段にＢＩＯＳ＃１の書
換えを認識させる、フラッシュＰＲＯＭ書換えキーを有
することを特徴とする。

【０００９】また本発明のコンピュータはＢＩＯＳの一
部（以下ＢＩＯＳ＃１）が格納された電気信号により書
換え可能なフラッシュＰＲＯＭと、前記ＢＩＯＳの他の
部分（以下ＢＩＯＳ＃２）が格納された電気信号により
書換え不可能なマスクＲＯＭと、ＲＡＭ転送手段により
前記ＢＩＯＳがロードされるＢＩＯＳ実行用のＲＡＭと
を有するコンピュータにおいて、前記プログラム実行用
のＲＡＭは３領域に分割され、複数バンクに分割された
前記ＢＩＯＳ＃１のうち、少なくともシステム起動手段
と、前記ＲＡＭ転送手段と、前記ＢＩＯＳ使用判別手段
と、を含むバンクが割り当てられる第１のＲＡＭ領域
と、ＢＩＯＳ＃１の他の一部のバンクが割り当てられる
第２のＲＡＭ領域と、ＢＩＯＳ＃１の残りのバンクと、
複数のバンクに分割されたＢＩＯＳ＃２全てのバンクが
割り当てられる第３のＲＡＭ領域とを有することを特徴
とする。

【００１０】また前記システム起動手段は書換え不能に
マスクされることを特徴とする。また前記第１のＲＡＭ
領域に割り当てられた複数のバンク及び前記第３のＲＡ
Ｍ領域に割り当てられた複数のバンクの切り換えは、前
記第２のＲＡＭ領域に割り当てられたＢＩＯＳ＃１に含
まれるバンク切り換え手段により行うことを特徴とす
る。

【００１１】また前記フラッシュＰＲＯＭ書換え手段に
よりＣＰＵのキャシュメモリー制御手段を付加すること
を特徴とする。

【００１２】また前記フラッシュＰＲＯＭ書換え手段に
より１個のＦＤＣ（フロッピーディスクコントローラ）
によりＲＡＭドライブを含めた５台以上のＦＤＤを制御
する手段を付加することを特徴とする。

【００１３】

【作用】本発明は、処理装置固有の機能を制御するソフ
トウェア（ＢＩＯＳ＃２）をマスクＲＯＭへ格納し、処
理装置に依存しない機能を制御するソフトウェア（ＢＩ
ＯＳ＃１）をＦＰＲＯＭへ格納しておき、処理装置の基
本機能のみの使用ではマスクＲＯＭ上のＢＩＯＳ＃２を
利用し、すべての機能を使用する場合ではＦＰＲＯＭ上
のＢＩＯＳ＃１とマスクＲＯＭ上のＢＩＯＳ＃２を利用
することができる。

【００１４】

【実施例】図１は、本発明の一実施例に使用する装置の
ブロック図である。図１においてＣＰＵ１と、ソフトウ
ェアを実行するＲＡＭ２と、ＢＩＯＳ＃２を格納したマ
スクＲＯＭ３と、ＢＩＯＳ＃１を格納したＦＰＲＯＭ４
及び、外部記憶装置を制御するフロッピーディスクコン
トローラー（以下ＦＤＣ）のＦＤＣ５がシステムバス１
０により接続されている。ＦＤＤ６はＦＤＣ５によって
制御され外部記憶装置であるフロッピーディスクをアク
セスするフロッピーディスクドライブ（以下ＦＤＤ）で
ある。ＦＰＲＯＭ書き換えキー７は拡張バス１１に接続
することで、システムに特定の信号を出力する。システ
ムは電源８より電源ライン９を介して電気が供給され
る。

【００１５】ＦＰＲＯＭ４には機種に依存する全機能を
制御する手段４ａ、詳しくは、ソフトウェア実行中にシ
ステムの電源をＯＦＦしてもそのときの状態を保持し、
次の電源ＯＮで電源をＯＦＦした時の状態から作業が継
続できるようにするレジューム機能制御手段、内蔵して
いるＲＡＭをフロッピーディスクと同じ様に扱う制御手
段、ユーザーの設定によって、内蔵しているＲＡＭの使
用方法を決定する手段等を備えたＢＩＯＳ＃１が格納さ
れており、マスクＲＯＭにはＢＩＯＳ＃１以外の機種依
存しない基本機能制御手段３ａ、詳しくは、システムに
接続されているＦＤＣ５を制御してＦＤＤ６を介してフ
ロッピーディスクからデータを読み込む手段、そのため
に必要なＦＤＣ５の初期化手段等を備えたＢＩＯＳ＃２
が格納されている。されにマスクＲＯＭには、機種共通
で使用できる高級言語のサブルーチン等も格納されてい
る。

【００１６】図２は、ＢＩＯＳ＃１を機種に対応したＢ
ＩＯＳに書き換える際のフローチャートである。システ
ムに電源が投入されるとＢＩＯＳ使用判別手段４ｃによ
りＦＰＲＯＭ４上のＢＩＯＳ＃１のデータがシステムに
対応しているＢＩＯＳかどうか確かめる。ＢＩＯＳ＃１
のデータは１６進数であるため演算ができる。これを利
用して、ＢＩＯＳ＃１のデータをバイト単位で加算（以
下チェックサム）し演算結果（以下チェックサム値）を
求める（ＳＴＥＰ２ａ）。ここで、ＢＩＯＳ＃１のデー
タはチェックサム値を計算すると特定の値となるように
データ補正があらかじめ行われている。この特定の値と
はＢＩＯＳ＃１のバージョンに対応しているものであ
り、このバージョンにより各機種に対応したＢＩＯＳで
あるかどうか判断できる（ＳＴＥＰ２ｂ）。したがって
チェックサム値が特定の値と一致しないとき、ＢＩＯＳ
＃１のデータは正しくないと判断し、ＲＡＭ転送手段４
ｂによりマスクＲＯＭ３上のＢＩＯＳ＃２をＲＡＭ２へ
展開する（ＳＴＥＰ２ｇ）。そしてＲＡＭ２上に制御を
移行し（ＳＴＥＰ２ｈ）、基本制御手段３ａによりＦＤ
Ｃ５が動作可能となるようにハードウェアの初期化を行
い（ＳＴＥＰ２ｉ）、フロッピーディスクからＦＰＲＯ
Ｍ書き換え処理を有するシステムを読み込み（ＳＴＥＰ
２ｊ）、制御を移行（システム起動）する（ＳＴＥＰ２
ｋ）。チェックサム値が特定の値と一致する場合、ＢＩ
ＯＳ＃１のデータは正しいものと判断する。

【００１７】次に、強制的にＦＰＲＯＭ４上のＢＩＯＳ
＃１を書き換えて良いかを調べる（ＳＴＥＰ２ｃ）。た
とえば、ＢＩＯＳ＃１に新たに機能を付加しＢＩＯＳの
バージョンアップを行う場合は、チェックサム値が正し
くとも強制的に書き換えを行う。このチェック方法は、
システムにその旨を知らせるためのボードであるＦＰＲ
ＯＭ書き換えキー７を拡張バス１１に接続することで実
現する。通知方法は、電気信号により知ることができ、
ソフトウェアではポートから読み込んだ信号が特定の値
であるかどうかで判断する。具体的には、ポート８Ｆ２
Ｈよりリードした値が１７４５Ｈであれば、ＦＰＲＯＭ
書き換えキー７が装着されていると判断する。したがっ
て、ＦＰＲＯＭ書き換えキー７の有無により判定が可能
となり、強制的にＢＩＯＳ＃１を書き換える場合（ＦＰ
ＲＯＭ書き換えキー７が装着されている場合）、ＢＩＯ
Ｓ＃１のデータが正しくない場合と同様にして（ＳＴＥ
Ｐ２ｇへ）、フロッピーディスクからＦＰＲＯＭ書き換
え処理を有するシステムを読み込み、制御を移行する。
むろん、ＦＰＲＯＭ書き換えキー７上のメモリからシス
テムを読み込んでも良い。

【００１８】ＦＰＲＯＭのＢＩＯＳ＃１を書き換えない
場合、ＲＡＭ転送手段４ｂによりＦＰＲＯＭ４上のＢＩ
ＯＳ＃１と機種依存しないマスクＲＯＭ３上のＢＩＯＳ
＃２をＲＡＭ２へ展開する（ＳＴＥＰ２ｄ）。その後、
ＲＡＭ２へ展開された全機能制御手段４ａと基本機能制
御手段３ａへ制御を移行し（ＳＴＥＰ２ｅ）し、各種ハ
ードウェアの初期化を行った後システムを起動する（Ｓ
ＴＥＰ２ｆ）。

【００１９】図３はＣＰＵから見たメモリマップであ
る。バンク０〜７はそれぞれ３２ＫＢ（キロバイト）の
ブロックで構成されており、メモリ空間へはソフトウェ
ア制御のもとバンクごとに配置する。基本機能制御手段
３ａはバンク４へ、ＲＡＭ転送手段４ｂとＢＩＯＳ使用
判別手段４ｃはバンク２へ、全機能制御手段４ａはバン
ク１及び３へそれぞれ格納している。また、バンク０
は、システムの動作環境を設定するためのプログラムを
格納している。さらに、バンク５〜７は現状では未使用
であるが、将来的にはサウンド機能を制御するＢＩＯＳ
等の付加的なシステム制御機能等を格納することができ
る。

【００２０】電源が投入されると、ＣＰＵの実行アドレ
スはＦＰＲＯＭのバンク２を指しており、バンク２から
プログラムが実行される。バンク２では、ＢＩＯＳ使用
判別手段４ｃによりＦＰＲＯＭのＢＩＯＳ＃１のチェッ
クサム値が正しいかどうか及びＦＰＲＯＭを強制的に書
き換えるかどうか判定した後、それらの判定結果に基づ
きシステムを起動する。この一連の処理が格納されてい
るバンク２のうち８ＫＢは、システム接続時には電気的
消去が不可能となるようにシステムで保護している（Ｉ
ＮＴＥＬＭＥＭＯＲＹＰＲＯＤＵＣＴＳ１９９２
Ｐ３−１１４等参照）。これは、前述のＦＰＲＯＭ書
き換え処理を有するシステムによって誤って消去されて
しまった場合、システムが動作できなくなる事を防ぐた
めである。

【００２１】実際にＢＩＯＳが稼働する場合、ＣＰＵア
ドレスのＥ８０００Ｈ〜ＦＦＦＦＦＨまでの９６ＫＢの
空間で稼働しなければならない。ＦＰＲＯＭ４上のＢＩ
ＯＳ＃１をＲＡＭへ展開する場合、ＦＰＲＯＭ１２８Ｋ
Ｂのうちバンク１，３の６４ＫＢとマスクＲＯＭの１２
８ＫＢのうちバンク４の３２ＫＢの合計９６ＫＢをＲＡ
Ｍ転送手段４ｂによりＲＡＭ２へ展開する。

【００２２】メモリ空間にマスクＲＯＭ３あるいはＦＰ
ＲＯＭ４を配置することで、ＣＰＵがそのメモリ空間に
対して読み込み動作を行うとマスクＲＯＭ３あるいはＦ
ＰＲＯＭ４上のデータを読み込み、ＣＰＵが書き込み動
作を行うとＢＩＯＳ展開用のＲＡＭ２に対してデータの
書き込みが行われる。また、メモリ空間にＢＩＯＳ展開
用のＲＡＭ２を配置するにあたり、そのメモリ空間に対
してＣＰＵが読み込み動作を行うとＲＡＭ２上のデータ
を読み込むことができるが、ＣＰＵが書き込み動作を行
っても書き込みはできないように制御する。このように
してＲＡＭ上のデータをあたかもＲＯＭ上のデータとし
て扱うことが可能となる。

【００２３】ＢＩＯＳをＲＯＭからＲＡＭへ展開する場
合、メモリ空間にＲＯＭを配置しておき、ＣＰＵはＲＯ
Ｍのデータを読み込んだら同じメモリ空間のＲＯＭに対
してその読み込みデータを書き込む。ＣＰＵがＲＯＭへ
書き込む動作をすると、実際は前述のようにＲＡＭへデ
ータが書き込まれる。このため、バンクを切り換える処
理はバンク１で行うのが最適である。なぜなら、仮にバ
ンク３でバンクを切り換えた場合、バンク０、バンク４
〜７のそれぞれのバンク切り換えは問題ないが、バンク
３とバンク２を切り換えると、バンク３で処理中にバン
ク２がメモリ空間に現れてしまうことになる。すると、
バンク３の処理が実行できないことになり、処理が継続
できなくなってしまうからである。バンク０、バンク
２、バンク４〜７についても同様の事がいえる。また、
バンク１のデータは同一アドレスのＲＡＭに展開されて
いるため、メモリ空間をＲＯＭとＲＡＭで切り換える処
理もバンク１で行うのがよい。

【００２４】図４はＦＰＲＯＭ４上のＢＩＯＳ＃１を外
部記憶装置からのデータにより書き換えるときのフロー
チャートである。仮にＦＰＲＯＭ４上に全機能制御手段
４ａがないとすると、システムはチェックサム値が正し
くないと判断し、ＦＰＲＯＭ書き換え処理を行う。マス
クＲＯＭ３上の基本機能制御手段３ａを有するＢＩＯＳ
＃２をＲＡＭに展開する（ＳＴＥＰ４ａ）。そしてＲＡ
Ｍへ制御を移行（ＳＴＥＰ４ｂ）し、ＦＤＣ５が動作可
能となるようハードウェアの初期化を行い（ＳＴＥＰ４
ｃ）、ＦＰＲＯＭ書き込み手段を有するシステム（ＦＰ
ＲＯＭ書き換えユーティリティー）をＦＤＤ６を介して
フロッピーディスクから読み込みＲＡＭへ展開する（Ｓ
ＴＥＰ４ｄ）。その後、ＦＰＲＯＭ書き換えユーティリ
ティーへ制御を移行する（ＳＴＥＰ４ｅ）。ＦＰＲＯＭ
書き換えユーティリティーは、基本機能制御手段３ａを
利用してＦＰＲＯＭ上へ書き込むデータをフロッピーデ
ィスクから読み込み（ＳＴＥＰ４ｆ）、次にメモリ空間
へＦＰＲＯＭを配置して（ＳＴＥＰ４ｇ）ＦＰＲＯＭ書
き込み手段を使用してＦＰＲＯＭへＢＩＯＳ＃１を書き
込む（ＳＴＥＰ４ｈ）。

【００２５】図５は本発明の応用例としての高性能なＣ
ＰＵを制御するときのフローチャートである。動作速度
をより高速にするため、キャッシュ機能を備えたＣＰＵ
は、電源を投入してもＣＰＵのもつキャッシュ機能が無
効のままであるため、ＣＰＵのもつ機能を充分に発揮で
きない。そこでＣＰＵのキャッシュ機能をソフトウェア
で有効にする処理が必要となる。電源投入後、ＣＰＵの
状態を取得する。次に、キャッシュ以外の状態を保存し
たままキャッシュを有効にする。その状態をＣＰＵへ設
定する。図１のシステムにおいて、ＣＰＵのみを高性能
なＣＰＵに交換した場合、キャッシュ機能を有効にする
処理を備えたＢＩＯＳが必要となる。そこで、ＣＰＵを
変更したシステム上で、フロッピーディスクを用いてＦ
ＰＲＯＭ上のＢＩＯＳを、ＣＰＵのキャッシュ機能を制
御する手段をもつＢＩＯＳに書き換えることにより、Ｂ
ＩＯＳＲＯＭの交換なしに容易にシステムを高性能な
ものにすることができる。

【００２６】図１のシステムにおいて、新たにＩ／Ｏポ
ートからアクセス可能なＲＡＭを増設し、そのＲＡＭを
フロッピーディスクとして処理する場合のＢＩＯＳの処
理を図６に示す。ＲＡＭをフロッピーディスクとして扱
うメリットは、フロッピーディスクよりも高速にアクセ
スができ、システムも物理的に小さくできる事にある。
また、アプリケーションやＯＳがＲＡＭへアクセスする
場合もＢＩＯＳを経由して行う限りは、フロッピーディ
スクへアクセスすることと同一であるため、ＲＡＭを付
加したからといってアプリケーションやＯＳを変更する
必要がない。したがって、従来のアプリケーションやＯ
Ｓがそのまま使用でき、しかもパフォーマンスを向上で
きる。

【００２７】通常ＦＤＣ１台が制御できるＦＤＤは４台
である。このためＯＳがＢＩＯＳを経由してＦＤＤをア
クセスする場合、ＦＤＤのユニット番号０〜３を指定し
てＢＩＯＳの処理を呼び出す。図１においてＦＤＤは１
台であるからＦＤＤへアクセスする場合は、ユニット番
号０を指定する。０以外（１〜３）は未接続の扱いとな
る。ここで新たに前述のＲＡＭを付加し、フロッピーデ
ィスクとしてアクセスする場合、ユニット番号は１を指
定する。このユニット番号に従い、ＢＩＯＳはユニット
番号０が指定されて呼び出された場合はＦＤＣを操作し
てフロッピーディスクをアクセスし、ユニット番号１が
指定されて呼び出された場合はＩ／Ｏポートを操作して
ＲＡＭへアクセスする。このようにシステムの基本機能
はそのままにしておき新たに機能を付加する（フロッピ
ーディスクの用に扱えるＲＡＭを付加する）場合ＢＩＯ
Ｓの変更が必要となる。この場合も前述のＣＰＵの変更
と同様にしてフロッピーディスクを用いてＦＰＲＯＭ上
のＢＩＯＳをＲＡＭへのアクセスをフロッピーディスク
としてアクセスする手段をもつＢＩＯＳに書き換えるこ
とにより、ＢＩＯＳＲＯＭの交換なしに容易にシステ
ムの機能を変更することができる。

【００２８】

【発明の効果】本発明によれば、システムの必要機能に
応じてＢＩＯＳを使い分けることができ、システム変更
によるＢＩＯＳのバージョンアップも容易に行える。

【図面の簡単な説明】

【図１】本発明の実施に使用する装置のブロック図。

【図２】本発明によるシステム起動時のフローチャー
ト。

【図３】本発明によるＣＰＵから見たメモリマップ。

【図４】本発明による外部記憶装置を利用してＢＩＯＳ
を書き換えるフローチャート。

【図５】本発明の応用例によるＣＰＵのキャッシュ制御
のフローチャート。

【図６】本発明の応用例によるＲＡＭをフロッピーディ
スクとして使用するフローチャート。

【符号の説明】

１：ＣＰＵ２：ソフトウェアを実行するＲＡＭ３：マスクＲＯＭ４：ＦＰＲＯＭ５：ＦＤＣ６：ＦＤＤ７：ＦＰＲＯＭ書き換えキー８：電源９：電源ライン１０：システムバス１１：拡張バス

Claims

【特許請求の範囲】

【請求項１】基本入出力制御手段（以下ＢＩＯＳ）の一
部（以下ＢＩＯＳ＃１）が格納された電気信号により書
換え可能なフラッシュＰＲＯＭと、前記ＢＩＯＳの他の部分（以下ＢＩＯＳ＃２）が格納さ
れた電気信号により書換え不可能なマスクＲＯＭと、ＲＡＭ転送手段により前記ＢＩＯＳがロードされるＢＩ
ＯＳ実行用のＲＡＭとを有するコンピュータにおいて、前記ＦＰＲＯＭに格納され、前記ＢＩＯＳ＃１の内容を
演算して前記コンピュータに適合するかを判別するＢＩ
ＯＳ使用判別手段と、前記ＢＩＯＳ＃１が適合しない場合は、前記ＢＩＯＳ＃
２により外部記憶装置より呼び出され、前記ＢＩＯＳ＃
１の書換えを行なうフラッシュＰＲＯＭ書換え手段とを
有することを特徴とするコンピュータ。
【請求項２】前記ＢＩＯＳ使用判別手段に優先して前記
フラッシュＰＲＯＭ書換え手段にＢＩＯＳ＃１の書換え
を認識させる、フラッシュＰＲＯＭ書換えキーを有する
ことを特徴とする請求項１記載のコンピュータ。
【請求項３】ＢＩＯＳの一部（以下ＢＩＯＳ＃１）が格
納された電気信号により書換え可能なフラッシュＰＲＯ
Ｍと、前記ＢＩＯＳの他の部分（以下ＢＩＯＳ＃２）が格納さ
れた電気信号により書換え不可能なマスクＲＯＭと、ＲＡＭ転送手段により前記ＢＩＯＳがロードされるＢＩ
ＯＳ実行用のＲＡＭとを有するコンピュータにおいて、前記プログラム実行用のＲＡＭは３領域に分割され、複数バンクに分割された前記ＢＩＯＳ＃１のうち、少な
くともシステム起動手段と、前記ＲＡＭ転送手段と、前
記ＢＩＯＳ使用判別手段と、を含むバンクが割り当てら
れる第１のＲＡＭ領域と、ＢＩＯＳ＃１の他の一部のバンクが割り当てられる第２
のＲＡＭ領域と、ＢＩＯＳ＃１の残りのバンクと、複数のバンクに分割さ
れたＢＩＯＳ＃２全てのバンクが割り当てられる第３の
ＲＡＭ領域とを有することを特徴とするコンピュータ。
【請求項４】前記システム起動手段は書換え不能にマス
クされることを特徴とする請求項３記載のコンピュー
タ。
【請求項５】前記第１のＲＡＭ領域に割り当てられた複
数のバンク及び前記第３のＲＡＭ領域に割り当てられた
複数のバンクの切り換えは、前記第２のＲＡＭ領域に割
り当てられたＢＩＯＳ＃１に含まれるバンク切り換え手
段により行うことを特徴とする請求項４記載のコンピュ
ータ。
【請求項６】前記フラッシュＰＲＯＭ書換え手段により
ＣＰＵのキャシュメモリー制御手段を付加することを特
徴とする請求項１または２記載のコンピュータ。
【請求項７】前記フラッシュＰＲＯＭ書換え手段により
１個のＦＤＣ（フロッピーディスクコントローラ）によ
りＲＡＭドライブを含めた５台以上のＦＤＤを制御する
手段を付加することを特徴とする請求項１または２記載
のコンピュータ。