[go: up one dir, main page]

JPH0618923A - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JPH0618923A
JPH0618923A JP17288992A JP17288992A JPH0618923A JP H0618923 A JPH0618923 A JP H0618923A JP 17288992 A JP17288992 A JP 17288992A JP 17288992 A JP17288992 A JP 17288992A JP H0618923 A JPH0618923 A JP H0618923A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
pixel electrode
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17288992A
Other languages
Japanese (ja)
Inventor
Tatsuya Kakehi
達也 筧
健一 ▲梁▼井
Kenichi Yanai
Kenichi Oki
賢一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17288992A priority Critical patent/JPH0618923A/en
Publication of JPH0618923A publication Critical patent/JPH0618923A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To unnecessitate a hole pierced in an insulating film for connecting the gate electrode of TFT for compensation to a picture element electrode in a liq. crystal display device with the TFT, to prevent producing processes from being made complex and to reduce the cost of production. CONSTITUTION:Since the gate electrode 28 of TFT 26 for compensation formed under a picture element electrode 14 made of ITO extends to a position under the picture element electrode 14, part of the gate electrode 28 overlaps the periphery of the picture element electrode 14 as an electrode 34 for capacity coupling through an insulating film 12 and forms capacity C1 between them. Therefore the compensation controlling electrode 32 of the TFT 26 connects with picture element capacity CLC through capacity CGS-C and the capacity C1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置に係り、特
に薄膜トランジスタ(TFT;Thin Film Transistor)
を用いたアクティブマトリクス駆動液晶表示装置に関す
る。TFTを用いたアクティブマトリクス駆動液晶表示
装置は小型テレビなどでは既に実用化されており、更に
大型テレビやパソコンのディスプレイとして需要が見込
まれている。そしてこのアクティブマトリクス駆動液晶
表示装置は大面積のため、工程の簡略化によるコストの
低減が要求されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a thin film transistor (TFT).
The present invention relates to an active matrix drive liquid crystal display device using. Active matrix drive liquid crystal display devices using TFTs have already been put to practical use in small televisions and the like, and further demand is expected as displays for large televisions and personal computers. Since this active matrix drive liquid crystal display device has a large area, cost reduction is required by simplifying the process.

【0002】[0002]

【従来の技術】従来のアクティブマトリクス駆動液晶表
示装置においては、通常TFTは画素に電圧を書き込む
ためのアドレスが終わったあとオフ(OFF )状態にする
が、このときTFTの寄生容量による電圧のズレが生ず
る。これをDC(直流電圧)レベルシフトと呼んでい
る。
2. Description of the Related Art In a conventional active matrix drive liquid crystal display device, a TFT is normally turned off after an address for writing a voltage to a pixel is finished, but at this time, a voltage shift due to a parasitic capacitance of the TFT occurs. Occurs. This is called a DC (direct current voltage) level shift.

【0003】そしてこのDCレベルシフトのために残像
現象が大きくなる欠点があり、特に静止画像の場合には
焼き付き現象が生じて表示品質が低下することにもなっ
ている。従って、このDCレベルシフトをキャンセルし
て電圧のズレをなくするようにするため、通常のアドレ
ス用TFTとは別に、補償用TFTを設ける構造が考案
されている。
This DC level shift has a drawback that the afterimage phenomenon becomes large, and especially in the case of a still image, a burn-in phenomenon occurs and the display quality is deteriorated. Therefore, in order to cancel this DC level shift and eliminate the voltage shift, a structure has been devised in which a compensation TFT is provided in addition to a normal address TFT.

【0004】以下、補償用TFTを設けたアクティブマ
トリクス駆動液晶表示装置を、図4及び図5を用いて説
明する。図4(a)はアクティブマトリクス駆動液晶表
示装置の一部を示す平面図、図4(b)はそのA−A線
断面図、図5(a)はその等価回路図、図5(b)はそ
の動作を説明するための図である。
An active matrix drive liquid crystal display device provided with a compensation TFT will be described below with reference to FIGS. 4 and 5. 4A is a plan view showing a part of the active matrix drive liquid crystal display device, FIG. 4B is a sectional view taken along the line AA, FIG. 5A is its equivalent circuit diagram, and FIG. FIG. 6 is a diagram for explaining the operation.

【0005】透明絶縁性基板50上に絶縁膜52を介し
てITO(Indium Tin Oxide;インジウムティンオキサ
イド)層からなるITO画素電極54が形成されてい
る。このITO画素電極54の上側には、アドレス用T
FT56が設けられている。このアドレス用TFT56
は、透明絶縁性基板50上に形成されたゲート電極58
と、このゲート電極58上に絶縁膜52を介して形成さ
れたa−Si(アモルファスシリコン)半導体層60
と、このa−Si半導体層60とITO画素電極54と
を接続するソース電極62と、このソース電極62に相
対して設けられ、a−Si半導体層60と接続するドレ
イン電極64とから構成されている。尚、これらソース
電極62及びドレイン電極64は、n+ 型a−Si層と
Ti(チタン)層とが積層されたTi/n+ 層からなっ
ている。
An ITO pixel electrode 54 made of an ITO (Indium Tin Oxide) layer is formed on a transparent insulating substrate 50 with an insulating film 52 interposed therebetween. On the upper side of the ITO pixel electrode 54, an address T
An FT 56 is provided. This address TFT 56
Is a gate electrode 58 formed on the transparent insulating substrate 50.
And an a-Si (amorphous silicon) semiconductor layer 60 formed on the gate electrode 58 via the insulating film 52.
And a source electrode 62 connecting the a-Si semiconductor layer 60 and the ITO pixel electrode 54, and a drain electrode 64 provided facing the source electrode 62 and connected to the a-Si semiconductor layer 60. ing. The source electrode 62 and the drain electrode 64 are composed of a Ti / n + layer in which an n + type a-Si layer and a Ti (titanium) layer are laminated.

【0006】また、画素電極54の下側には、補償用T
FT66が設けられている。この補償用TFT66は、
透明絶縁性基板50上に形成されたゲート電極68と、
このゲート電極68上に絶縁膜52を介して形成された
a−Si半導体層70と、このa−Si半導体層70に
接続する補償制御電極72とから構成されている。そし
てこの補償用TFT66のゲート電極68は、配線層7
4を介して、ITO画素電極54に接続されている。
尚、補償制御電極72及び配線層74も、n+ 型a−S
i層とTi層とが積層されたTi/n+ 層からなってい
る。
Below the pixel electrode 54, a compensation T
FT66 is provided. This compensation TFT 66 is
A gate electrode 68 formed on the transparent insulating substrate 50,
It is composed of an a-Si semiconductor layer 70 formed on the gate electrode 68 via an insulating film 52, and a compensation control electrode 72 connected to the a-Si semiconductor layer 70. The gate electrode 68 of the compensation TFT 66 is the wiring layer 7
4 to the ITO pixel electrode 54.
Note that the compensation control electrode 72 and the wiring layer 74 are also n + type aS
It is composed of a Ti / n + layer in which an i layer and a Ti layer are laminated.

【0007】以上の構造を等価回路で表わすと図5
(a)に示すように、アドレス用TFT56のゲート電
極58が容量CGS-Aを介してITO画素電極54の画素
容量CLCに接続されていると共に、補償用TFT66の
補償制御電極72も、容量CGS-Cを介して画素容量CLC
に接続されている。そしてTFTの寄生容量値はゲート
電圧の大きさに対して依存性を持っているため、アドレ
ス用TFT56の容量CGS -Aと補償用TFT66の容量
GS-Cの極性を逆にしてスムーズにキャンセルが行える
ようにアドレス用と補償用のTFTは接続が逆向きにな
っている。
The above structure is represented by an equivalent circuit as shown in FIG.
As shown in (a), the gate electrode 58 of the address TFT 56 is connected to the pixel capacitance C LC of the ITO pixel electrode 54 via the capacitance C GS-A, and the compensation control electrode 72 of the compensation TFT 66 is also Pixel capacity C LC via capacity C GS-C
It is connected to the. And the parasitic capacitance of the TFT has a dependency on the magnitude of the gate voltage, smoothly the polarity of the capacitor C GS-C of the capacitance C GS -A and compensation TFT66 address for TFT56 conversely The connection between the address TFT and the compensation TFT is reversed so that the cancellation can be performed.

【0008】従って、アドレス用TFT56と補償用T
FT66とに付加するパルスの極性を逆にして、アドレ
ス用TFT56のゲートが選択されていない蓄積期間T
aには補償用TFT66に付加する補償電圧VC を印加
せず、DCレベルシフトの補償動作期間Tbには、アド
レス用TFT56のゲート電圧VG と逆極性の補償電圧
C を印加する。これにより、アドレス用TFT56の
ゲート選択終了時に生ずるITO画素電極54の電位の
変動を補償することができる。
Therefore, the address TFT 56 and the compensation T
The polarity of the pulse added to the FT 66 is reversed and the gate of the address TFT 56 is not selected.
The compensation voltage V C added to the compensation TFT 66 is not applied to a, and the compensation voltage V C having the opposite polarity to the gate voltage V G of the address TFT 56 is applied during the DC level shift compensation operation period Tb. This makes it possible to compensate for the variation in the potential of the ITO pixel electrode 54 that occurs when the gate selection of the address TFT 56 is completed.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記図
4及び図5に示す補償用TFT66を設けたアクティブ
マトリクス駆動液晶表示装置においては、透明絶縁性基
板50上に形成されたゲート電極68とITO画素電極
54に接続された配線層74とを接続させる際に、図4
(a)のQ部及びその断面図4(b)に示されるよう
に、ゲート電極68と配線層74との間の絶縁膜52に
穴明けを行い、この絶縁膜穴明け部76を介して接続さ
せている。
However, in the active matrix drive liquid crystal display device provided with the compensation TFT 66 shown in FIGS. 4 and 5, the gate electrode 68 and the ITO pixel formed on the transparent insulating substrate 50 are used. When connecting the wiring layer 74 connected to the electrode 54,
As shown in the Q portion of FIG. 4A and its sectional view 4B, the insulating film 52 between the gate electrode 68 and the wiring layer 74 is perforated, and the insulating film perforated portion 76 is used to form a hole. I'm connecting.

【0010】この絶縁膜52の穴明け工程は、通常のT
FTの標準的な工程では存在せず、補償用TFT66の
ゲート電極68と配線層74との接続のためだけに必要
な工程である。従って、補償用TFT66を設けたアク
ティブマトリクス駆動液晶表示装置では、この穴明け工
程のためにプロセスが複雑になり、その分だけ製造コス
トが増加するという問題があった。
The step of drilling the insulating film 52 is carried out by the usual T
It does not exist in the standard process of FT, and is a process required only for connecting the gate electrode 68 of the compensation TFT 66 and the wiring layer 74. Therefore, in the active matrix drive liquid crystal display device provided with the compensating TFT 66, there is a problem in that the process is complicated due to the perforating step and the manufacturing cost is increased accordingly.

【0011】そこで本発明は、補償用TFTを設けた液
晶表示装置において、補償用TFTのゲート電極と画素
電極とを接続させるための絶縁膜穴明け部を必要としな
い、従って製造工程の複雑化を防止して製造コストを低
減することができる液晶表示装置を提供することを目的
とする。
Therefore, the present invention does not require an insulating film hole for connecting the gate electrode of the compensation TFT and the pixel electrode in the liquid crystal display device provided with the compensation TFT, thus complicating the manufacturing process. An object of the present invention is to provide a liquid crystal display device capable of preventing the above and reducing the manufacturing cost.

【0012】[0012]

【課題を解決するための手段】上記課題は、液晶を介在
して対向配置された第1及び第2の基板と、前記第1基
板に設けられた画素電極と、前記画素電極に所定の電圧
を書き込むためのアドレス用薄膜トランジスタと、前記
アドレス用薄膜トランジスタによる前記画素電極への電
圧書込み終了時に生じる前記画素電極の電圧変動を補償
する補償用薄膜トランジスタと、前記第2の基板に設け
られ、前記画素電極と対向するデータバスラインと有す
る液晶表示装置において、前記補償用薄膜トランジスタ
のゲート電極が前記画素電極と容量を介して接続され、
前記補償用薄膜トランジスタのソース電極又はドレイン
電極に補償用パルスが印加されることを特徴とする液晶
表示装置によって達成される。
Means for Solving the Problems The above-mentioned problems are solved by first and second substrates which are arranged to face each other with a liquid crystal interposed therebetween, a pixel electrode provided on the first substrate, and a predetermined voltage applied to the pixel electrode. An address thin film transistor for writing a voltage, a compensating thin film transistor for compensating for a voltage variation of the pixel electrode that occurs at the end of voltage writing to the pixel electrode by the address thin film transistor, the pixel electrode provided on the second substrate, In a liquid crystal display device having a data bus line facing each other, a gate electrode of the compensation thin film transistor is connected to the pixel electrode via a capacitor,
The liquid crystal display device is characterized in that a compensating pulse is applied to a source electrode or a drain electrode of the compensating thin film transistor.

【0013】また、上記の液晶表示装置において、前記
補償用薄膜トランジスタのゲート電極の一部が、容量結
合用電極として前記画素電極の周辺部と絶縁膜を介して
重なり合って形成されていることを特徴とする液晶表示
装置によって達成される。また、上記の液晶表示装置に
おいて、前記補償用薄膜トランジスタのゲート電極が、
不透明な材質からなり、前記ゲート電極の一部が、容量
結合用電極として前記画素電極の全周辺部と絶縁膜を介
して重なり合って形成されていることを特徴とする液晶
表示装置によって達成される。
Further, in the above liquid crystal display device, a part of a gate electrode of the compensation thin film transistor is formed as a capacitive coupling electrode so as to overlap with a peripheral portion of the pixel electrode via an insulating film. And a liquid crystal display device. In the above liquid crystal display device, the gate electrode of the compensation thin film transistor,
A liquid crystal display device, which is made of an opaque material, wherein a part of the gate electrode is formed as a capacitive coupling electrode so as to overlap with the entire peripheral portion of the pixel electrode via an insulating film. .

【0014】また、上記の液晶表示装置において、容量
結合用電極として前記画素電極の全周辺部と重なり合っ
ている前記ゲート電極が、前記第2の基板に設けられた
ブラックマトリクスと液晶を介在して重なり合っている
ことを特徴とする液晶表示装置によって達成される。
In the above liquid crystal display device, the gate electrode, which overlaps the entire peripheral portion of the pixel electrode as a capacitive coupling electrode, interposes a liquid crystal and a black matrix provided on the second substrate. It is achieved by a liquid crystal display device characterized by being overlapping.

【0015】[0015]

【作用】本発明は、補償用薄膜トランジスタのゲート電
極が画素電極の周辺部と重なり合って形成され、画素電
極と容量を介して交流的に接続されていることにより、
アドレス用TFTの画素電極へのゲートパルスのオフ時
におけるDCレベルシフトを補償する機能を有効に発揮
すると共に、補償用TFTのゲート電極と画素電極とを
接続させるために絶縁膜に穴明け部を開口する工程を必
要としないため、製造工程の複雑化を防止して製造コス
トを低減することができる。
According to the present invention, the gate electrode of the compensation thin film transistor is formed so as to overlap the peripheral portion of the pixel electrode and is connected to the pixel electrode in an alternating current manner through a capacitor.
In addition to effectively exhibiting the function of compensating for the DC level shift when the gate pulse to the pixel electrode of the address TFT is turned off, a hole is formed in the insulating film to connect the gate electrode of the compensation TFT and the pixel electrode. Since the step of opening is not required, the manufacturing process can be prevented from becoming complicated and the manufacturing cost can be reduced.

【0016】[0016]

【実施例】以下、図示する実施例に基づいて具体的に説
明する。図1(a)は本発明の第1の実施例によるアク
ティブマトリクス駆動液晶表示装置の一部を示す平面
図、図1(b)はそのA−A線断面図、図1(c)はそ
のB−B線断面図、図2はその等価回路図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A concrete description will be given below based on the illustrated embodiments. 1A is a plan view showing a part of an active matrix drive liquid crystal display device according to a first embodiment of the present invention, FIG. 1B is a sectional view taken along the line AA, and FIG. FIG. 2 is a sectional view taken along line BB, and FIG. 2 is an equivalent circuit diagram thereof.

【0017】ガラス等からなる透明絶縁性基板10上
に、絶縁膜12を介して透明なITO層からなるITO
画素電極14が形成されている。このITO画素電極1
4の上側には、アドレス用TFT16が設けられてい
る。このアドレス用TFT16は、透明絶縁性基板10
上に形成されたゲート電極18と、このゲート電極18
上に絶縁膜12を介して形成されたa−Si半導体層2
0と、このa−Si半導体層20とITO画素電極14
とを接続しているTi/n+ 層からなるソース電極22
と、このソース電極22に相対して設けられ、a−Si
半導体層20と接続しているTi/n+ 層からなるドレ
イン電極24とから構成されている。
ITO, which is a transparent ITO layer, is formed on a transparent insulating substrate 10 made of glass or the like with an insulating film 12 interposed therebetween.
The pixel electrode 14 is formed. This ITO pixel electrode 1
An address TFT 16 is provided on the upper side of 4. The address TFT 16 is a transparent insulating substrate 10.
The gate electrode 18 formed on the gate electrode 18 and the gate electrode 18
A-Si semiconductor layer 2 formed on top of the insulating film 12
0, the a-Si semiconductor layer 20 and the ITO pixel electrode 14
Source electrode 22 consisting of a Ti / n + layer connecting to
And a-Si provided opposite to the source electrode 22.
The drain electrode 24 is composed of a Ti / n + layer connected to the semiconductor layer 20.

【0018】また、ITO画素電極14の下側には、補
償用TFT26が設けられている。この補償用TFT2
6は、透明絶縁性基板10上に形成されたゲート電極2
8と、このゲート電極28上に絶縁膜12を介して形成
されたa−Si半導体層30と、このa−Si半導体層
30に接続しているTi/n+ 層からなる補償制御電極
32とから構成されている。
A compensation TFT 26 is provided below the ITO pixel electrode 14. This compensation TFT 2
6 is a gate electrode 2 formed on the transparent insulating substrate 10.
8, an a-Si semiconductor layer 30 formed on the gate electrode 28 via the insulating film 12, and a compensation control electrode 32 composed of a Ti / n + layer connected to the a-Si semiconductor layer 30. It consists of

【0019】ここで、補償用TFT26のゲート電極2
8がITO画素電極14下にまで延びているため、図1
(a)及び図1(c)のP部に示されるように、このゲ
ート電極28の一部が、容量結合用電極34としてIT
O画素電極14の周辺部と絶縁膜12を介して重なり合
い、その間に容量C1 を形成している点に、本実施例の
特徴がある。即ち、ゲート電極28の一部が容量C1 の
一方の容量結合用電極34と共用されることになる。
Here, the gate electrode 2 of the compensation TFT 26
8 extends below the ITO pixel electrode 14,
As shown in part (a) of FIG. 1 and part (c) of FIG. 1, a part of the gate electrode 28 serves as the electrode 34 for capacitive coupling.
This embodiment is characterized in that it overlaps with the peripheral portion of the O pixel electrode 14 via the insulating film 12 and forms the capacitance C1 between them. That is, a part of the gate electrode 28 is shared with one capacitive coupling electrode 34 of the capacitance C1.

【0020】従って、図2の等価回路に示すようにアド
レス用TFT16のゲート電極18が容量CGS-Aを介し
てITO画素電極14の画素容量CLCに接続されている
と共に、補償用TFT26の補償制御電極32も、容量
GS-C及び容量C1 を介して、画素容量CLCに接続され
ることになる。このように本実施例によれば、補償用T
FT26のゲート電極28の一部が容量結合用電極34
としてITO画素電極14の周辺部と重なり合って容量
C1 を形成していることにより、補償制御電極32も容
量CGS-C及び容量C1 を介して画素容量CLCに接続され
るため、従来と同様に、DCレベルシフトを補償する機
能を保持することができる。
Therefore, as shown in the equivalent circuit of FIG. 2, the gate electrode 18 of the address TFT 16 is connected to the pixel capacitance C LC of the ITO pixel electrode 14 via the capacitance C GS-A , and the compensation TFT 26 is The compensation control electrode 32 is also connected to the pixel capacitance C LC via the capacitance C GS-C and the capacitance C 1. Thus, according to this embodiment, the compensation T
A part of the gate electrode 28 of the FT 26 is a capacitive coupling electrode 34.
Since the capacitance C1 is formed by overlapping with the peripheral portion of the ITO pixel electrode 14, the compensation control electrode 32 is also connected to the pixel capacitance C LC via the capacitance C GS-C and the capacitance C1. In addition, the function of compensating for the DC level shift can be retained.

【0021】また、補償用TFT26のゲート電極28
とITO画素電極14とが容量C1を介した容量結合に
よって交流的に接続されるため、絶縁膜12に穴明け部
を開口する工程を必要としなくなり、従って製造工程の
複雑化を防止して製造コストを低減することができる。
次に、図3を用いて、本発明の第2の実施例によるアク
ティブマトリクス駆動液晶表示装置を説明する。
Further, the gate electrode 28 of the compensation TFT 26
Since the ITO pixel electrode 14 and the ITO pixel electrode 14 are AC-connected by capacitive coupling through the capacitor C1, the step of opening a hole in the insulating film 12 is not required, and therefore the manufacturing process is prevented from being complicated and the manufacturing process is prevented. The cost can be reduced.
Next, an active matrix drive liquid crystal display device according to a second embodiment of the present invention will be described with reference to FIG.

【0022】図3(a)は第2の実施例によるアクティ
ブマトリクス駆動液晶表示装置を示す平面図、図3
(b)はそのA−A線断面図である。尚、上記図1に示
すアクティブマトリクス駆動液晶表示装置の構成部分と
同一要素には同一の符号を付して説明を省略する。本実
施例は、上記図1に示す第1の実施例とほぼ同様に構成
されているが、ITO画素電極14の下側に設けられて
いる補償用TFT26のゲート電極28がITO画素電
極14下にまで延びて、容量結合用電極36としてIT
O画素電極14の全周辺部と絶縁膜12を介して重なり
合い、その間に容量C2 を形成している点に特徴があ
る。
FIG. 3A is a plan view showing an active matrix drive liquid crystal display device according to the second embodiment.
(B) is the AA sectional view taken on the line. The same components as those of the active matrix drive liquid crystal display device shown in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. The present embodiment has substantially the same configuration as that of the first embodiment shown in FIG. 1, except that the gate electrode 28 of the compensation TFT 26 provided below the ITO pixel electrode 14 is below the ITO pixel electrode 14. To the IT as the capacitive coupling electrode 36.
It is characterized in that it overlaps with the entire peripheral portion of the O pixel electrode 14 via the insulating film 12 and forms a capacitance C2 between them.

【0023】即ち、容量結合用電極36が、上記第1の
実施例とは異なり、ITO画素電極14の周辺全体を取
り囲むような形で配置されている。そして容量結合用電
極36の内側は距離aだけITO画素電極14よりも内
側に延びており、この部分での両電極の重なり合いによ
って容量C2 を形成している。また、透明絶縁性基板1
0上に形成された絶縁膜12及びITO画素電極14上
には、液晶38を介在して、ガラス等からなる透明絶縁
性の対向基板40が配置されている。そしてこの対向基
板40の液晶38側には光を遮蔽するためのブラックマ
トリクス42が形成されている。そして容量結合用電極
36の幅2bの中心付近に、この対向基板40に設けら
れたブラックマトリクス42端が位置するように設計さ
れている点にも、本実施例の特徴がある。ここで、bは
対向基板40を貼り合わせる際の位置決め精度である。
That is, unlike the first embodiment, the capacitive coupling electrode 36 is arranged so as to surround the entire periphery of the ITO pixel electrode 14. The inside of the capacitive coupling electrode 36 extends inward of the ITO pixel electrode 14 by a distance a, and the capacitance C2 is formed by the overlap of both electrodes at this portion. In addition, the transparent insulating substrate 1
On the insulating film 12 and the ITO pixel electrode 14 formed on the transparent substrate 0, a transparent insulating counter substrate 40 made of glass or the like is arranged with a liquid crystal 38 interposed. A black matrix 42 for shielding light is formed on the liquid crystal 38 side of the counter substrate 40. The present embodiment is also characterized in that the end of the black matrix 42 provided on the counter substrate 40 is designed to be located near the center of the width 2b of the capacitive coupling electrode 36. Here, b is the positioning accuracy when the counter substrate 40 is bonded.

【0024】このようにして、ITO画素電極14の全
周辺部と重なり合っている容量結合用電極36が対向基
板40に設けられたブラックマトリクス42と重なり合
っていることにより、2層のブラックマトリクスが形成
されていることになり、図中の矢印に示されるように、
対向基板40のブラックマトリクス42及び透明絶縁性
基板10の容量結合用電極36のどちらも存在しない領
域のみで光が通過することになる。
In this manner, the capacitive coupling electrode 36 overlapping the entire peripheral portion of the ITO pixel electrode 14 overlaps the black matrix 42 provided on the counter substrate 40, thereby forming a two-layer black matrix. And as shown by the arrow in the figure,
Light will pass only in a region where neither the black matrix 42 of the counter substrate 40 nor the capacitive coupling electrode 36 of the transparent insulating substrate 10 exists.

【0025】通常、ブラックマトリクスは対向基板側の
みに存在させるため、画素電極との位置合わせは別の基
板同士のパターンの位置合わせとなり、従ってその位置
合わせ精度は悪く、光を通す領域が十分に大きく取れな
いという問題があった。即ち、対向基板側のみのブラッ
クマトリクスの場合、画素電極に対する位置合わせマー
ジンとして先の位置決め精度bを取らねばならず、その
ために開口率が低下するという問題があった。
Normally, since the black matrix is present only on the counter substrate side, the alignment with the pixel electrode is a pattern alignment between different substrates. Therefore, the alignment accuracy is poor, and the light transmitting area is sufficient. There was a problem that I could not get it big. That is, in the case of the black matrix only on the counter substrate side, the above positioning accuracy b has to be taken as a positioning margin for the pixel electrode, which causes a problem that the aperture ratio is lowered.

【0026】本実施例においては、位置合わせマージン
aが容量結合用電極36とITO画素電極14との位置
合わせ精度によって決まり、またこれら両電極は同一の
透明絶縁性基板10上に形成されるものであるため、従
来のように別基板同士を位置合わせする場合に比べる
と、大幅に精度が向上する。従って、距離aは対向基板
側のみにブラックマトリクスを用いる場合の位置合わせ
マージンbよりも小さな寸法で済むため、開口率を大き
く取ることができる。
In this embodiment, the alignment margin a is determined by the alignment accuracy of the capacitive coupling electrode 36 and the ITO pixel electrode 14, and both electrodes are formed on the same transparent insulating substrate 10. Therefore, the accuracy is significantly improved as compared with the conventional case where the different substrates are aligned with each other. Therefore, the distance a can be smaller than the alignment margin b when the black matrix is used only on the counter substrate side, and a large aperture ratio can be obtained.

【0027】このように本実施例によれば、補償用TF
T26のゲート電極28の一部が容量結合用電極36と
してITO画素電極14の全周辺部と重なり合って容量
C2を形成しているため、上記第1の実施例と同様の効
果を奏することができると共に、容量結合用電極36が
対向基板40に設けられたブラックマトリクス42と重
なり合って2層のブラックマトリクスを形成しているた
め、位置合わせマージンを小さくすることが可能とな
り、従って開口率の低下を防ぐことができる。
As described above, according to this embodiment, the compensation TF is used.
Since a part of the gate electrode 28 of T26 overlaps the entire peripheral portion of the ITO pixel electrode 14 as the capacitive coupling electrode 36 to form the capacitance C2, the same effect as that of the first embodiment can be obtained. At the same time, since the capacitive coupling electrode 36 overlaps the black matrix 42 provided on the counter substrate 40 to form a two-layer black matrix, it is possible to reduce the alignment margin, thus reducing the aperture ratio. Can be prevented.

【0028】尚、上記第1及び第2の実施例において
は、逆スタガー構造のTFTの場合について説明した
が、本発明は他の構造、例えばスタガー構造やプレーナ
構造のTFTのにおいても適用することができる。
In the above first and second embodiments, the case of the TFT having the inverted stagger structure has been described, but the present invention can be applied to other structures such as the TFT having the stagger structure or the planar structure. You can

【0029】[0029]

【発明の効果】以上のように本発明によれば、画像表示
に悪影響を与えるDCレベルシフトを補償するための補
償用TFTを設けた液晶表示装置において、その補償用
薄膜トランジスタのゲート電極の一部が容量結合用電極
として画素電極の周辺部と重なり合って形成されている
ことにより、ゲート電極と画素電極とが容量結合により
交流的に接続されるため、両電極間の絶縁膜の穴明け工
程を不必要とし、従って製造工程の複雑化を防止して製
造コストを低減することができる。
As described above, according to the present invention, in a liquid crystal display device provided with a compensating TFT for compensating a DC level shift that adversely affects image display, a part of the gate electrode of the compensating thin film transistor is provided. Is formed as a capacitive coupling electrode so as to overlap with the peripheral portion of the pixel electrode, the gate electrode and the pixel electrode are AC-connected by capacitive coupling. It is unnecessary, and thus the manufacturing process can be prevented from being complicated and the manufacturing cost can be reduced.

【0030】また、画素電極の全周辺部と重なり合って
容量を形成している容量結合用電極が、同時に対向基板
に設けられたブラックマトリクスと重なり合っているこ
とにより、2層のブラックマトリクス構成となるため、
位置合わせマージンを小さくすることが可能となり、従
って開口率の低下を防ぐことができる。
Further, since the capacitive coupling electrode which overlaps with the entire peripheral portion of the pixel electrode to form the capacitance simultaneously overlaps with the black matrix provided on the counter substrate, a two-layer black matrix structure is formed. For,
It is possible to reduce the alignment margin and thus prevent the aperture ratio from decreasing.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるアクティブマトリ
クス駆動液晶表示装置を示す平面図及び断面図である。
FIG. 1 is a plan view and a sectional view showing an active matrix drive liquid crystal display device according to a first embodiment of the present invention.

【図2】図1に示すアクティブマトリクス駆動液晶表示
装置の等価回路図である。
FIG. 2 is an equivalent circuit diagram of the active matrix drive liquid crystal display device shown in FIG.

【図3】本発明の第2の実施例によるアクティブマトリ
クス駆動液晶表示装置を示す平面図及び断面図である。
FIG. 3 is a plan view and a sectional view showing an active matrix drive liquid crystal display device according to a second embodiment of the present invention.

【図4】従来のアクティブマトリクス駆動液晶表示装置
を示す平面図及び断面図である。
FIG. 4 is a plan view and a cross-sectional view showing a conventional active matrix drive liquid crystal display device.

【図5】図4に示すアクティブマトリクス駆動液晶表示
装置の等価回路図である。
5 is an equivalent circuit diagram of the active matrix drive liquid crystal display device shown in FIG.

【符号の説明】[Explanation of symbols]

10…透明絶縁性基板 12…絶縁膜 14…ITO画素電極 16…アドレス用TFT 18…ゲート電極 20…a−Si半導体層 22…ソース電極 24…ドレイン電極 26…補償用TFT 28…ゲート電極 30…a−Si半導体層 32…補償制御電極 34…容量結合用電極 36…容量結合用電極 38…液晶 40…対向基板 42…ブラックマトリクス 50…透明絶縁性基板 52…絶縁膜 54…ITO画素電極 56…アドレス用TFT 58…ゲート電極 60…a−Si半導体層 62…ソース電極 64…ドレイン電極 66…補償用TFT 68…ゲート電極 70…a−Si半導体層 72…補償制御電極 74…配線層 76…絶縁膜穴明け部 DESCRIPTION OF SYMBOLS 10 ... Transparent insulating substrate 12 ... Insulating film 14 ... ITO pixel electrode 16 ... Address TFT 18 ... Gate electrode 20 ... a-Si semiconductor layer 22 ... Source electrode 24 ... Drain electrode 26 ... Compensation TFT 28 ... Gate electrode 30 ... a-Si semiconductor layer 32 ... Compensation control electrode 34 ... Capacitive coupling electrode 36 ... Capacitive coupling electrode 38 ... Liquid crystal 40 ... Counter substrate 42 ... Black matrix 50 ... Transparent insulating substrate 52 ... Insulating film 54 ... ITO pixel electrode 56 ... Address TFT 58 ... Gate electrode 60 ... a-Si semiconductor layer 62 ... Source electrode 64 ... Drain electrode 66 ... Compensation TFT 68 ... Gate electrode 70 ... a-Si semiconductor layer 72 ... Compensation control electrode 74 ... Wiring layer 76 ... Insulation Membrane drilling part

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 液晶を介在して対向配置された第1及び
第2の基板と、前記第1基板に設けられた画素電極と、
前記画素電極に所定の電圧を書き込むためのアドレス用
薄膜トランジスタと、前記アドレス用薄膜トランジスタ
による前記画素電極への電圧書込み終了時に生じる前記
画素電極の電圧変動を補償する補償用薄膜トランジスタ
と、前記第2の基板に設けられ、前記画素電極と対向す
るデータバスラインと有する液晶表示装置において、 前記補償用薄膜トランジスタのゲート電極が前記画素電
極と容量を介して接続され、 前記補償用薄膜トランジスタのソース電極又はドレイン
電極に補償用パルスが印加されることを特徴とする液晶
表示装置。
1. A first substrate and a second substrate which are opposed to each other with a liquid crystal interposed therebetween, and a pixel electrode provided on the first substrate,
An address thin film transistor for writing a predetermined voltage to the pixel electrode, a compensating thin film transistor for compensating for a voltage variation of the pixel electrode that occurs when the address thin film transistor finishes writing a voltage to the pixel electrode, and the second substrate In the liquid crystal display device having a data bus line facing the pixel electrode, the gate electrode of the compensation thin film transistor is connected to the pixel electrode through a capacitor, and the source electrode or the drain electrode of the compensation thin film transistor is connected to the pixel electrode. A liquid crystal display device, wherein a compensation pulse is applied.
【請求項2】 請求項1記載の液晶表示装置において、 前記補償用薄膜トランジスタのゲート電極の一部が、容
量結合用電極として前記画素電極の周辺部と絶縁膜を介
して重なり合って形成されていることを特徴とする液晶
表示装置。
2. The liquid crystal display device according to claim 1, wherein a part of a gate electrode of the compensation thin film transistor is formed as a capacitive coupling electrode so as to overlap with a peripheral portion of the pixel electrode via an insulating film. A liquid crystal display device characterized by the above.
【請求項3】 請求項2記載の液晶表示装置において、 前記補償用薄膜トランジスタのゲート電極が、不透明な
材質からなり、 前記ゲート電極の一部が、容量結合用電極として前記画
素電極の全周辺部と絶縁膜を介して重なり合って形成さ
れていることを特徴とする液晶表示装置。
3. The liquid crystal display device according to claim 2, wherein a gate electrode of the compensation thin film transistor is made of an opaque material, and a part of the gate electrode serves as a capacitive coupling electrode in the entire peripheral portion of the pixel electrode. And a liquid crystal display device, which are formed to overlap with each other with an insulating film interposed therebetween.
【請求項4】 請求項3記載の液晶表示装置において、 容量結合用電極として前記画素電極の全周辺部と重なり
合っている前記ゲート電極が、前記第2の基板に設けら
れたブラックマトリクスと液晶を介在して重なり合って
いることを特徴とする液晶表示装置。
4. The liquid crystal display device according to claim 3, wherein the gate electrode that overlaps with the entire peripheral portion of the pixel electrode as a capacitive coupling electrode includes a black matrix and a liquid crystal provided on the second substrate. A liquid crystal display device characterized in that they are overlapped with each other.
JP17288992A 1992-06-30 1992-06-30 Liquid crystal display Withdrawn JPH0618923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17288992A JPH0618923A (en) 1992-06-30 1992-06-30 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17288992A JPH0618923A (en) 1992-06-30 1992-06-30 Liquid crystal display

Publications (1)

Publication Number Publication Date
JPH0618923A true JPH0618923A (en) 1994-01-28

Family

ID=15950208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17288992A Withdrawn JPH0618923A (en) 1992-06-30 1992-06-30 Liquid crystal display

Country Status (1)

Country Link
JP (1) JPH0618923A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004575A (en) * 1999-06-29 2001-01-15 김영환 Liquid crystal display device
JP2007193347A (en) * 1997-05-29 2007-08-02 Samsung Electronics Co Ltd Wide viewing angle LCD
KR100776509B1 (en) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 LCD and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193347A (en) * 1997-05-29 2007-08-02 Samsung Electronics Co Ltd Wide viewing angle LCD
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
KR20010004575A (en) * 1999-06-29 2001-01-15 김영환 Liquid crystal display device
KR100776509B1 (en) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 LCD and its manufacturing method

Similar Documents

Publication Publication Date Title
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
US7511777B2 (en) Liquid crystal display device with compensating patterns on capacitor electrodes
EP2385423A1 (en) Active matrix substrate, liquid crystal display panel, television receiver
US7626646B2 (en) Substrate for display device and display device equipped therewith
JP2000330132A (en) Active matrix display device
JP2693513B2 (en) Active matrix type liquid crystal display device
KR100483095B1 (en) Active matrix display device
US20040135939A1 (en) Liquid crystal display device with light shielding structure and method for forming the same
JP2002049052A (en) Electro-optical device
JP2735070B2 (en) Active matrix liquid crystal display panel
JP4245008B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JPH06130418A (en) Active matrix substrate
JPH0772506A (en) Thin film transistor panel
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
JPH0618923A (en) Liquid crystal display
JP2002296619A (en) Active matrix type display device
JP2002297060A (en) Active matrix type display device
JP2000267594A (en) Display device
JP2002297058A (en) Active matrix type display device
JP2638713B2 (en) Active matrix liquid crystal display
JPS62296123A (en) Active-matrix type liquid-crystal display device
JP4591573B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2007304352A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JPH11183932A (en) Active matrix liquid crystal display
JPH07244296A (en) Active matrix drive type liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831