[go: up one dir, main page]

JPH06205300A - Shading correction device - Google Patents

Shading correction device

Info

Publication number
JPH06205300A
JPH06205300A JP43A JP34823092A JPH06205300A JP H06205300 A JPH06205300 A JP H06205300A JP 43 A JP43 A JP 43A JP 34823092 A JP34823092 A JP 34823092A JP H06205300 A JPH06205300 A JP H06205300A
Authority
JP
Japan
Prior art keywords
shading correction
correction data
image pickup
shading
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP43A
Other languages
Japanese (ja)
Other versions
JP3218761B2 (en
Inventor
Hiroshi Higuchi
浩 樋口
Hiroshi Kihara
拓 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34823092A priority Critical patent/JP3218761B2/en
Publication of JPH06205300A publication Critical patent/JPH06205300A/en
Application granted granted Critical
Publication of JP3218761B2 publication Critical patent/JP3218761B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To obtain optimum shading correction data and to attain superior shading correction. CONSTITUTION:First shading correction data are formed in a state that light is not made incident on an image pickup surface of image pickup elements 1R, 1G, 1B, and 2nd shading correction data are obtained by the 1st shading correction data from an image pickup output signal subject to shading correction, the 1st and 2nd shading correction data are added, 3rd shading correction data with the 1st and 2nd shading correction data added stored in a storage means 21 and the 3rd shading correction data are fed to a shading correction means 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は複数の画素がマトリック
ス状に配置された例えばCCD(Change Coupled Deuic
e )撮像素子の撮像出力信号のシェーディング成分を補
正するシェーディング補正装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CCD (Change Coupled Deuic) in which a plurality of pixels are arranged in a matrix.
e) The present invention relates to a shading correction device that corrects a shading component of an image pickup output signal of an image pickup device.

【0002】[0002]

【従来の技術】一般に、撮像デバイスから得られる撮像
出力信号は撮像デバイスの感度むらや暗電流の影響など
種々の原因により発生するシェーディングすなわち画面
の比較的広い範囲に亘る明暗の歪みを伴うことが知られ
ている。
2. Description of the Related Art Generally, an image pickup output signal obtained from an image pickup device is accompanied by shading which is caused by various causes such as sensitivity unevenness of the image pickup device and an influence of dark current, that is, a light and dark distortion over a relatively wide range of a screen. Are known.

【0003】例えばCCD撮像素子のマトリックス状に
配置された複数の画素の信号電荷を垂直方向に転送して
水平転送レジスタを介して1水平走査期間で1水平ライ
ン分ずつ順次に読み出し、1水平走査期間で1画面分の
全画素の信号電荷を読み出すことにより撮像出力信号を
得るようにしているので、この水平転送レジスタに転送
される時間に比例した暗電流が信号電荷に加算されるこ
ととなり、この暗電流が1垂直走査期間での鋸歯状波的
に輝度変化すなわち垂直方向のシェーディングの原因と
なる。
For example, the signal charges of a plurality of pixels arranged in a matrix of a CCD image pickup device are vertically transferred and sequentially read out one horizontal line at a time during one horizontal scanning period via a horizontal transfer register. Since the image pickup output signal is obtained by reading out the signal charges of all pixels for one screen in the period, a dark current proportional to the time of transfer to the horizontal transfer register is added to the signal charges, This dark current causes a sawtooth-like luminance change in one vertical scanning period, that is, causes shading in the vertical direction.

【0004】また、この水平転送レジスタにおける暗電
流が1水平走査期間での鋸歯状波的な輝度変化すなわち
水平方向のシェーディングの原因となる。
Further, the dark current in the horizontal transfer register causes a sawtooth-like luminance change in one horizontal scanning period, that is, horizontal shading.

【0005】このシェーディングは画面周辺部で出力信
号が小さくなる白シェーディングと、黒レベルが画面の
全体に亘って均一でない黒シェーディングがある。
This shading includes white shading in which the output signal is small in the peripheral portion of the screen and black shading in which the black level is not uniform over the entire screen.

【0006】従来のシェーディング補正装置として、図
2に示す如きものが提案されている。この図2におい
て、1R,1G及び1Bは夫々赤(R),緑(G)及び
青(B)色信号用の撮像素子を示し、之等撮像素子1
R,1G及び1Bにより得られるRGB各チャンネルの
撮像出力信号ER ,EG ,EB を前置増幅器2R,2
G,2Bを介してシェーディング補正処理回路3に供給
する。
As a conventional shading correction device, one shown in FIG. 2 has been proposed. In FIG. 2, reference numerals 1R, 1G and 1B denote image pickup elements for red (R), green (G) and blue (B) color signals, respectively.
The image pickup output signals E R , E G , and E B of RGB channels obtained by R, 1G, and 1B are converted into preamplifiers 2R and 2
It is supplied to the shading correction processing circuit 3 via G and 2B.

【0007】この撮像素子1R,1G及び1Bは3板式
カラー撮像装置の撮像部をなすものであって、撮像レン
ズ4、アイリス機構5、色分解プリズム6等から成る撮
像光学系7に設けられている。
The image pickup devices 1R, 1G and 1B form an image pickup portion of a three-plate color image pickup device, and are provided in an image pickup optical system 7 including an image pickup lens 4, an iris mechanism 5, a color separation prism 6 and the like. There is.

【0008】また、この撮像素子1R,1G及び1B
は、図3に示すように水平方向にM個、垂直方向にN個
のM×N個の画素S11〜SMNがマトリックス状に配置さ
れたCCDイメージセンサであって、1垂直走査期間で
1画面分の全画素S11〜SMNの信号電荷が読み出される
ように、図示しないCCD駆動部により駆動される。
Further, the image pickup devices 1R, 1G and 1B
Is a CCD image sensor in which M pixels in the horizontal direction and M pixels in the vertical direction, M × N pixels S 11 to S MN are arranged in a matrix as shown in FIG. It is driven by a CCD driving unit (not shown) so that the signal charges of all the pixels S 11 to S MN for one screen are read out.

【0009】そして撮像素子1Rは色分解プリズム6に
より色分解された被写体像の赤色成分の撮像出力信号E
R をRチャンネル信号として前置増幅器2Rを介してシ
ェーディング補正処理回路3に供給する。
The image pickup device 1R picks up an image pickup output signal E of the red component of the subject image color-separated by the color separation prism 6.
R is supplied as an R channel signal to the shading correction processing circuit 3 via the preamplifier 2R.

【0010】また、この撮像素子1Gは、この色分解プ
リズム6により色分解された被写体像の緑色成分の撮像
出力信号EG をGチャンネル信号として前置増幅器2G
を介してこのシェーディング補正処理回路3に供給す
る。
Further, the image pickup device 1G uses the image pickup output signal E G of the green component of the subject image color-separated by the color separation prism 6 as a G channel signal in the preamplifier 2G.
Is supplied to the shading correction processing circuit 3 via.

【0011】更にこの撮像素子1Bは、この色分解プリ
ズム6により色分解された被写体像の青色成分の撮像出
力信号EB をBチャンネル信号として前置増幅器2Bを
介して、このシェーディング補正処理回路3に供給す
る。
Further, the image pickup device 1B uses the image pickup output signal E B of the blue color component of the subject image color-separated by the color separation prism 6 as a B channel signal through the preamplifier 2B to generate the shading correction processing circuit 3. Supply to.

【0012】また、このシェーディング補正処理回路3
は、撮像素子1R,1G及び1Bより得られるRGB各
チャンネルの撮像出力信号ER ,EG 及びEB について
黒シェーディング補正処理及び白シェーディング補正処
理を行うものであって、撮像出力信号ER ,EG 及びE
B が供給されるRGB各チャンネルの減算器8R,8G
及び8Bと、これら各減算器8R,8G及び8Bによる
各減算出力信号がそれぞれ増幅器9R,9G及び9Bを
介して供給されるRGB各チャンネルの除算器10R,
10G及び10Bとを備えてなる。
The shading correction processing circuit 3
The image pickup device 1R, be one that performs black shading correction processing and white shading correction processing on 1G and imaging output signals of each RGB channel E R obtained from 1B, E G and E B, the imaging output signals E R, E G and E
Subtractors 8R and 8G for each RGB channel to which B is supplied
And 8B, and the subtraction output signals from the subtractors 8R, 8G, and 8B are respectively supplied via the amplifiers 9R, 9G, and 9B, and the dividers 10R, R, G, and B for the respective channels.
And 10G and 10B.

【0013】このシェーディング補正処理回路3のRG
B各チャンネル信号を表示用又は記録用のカラー映像信
号とする信号処理回路11に供給する如くする。
RG of the shading correction processing circuit 3
The signal of each channel B is supplied to the signal processing circuit 11 for making a color video signal for display or recording.

【0014】また、このシェーディング補正処理回路3
のRGB各チャンネル信号をセレクタ回路12に供給
し、このセレクタ回路12により選択してR/G/Bの
点順次のデータDを得、このデータDを、その入力信号
から予め計算しておいた直流成分を減算する直流減算回
路13を介して、このデータDを1/8に間引く、1/
8間引き回路14に供給する。
The shading correction processing circuit 3
R, G, and B channel signals are supplied to the selector circuit 12 and selected by the selector circuit 12 to obtain R / G / B dot-sequential data D, and this data D is calculated in advance from the input signal. This data D is decimated to ⅛ through the DC subtraction circuit 13 that subtracts the DC component,
8 thinning circuit 14 is supplied.

【0015】この1/8間引き回路14の出力信号をセ
レクタ回路15の一方の入力端子に供給すると共にこの
1/8間引き回路14の出力信号を絶対値回路16を介
してセレクタ回路15の他方の入力端子に供給する。
The output signal of the 1/8 decimation circuit 14 is supplied to one input terminal of the selector circuit 15, and the output signal of the 1/8 decimation circuit 14 is supplied to the other input terminal of the selector circuit 15 via the absolute value circuit 16. Supply to the input terminal.

【0016】このセレクタ回路15にて選択された正方
向のみの信号を図3に示す如く行方向(水平方向)の1
水平期間の映像期間中同期加算する行積分回路17に供
給すると共に、このセレクタ回路15の出力側に得られ
る信号を図3に示す如く列方向(垂直方向)の1垂直期
間の映像期間中同期加算する列積分回路18に供給す
る。
As shown in FIG. 3, signals in the positive direction only selected by the selector circuit 15 are output in the row direction (horizontal direction) 1.
The signal obtained at the output side of the selector circuit 15 is supplied to the row integration circuit 17 that performs synchronous addition during the video period of the horizontal period, and the signal is synchronized during the video period of one vertical period in the column direction (vertical direction) as shown in FIG. It is supplied to the column integration circuit 18 for addition.

【0017】この場合、この直流減算回路13、行積分
回路17及び列積分回路18等によりシェーディング補
正データを形成する。
In this case, the DC subtraction circuit 13, the row integration circuit 17, the column integration circuit 18, etc. form shading correction data.

【0018】この行積分回路17及び列積分回路18の
出力側に得られる行側及び列側のシェーディング補正デ
ータを夫々セレクタ回路19に供給し、このセレクタ回
路19の出力信号を書き込み・読み出し切換回路20を
介してランダムアクセスメモリ(RAM)21に供給す
る如くする。
Row-side and column-side shading correction data obtained at the output sides of the row integration circuit 17 and the column integration circuit 18 are supplied to a selector circuit 19, respectively, and an output signal of the selector circuit 19 is written / read switching circuit. A random access memory (RAM) 21 is supplied via 20.

【0019】この場合、書き込み・読み出し切換回路2
0を書き込み状態とし水平期間のブランキング期間に行
積分回路17よりの行同期加算データをこのRAM21
に書き込み、垂直期間のブランキング期間に列積分回路
18よりの列同期加算データをこのRAM21に書き込
む如くする。
In this case, the write / read switching circuit 2
With 0 as the write state, the row synchronous addition data from the row integration circuit 17 is stored in the RAM 21 during the blanking period of the horizontal period.
The column synchronous addition data from the column integration circuit 18 is written in the RAM 21 during the blanking period of the vertical period.

【0020】斯る従来例において黒シェーディング補正
データを得るときにはアイリス駆動装置22によりアイ
リス機構5を閉成し、撮像素子1R,1G及び1Bの撮
像面に光が入射しない状態で、上述前置増幅器2R,2
G,2B、シェーディング補正処理回路3、セレクタ回
路12,15,19、直流減算回路13、1/8間引き
回路14、絶対値回路16、行積分回路17及び列積分
回路18を動作状態として黒シェーディング補正データ
を得て、この黒シェーディング補正データをRAM21
に記憶する如くする。
In the conventional example, when the black shading correction data is obtained, the iris driving device 22 closes the iris mechanism 5 so that no light is incident on the image pickup surfaces of the image pickup devices 1R, 1G and 1B. 2R, 2
G, 2B, shading correction processing circuit 3, selector circuits 12, 15, 19, DC subtraction circuit 13, 1/8 decimation circuit 14, absolute value circuit 16, row integration circuit 17, and column integration circuit 18 are set as operating states, and black shading is performed. After obtaining the correction data, the black shading correction data is stored in the RAM 21.
I will remember it.

【0021】また従来例において、白シェーディング補
正データを得るときにはアイリス駆動装置22によりア
イリス機構5を開成し、白色のボード等を撮影して撮像
素子1R,1G及び1Bの撮像面に均一な輝度レベルの
光が入射した状態で、上述前置増幅機2R,2G,2
B、シェーディング補正処理回路3、セレクタ回路1
2,15,19、直流減算回路13、1/8間引き回路
14、絶対値回路16、行積分回路17及び列積分回路
18を動作状態として白シェーディング補正データを得
て、この白シェーディング補正データをRAM21に記
憶する如くする。
Further, in the conventional example, when the white shading correction data is obtained, the iris driving device 22 opens the iris mechanism 5 to photograph a white board or the like to obtain a uniform luminance level on the image pickup surfaces of the image pickup elements 1R, 1G and 1B. Of the preamplifier 2R, 2G, 2
B, shading correction processing circuit 3, selector circuit 1
2, 15, 19, the DC subtraction circuit 13, the 1/8 decimation circuit 14, the absolute value circuit 16, the row integration circuit 17, and the column integration circuit 18 are operated to obtain white shading correction data, and the white shading correction data is obtained. It is stored in the RAM 21.

【0022】このRAM21に書き込まれたシェーディ
ング補正データに基づいて、撮像出力信号のシェーディ
ング補正を行う如くする。
Based on the shading correction data written in the RAM 21, the shading correction of the image pickup output signal is performed.

【0023】この撮像出力信号のシェーディング補正を
行うときは、この書き込み・読み出し切換回路20を読
み出し状態とし、このRAM21よりシェーディング補
正データを読み出す。
When performing the shading correction of the image pickup output signal, the writing / reading switching circuit 20 is set to the reading state, and the shading correction data is read from the RAM 21.

【0024】このRAM21より読み出されたシェーデ
ィング補正データを行・列シェーディング補正データ分
離回路23に供給する。この行・列シェーディング補正
データ分離回路23で分離された行黒シェーディング補
正データを加算器24Bに供給すると共に行白シェーデ
ィング補正データを加算器24Wに供給する。
The shading correction data read from the RAM 21 is supplied to the row / column shading correction data separation circuit 23. The row black shading correction data separated by the row / column shading correction data separating circuit 23 is supplied to the adder 24B and the row white shading correction data is supplied to the adder 24W.

【0025】この行・列シェーディング補正データ分離
回路23で分離した列シェーディング補正データを1/
8を1/4にデータ補間すると共に黒及び白シェーディ
ング補正データに分離するデータ補間及び黒白分離回路
25に供給する。
The column shading correction data separated by the row / column shading correction data separating circuit 23 is
8 is supplied to a data interpolation and black / white separation circuit 25 which interpolates 8 into 1/4 and separates into black and white shading correction data.

【0026】このデータ補間及び黒白分離回路25でデ
ータ補間された列黒シェーディング補正データを加算器
24Bに供給すると共にこのデータ補間された列白シェ
ーディング補正データを加算器24Wに供給する。
The column black shading correction data interpolated by the data interpolation / black and white separation circuit 25 is supplied to the adder 24B, and the data interpolated column white shading correction data is supplied to the adder 24W.

【0027】この加算器24B及び24Wの夫々の出力
信号を夫々ラッチ回路26B及び26Wに供給する。こ
のラッチ回路26B及び26Wの夫々の出力信号をノイ
ズ除去回路27B及び27Wとクリップ回路28B及び
28Wとの直列回路を夫々介して1/4→1にデータ補
間すると共にシェーディング補正データをR,G,Bに
分離するデータ補間及びRGB分離回路29B及び29
Wに夫々供給する。
The output signals of the adders 24B and 24W are supplied to the latch circuits 26B and 26W, respectively. The output signals of the latch circuits 26B and 26W are interpolated to 1/4 → 1 through the series circuits of the noise removing circuits 27B and 27W and the clipping circuits 28B and 28W, respectively, and the shading correction data is converted into R, G, and Data interpolation and RGB separation circuits 29B and 29 for separating into B
Supply to W respectively.

【0028】このデータ補間及びRGB分離回路29B
の出力側に得られる黒Rシェーディング補正データ、黒
Gシェーディング補正データ及び黒Bシェーディング補
正データを夫々シェーディング補正処理回路3の減算器
8R,8G及び8Bに供給し黒シェーディング補正を行
う如くする。
This data interpolation and RGB separation circuit 29B
The black R shading correction data, the black G shading correction data, and the black B shading correction data obtained on the output side of 1 are supplied to the subtractors 8R, 8G, and 8B of the shading correction processing circuit 3, respectively, to perform the black shading correction.

【0029】またこのデータ補間及びRGB分離回路2
9Wの出力側に得られる白Rシェーディング補正デー
タ、白Gシェーディング補正データ及び白Bシェーディ
ング補正データを夫々シェーディング補正処理回路3の
除算器10R,10G及び10Bに供給し、白シェーデ
ィング補正を行う如くする。
Further, this data interpolation and RGB separation circuit 2
White R shading correction data, white G shading correction data, and white B shading correction data obtained on the output side of 9 W are supplied to the dividers 10R, 10G, and 10B of the shading correction processing circuit 3 to perform white shading correction. .

【0030】[0030]

【発明が解決しようとする課題】然しながら、斯る従来
のシェーディング補正装置においては、撮像前にアイリ
ス機構5を閉成した状態及び均一に光を入射させた状態
で夫々1回だけシェーディング補正データを得て、これ
をRAM21に記憶して、これによりシェーディング補
正を行なっていたので、シェーディングの状態やノイズ
の状態等によっては最適なシェーディング補正データが
得られず、この為良好なシェーディング補正ができない
不都合があった。
However, in such a conventional shading correction apparatus, the shading correction data is obtained only once in a state in which the iris mechanism 5 is closed and a state in which light is uniformly incident before image pickup. Since this is stored in the RAM 21 and the shading correction is performed by this, the optimum shading correction data cannot be obtained depending on the shading state, the noise state, etc., and thus the good shading correction cannot be performed. was there.

【0031】本発明は斯る点に鑑み最適なシェーディン
グ補正データを得、良好なシェーディング補正ができる
ようにすることを目的とする。
In view of the above point, the present invention has an object to obtain optimum shading correction data and to enable good shading correction.

【0032】[0032]

【課題を解決するための手段】本発明シェーディング補
正装置は例えば図1に示す如く、複数の画素S11〜S MN
がマトリックス状に配置された撮像素子1R,1G,1
Bと、この撮像素子1R,1G,1Bの各画素の撮像出
力信号のレベルデータを積分して、シェーディング成分
に応じたシェーディング補正データを形成するシェーデ
ィング補正データ形成手段17,18と、このシェーデ
ィング補正データを記憶する記憶手段21と、撮影時に
この記憶手段21から読み出されたシェーディング補正
データによりこの撮像素子1R,1G,1Bよりの出力
信号を補正するシェーディング補正手段3とを有するシ
ェーディング補正装置において、第1のシェーディング
補正データをこの撮像素子1R,1G,1Bの撮像面に
光が入射しない状態、又はこの撮像面に輝度レベルが均
一な光が入射している状態で形成すると共に第2のシェ
ーディング補正データをこの第1のシェーディング補正
データによりシェーディング補正された撮像出力信号よ
り得るようにし、この第1及び第2のシェーディング補
正データを加算するようにし、この第1及び第2のシェ
ーディング補正データが加算された第3のシェーディン
グ補正データをこの記憶手段21に記憶すると共にこの
第3のシェーディング補正データをこのシェーディング
補正手段3に供給するようにしたものである。
SUMMARY OF THE INVENTION
The positive device has a plurality of pixels S as shown in FIG.11~ S MN
Image sensors 1R, 1G, 1 arranged in a matrix
B and the image pickup of each pixel of the image pickup elements 1R, 1G, 1B
Shading component by integrating the level data of force signal
Shade that forms shading correction data according to
Swing correction data forming means 17 and 18, and this shade
Storage means 21 for storing the swing correction data, and
Shading correction read from the storage unit 21
Output from this image sensor 1R, 1G, 1B by data
A shading correction means 3 for correcting the signal.
In the fading correction device, the first shading
The correction data is displayed on the image pickup surfaces of the image pickup elements 1R, 1G, 1B.
No light is incident, or the brightness level is evenly distributed on this imaging surface.
It is formed in the state that a simple light is incident and the second shell is formed.
The shading correction data is used for this first shading correction.
The imaging output signal that is shading-corrected by the data
The first and second shading compensation
Positive data is added so that the first and second she
Third shading to which the boarding correction data is added
The correction data is stored in the storage means 21 and
The third shading correction data is used for this shading.
It is adapted to be supplied to the correction means 3.

【0033】[0033]

【作用】斯る本発明によれば1回目で得られた第1のシ
ェーディング補正データでシェーディング補正をしなが
ら2回目の第2のシェーディング補正データを得、この
第1のシェーディング補正データに第2のシェーディン
グ補正データを加算するようにしているので、最適なシ
ェーディング補正データを得ることができる。
According to the present invention, the second shading correction data for the second time is obtained while performing the shading correction with the first shading correction data obtained for the first time, and the second shading correction data is obtained by the second shading correction data. Since the shading correction data of is added, the optimum shading correction data can be obtained.

【0034】[0034]

【実施例】以下図1を参照しながら本発明シェーディン
グ補正装置の一実施例につき説明しよう。この図1にお
いて、図2に対応する部分には同一符号を付し、その詳
細説明は省略する。図1においては図2と同様に撮像素
子1R,1G及び1Bにより得られるRGB各チャンネ
ルの撮像出力信号ER ,EG ,EB を前置増幅器2R,
2G,2Bを介してシェーディング補正処理回路3に供
給する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the shading correction apparatus of the present invention will be described below with reference to FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted. In FIG. 1, similar to FIG. 2, the image pickup output signals E R , E G , and E B of RGB channels obtained by the image pickup devices 1R, 1G, and 1B are converted into preamplifiers 2R,
It is supplied to the shading correction processing circuit 3 via 2G and 2B.

【0035】この撮像素子1R,1G及び1Bは3板式
カラー撮像装置の撮像部をなすものであって、撮像レン
ズ4、アイリス機構5、色分解プリズム6等から成る撮
像光学系7に設けられている。
The image pickup devices 1R, 1G and 1B form an image pickup portion of a three-plate color image pickup device, and are provided in an image pickup optical system 7 including an image pickup lens 4, an iris mechanism 5, a color separation prism 6 and the like. There is.

【0036】また、この撮像素子1R,1G及び1B
は、図4に示すように水平方向にM個、垂直方向にN個
のM×N個の画素S11〜SMNがマトリックス状に配置さ
れたCCDイメージセンサであって、1垂直走査期間で
1画面分の全画素S11〜SMNの信号電荷が読み出される
ように、図示しないCCD駆動部により駆動される。
Further, the image pickup devices 1R, 1G and 1B
Is a CCD image sensor in which M × N pixels S 11 to S MN of M in the horizontal direction and N in the vertical direction are arranged in a matrix as shown in FIG. It is driven by a CCD driving unit (not shown) so that the signal charges of all the pixels S 11 to S MN for one screen are read out.

【0037】そして撮像素子1Rは色分解プリズム6に
より色分解された被写体像の赤色成分の撮像出力信号E
R をRチャンネル信号として前置増幅器2Rを介してシ
ェーディング補正処理回路3に供給する。
The image pickup device 1R outputs an image pickup output signal E of the red component of the subject image color-separated by the color separation prism 6.
R is supplied as an R channel signal to the shading correction processing circuit 3 via the preamplifier 2R.

【0038】また、この撮像素子1Gは、この色分解プ
リズム6により色分解された被写体像の緑色成分の撮像
出力信号EG をGチャンネル信号として前置増幅器2G
を介してこのシェーディング補正処理回路3に供給す
る。
Further, the image pickup device 1G uses the image pickup output signal E G of the green component of the subject image color-separated by the color separation prism 6 as a G channel signal in the preamplifier 2G.
Is supplied to the shading correction processing circuit 3 via.

【0039】更にこの撮像素子1Bは、この色分解プリ
ズム6により色分解された被写体像の青色成分の撮像出
力信号EB をBチャンネル信号として前置増幅器2Bを
介して、このシェーディング補正処理回路3に供給す
る。
Further, the image pickup device 1B uses the image pickup output signal E B of the blue component of the subject image color-separated by the color separation prism 6 as a B channel signal via the preamplifier 2B to generate the shading correction processing circuit 3. Supply to.

【0040】また、このシェーディング補正処理回路3
は、撮像素子1R,1G及び1Bより得られるRGB各
チャンネルの撮像出力信号ER ,EG 及びEB について
黒シェーディング補正処理及び白シェーディング補正処
理を行うものであって、撮像出力信号ER ,EG 及びE
B が供給されるRGB各チャンネルの減算器8R,8G
及び8Bと、これら各減算器8R,8G及び8Bによる
各減算出力信号かそれぞれ増幅器9R,9G及び9Bを
介して供給されるRGB各チャンネルの除算器10R,
10G及び10Bとを備えてなる。
The shading correction processing circuit 3
The image pickup device 1R, be one that performs black shading correction processing and white shading correction processing on 1G and imaging output signals of each RGB channel E R obtained from 1B, E G and E B, the imaging output signals E R, E G and E
Subtractors 8R and 8G for each RGB channel to which B is supplied
And 8B, and the subtraction output signals from the subtractors 8R, 8G, and 8B, or the dividers 10R for the RGB channels supplied via the amplifiers 9R, 9G, and 9B, respectively.
And 10G and 10B.

【0041】このシェーディング補正処理回路3のRG
B各チャンネル信号を表示用又は記録用のカラー撮像信
号とする信号処理回路11に供給する如くする。
RG of this shading correction processing circuit 3
The signal of each channel B is supplied to the signal processing circuit 11 for making a color image pickup signal for display or recording.

【0042】また、このシェーディング補正処理回路3
のRGB各チャンネル信号をセレクタ回路12に供給
し、このセレクタ回路12により選択してR/G/Bの
点順次のデータDを得、このデータDを、その入力信号
から予め計算しておいた直流成分を減算する直流減算回
路13を介して、このデータDを1/8に間引く、1/
8間引き回路14に供給する。
Further, the shading correction processing circuit 3
R, G, and B channel signals are supplied to the selector circuit 12 and selected by the selector circuit 12 to obtain R / G / B dot-sequential data D, and this data D is calculated in advance from the input signal. This data D is decimated to ⅛ through the DC subtraction circuit 13 that subtracts the DC component,
8 thinning circuit 14 is supplied.

【0043】この1/8間引き回路14の出力信号をセ
レクタ回路15の一方の入力端子に供給すると共にこの
1/8間引き回路14の出力信号を絶対値回路16を介
してセレクタ回路15の他方の入力端子に供給する。
The output signal of the 1/8 decimation circuit 14 is supplied to one input terminal of the selector circuit 15 and the output signal of the 1/8 decimation circuit 14 is supplied to the other input terminal of the selector circuit 15 via the absolute value circuit 16. Supply to the input terminal.

【0044】このセレクタ回路15にて選択された正方
向のみの信号を図3に示す如く行方向(水平方向)の1
水平期間の映像期間中同期加算する行積分回路17に供
給すると共に、このセレクタ回路15の出力側に得られ
る信号を図4に示す如く列方向(垂直方向)の1垂直期
間の映像期間中同期加算する列積分回路18に供給す
る。
The signal in the positive direction selected by the selector circuit 15 is set to 1 in the row direction (horizontal direction) as shown in FIG.
The signal obtained at the output side of the selector circuit 15 is supplied to the row integration circuit 17 that performs synchronous addition during the video period of the horizontal period, and the signal is synchronized during the video period of one vertical period in the column direction (vertical direction) as shown in FIG. It is supplied to the column integration circuit 18 for addition.

【0045】この場合、この直流減算回路13、行積分
回路17及び列積分回路18等によりシェーディング補
正データを形成する。
In this case, the DC subtraction circuit 13, the row integration circuit 17, the column integration circuit 18, etc. form shading correction data.

【0046】この行積分回路17及び列積分回路18の
出力側に得られる行側及び列側のシェーディング補正デ
ータを夫々セレクタ回路19に供給し、このセレクタ回
路19の出力信号を加算器30に供給し、この加算器3
0の出力信号を書き込み・読み出し切換回路20を介し
てRAM21に供給する如くする。
Row-side and column-side shading correction data obtained at the outputs of the row integration circuit 17 and the column integration circuit 18 are supplied to a selector circuit 19, respectively, and the output signal of the selector circuit 19 is supplied to an adder 30. And this adder 3
An output signal of 0 is supplied to the RAM 21 via the write / read switching circuit 20.

【0047】この場合、書き込み・読み出し切換回路2
0を書き込み状態とし、水平期間のブランキング期間に
行積分回路17よりの行同期加算データをこのRAM2
1に書き込み、垂直期間のブランキング期間に列積分回
路18よりの列同期加算データをこのRAM21に書き
込む如くする。
In this case, the write / read switching circuit 2
0 is set to the write state, and the row synchronous addition data from the row integration circuit 17 is stored in the RAM 2 during the blanking period of the horizontal period.
The column synchronous addition data from the column integration circuit 18 is written into the RAM 21 during the blanking period of the vertical period.

【0048】また本例においては、このRAM21よ
り、読み出されたシェーディング補正データを行・列シ
ェーディング補正データ分離回路23に供給すると共に
このシェーディング補正データをストックするストック
回路31に供給し、このストック回路31の出力信号を
加算器30に供給する如くする。
In this embodiment, the shading correction data read from the RAM 21 is supplied to the row / column shading correction data separation circuit 23 and the shading correction data is supplied to the stock circuit 31 which stocks the shading correction data. The output signal of the circuit 31 is supplied to the adder 30.

【0049】この図1において、その他は図2と同様に
構成する。
In FIG. 1, the other parts are configured in the same manner as in FIG.

【0050】本例において黒シェーディング補正データ
を得るときには、まずアイリス駆動装置22によりアイ
リス機構5を閉成し、撮像素子1R,1G及び1Bの撮
像面に光が入射しない状態で、上述前置増幅器2R,2
G,2B、シェーディング補正処理回路3、セレクタ回
路12,15,19、直流減算回路13、1/8間引き
回路14、絶対値回路16、行積分回路17及び列積分
回路18を動作状態として黒シェーディング補正データ
を得て、この黒シェーディング補正データをRAM21
に記憶する如くする。
To obtain the black shading correction data in this example, first, the iris mechanism 5 is closed by the iris driving device 22 so that no light is incident on the image pickup surfaces of the image pickup devices 1R, 1G and 1B. 2R, 2
G, 2B, shading correction processing circuit 3, selector circuits 12, 15, 19, DC subtraction circuit 13, 1/8 decimation circuit 14, absolute value circuit 16, row integration circuit 17, and column integration circuit 18 are set as operating states, and black shading is performed. After obtaining the correction data, the black shading correction data is stored in the RAM 21.
I will remember it.

【0051】次にアイリス機構5を開成のままで書き込
み・読み出し切換回路20を読み出し状態とし、このR
AM21に書き込まれた黒シェーディング補正データを
使用して撮像出力信号のシェーディング補正を行い、こ
のときこのRAM21より読み出した初めの黒シェーデ
ィング補正データをストック回路31にストックし、こ
のストックした初めの黒シェーディング補正データとこ
の初めの黒シェーディング補正データによりシェーディ
ング補正された撮像出力信号より得た次の黒シェーディ
ング補正データとを加算器30で加算し、この加算した
黒シェーディング補正データを上述と同様にしてRAM
21に書き込む如くする。
Next, the write / read switching circuit 20 is set to the read state with the iris mechanism 5 left open, and this R
The shading correction of the image pickup output signal is performed using the black shading correction data written in the AM 21, and the first black shading correction data read from the RAM 21 at this time is stocked in the stock circuit 31, and the stocked first black shading correction is performed. The correction data and the next black shading correction data obtained from the image pickup output signal that has been shading corrected by the first black shading correction data are added by the adder 30, and the added black shading correction data is stored in the RAM in the same manner as described above.
As written in 21.

【0052】上述を所定回、繰り返して、この黒シェー
ディング補正データを最適化し、RAM21に書き込ま
れたこの最適化した黒シェーディング補正データを使用
して、以後撮像出力信号をシェーディング補正する如く
する。
The above is repeated a predetermined number of times to optimize the black shading correction data, and the optimized black shading correction data written in the RAM 21 is used to perform the shading correction of the image pickup output signal thereafter.

【0053】また本例において白シェーディング補正デ
ータを得るときには、まずアイリス駆動装置22により
アイリス機構5を開成し、白色のボード等を撮像して撮
像素子1R,1G及び1Bの撮像面に均一な輝度レベル
の光が入射した状態で、上述前置増幅器2R,2G,2
B、シェーディング補正処理回路3、セレクタ回路1
2,15,19、直流減算回路13、1/8間引き回路
14、絶対値回路16、行積分回路17及び列積分回路
18を動作状態として白シェーディング補正データを得
て、この白シェーディング補正データをRAM21に記
憶する如くする。
To obtain white shading correction data in this example, first, the iris driving device 22 opens the iris mechanism 5 to pick up an image of a white board or the like to obtain uniform brightness on the image pickup surfaces of the image pickup devices 1R, 1G and 1B. With the level of light incident, the preamplifiers 2R, 2G, 2
B, shading correction processing circuit 3, selector circuit 1
2, 15, 19, the DC subtraction circuit 13, the 1/8 decimation circuit 14, the absolute value circuit 16, the row integration circuit 17, and the column integration circuit 18 are operated to obtain white shading correction data, and the white shading correction data is obtained. It is stored in the RAM 21.

【0054】次にアイリス機構5を開成のままで書き込
み・読み出し切換回路20を読み出し状態とし、このR
AM21に書き込まれた白シェーディング補正データを
使用して撮像出力信号のシェーディング補正を行い、こ
のときこのRAM21より読み出した初めの白シェーデ
ィング補正データをストック回路31にストックし、こ
のストックした初めの白シェーディング補正データとこ
の初めの白シェーディング補正データによりシェーディ
ング補正された撮像出力信号より得た次の白シェーディ
ング補正データとを加算器30で加算し、この加算した
白シェーディング補正データを上述と同様にしてRAM
21に書き込む如くする。
Next, the write / read switching circuit 20 is set to the read state with the iris mechanism 5 left open, and this R
Shading correction of the imaging output signal is performed using the white shading correction data written in the AM 21, and at this time, the first white shading correction data read from the RAM 21 is stocked in the stock circuit 31, and the stocked first white shading is stored. The correction data and the next white shading correction data obtained from the image pickup output signal that has been subjected to the shading correction by the first white shading correction data are added by the adder 30, and the added white shading correction data is stored in the RAM in the same manner as described above.
As written in 21.

【0055】上述を所定回、繰り返して、この白シェー
ディング補正データを最適化し、RAM21に書き込ま
れたこの最適化した白シェーディング補正データを使用
して、以後撮像出力信号をシェーディング補正する如く
する。
The above operation is repeated a predetermined number of times to optimize the white shading correction data, and the optimized white shading correction data written in the RAM 21 is used to perform the shading correction of the image pickup output signal thereafter.

【0056】以上述べた如く本例によれば初めに得られ
た第1のシェーディング補正データでシェーディング補
正をしながら、次の第2のシェーディング補正データを
得、この第1のシェーディング補正データに第2のシェ
ーディング補正データを加算するようにしているので、
最適なシェーディング補正データを得ることができ、良
好なシェーディング補正をすることができる利益があ
る。
As described above, according to this example, while the shading correction is performed using the first shading correction data obtained first, the following second shading correction data is obtained, and the first shading correction data is converted into the first shading correction data. Since the shading correction data of 2 is added,
There is an advantage that optimum shading correction data can be obtained and good shading correction can be performed.

【0057】尚本発明は上述実施例に限ることなく本発
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
The present invention is not limited to the above-mentioned embodiments, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

【0058】[0058]

【発明の効果】本発明によれば最適なシェーディング補
正データを得ることができ、良好なシェーディング補正
を行うことができる利益がある。
According to the present invention, there is an advantage that optimum shading correction data can be obtained and good shading correction can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明シェーディング補正装置の一実施例を示
す構成図である。
FIG. 1 is a configuration diagram showing an embodiment of a shading correction device of the present invention.

【図2】従来のシェーディング補正装置の例を示す構成
図である。
FIG. 2 is a configuration diagram showing an example of a conventional shading correction device.

【図3】説明に供する線図である。FIG. 3 is a diagram used for explanation.

【符号の説明】[Explanation of symbols]

1R,1G,1B 撮像素子 3 シェーディング補正処理回路 17 行積分回路 18 列積分回路 20 書き込み・読み出し切換回路 21 RAM 30 加算器 31 ストック回路 1R, 1G, 1B Image sensor 3 Shading correction processing circuit 17 Row integration circuit 18 Column integration circuit 20 Write / read switching circuit 21 RAM 30 Adder 31 Stock circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の画素がマトリックス状に配置され
た撮像素子と、 該撮像素子の各画素の撮像出力信号のレベルデータを積
分して、シェーディング成分に応じたシェーディング補
正データを形成するシェーディング補正データ形成手段
と、 上記シェーディング補正データを記憶する記憶手段と、 撮影時に該記憶手段から読み出されたシェーディング補
正データにより上記撮像素子よりの出力信号を補正する
シェーディング補正手段とを有するシェーディング補正
装置において、 第1のシェーディング補正データを上記撮像素子の撮像
面に光が入射しない状態、又は上記撮像面に輝度レベル
が均一な光が入射している状態で形成すると共に第2の
シェーディング補正データを上記第1のシェーディング
補正データによりシェーディング補正された撮像出力信
号より得るようにし、上記第1及び第2のシェーディン
グ補正データを加算するようにし、該第1及び第2のシ
ェーディング補正データが加算された第3のシェーディ
ング補正データを上記記憶手段に記憶すると共に該第3
のシェーディング補正データを上記シェーディング補正
手段に供給するようにしたことを特徴とするシェーディ
ング補正装置。
1. An image sensor having a plurality of pixels arranged in a matrix, and shading correction that integrates level data of an image output signal of each pixel of the image sensor to form shading correction data according to a shading component. A shading correction device comprising: a data forming unit; a storage unit that stores the shading correction data; and a shading correction unit that corrects an output signal from the image sensor based on the shading correction data read from the storage unit at the time of shooting. , The first shading correction data is formed in a state where no light is incident on the image pickup surface of the image pickup device, or in a state where light having a uniform brightness level is incident on the image pickup surface, and the second shading correction data is formed as described above. Shading compensation by the first shading correction data The first shading correction data is added to the first and second shading correction data, and the third shading correction data to which the first and second shading correction data are added is stored in the storage means. And the third
Shading correction data is supplied to the shading correction means.
【請求項2】 請求項1記載のシェーディング補正装置
において、上記シェーディング補正データ形成手段は上
記撮像素子の各画素の撮像出力信号のレベルデータを水
平方向及び垂直方向に積分して、該水平方向及び垂直方
向のシェーディング成分に応じたシェーディング補正デ
ータを形成するようにしたことを特徴とするシェーディ
ング補正装置。
2. The shading correction apparatus according to claim 1, wherein the shading correction data forming means integrates level data of an image pickup output signal of each pixel of the image pickup element in a horizontal direction and a vertical direction, A shading correction device, which is configured to form shading correction data according to a shading component in a vertical direction.
【請求項3】 請求項1記載のシェーディング補正装置
において、白シェーディングを補正するようにしたこと
を特徴とするシェーディング補正装置。
3. The shading correction apparatus according to claim 1, wherein white shading is corrected.
【請求項4】 請求項1記載のシェーディング補正装置
において、黒シェーディングを補正するようにしたこと
を特徴とするシェーディング補正装置。
4. The shading correction apparatus according to claim 1, wherein the black shading is corrected.
JP34823092A 1992-12-28 1992-12-28 Shading correction device Expired - Fee Related JP3218761B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34823092A JP3218761B2 (en) 1992-12-28 1992-12-28 Shading correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34823092A JP3218761B2 (en) 1992-12-28 1992-12-28 Shading correction device

Publications (2)

Publication Number Publication Date
JPH06205300A true JPH06205300A (en) 1994-07-22
JP3218761B2 JP3218761B2 (en) 2001-10-15

Family

ID=18395624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34823092A Expired - Fee Related JP3218761B2 (en) 1992-12-28 1992-12-28 Shading correction device

Country Status (1)

Country Link
JP (1) JP3218761B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110016812A (en) * 2009-08-12 2011-02-18 삼성테크윈 주식회사 Imaging Device and Imaging Method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110016812A (en) * 2009-08-12 2011-02-18 삼성테크윈 주식회사 Imaging Device and Imaging Method

Also Published As

Publication number Publication date
JP3218761B2 (en) 2001-10-15

Similar Documents

Publication Publication Date Title
US7623163B2 (en) Method and apparatus for color interpolation
US6888568B1 (en) Method and apparatus for controlling pixel sensor elements
US8310577B1 (en) Method and apparatus for color compensation
EP0910209B1 (en) A video camera having an increased dynamic range
CN101505368A (en) Progressive-to-interlace conversion method, image processing apparatus, and imaging apparatus
JP2000244823A (en) Device for concealing defective pixel of imaging device
JP4212134B2 (en) Image signal processing device
KR100680471B1 (en) SOC Camera System with Complementary Color Filter
US6900838B1 (en) Method of processing image signal from solid-state imaging device, image signal processing apparatus, image signal generating apparatus and computer program product for image signal processing method
US20070269133A1 (en) Image-data noise reduction apparatus and method of controlling same
US6677998B1 (en) Solid-state electronic image sensing device and method of controlling operation of same
JP3397397B2 (en) Imaging device
JP3218761B2 (en) Shading correction device
JPH07123421A (en) Imaging device
WO2001013649A1 (en) Method and apparatus for color interpolation
JP3059920B2 (en) Imaging device
JP4028396B2 (en) Image composition method and digital camera
JP2004350319A (en) IMAGE SIGNAL PROCESSING METHOD, IMAGE SIGNAL PROCESSING APPARATUS USING THE METHOD, AND RECORDING MEDIUM CONTAINING PROGRAM CODE REPRESENTING PROCEDURE OF THE METHOD
JPH05153509A (en) Color image pickup recorder
JPH06189256A (en) Still image recording digital camera
JP3059921B2 (en) Imaging device
JP2000253413A (en) Image pickup element and image pickup device
JP3490832B2 (en) Imaging device
JPH10145650A (en) Imaging device
JPH11146409A (en) Video camera

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees