[go: up one dir, main page]

JPH06205375A - Scanning converion system - Google Patents

Scanning converion system

Info

Publication number
JPH06205375A
JPH06205375A JP43A JP35864892A JPH06205375A JP H06205375 A JPH06205375 A JP H06205375A JP 43 A JP43 A JP 43A JP 35864892 A JP35864892 A JP 35864892A JP H06205375 A JPH06205375 A JP H06205375A
Authority
JP
Japan
Prior art keywords
data
field
odd
memory
motion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43A
Other languages
Japanese (ja)
Inventor
Ikuo Munakata
郁夫 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Precision Co Ltd
Original Assignee
Mitsubishi Precision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Precision Co Ltd filed Critical Mitsubishi Precision Co Ltd
Priority to JP43A priority Critical patent/JPH06205375A/en
Publication of JPH06205375A publication Critical patent/JPH06205375A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To attain easy to see picture for a part in motion by updating a non-interlace display frame in a timing when an even number field and an odd number field adjacent to each other timewise are updated and storing and updating both mean values in a field in motion and one preceding field. CONSTITUTION:Even and odd number memories 7, 8 are made up of buffers (Bu) A, B, a synchronizing separator section 2 detects an odd number field and the presence of a motion of the data is detected. When the motion is in existence, a memory control section 5 stores a mean value between input data obtained by each computing element and data of a field of two preceding frame to the Bu7A, 8A, and when no motion is in existence, the current input data are stored in the Bu7A, Bu8A as updated data. The data in the Bu7A, 8A form one frame, and when the separator section 2 detects an even number field, the memories are replaced with each other for the similar operation and the updated data are stored in the Bu7B, 8B or the Bu7B depending on the presence of motion. Thus, a portion having a motion is easily observed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、パーソナルコンピュ
ータやワークステーション、あるいはさらに精細度の高
いノンインタレースの表示装置に、NTSCやPAL等
インタレースのビデオ信号を出力する場合の走査変換方
式関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scan conversion system for outputting an interlaced video signal such as NTSC or PAL to a personal computer, a workstation, or a non-interlaced display device having a higher definition. Is.

【0002】[0002]

【従来の技術】従来、インタレースの信号をノンインタ
レースに変換する場合、表示画面の大きさに相当するフ
レームメモリを用意して、表示の1ラインおきに偶数フ
ィールドで更新するラインと奇数フィールドで更新する
ラインに分割し、それぞれのフィールドで割り当てられ
たラインのみを更新し、1組の偶数と奇数フィールドの
更新終了のタイミングで表示フレームを更新していた。
2. Description of the Related Art Conventionally, in the case of converting an interlaced signal into a non-interlaced signal, a frame memory corresponding to the size of a display screen is prepared and every other line of the display is updated with an even field and an odd field. In this case, the lines are divided into lines to be updated, and only the lines assigned in each field are updated, and the display frame is updated at the timing when the update of one set of even and odd fields ends.

【0003】[0003]

【発明が解決しようとする課題】従来の上記のような走
査変換には、フレームメモリを構成する偶数フィールド
と奇数フィールドとのデータには、時間的なズレがある
にも関わらず、それを同一フレームとしてノンインタレ
ースで表示するために、動きのある部分の先端が櫛の歯
状に変化して見づらいという問題があった。
In the conventional scan conversion as described above, the data in the even field and the data in the odd field forming the frame memory are the same even though there is a time lag. Since the frame is displayed in a non-interlaced manner, there is a problem that the tip of a moving portion changes into a comb-like shape and is difficult to see.

【0004】[0004]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る走査変換方式は、インタレース走査方
式の動画像をノンインタレース走査方式の表示装置に出
力するための走査変換方式であって、偶数フィールドと
奇数フィールドとを、フレームメモリに書込んで表示す
るために、常に時間的に隣あった偶数、奇数フィールド
により1フレームを構成し、1フレームが成立したタイ
ミングで表示フレームをその偶数、奇数フィールドに変
更するに際し、更新しようとする偶数又は奇数のいずれ
か一方のフィールドの入力動画像のデータが、前のフレ
ームの同一位置のデータと比較して近似していない場
合、動きがあったと判断し、動きがあったと判断した場
合は、前記更新しようとするフィールドのデータと前記
比較したフィールドの直前のフィールドであって当該デ
ータの1つ上又は下のデータとで算出した平均値を更新
データとして、前記更新しようとするフィールドとその
1つ上又は下の前記直前のフィールドとに書込むもので
ある。
In order to solve the above problems, a scan conversion system according to the present invention is a scan conversion system for outputting a moving image of an interlaced scanning system to a display device of a non-interlaced scanning system. Therefore, in order to write and display even fields and odd fields in the frame memory, one frame is always composed of even and odd fields that are temporally adjacent to each other, and a display frame is formed at the timing when one frame is established. When changing to the even or odd field, if the data of the input moving image in either the even or odd field to be updated is not close to the data at the same position in the previous frame, the motion If it is determined that there is a motion, and if there is a movement, the data of the field to be updated and the field of the compared field The average value calculated from the previous field and the data one level above or below the data is written as update data in the field to be updated and the immediately preceding field one level above or below that field. .

【0005】[0005]

【作用】時間的に隣あった偶数、奇数フィールドを更新
したタイミングで、ノンインタレース表示フレームの変
更を行なうために、フレーム内の時間的ズレを最小にで
き、また、表示画像の動きをフレーム間のデータを比較
することで判断し、動きがあったフィールドとその1つ
前のフィールドとの平均値を両方のフィールドに書き込
み更新するので、動き部分にのみフィルターがかかり、
櫛の歯状の変化が表われない。
Since the non-interlaced display frame is changed at the timing when the even and odd fields which are temporally adjacent to each other are updated, the time shift within the frame can be minimized, and the movement of the display image can be suppressed. Judgment is made by comparing the data between the two, and the average value of the field that has moved and the field immediately before it is written and updated in both fields, so only the moving part is filtered,
No change in comb teeth is visible.

【0006】[0006]

【実施例】以下本発明の一実施例について図を参照して
説明する。図1は一実施例の走査変換部分の構成図、図
2は動作のタイミング図、図3は表示フレームのモデル
を説明する図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a scan conversion portion of an embodiment, FIG. 2 is a timing diagram of operation, and FIG. 3 is a diagram illustrating a model of a display frame.

【0007】図1において、1はNTSC又はPAL等
のコンポジット信号をRBG又はYIQ等のアナログ信
号に変換するデコーダ、2はコンポジット信号から同期
信号を抽出する同期分離部、3はデコーダ1からのRB
GやYIQのアナログ信号を同期分離部2からのクロッ
クに基づいてデジタル信号に変換するA/D変換部、4
はA/D変換部3でA/D変換したデータをメモリ制御
のタイミングに同期させるデータラッチ、5は同期分離
部2のクロックに基づいてフレームメモリとデータの流
れを制御するメモリ制御部、6はフレームメモリのアド
レスカウンタでありメモリ制御部5により制御される。
7はフレームメモリを構成して偶数ラインを記録するダ
ブルバッファ構成(バッファ7A,7B)の偶数メモ
リ、8はフレームメモリを構成して奇数ラインを記録す
るダブルバッファ構成(バッファ8A,8B)の奇数メ
モリである。ダブルバッファの片方7A,8A(又は7
B,8B)が入力データ更新用として動作中、他方のバ
ッファ7B,8B(又は7A,8A)は更新されたビデ
オ信号の表示用に交互に用いられる。これら偶数メモリ
7及び奇数メモリ8は、アドレスカウンタ6が示すアド
レスにメモリ制御部5により読み出し書き込みの制御が
される。9は偶数メモリ7か奇数メモリ8のデータを選
択する第1のセレクタ、10は偶数メモリ7か奇数メモ
リ8のデータを選択する第2のセレクタ、11は平均値
を求めるためデータラッチ4の出力と第1のセレクタ9
の出力とを加算する加算器、12は前記加算器11と共
に平均値を求めるため加算器11の出力を所定の値で除
する割算器、13は動きを検出するためデータラッチ4
の出力と第2のセレクタ10の出力との差を得る減算
器、14は前記減算器13と共に動きを検出するため減
算器13の出力を所定の値と比較する比較器、15は比
較器14の比較結果によりデータラッチ4からのフィー
ルドデータ又は割算器12からの平均値のいずれか一方
の出力を選択する第3のセレクタ、16は第3のセレク
タ15を介して偶数メモリ7に書き込みデータを渡すデ
ータバッファ、17は第3のセレクタ15を介して奇数
メモリ8に書き込みデータを渡すデータバッファであ
る。
In FIG. 1, 1 is a decoder for converting a composite signal such as NTSC or PAL into an analog signal such as RBG or YIQ, 2 is a sync separator for extracting a sync signal from the composite signal, and 3 is an RB from the decoder 1.
An A / D converter that converts an analog signal of G or YIQ into a digital signal based on the clock from the sync separator 2.
Is a data latch for synchronizing the data A / D converted by the A / D conversion unit 3 with the timing of memory control, 5 is a memory control unit for controlling the flow of the frame memory and the data based on the clock of the synchronization separation unit 2, 6 Is an address counter of the frame memory and is controlled by the memory controller 5.
Reference numeral 7 is an even memory of a double buffer configuration (buffers 7A and 7B) that constitutes a frame memory and records even lines, and 8 is an odd number of a double buffer configuration (buffers 8A and 8B) that constitutes a frame memory and records odd lines. It is a memory. One of the double buffers 7A, 8A (or 7
B, 8B) are operating for updating the input data, the other buffers 7B, 8B (or 7A, 8A) are alternately used for displaying the updated video signal. The even-numbered memory 7 and the odd-numbered memory 8 are read / written by the memory controller 5 at the address indicated by the address counter 6. Reference numeral 9 is a first selector for selecting data from the even memory 7 or odd memory 8, 10 is a second selector for selecting data from the even memory 7 or odd memory 8, and 11 is an output of the data latch 4 for obtaining an average value. And the first selector 9
, 12 is a divider for dividing the output of the adder 11 by a predetermined value to obtain an average value together with the adder 11, and 13 is a data latch 4 for detecting a motion.
Of the second selector 10 and a subtractor for obtaining the difference between the output of the second selector 10 and a comparator 14 for comparing the output of the subtractor 13 with a predetermined value to detect the movement together with the subtractor 13. The third selector 16 selects either the output of the field data from the data latch 4 or the average value from the divider 12 according to the result of the comparison, and 16 is the write data to the even memory 7 via the third selector 15. Is a data buffer and 17 is a data buffer for passing write data to the odd-numbered memory 8 via the third selector 15.

【0008】いま、コンポジットビデオ信号がデコーダ
1に入力し、デコーダ1はこれをRGB又はYIQ等の
アナログ信号に変換する。さらに、コンポジットビデオ
信号は同期分離部2に入力し、水平同期信号、垂直同期
信号、サンプリングクロック、有効データ区間信号、偶
数/奇数判別信号等を生成する。同期分離部2で生成し
たサンプリングクロックに従って、A/D変換部3はデ
コーダ1が出力するアナログ信号をデジタル信号に変換
し、データラッチ4がこのデータを取り込む。
Now, the composite video signal is input to the decoder 1, and the decoder 1 converts this into an analog signal such as RGB or YIQ. Further, the composite video signal is input to the sync separator 2 to generate a horizontal sync signal, a vertical sync signal, a sampling clock, a valid data section signal, an even / odd discrimination signal, and the like. In accordance with the sampling clock generated by the sync separation unit 2, the A / D conversion unit 3 converts the analog signal output by the decoder 1 into a digital signal, and the data latch 4 captures this data.

【0009】以下に、同期分離部2が奇数フィールドを
検出して、奇数メモリ8のデータを更新する制御につい
て、図1と図2により説明する。
The control in which the sync separator 2 detects an odd field and updates the data in the odd memory 8 will be described below with reference to FIGS. 1 and 2.

【0010】メモリ制御部5は、同期分離部2から奇数
フィールドの判定信号を受け取り、水平同期信号の後、
有効データ区間信号の間、メモリアドレスカウンタ6を
カウントアップする。メモリアドレスカウンタ6は、1
フレームを構成する画素分の半分の値までカウントして
1フィールドのカウントを終了する。メモリアドレスカ
ウンタ6が偶数メモリ7と奇数メモリ8とのバッファ7
A,8A(同期分離部2が奇数フィールドを検出中入力
データ更新用として動作させる)に与えるアドレスは同
じもので、読み出される偶数メモリ7(バッファ7A)
のデータは、奇数メモリ8(バッファ8A)の同じアド
レスのデータに対して1ラインだけ異なり図示しない表
示面上で1ラインだけ上の位置関係にある。ここで1フ
レームは、例えば、偶数(2k)フィールドとそれに続
く奇数(2k+1)フィールドで構成され、次の1フレ
ームは、次の偶数(2(k+1))フィールドとそれに
続く奇数(2(k+1)+1)フィールドとで構成さ
れ、以下同様に常に隣あう偶数と奇数のフィールドから
なる。
The memory controller 5 receives the odd-field determination signal from the sync separator 2 and, after the horizontal sync signal,
The memory address counter 6 is incremented during the valid data section signal. The memory address counter 6 is 1
The count of one field is completed after counting up to half the value of the pixels forming the frame. The memory address counter 6 is a buffer 7 of an even memory 7 and an odd memory 8.
A and 8A (the sync separation unit 2 operates to update the input data during detection of an odd field) have the same address, and the even memory 7 (buffer 7A) to be read
Is different from the data of the same address in the odd-numbered memory 8 (buffer 8A) by one line and has a positional relationship of one line above on the display surface (not shown). Here, one frame is composed of, for example, an even (2k) field and an odd number (2k + 1) field following it, and the next one frame is a next even (2 (k + 1)) field and an odd number (2 (k + 1)) following it. +1) field, and likewise always consists of adjacent even and odd fields.

【0011】いま、データラッチ4は書込もうとするデ
ータを出力し、メモリアドレスカウンタ6はそのデータ
を格納すべきアドレスを指している。メモリ制御部5
は、偶数メモリ7のバッファ7Aと奇数メモリ8のバッ
ファ8Aからデータの読み出しを行なう。いま、奇数メ
モリ8のバッファ8Aからは、データラッチ4から出力
しているデータに対して2フレーム前(図2の(A)に
対して(C))であって、同期分離部2が奇数フィール
ドを検出しているときは、奇数フィールドのデータが読
み出され出力される。偶数メモリ7から読み出し出力し
ているデータは、奇数メモリ8のバッファ8Aの読み出
しデータに対して1フィールド前の偶数フィールド(図
2の(B))のデータである。
Now, the data latch 4 outputs the data to be written, and the memory address counter 6 indicates the address where the data should be stored. Memory controller 5
Reads data from the buffer 7A of the even memory 7 and the buffer 8A of the odd memory 8. Now, from the buffer 8A of the odd-numbered memory 8, it is two frames before the data output from the data latch 4 ((C) to (A) of FIG. 2), and the sync separation unit 2 is an odd number. When a field is detected, the odd field data is read and output. The data read and output from the even memory 7 is the data of the even field ((B) of FIG. 2) which is one field before the read data of the buffer 8A of the odd memory 8.

【0012】いま、同期分離部2が奇数フィールドを検
出しているから、第2のセレクタ10は奇数メモリ8の
データを選択し、減算器13にはデータラッチ4からの
書込もうとする奇数フィールドのデータ(図2の
(A))と第2のセレクタ10で選択された2フレーム
前の同じ位置の奇数フィールドのデータ(図2の
(C))が入力し、両データの減算を行なう。
Now, since the sync separator 2 detects an odd field, the second selector 10 selects the data of the odd memory 8 and the subtractor 13 writes an odd number from the data latch 4. The field data ((A) in FIG. 2) and the odd field data ((C) in FIG. 2) at the same position two frames before selected by the second selector 10 are input, and both data are subtracted. .

【0013】一方、第1のセレクタ9は偶数メモリ7の
バッファ7Aのデータを選択し、加算器11にはデータ
ラッチ4からの書込もうとする奇数フィールドのデータ
(図2の(A))と第1のセレクタ9で選択されたデー
タ(奇数メモリ8のバッファ8Aから読み出しているフ
ィールドに対して直前の1フィールド前の同じ位置から
のデータ(図2の(B)))が入力し、加算を行ない、
割算器12により2で割って、平均値を出力している。
On the other hand, the first selector 9 selects the data of the buffer 7A of the even memory 7, and the adder 11 writes the data of the odd field to be written from the data latch 4 ((A) of FIG. 2). And the data selected by the first selector 9 (data from the same position one field before the field read from the buffer 8A of the odd-numbered memory 8 ((B) in FIG. 2)) is input, Add up,
The divider 12 divides by 2 and outputs the average value.

【0014】減算器13の出力が、比較器14でノイズ
等を考慮した一定の値より小さかった場合、比較器14
は動きなしを検出して、第3のセレクタ15でデータラ
ッチ4が出力しているデータを選択し、メモリ制御部5
はデータバッファ17を開いて、奇数メモリ8のバッフ
ァ8Aにデータを書込む。
If the output of the subtractor 13 is smaller than a certain value in the comparator 14 considering noise and the like, the comparator 14
Detects no motion, selects the data output from the data latch 4 by the third selector 15, and the memory controller 5
Opens the data buffer 17 and writes the data in the buffer 8A of the odd-numbered memory 8.

【0015】一方、減算器13の出力が、比較器14で
ノイズ等を考慮した一定の値より大きかった場合、比較
器14は動きありを検出して、第3のセレクタ15で割
算器12が出力している平均値データを選択し、メモリ
制御部5はデータバッファ16と17を開いて、偶数メ
モリ7のバッファ7Aと奇数メモリ8のバッファ8Aに
データを書き込み更新する。
On the other hand, when the output of the subtracter 13 is larger than a constant value in the comparator 14 in consideration of noise and the like, the comparator 14 detects that there is motion, and the third selector 15 causes the divider 12 to operate. Selects the average value data output by the memory controller 5, opens the data buffers 16 and 17, and writes and updates the data in the buffer 7A of the even memory 7 and the buffer 8A of the odd memory 8.

【0016】このようにして、同期分離部2が奇数フィ
ールドを検出しているとき、奇数フィールドデータの動
き検出により、現在の入力データとその2フレーム前の
異なるフィールドとの平均値を、偶数メモリ7のバッフ
ァ7Aと奇数メモリ8のバッファ8Aへの更新データと
して格納することにより、それぞれのデータで1フレー
ムを成立させ、または動きなしにより現在の入力データ
を奇数メモリ8のバッファ8Aへの更新データとして格
納することにより、更新しない偶数メモリ7のバッファ
7Aと更新した奇数メモリ8のバッファ8Aとのデータ
で1フレームを成立させる。
In this way, when the sync separation unit 2 detects an odd field, the average value of the current input data and a different field two frames before the current input data is detected by an even memory by detecting the motion of the odd field data. Buffer 7A of the odd number memory 8 and the buffer 8A of the odd number memory 8 are stored as the update data, one frame is established by each data, or the current input data is updated to the buffer 8A of the odd number memory 8 by no movement. By storing as, the data of the buffer 7A of the even memory 7 not updated and the data of the buffer 8A of the updated odd memory 8 form one frame.

【0017】同期分離部2が奇数フィールドから偶数フ
ィールドの変化を検出すると、メモリ制御部5は1フレ
ームの成立により、上記バッファ7A,8Aを入力デー
タ更新用からビデオ信号の表示用に変更し、そのデータ
を図示しない表示装置にDMAで転送して表示する。一
方、同期分離部2が偶数フィールドを検出すると、上記
動作のメモリが入れ替わって同様の動作をし、動きなし
の場合は入力している偶数フィールドのデータを偶数メ
モリ7のバッファ7Bへ格納し、動きありの場合は偶数
メモリ7のバッファ7Bとその下のラインに相当する奇
数メモリ8のバッファ8Bへ更新データを格納する。
When the sync separation unit 2 detects a change from the odd field to the even field, the memory control unit 5 changes the buffers 7A and 8A from the input data updating to the video signal displaying when one frame is established. The data is transferred to a display device (not shown) by DMA and displayed. On the other hand, when the sync separation unit 2 detects an even field, the memory of the above operation is exchanged and the same operation is performed. When there is no motion, the input even field data is stored in the buffer 7B of the even memory 7, When there is a motion, the update data is stored in the buffer 7B of the even memory 7 and the buffer 8B of the odd memory 8 corresponding to the line below it.

【0018】図3の表示フレームのモデルにより説明す
る。図中画面のライン左端に付してあるeは偶数ライ
ン、oは奇数ラインである。図3(a)は静止した長方
形を表示している。図3(b)は、長方形が表示画面を
右横に移動したとき、本発明を実施しないで、偶数フィ
ールドのみが動いて先端が櫛状に見える状態を示す。図
3(c)は、本発明を実施した場合で、動いた部分の平
均値を計算してそこにフィルターがかかり、奇数偶数フ
ィールドも同じデータで書き換えられているので、動い
た部分が滑らかに変化する。
The model of the display frame shown in FIG. 3 will be described. In the figure, e attached to the left end of the line on the screen is an even line and o is an odd line. FIG. 3A shows a stationary rectangle. FIG. 3B shows a state in which when the rectangle moves to the right of the display screen, the present invention is not carried out and only the even field moves and the tip looks like a comb. FIG. 3C shows a case where the present invention is implemented. The average value of the moved part is calculated, the filter is applied there, and the odd and even fields are rewritten with the same data. Change.

【0019】[0019]

【発明の効果】本発明によれば、インタレース走査方式
の動画像をノンインタレース走査方式の表示装置に出力
するための走査変換において、時間的に隣あった偶数、
奇数フィールドを更新したタイミングで、ノンインタレ
ース表示フレームの変更を行なうために、フレーム内の
時間的ズレを最小にでき、また、表示画像の動きをフレ
ーム間のデータを比較することで判断し、動きがあった
フィールドとその1つ前のフィールドとの平均値を両方
のフィールドに書き込み更新するので、動き部分にのみ
フィルターがかかり、櫛の歯状の変化が表われない。
According to the present invention, in scan conversion for outputting a moving image of the interlaced scanning system to a display device of the non-interlaced scanning system, even numbers which are adjacent in time,
Since the non-interlaced display frame is changed at the timing when the odd number field is updated, the time shift within the frame can be minimized, and the movement of the display image is judged by comparing the data between the frames, Since the average value of the field that has moved and the field immediately before it is written and updated in both fields, only the moving part is filtered and the comb-like change does not appear.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の走査変換部分の構成図であ
る。
FIG. 1 is a configuration diagram of a scan conversion unit according to an embodiment of the present invention.

【図2】実施例の動作のタイミング図である。FIG. 2 is a timing chart of the operation of the embodiment.

【図3】表示フレームのモデルを説明する図である。FIG. 3 is a diagram illustrating a model of a display frame.

【符号の説明】[Explanation of symbols]

5 メモリ制御部 6 メモリアドレスカウンタ 7 偶数メモリ 8 奇数メモリ 11 加算器 12 割算器 13 減算器 14 比較器 5 memory control unit 6 memory address counter 7 even memory 8 odd memory 11 adder 12 divider 13 subtractor 14 comparator

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 インタレース走査方式の動画像をノンイ
ンタレース走査方式の表示装置に出力するための走査変
換方式であって、 偶数フィールドと奇数フィールドとを、フレームメモリ
に書込んで表示するために、常に時間的に隣あった偶
数、奇数フィールドにより1フレームを構成し、1フレ
ームが成立したタイミングで表示フレームをその偶数、
奇数フィールドに変更するに際し、 更新しようとする偶数又は奇数のいずれか一方のフィー
ルドの入力動画像のデータが、前のフレームの同一位置
のデータと比較して近似していない場合、動きがあった
と判断し、 動きがあったと判断した場合は、前記更新しようとする
フィールドのデータと前記比較したフィールドの直前の
フィールドであって当該データの1つ上又は下のデータ
とで算出した平均値を更新データとして、前記更新しよ
うとするフィールドとその1つ上又は下の前記直前のフ
ィールドとに書込むことを特徴とする走査変換方式。
1. A scan conversion system for outputting a moving image of an interlaced scanning system to a display device of a non-interlaced scanning system, for writing even fields and odd fields in a frame memory for display. , One frame is composed of even and odd fields that are always adjacent in time, and the display frame is divided into even and
When changing to an odd field, if the data of the input moving image in either the even field or the odd field to be updated is not similar to the data at the same position in the previous frame, it means that there was motion. If it is determined that there is movement, the average value calculated for the data of the field to be updated and the data immediately above or below the compared field is updated. A scan conversion method, wherein data is written in the field to be updated and the immediately preceding field one above or below the field to be updated.
JP43A 1992-12-28 1992-12-28 Scanning converion system Pending JPH06205375A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06205375A (en) 1992-12-28 1992-12-28 Scanning converion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06205375A (en) 1992-12-28 1992-12-28 Scanning converion system

Publications (1)

Publication Number Publication Date
JPH06205375A true JPH06205375A (en) 1994-07-22

Family

ID=18460403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Pending JPH06205375A (en) 1992-12-28 1992-12-28 Scanning converion system

Country Status (1)

Country Link
JP (1) JPH06205375A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384865B1 (en) 1998-05-28 2002-05-07 Nec Corporation Image size conversion interlaced for image data
US7143351B1 (en) 1999-07-07 2006-11-28 Nec Corporation Image display device and displaying method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384865B1 (en) 1998-05-28 2002-05-07 Nec Corporation Image size conversion interlaced for image data
US7143351B1 (en) 1999-07-07 2006-11-28 Nec Corporation Image display device and displaying method

Similar Documents

Publication Publication Date Title
KR100246088B1 (en) The conversion device of pixel number
EP0772353B1 (en) An apparatus for displaying a plurality of compressed images
US6040868A (en) Device and method of converting scanning pattern of display device
US5831684A (en) Subpicture image signal vertical compression circuit
JPH06205375A (en) Scanning converion system
JPH1098692A (en) Image display device
US6437835B1 (en) System and method for transfer of an interlaced video signal over a data bus for use by a non-interlace video signal device
JP4847688B2 (en) Interlace-progressive converter and conversion method thereof
JPS6150474A (en) Scanning converter
JPS6343950B2 (en)
CN1599413B (en) Scan conversion device and method
JPH09258707A (en) Image display system
JP2653937B2 (en) Image processing device
KR100620930B1 (en) Image signal processing circuit
JPH02254883A (en) Non-interlace reduced display converter
JP3717590B2 (en) Prompter video signal processor
JP3083044B2 (en) Video composition circuit
JP3410117B2 (en) Signal processing adapter
JP2007020112A (en) VIDEO SIGNAL PROCESSING DEVICE, VIDEO SIGNAL PROCESSING METHOD, AND IMAGING DEVICE
JPH07261718A (en) Display system
JPH0951490A (en) Sub-screen video signal vertical compression circuit
JPH06113222A (en) Image character data processor
JP3112078B2 (en) Image storage device
JP2860988B2 (en) Image storage device
JPH07281626A (en) Interlaced display