JPH0620122B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH0620122B2 JPH0620122B2 JP57007162A JP716282A JPH0620122B2 JP H0620122 B2 JPH0620122 B2 JP H0620122B2 JP 57007162 A JP57007162 A JP 57007162A JP 716282 A JP716282 A JP 716282A JP H0620122 B2 JPH0620122 B2 JP H0620122B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- substrate
- silicon thin
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 本発明は、電界効果薄膜トランジスタ等の半導体素子に
関し、更に詳しくは、動作特性、信頼性、及び安定性の
高い、多結晶シリコン薄膜半導体層でその主要部を構成
した半導体素子に関する。
関し、更に詳しくは、動作特性、信頼性、及び安定性の
高い、多結晶シリコン薄膜半導体層でその主要部を構成
した半導体素子に関する。
最近、画像読取用としての、長尺化一次元フオトセンサ
や大面積化二次元フオトセンサ等の画像読取装置の走査
回路部、或いは液晶（ＬＣと略記する）や、エレクトロ
クローミー材料（ＥＣと略記する）或いはエレクトロル
ミネツセンス材料（ＥＬと略記する）を利用した画像表
示デバイスの駆動回路部を、これ等の大型化に伴つて所
定の基板上に形成したシリコン薄膜を素材として形成す
ることが提案されている。
や大面積化二次元フオトセンサ等の画像読取装置の走査
回路部、或いは液晶（ＬＣと略記する）や、エレクトロ
クローミー材料（ＥＣと略記する）或いはエレクトロル
ミネツセンス材料（ＥＬと略記する）を利用した画像表
示デバイスの駆動回路部を、これ等の大型化に伴つて所
定の基板上に形成したシリコン薄膜を素材として形成す
ることが提案されている。
斯かるシリコン薄膜は、より高速化、より高機能化され
た大型の画像読取装置や画像表示装置の実現から、非晶
質であるよりも多結晶であることが望まれている。その
理由の１つとして上記の如きの高速，高機能の読取装置
の走査回路部や画像表示装置の駆動回路部を形成する為
の素材となるシリコン薄膜の実効キヤリア移動度（effe
ctive carrier mobility）μeffとしては、大きいこと
が要求されるが、通常の放電分解法で得られる非晶質シ
リコン薄膜においては精々０．１cm2／Ｖ・sec程度であ
り、かつ、ゲートにＤＣ電圧を印加していくうちにドレ
イン電流が減少しトランジスターの閾値電圧が移動して
いくなどの経時変化が著しく、安定性に乏しいなどの欠
点を有している。
た大型の画像読取装置や画像表示装置の実現から、非晶
質であるよりも多結晶であることが望まれている。その
理由の１つとして上記の如きの高速，高機能の読取装置
の走査回路部や画像表示装置の駆動回路部を形成する為
の素材となるシリコン薄膜の実効キヤリア移動度（effe
ctive carrier mobility）μeffとしては、大きいこと
が要求されるが、通常の放電分解法で得られる非晶質シ
リコン薄膜においては精々０．１cm2／Ｖ・sec程度であ
り、かつ、ゲートにＤＣ電圧を印加していくうちにドレ
イン電流が減少しトランジスターの閾値電圧が移動して
いくなどの経時変化が著しく、安定性に乏しいなどの欠
点を有している。
これに対して、多結晶シリコン薄膜は、実際に測定され
たデータからも非晶質シリコン薄膜に較べて、その実効
キヤリア移動度μeffが遥かに大きく、理論的には現在
得られている値よりも、更に大きな値の移動度μeffを
有するものが作成され得る可能性を有している。
たデータからも非晶質シリコン薄膜に較べて、その実効
キヤリア移動度μeffが遥かに大きく、理論的には現在
得られている値よりも、更に大きな値の移動度μeffを
有するものが作成され得る可能性を有している。
而乍ら、従来種々の方法によって作製された多結晶シリ
コン薄膜を素材とした素子或いはデバイスが、所望され
た特性及び信頼性を充分発揮できなかったのが現状であ
る。
コン薄膜を素材とした素子或いはデバイスが、所望され
た特性及び信頼性を充分発揮できなかったのが現状であ
る。
本発明者らは、塩素原子を含有する多結晶シリコンでそ
の主要部が構成された多結晶シリコン薄膜半導体素子に
おいて、シリコン薄膜中に含有する塩素原子量が素子の
性能及び信頼性を決定することを見い出した。
の主要部が構成された多結晶シリコン薄膜半導体素子に
おいて、シリコン薄膜中に含有する塩素原子量が素子の
性能及び信頼性を決定することを見い出した。
本発明の目的は、高性能の多結晶シリコン薄膜半導体層
を有する半導体素子を提供することを主たる目的とす
る。
を有する半導体素子を提供することを主たる目的とす
る。
更には、基板上に形成される多結晶シリコン薄膜半導体
を用いて高性能で信頼性が高く、安定性の高い電界効果
薄膜トランジスタを提供することを目的とする。
を用いて高性能で信頼性が高く、安定性の高い電界効果
薄膜トランジスタを提供することを目的とする。
又、別には、優れた多結晶シリコン薄膜半導体層を用い
た電界効果薄膜トランジスタを構成素子とする大面積化
半導体デバイスを提供することも目的とする。
た電界効果薄膜トランジスタを構成素子とする大面積化
半導体デバイスを提供することも目的とする。
本発明の半導体素子は、0.01〜5atomic％の塩素原子を
含有し、Ｘ線回折パターンは電子線パターンによる（２
２０）の回折強度の割合が全回折強度に対して30％以上
であるよう形成された多結晶シリコン半導体層でその主
要部を構成したことを特徴とする。
含有し、Ｘ線回折パターンは電子線パターンによる（２
２０）の回折強度の割合が全回折強度に対して30％以上
であるよう形成された多結晶シリコン半導体層でその主
要部を構成したことを特徴とする。
この様な範囲の濃度の塩素を含む多結晶シリコン薄膜を
素材として作製される半導体素子の一例としての電界効
果薄膜トランジスタは、トランジスタ特性（実効キヤリ
アー移動度、スレッシュホールド電圧Vth OH／OFF
比，．gm等）が良好となり、連続動作によるトランジス
タ特性の経時変化もなく、かつ素子の歩留り及びバラツ
キも著しく向上するためにLC,EL或はＥＣ等を利用した
表示或いは画像デバイス等の走査回路や駆動回路を構成
する素子として好適である。
素材として作製される半導体素子の一例としての電界効
果薄膜トランジスタは、トランジスタ特性（実効キヤリ
アー移動度、スレッシュホールド電圧Vth OH／OFF
比，．gm等）が良好となり、連続動作によるトランジス
タ特性の経時変化もなく、かつ素子の歩留り及びバラツ
キも著しく向上するためにLC,EL或はＥＣ等を利用した
表示或いは画像デバイス等の走査回路や駆動回路を構成
する素子として好適である。
本発明の多結晶シリコン薄膜を素材として作製される半
導体素子の一例としての電界効果薄膜トランジスタは半
導体層，電極層，絶縁層を用いたトランジスタとして知
られている。即ち、半導体層に隣接したオーミックなコ
ンタクトを持ったソース電極・ドレイン電極間に電圧を
印加し、そこを流れるチヤンネル電流を絶縁層を介して
設けたゲート電極にかけるバイアス電圧により変調す
る。
導体素子の一例としての電界効果薄膜トランジスタは半
導体層，電極層，絶縁層を用いたトランジスタとして知
られている。即ち、半導体層に隣接したオーミックなコ
ンタクトを持ったソース電極・ドレイン電極間に電圧を
印加し、そこを流れるチヤンネル電流を絶縁層を介して
設けたゲート電極にかけるバイアス電圧により変調す
る。
第１図にはこのような薄膜トランジスタ （TFT）の基本構造の一例が示される。絶縁性基板101上
に設けられた半導体層102上にソース電極103、ドレイン
電極104が接して設けてあり、これ等を被覆する様に絶
縁層105が設けられ、該絶縁層105上にゲート電極106が
ある。
に設けられた半導体層102上にソース電極103、ドレイン
電極104が接して設けてあり、これ等を被覆する様に絶
縁層105が設けられ、該絶縁層105上にゲート電極106が
ある。
本発明に於ける第１図に示される構造を有するＴＦＴに
於いては、半導体層102は、前述した特性を有する多結
晶シリコン薄膜で構成され、半導体層102と２つの電
極、即ち、ソース電極103、ドレイン電極104の各々との
間には、非晶質シリコンで構成された第１のn+層107、
第２のn+層108が設けられ、オーミックコンタクトを形
成している。
於いては、半導体層102は、前述した特性を有する多結
晶シリコン薄膜で構成され、半導体層102と２つの電
極、即ち、ソース電極103、ドレイン電極104の各々との
間には、非晶質シリコンで構成された第１のn+層107、
第２のn+層108が設けられ、オーミックコンタクトを形
成している。
絶縁層105はＣＶＤ（Chemieal Vapour Deposition）、
ＬＰＣＶＤ（Low Presure Chemical Vapour Depositio
n）、又はＰＣＶＤ（Plasma Chemical Vapour Depositi
on）等で形成されるシリコンナイトライド、SiO2，Al2O
3，等の材料で構成される。
ＬＰＣＶＤ（Low Presure Chemical Vapour Depositio
n）、又はＰＣＶＤ（Plasma Chemical Vapour Depositi
on）等で形成されるシリコンナイトライド、SiO2，Al2O
3，等の材料で構成される。
電界効果型薄膜トランジスタはゲート電極上にゲート絶
縁層がある程（下ゲート型）とゲート絶縁層上にゲート
電極がある型（上ゲート型）に分類され、他方、ソース
電極，ドレイン電極が絶縁層と半導体層の界面にある型
（Coplanar型）とソース電極，ドレイン電極が絶縁層と
半導体層の界面と対向した半導体面上にある（stagger
型）に分類され、各々の組合せで４つの型があることが
よく知られている。第１図で示された構造は上ゲートCo
planar型電界効果薄膜トランジスタと呼ばれる例を示し
たが、本発明に係る電界効果薄膜トランジスタはこのい
ずれでもよいことは勿論である。
縁層がある程（下ゲート型）とゲート絶縁層上にゲート
電極がある型（上ゲート型）に分類され、他方、ソース
電極，ドレイン電極が絶縁層と半導体層の界面にある型
（Coplanar型）とソース電極，ドレイン電極が絶縁層と
半導体層の界面と対向した半導体面上にある（stagger
型）に分類され、各々の組合せで４つの型があることが
よく知られている。第１図で示された構造は上ゲートCo
planar型電界効果薄膜トランジスタと呼ばれる例を示し
たが、本発明に係る電界効果薄膜トランジスタはこのい
ずれでもよいことは勿論である。
本発明においては、半導体素子の主要部である半導体層
を構成する多結晶シリコン薄膜に含有する塩素含有量を
0.01atomic％以上にすることによって、種々のトランジ
スタ特性を向上させることが出来る。多結晶シリコン薄
膜に含有される塩素は、主に多結晶シリコンのグレイン
バウダリーに存在するものと思われる。このグレインバ
ウンダリーでは結晶を形成するシリコンの未結合手が存
在すると考えられ、そのためにキャリアーの移動がこの
グレインバウンダリーで阻害されてしまうと考えられ
る。塩素を含有させると、このグレインバウンダリーで
の未結合手と塩素とが結合したキャリアーの移動を妨げ
るような未結合手を効果的に無くすことができるためと
思われる。そして、塩素含量が多すぎると、結晶性が乱
れむしろ塩素の含有が逆にキャリアーの移動を妨げるよ
うに作用する。これを裏づけるように、本発明者らの多
くの実験事実から５atomic％以下の塩素含有量において
は、トランジスタ特性の劣化、特に経時変化を起させる
ことは、ほとんどなく安定してその特性を維持し得るこ
とが観察されている。即ち、例えば５atomic％を越えた
塩素含有量では、上述のように連続的にトランジスタ動
作を行った場合、実効キヤリアーモビリテイの減少が見
られかつ出力ドレイン電流が時間とともに減少しスレッ
シュホールド電圧が変化するという経時変化が観察され
た。本発明においては、塩素含有量は0.01〜５atomic％
好適には0.05〜３atomic％とされるが、最適には0.05〜
２atomic％程度とするのが望ましい。
を構成する多結晶シリコン薄膜に含有する塩素含有量を
0.01atomic％以上にすることによって、種々のトランジ
スタ特性を向上させることが出来る。多結晶シリコン薄
膜に含有される塩素は、主に多結晶シリコンのグレイン
バウダリーに存在するものと思われる。このグレインバ
ウンダリーでは結晶を形成するシリコンの未結合手が存
在すると考えられ、そのためにキャリアーの移動がこの
グレインバウンダリーで阻害されてしまうと考えられ
る。塩素を含有させると、このグレインバウンダリーで
の未結合手と塩素とが結合したキャリアーの移動を妨げ
るような未結合手を効果的に無くすことができるためと
思われる。そして、塩素含量が多すぎると、結晶性が乱
れむしろ塩素の含有が逆にキャリアーの移動を妨げるよ
うに作用する。これを裏づけるように、本発明者らの多
くの実験事実から５atomic％以下の塩素含有量において
は、トランジスタ特性の劣化、特に経時変化を起させる
ことは、ほとんどなく安定してその特性を維持し得るこ
とが観察されている。即ち、例えば５atomic％を越えた
塩素含有量では、上述のように連続的にトランジスタ動
作を行った場合、実効キヤリアーモビリテイの減少が見
られかつ出力ドレイン電流が時間とともに減少しスレッ
シュホールド電圧が変化するという経時変化が観察され
た。本発明においては、塩素含有量は0.01〜５atomic％
好適には0.05〜３atomic％とされるが、最適には0.05〜
２atomic％程度とするのが望ましい。
本発明において特定する多結晶シリコン薄膜中に含まれ
ている塩素原子の含有量は、通常の化学分析に用いられ
ているイオンクロマトグラフイー装置（ダイオネックス
社製１０型）を用いて測定した。サンプルは、白金基板
に約１０mg分堆積させ、塩素重量を測定し、膜中に含ま
れる塩素濃度をatomic％で算出した。
ている塩素原子の含有量は、通常の化学分析に用いられ
ているイオンクロマトグラフイー装置（ダイオネックス
社製１０型）を用いて測定した。サンプルは、白金基板
に約１０mg分堆積させ、塩素重量を測定し、膜中に含ま
れる塩素濃度をatomic％で算出した。
又、本発明の効果を示す為の多結晶シリコン薄膜トラン
ジスターの経時変化に関しては次のような方法によって
行った。
ジスターの経時変化に関しては次のような方法によって
行った。
第２図に示す構造の薄膜トランジスタを作製しゲート20
1にゲート電圧VG＝40Ｖ，ソース203とドレイン202間に
ドレイン電圧VD＝40Ｖを印加しソースとドレイン間に流
れるドレイン電流IDエレクトロメーター（Keithley 610
Ｃエレクトロメーター）により測定しドレイン電流の
時間的変化を測定した。経時変化率は、500時間の連続
動作後のドレイン電流の変動量を初期ドレイン電流で割
り、それを100倍し％表示で表わした。
1にゲート電圧VG＝40Ｖ，ソース203とドレイン202間に
ドレイン電圧VD＝40Ｖを印加しソースとドレイン間に流
れるドレイン電流IDエレクトロメーター（Keithley 610
Ｃエレクトロメーター）により測定しドレイン電流の
時間的変化を測定した。経時変化率は、500時間の連続
動作後のドレイン電流の変動量を初期ドレイン電流で割
り、それを100倍し％表示で表わした。
薄膜トランジスタの閾値電圧VTHは、MOS FETで通常行わ
れている における直線部分を外挿しVD軸と交差した点によって定
義した。経時変化前と後のVTHも同時にしらべ、変化量
をボルトで表示した。
れている における直線部分を外挿しVD軸と交差した点によって定
義した。経時変化前と後のVTHも同時にしらべ、変化量
をボルトで表示した。
形成される多結晶シリコン薄膜半導体層に含有される塩
素の濃度の制限は種々の方法で実現しうる。たとえば、
ガス状のテトラクロルシラン（SiCl4）と水素の混合ガ
スあるいはトリクロルシラン（SiHCl3）やジクロルシラ
ン（SiH2Cl2）等のガスをグロー放電分解法（ＧＤ）に
よって分解し堆積させる方法、Siターゲットを用い、ガ
ス状のSiCl4や塩素ガスを含むガス中でスパッタする方
法（ＳＰ）、塩素プラズマ雰囲気でSiを電子ビームを用
いて加熱し蒸着する方法（ＩＰ）、CVDやLPCVD等で形成
された多結晶シリコン薄膜を塩素プラズマ処理する方法
等の特定の条件下で実現しうる。
素の濃度の制限は種々の方法で実現しうる。たとえば、
ガス状のテトラクロルシラン（SiCl4）と水素の混合ガ
スあるいはトリクロルシラン（SiHCl3）やジクロルシラ
ン（SiH2Cl2）等のガスをグロー放電分解法（ＧＤ）に
よって分解し堆積させる方法、Siターゲットを用い、ガ
ス状のSiCl4や塩素ガスを含むガス中でスパッタする方
法（ＳＰ）、塩素プラズマ雰囲気でSiを電子ビームを用
いて加熱し蒸着する方法（ＩＰ）、CVDやLPCVD等で形成
された多結晶シリコン薄膜を塩素プラズマ処理する方法
等の特定の条件下で実現しうる。
本発明で特記すべきことは、ＧＤ法，ＳＰ法，及びＩＰ
法によって形成された多結晶シリコン薄膜半導体層によ
ると、本発明で開示されるように400℃〜450℃という低
温においても塩素含有量の制限を守る限り、例えばCVD
や LPCVDで高温（600℃以上）の下で作製され水素プラズマ
アニールした従来知られている多結晶シリコン膜と遜色
のないトランジスタ特性を与え、強いてはそれ以上の安
定性及び信頼性を与えるものであり、本発明の有用性を
端的に表わしている。
法によって形成された多結晶シリコン薄膜半導体層によ
ると、本発明で開示されるように400℃〜450℃という低
温においても塩素含有量の制限を守る限り、例えばCVD
や LPCVDで高温（600℃以上）の下で作製され水素プラズマ
アニールした従来知られている多結晶シリコン膜と遜色
のないトランジスタ特性を与え、強いてはそれ以上の安
定性及び信頼性を与えるものであり、本発明の有用性を
端的に表わしている。
更に、多結晶シリコン薄膜の塩素含有量を満足しかつ
（220）配向が強くなるにつれて、トランジスタ特性，
特に実効キヤリア移動度の更に向上することが認めら
れ、又連続動作時の経時変化は大巾に減少する。
（220）配向が強くなるにつれて、トランジスタ特性，
特に実効キヤリア移動度の更に向上することが認めら
れ、又連続動作時の経時変化は大巾に減少する。
多結晶シリコン薄膜の結晶性，配向性は、膜作成法，膜
作成条件によって種々のものが得られることが知られて
いる。
作成条件によって種々のものが得られることが知られて
いる。
本発明においては配向性を調べる方法としてＸ線回折，
電子線回折をあわせて行った。
電子線回折をあわせて行った。
作成した各多結晶シリコン膜のＸ線回折強度をRigaku電
機製Ｘ線デイフラクトメーター （銅管球，３５KV，１０mA）により測定し、比較を行つ
た。回折角２θは２０゜〜６５゜まで変化させて（11
1），（220），（311）の回折ピークを検出してその回
折強度より求めた。
機製Ｘ線デイフラクトメーター （銅管球，３５KV，１０mA）により測定し、比較を行つ
た。回折角２θは２０゜〜６５゜まで変化させて（11
1），（220），（311）の回折ピークを検出してその回
折強度より求めた。
又電子線回折強度を日本電子社製JEM−100Vにより測定
し同様に各回折強度を求めた。ASTMカード（No.27-197
7）によれば、配向の全くない多結晶シリコンの場合回
折強度の大きい面（h,k,l）表示で（111）：（220）：
（311）＝100：５５：３０で（220）だけ取り出してみ
ると全回折強度に対する比、即ち （220）の回折強度／（総回折強度）は 約（55／250）×100＝22(%)である。
し同様に各回折強度を求めた。ASTMカード（No.27-197
7）によれば、配向の全くない多結晶シリコンの場合回
折強度の大きい面（h,k,l）表示で（111）：（220）：
（311）＝100：５５：３０で（220）だけ取り出してみ
ると全回折強度に対する比、即ち （220）の回折強度／（総回折強度）は 約（55／250）×100＝22(%)である。
この値を基準にしてこの値の大きな（220）配向性の良
いもの特に３０％以上の値をもつものが、更に良好なト
ランジスタ特性を示し３０％未満においては、経時変化
が大きくなり好ましくない。
いもの特に３０％以上の値をもつものが、更に良好なト
ランジスタ特性を示し３０％未満においては、経時変化
が大きくなり好ましくない。
本発明において、開示されるように、特に塩素化シリコ
ン化合物のガスのグロー放電分解法（ＧＤ法），Clラジ
カル雰囲気でのシリコンのスパッタリング法（ＳＰ
法），イオンプレーテイング法においては、基板表面温
度が500℃以下（約400〜500℃の範囲）で本発明の目的
に合致しうる多結晶シリコン薄膜の形成が可能である。
この事実は、大面積のデパイス用の大面積にわたる駆動
回路や走査回路の作製において、基板の均一加熱や安価
な大面積基板材料という点で有利であるだけでなく、透
過型の表示素子用の基板や基板側入射型の光電変換受光
素子の場合等画像デバイスの応用において透光性のガラ
ス基板が多く望まれており、この要求に応えうるものと
して重要である。
ン化合物のガスのグロー放電分解法（ＧＤ法），Clラジ
カル雰囲気でのシリコンのスパッタリング法（ＳＰ
法），イオンプレーテイング法においては、基板表面温
度が500℃以下（約400〜500℃の範囲）で本発明の目的
に合致しうる多結晶シリコン薄膜の形成が可能である。
この事実は、大面積のデパイス用の大面積にわたる駆動
回路や走査回路の作製において、基板の均一加熱や安価
な大面積基板材料という点で有利であるだけでなく、透
過型の表示素子用の基板や基板側入射型の光電変換受光
素子の場合等画像デバイスの応用において透光性のガラ
ス基板が多く望まれており、この要求に応えうるものと
して重要である。
従って、本発明によれば従来技術に較べて、低温度領域
をも実施することが出来る為に、従来法で使用されてい
る高融点ガラス、硬ガラス等の耐熱性ガラス、耐熱性セ
ラミックス、サフアイヤ、スピネル、シリコンウエーハ
ー等の他に、一般の低融点ガラス、耐熱性プラスチック
ス等も使用され得る。
をも実施することが出来る為に、従来法で使用されてい
る高融点ガラス、硬ガラス等の耐熱性ガラス、耐熱性セ
ラミックス、サフアイヤ、スピネル、シリコンウエーハ
ー等の他に、一般の低融点ガラス、耐熱性プラスチック
ス等も使用され得る。
ガラス基板としては、軟化点温度が630℃の並ガラス、
軟化点が780℃の普通硬質ガラス、軟化点温度が820℃の
超硬質ガラス（JIS１級超硬質ガラス）、等が考えられ
る。
軟化点が780℃の普通硬質ガラス、軟化点温度が820℃の
超硬質ガラス（JIS１級超硬質ガラス）、等が考えられ
る。
本発明の製法に於てはいずれの基板を用いても基板温度
が軟化点より低く押えられるため、基板をそこなうこと
なく、膜を作成できる利点がある。
が軟化点より低く押えられるため、基板をそこなうこと
なく、膜を作成できる利点がある。
本発明の実施例に於いては基板ガラスとして軟化点の低
い並ガラス（ソーダガラス）のうち主としてコーニング
＃7059ガラスを用いたが、軟化点が1500℃の石英ガラス
等を基板としても可能である。しかし、実用上からは並
ガラスを用いることは安価で大面積にわたって薄膜トラ
ンジスターを作製する上で有利である。
い並ガラス（ソーダガラス）のうち主としてコーニング
＃7059ガラスを用いたが、軟化点が1500℃の石英ガラス
等を基板としても可能である。しかし、実用上からは並
ガラスを用いることは安価で大面積にわたって薄膜トラ
ンジスターを作製する上で有利である。
以下に、本発明を更に詳細に説明するために多結晶シリ
コン薄膜の形成からTFTの作製プロセスとTFT動作結果に
ついて実施例によって具体的に説明する。
コン薄膜の形成からTFTの作製プロセスとTFT動作結果に
ついて実施例によって具体的に説明する。
実施例１ 本実施例は多結晶シリコン薄膜を基板上に形成しTFTを
作製したもので第３図に示した装置を用いたものであ
る。基板300はコーニング＃7059ガラスを用いた。
作製したもので第３図に示した装置を用いたものであ
る。基板300はコーニング＃7059ガラスを用いた。
先ず、基板300を洗浄した後、（HF＋HNO3＋CH3COOH）の
混合液でその表面を軽くエツチングし、乾燥した後、ベ
ルジヤー(真空堆積室)301内のアノード側においた基板
加熱ホルダー302に装着した。
混合液でその表面を軽くエツチングし、乾燥した後、ベ
ルジヤー(真空堆積室)301内のアノード側においた基板
加熱ホルダー302に装着した。
その後ベルジヤー301を拡散ポンプ310でバツクグラウン
ド真空度2×10-6Torr以下まで排気を行った。この時、
この真空度が悪いと反応性ガスが有効に膜析出して働か
ないばかりか膜中にＯ，Ｎが混入し、著しく膜の抵抗を
変化させる。次に基板温度Tsを上げて基板300の温度を5
00℃に保持した（基板温度は熱電対303で監視す
る。）。
ド真空度2×10-6Torr以下まで排気を行った。この時、
この真空度が悪いと反応性ガスが有効に膜析出して働か
ないばかりか膜中にＯ，Ｎが混入し、著しく膜の抵抗を
変化させる。次に基板温度Tsを上げて基板300の温度を5
00℃に保持した（基板温度は熱電対303で監視す
る。）。
本実施例においては導入する反応性気体としてはSiCl4
ガスとH2ガスの混合ガスを用いた。SiCl4のガス流量は
２SCCMになる様にマスフローコントローラー304で、H2
のガス流量は１０SCCMになる様にマスフローコントロー
ラー305でコントロールして導入した。
ガスとH2ガスの混合ガスを用いた。SiCl4のガス流量は
２SCCMになる様にマスフローコントローラー304で、H2
のガス流量は１０SCCMになる様にマスフローコントロー
ラー305でコントロールして導入した。
ベルジヤー301内の圧力はベルジヤー301の排気側の圧力
調整バルブ311を調節し、絶対圧力計313を用いて０．３
Torrの圧力に設定した。ベルジヤー301内の圧力が安定
した後、カソード電極314に13.56MHzの高周波電界を電
源315によって加え、グロー放電を開始させた。このと
きの電圧は０．５KV，電流は４８mA，ＲＦ放電パワーは
100Ｗであった。形成された膜の膜厚は5000Åでその均
一性は円形リング型吹き出し口を用いた場合には120×1
20mmの基板の大きさに対して±１０％内に収つていた。
調整バルブ311を調節し、絶対圧力計313を用いて０．３
Torrの圧力に設定した。ベルジヤー301内の圧力が安定
した後、カソード電極314に13.56MHzの高周波電界を電
源315によって加え、グロー放電を開始させた。このと
きの電圧は０．５KV，電流は４８mA，ＲＦ放電パワーは
100Ｗであった。形成された膜の膜厚は5000Åでその均
一性は円形リング型吹き出し口を用いた場合には120×1
20mmの基板の大きさに対して±１０％内に収つていた。
形成された膜中の塩素の含有量は１at.(atomic)％であ
った。
った。
又、Ｘ線回折のデータより、上記薄膜の配向特性を調べ
たところ、90％（＝１(220)／１total×100）であり、
平均結晶粒径は800Åであった。
たところ、90％（＝１(220)／１total×100）であり、
平均結晶粒径は800Åであった。
次にこの膜を素材として第４図に概略を示すプロセスに
従ってTFTを作製した。工程(a)に示すようにガラス基板
300上に上記の様にして形成した多結晶シリコン膜401を
折出した後、水素ガスで100vol ppmに希釈されたPH3ガ
ス（PH3(100ppm)／H2と略記する）をH2で１０vol％に希
釈されたSiH4（SiH4(10)／H2と略記する）ガスに対し
て、mol比にして５×１０-3の割合でベルジヤー301内に
流入させ、ベルジヤー301内の圧力を0.12Torrに調整し
てグロー放電を行いＰのドーブされたn+層402を500Åの
厚さに形成した〔工程(b)〕。
従ってTFTを作製した。工程(a)に示すようにガラス基板
300上に上記の様にして形成した多結晶シリコン膜401を
折出した後、水素ガスで100vol ppmに希釈されたPH3ガ
ス（PH3(100ppm)／H2と略記する）をH2で１０vol％に希
釈されたSiH4（SiH4(10)／H2と略記する）ガスに対し
て、mol比にして５×１０-3の割合でベルジヤー301内に
流入させ、ベルジヤー301内の圧力を0.12Torrに調整し
てグロー放電を行いＰのドーブされたn+層402を500Åの
厚さに形成した〔工程(b)〕。
次に工程(c)のようにフオトエッチングによりn+層402を
ソース電極403の領域、ドレイン電極404の領域をのぞい
て除去した。次にゲート絶縁膜を形成すべくベルジヤー
301内に再び上記の基板が、アノード側の加熱ホルダー3
02に装置された。多結晶シリコンを作製する場合と同様
にベルジヤー301が排気され、基板温度Tsを250℃として
NH3ガスを２０SCCM,SiH4(10)／H2ガスを５SCCM導入して
グロー放電を生起させてSiNH膜405を2500Åの厚さに堆
積させた。
ソース電極403の領域、ドレイン電極404の領域をのぞい
て除去した。次にゲート絶縁膜を形成すべくベルジヤー
301内に再び上記の基板が、アノード側の加熱ホルダー3
02に装置された。多結晶シリコンを作製する場合と同様
にベルジヤー301が排気され、基板温度Tsを250℃として
NH3ガスを２０SCCM,SiH4(10)／H2ガスを５SCCM導入して
グロー放電を生起させてSiNH膜405を2500Åの厚さに堆
積させた。
次にフオトエツチング工程によりソース電極403，ドレ
イン電極404用のコンタクトホール406−１，406−２を
あけ、その後で、SiNH膜405全面にAlを蒸着して電極膜4
07を形成した後、ホトエツチング工程によりAl電極膜40
7を加工してソース電極用取出し電極408，ドレイン電極
用取出し電極409及びゲート電極410を形成した。この
後、H2雰囲気中で250℃の熱処理を行つた。以上の条件
とプロセスに従って形成された薄膜トランジスタ（チヤ
ンネル長Ｌ＝10μ，チヤンネル幅Ｗ＝500μ）は安定で
良好な特性を示した。
イン電極404用のコンタクトホール406−１，406−２を
あけ、その後で、SiNH膜405全面にAlを蒸着して電極膜4
07を形成した後、ホトエツチング工程によりAl電極膜40
7を加工してソース電極用取出し電極408，ドレイン電極
用取出し電極409及びゲート電極410を形成した。この
後、H2雰囲気中で250℃の熱処理を行つた。以上の条件
とプロセスに従って形成された薄膜トランジスタ（チヤ
ンネル長Ｌ＝10μ，チヤンネル幅Ｗ＝500μ）は安定で
良好な特性を示した。
このようにして試作したＴＦＴの特性の一例のVD−ID曲
線を第５図に示した（但し、図に於いてVDはドレイン電
圧，VGはゲイト電圧，IDはドレイン電流）。VG＝20VでI
D＝7.2×10-4Ａ，VG＝0VでID＝１×１０-6(A)で、かつ
閾値電圧は４．０Ｖであった。また通常，MOS−TFTデバ
イスで行われている の直線部から求めた。実効移動度（μeff）は4.8cm2／
Ｖ・secであり良好なトランジスタ特性を有するＴＦＴ
が得られた。このＴＦＴの安定性を調べるためゲートに
ＤＣ電圧でVG＝40Ｖを印加し続けIDの変化を500時間に
亘り連続的に測定を行った。その結果IDの変化は殆んど
なく±0.1％以内であった。かつ連続測定前後の閾値電
圧の変化△VTHもなくＴＦＴの安定性は極めて良かっ
た。また斯様な連続測定後のVD＝ID，VG＝ID特性等を測
定したところ、連続測定前と変らずμeffも4.8cm2／Ｖ
・secと同一であった。
線を第５図に示した（但し、図に於いてVDはドレイン電
圧，VGはゲイト電圧，IDはドレイン電流）。VG＝20VでI
D＝7.2×10-4Ａ，VG＝0VでID＝１×１０-6(A)で、かつ
閾値電圧は４．０Ｖであった。また通常，MOS−TFTデバ
イスで行われている の直線部から求めた。実効移動度（μeff）は4.8cm2／
Ｖ・secであり良好なトランジスタ特性を有するＴＦＴ
が得られた。このＴＦＴの安定性を調べるためゲートに
ＤＣ電圧でVG＝40Ｖを印加し続けIDの変化を500時間に
亘り連続的に測定を行った。その結果IDの変化は殆んど
なく±0.1％以内であった。かつ連続測定前後の閾値電
圧の変化△VTHもなくＴＦＴの安定性は極めて良かっ
た。また斯様な連続測定後のVD＝ID，VG＝ID特性等を測
定したところ、連続測定前と変らずμeffも4.8cm2／Ｖ
・secと同一であった。
本実施例で示された如く、多結晶シリコン膜の塩素含有
濃度が１at％，配向性が90％，平均結晶粒径が800Åな
る特性を有する多結晶シリコン薄膜でその主要部を構成
としたＴＦＴは高性能を示すことが示された。
濃度が１at％，配向性が90％，平均結晶粒径が800Åな
る特性を有する多結晶シリコン薄膜でその主要部を構成
としたＴＦＴは高性能を示すことが示された。
実施例２ 実施例１と同様の手順によってＲＦパワー(Po)150Ｗ，S
iCl4流量２SCCM，H2流量１０SCCM，グロー放電圧力(Pr)
0.3Torrの条件でバイコールガラス基板上に多結晶シリ
コン膜を作製した。基板温度(Ts)は350℃〜700℃に亘っ
て50℃おきにセットし膜厚が０．５μ厚になるように作
製し、各々の多結晶シリコン膜の塩素含有濃度，配向性
及び実施例１と同様の方法によって各膜を用いて作成し
たＴＦＴの実効移動度μeffを第１表に示した。
iCl4流量２SCCM，H2流量１０SCCM，グロー放電圧力(Pr)
0.3Torrの条件でバイコールガラス基板上に多結晶シリ
コン膜を作製した。基板温度(Ts)は350℃〜700℃に亘っ
て50℃おきにセットし膜厚が０．５μ厚になるように作
製し、各々の多結晶シリコン膜の塩素含有濃度，配向性
及び実施例１と同様の方法によって各膜を用いて作成し
たＴＦＴの実効移動度μeffを第１表に示した。
第１表から判るように塩素含有量が５at.％を越えるも
の又は0.01at.％未満のものは実効移動度が１cm2／Ｖ・
sec以下であり、又、配向性が30％未満の試料は実効移
動度が１cm2／Ｖ・sec以下であって、いずれも実用上劣
ることが示された。
の又は0.01at.％未満のものは実効移動度が１cm2／Ｖ・
sec以下であり、又、配向性が30％未満の試料は実効移
動度が１cm2／Ｖ・sec以下であって、いずれも実用上劣
ることが示された。
更に、Ts＝700℃の試料は、配向性は９０％と高いが塩
素含有濃度が、0.01％未満のため実効キヤリアモビリテ
イ（μeff）は０．７cm2／Ｖ・secと小さく、これも実
用上劣る事が示された。
素含有濃度が、0.01％未満のため実効キヤリアモビリテ
イ（μeff）は０．７cm2／Ｖ・secと小さく、これも実
用上劣る事が示された。
実施例３ 実施例１と同様に準備された同等のコーニング＃7059ガ
ラス基板300をペルジヤー301内の上部アノード側の基板
加熱ホルダー302に密着して固定し、下部カソード314の
電極板上に基板と対向するように多結晶シリコン板（図
示されない：純度99.99％）を静置した。ベルジヤー301
を拡散ポンプ310で真空状態とし、２×10-6Torrまで排
気し、基板加熱ホルダー302を加熱して基板300の表面温
度を450℃に保った。
ラス基板300をペルジヤー301内の上部アノード側の基板
加熱ホルダー302に密着して固定し、下部カソード314の
電極板上に基板と対向するように多結晶シリコン板（図
示されない：純度99.99％）を静置した。ベルジヤー301
を拡散ポンプ310で真空状態とし、２×10-6Torrまで排
気し、基板加熱ホルダー302を加熱して基板300の表面温
度を450℃に保った。
続いてSiCl4ガスを、マスフロメーター304によつて0.25
SCCMと流量を調節してベルジヤー内に導入し、更にArガ
スをマスフロメーター309によつて２５SCCMの流量でベ
ルジヤー301内に導入しメインバルブ311を絞ってベルジ
ヤー内圧を0.005Torrに設定した。
SCCMと流量を調節してベルジヤー内に導入し、更にArガ
スをマスフロメーター309によつて２５SCCMの流量でベ
ルジヤー301内に導入しメインバルブ311を絞ってベルジ
ヤー内圧を0.005Torrに設定した。
ベルジヤー内圧が安定してから、下部カソード電極314
に13.56MHzの高周波電源315によって、２．６KV印加し
てカソード314上の多結晶シリコン板とアノード（基板
加熱ホルダー）302間にグロー放電を放電パワー300Ｗで
生起させ約０．５μ厚の膜を形成した。
に13.56MHzの高周波電源315によって、２．６KV印加し
てカソード314上の多結晶シリコン板とアノード（基板
加熱ホルダー）302間にグロー放電を放電パワー300Ｗで
生起させ約０．５μ厚の膜を形成した。
斯様に形成した多結晶シリコン膜中の塩素含有濃度は
１．３at.％，配向性は５５％であった。
１．３at.％，配向性は５５％であった。
続いて上記膜の一部を利用して実施例１と同様の工程に
よってＴＦＴを作成した。この素子の実効移動度μeff
は１．８cm2／Ｖ・secであり、VG＝VD＝４０Ｖの条件で
ID，Vthの変化を測定したところ500時間でIDは０．１％
であり、Vthの変化は認められなく、安定性は良好であ
った。
よってＴＦＴを作成した。この素子の実効移動度μeff
は１．８cm2／Ｖ・secであり、VG＝VD＝４０Ｖの条件で
ID，Vthの変化を測定したところ500時間でIDは０．１％
であり、Vthの変化は認められなく、安定性は良好であ
った。
上記の試料との比較の為に以下の試料を作製して同様の
測定を行った。
測定を行った。
実施例１と同様に準備された同等のコーニング＃7059ガ
ラス基板300をベルジヤー301内の上部アノード側の基板
加熱ホルダー302に密着して固定し、下部カソード314の
電極板上に基板と対向するように多結晶シリコン板（図
示されない：99.99％）を静置した。ベルジヤー301を拡
散ポンプ310で真空状態とし、2×10-6Torrまで排気し、
基板加熱ホルダー302を加熱して基板300の表面温度を35
0℃に保った。続いてSiCl4ガスをマスフロメーター305
によって１SCCMベルジヤー内に導入し、更にArガスをマ
スフロメーター309によって２５SCCMの流量でベルジヤ
ー301内に導入し、メインバルブ311を絞ってベルジヤー
内圧を0.005Torrに設定した。
ラス基板300をベルジヤー301内の上部アノード側の基板
加熱ホルダー302に密着して固定し、下部カソード314の
電極板上に基板と対向するように多結晶シリコン板（図
示されない：99.99％）を静置した。ベルジヤー301を拡
散ポンプ310で真空状態とし、2×10-6Torrまで排気し、
基板加熱ホルダー302を加熱して基板300の表面温度を35
0℃に保った。続いてSiCl4ガスをマスフロメーター305
によって１SCCMベルジヤー内に導入し、更にArガスをマ
スフロメーター309によって２５SCCMの流量でベルジヤ
ー301内に導入し、メインバルブ311を絞ってベルジヤー
内圧を0.005Torrに設定した。
ベルジヤー内圧が安定してから、下部カソード電極314
に13.56MHzの高周波電源315によって、２．６KV印加し
てカソード上の結晶シリコン板312とアノード（基板加
熱ホルダー）302間にグロー放電を生起させた。この際
のＲＦ放電パワー（進行波−反射波）は、300Ｗで、約
０．５μ膜厚の膜を形成した。
に13.56MHzの高周波電源315によって、２．６KV印加し
てカソード上の結晶シリコン板312とアノード（基板加
熱ホルダー）302間にグロー放電を生起させた。この際
のＲＦ放電パワー（進行波−反射波）は、300Ｗで、約
０．５μ膜厚の膜を形成した。
多結晶シリコン薄膜中の塩素含有の濃度は６．５at.
％，配向性は３０％未満であった。
％，配向性は３０％未満であった。
続いて実施例１と同様の工程（(a)〜(g)）によつてＴＦ
Ｔを作製した。
Ｔを作製した。
この素子の実効キヤリアモビリテイーμeffは０．２cm2
／Ｖ・secであり、VG＝４０Ｖ，VD＝４０Ｖの条件でID
及びVthの変化を測定したところ500時間でIDは５．４％
減少しＴＦＴの安定性は乏しかった。
／Ｖ・secであり、VG＝４０Ｖ，VD＝４０Ｖの条件でID
及びVthの変化を測定したところ500時間でIDは５．４％
減少しＴＦＴの安定性は乏しかった。
実施例４ 本発明を第６図に示すイオンプレーテイング堆積装置を
用いて作製した多結晶シリコン薄膜半導体層を用いて薄
膜トランジスターを形成した例を以下に記す。
用いて作製した多結晶シリコン薄膜半導体層を用いて薄
膜トランジスターを形成した例を以下に記す。
初めに減圧にしうる堆積室ベルジヤー603内にnon-doped
多結晶シリコンのシリコン蒸発体606をポート607内に置
き、コーニング＃7059基板を支持体611−１，611−２に
設置し、堆積室603内をベースプレッシヤーが約1×10-7
Torrになるまで排気した後、ガス導入管605を通じてガ
ス状のSiCl4を圧力が4×10-5Torrになる様にして堆積室
内に導入した。使用したガス導入管は内径２mmで先のル
ープ状の部分にガス吹き出し口が２cm間隔で０．５mmの
孔が開いているものを用いた。
多結晶シリコンのシリコン蒸発体606をポート607内に置
き、コーニング＃7059基板を支持体611−１，611−２に
設置し、堆積室603内をベースプレッシヤーが約1×10-7
Torrになるまで排気した後、ガス導入管605を通じてガ
ス状のSiCl4を圧力が4×10-5Torrになる様にして堆積室
内に導入した。使用したガス導入管は内径２mmで先のル
ープ状の部分にガス吹き出し口が２cm間隔で０．５mmの
孔が開いているものを用いた。
次に、高周波コイル610（直径５mm）に13.56MHzの高周
波を印加して出力を100Ｗに設定して、コイル内部分に
高周波プラズマ雰囲気を形成した。
波を印加して出力を100Ｗに設定して、コイル内部分に
高周波プラズマ雰囲気を形成した。
他方、支持体611−１，611−２は回転させながら加熱装
置612を動作状態にして約450℃に加熱しておいた。次に
蒸発体606にエレクトロンガン608より電子線を照射し、
加熱してシリコーン粒子を飛翔させた。この時エレクト
ロンガンのパワーは約０．５KWで０．５μの薄膜の多結
晶シリコン薄膜を形成した。この薄膜を用いて前記の実
施例と同様のプロセスで薄膜トランジスターを作製し
た。第２表に本実施例における膜中の塩素含有濃度，作
製した薄膜トランジスタの実効キヤリア移動度μeffを
示した。同時にSiCl4分圧が2×10-4Torrの場合と、SiCl
4を導入しないで膜を形成した場合についての結果も併
せて示した。
置612を動作状態にして約450℃に加熱しておいた。次に
蒸発体606にエレクトロンガン608より電子線を照射し、
加熱してシリコーン粒子を飛翔させた。この時エレクト
ロンガンのパワーは約０．５KWで０．５μの薄膜の多結
晶シリコン薄膜を形成した。この薄膜を用いて前記の実
施例と同様のプロセスで薄膜トランジスターを作製し
た。第２表に本実施例における膜中の塩素含有濃度，作
製した薄膜トランジスタの実効キヤリア移動度μeffを
示した。同時にSiCl4分圧が2×10-4Torrの場合と、SiCl
4を導入しないで膜を形成した場合についての結果も併
せて示した。
第１図は本発明の半導体素子の構造を説明する為の模式
的説明図、第２図は本発明の半導体素子の特性を測定す
る為の回路を模式的に示した説明図、第３図，第６図は
各々本発明に係わる半導体膜作製装置の例を説明する為
の模式的説明図、第４図は本発明の半導体素子を作製す
る為の工程を模式的に説明する為の工程図、第５図は本
発明の半導体素子のVD−ID特性の一例を示す説明図であ
る。 101……基板、102……薄膜半導体層、 103……ソース電極、104……ドレイン電極、 105……絶縁層、106……ゲート電極、 107，108……ｎ+層。
的説明図、第２図は本発明の半導体素子の特性を測定す
る為の回路を模式的に示した説明図、第３図，第６図は
各々本発明に係わる半導体膜作製装置の例を説明する為
の模式的説明図、第４図は本発明の半導体素子を作製す
る為の工程を模式的に説明する為の工程図、第５図は本
発明の半導体素子のVD−ID特性の一例を示す説明図であ
る。 101……基板、102……薄膜半導体層、 103……ソース電極、104……ドレイン電極、 105……絶縁層、106……ゲート電極、 107，108……ｎ+層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長田 芳幸 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 小俣 智司 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 平井 裕 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 中桐 孝志 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (56)参考文献 特開 昭55−50663（ＪＰ，Ａ)
Claims (1)
- 【請求項１】0.01〜 5atomic％の塩素原子を含有し、Ｘ
線回折パターン又は電子線パターンによる（２２０）の
回折強度の割合が全回折強度に対して30％以上であるよ
う形成された多結晶シリコン半導体層でその主要部を構
成したことを特徴とする半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007162A JPH0620122B2 (ja) | 1982-01-19 | 1982-01-19 | 半導体素子 |
| US06/456,717 US4625224A (en) | 1982-01-19 | 1983-01-10 | Thin film transistor having polycrystalline silicon layer with 0.01 to 5 atomic % chlorine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007162A JPH0620122B2 (ja) | 1982-01-19 | 1982-01-19 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123771A JPS58123771A (ja) | 1983-07-23 |
| JPH0620122B2 true JPH0620122B2 (ja) | 1994-03-16 |
Family
ID=11658375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57007162A Expired - Lifetime JPH0620122B2 (ja) | 1982-01-19 | 1982-01-19 | 半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4625224A (ja) |
| JP (1) | JPH0620122B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3300400A1 (de) * | 1982-01-06 | 1983-07-14 | Canon K.K., Tokyo | Halbleiterbauelement |
| US5172203A (en) * | 1983-12-23 | 1992-12-15 | Sony Corporation | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof |
| JP2505736B2 (ja) * | 1985-06-18 | 1996-06-12 | キヤノン株式会社 | 半導体装置の製造方法 |
| FR2586859B1 (fr) * | 1985-08-27 | 1987-11-20 | Thomson Csf | Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede |
| JPS63307776A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | 薄膜半導体装置とその製造方法 |
| NL8801379A (nl) * | 1988-05-30 | 1989-12-18 | Imec Inter Uni Micro Electr | Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. |
| FR2640809B1 (fr) * | 1988-12-19 | 1993-10-22 | Chouan Yannick | Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor |
| US6008078A (en) | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US5904550A (en) * | 1992-02-28 | 1999-05-18 | Casio Computer Co., Ltd. | Method of producing a semiconductor device |
| JP2935446B2 (ja) * | 1992-02-28 | 1999-08-16 | カシオ計算機株式会社 | 半導体装置 |
| US6624450B1 (en) * | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JP3320180B2 (ja) | 1993-12-22 | 2002-09-03 | ティーディーケイ株式会社 | 薄膜トランジスタの製造方法 |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US5926701A (en) * | 1994-12-21 | 1999-07-20 | Sony Electronics, Inc. | Thin film transistor fabrication technique |
| US5923050A (en) * | 1995-02-08 | 1999-07-13 | Samsung Electronics Co., Ltd. | Amorphous silicon TFT |
| JP3565983B2 (ja) * | 1996-04-12 | 2004-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6103138A (en) * | 1998-01-21 | 2000-08-15 | Canon Kabushiki Kaisha | Silicon-system thin film, photovoltaic device, method for forming silicon-system thin film, and method for producing photovoltaic device |
| US7358194B2 (en) * | 2005-08-18 | 2008-04-15 | Tokyo Electron Limited | Sequential deposition process for forming Si-containing films |
| US7616179B2 (en) * | 2006-03-31 | 2009-11-10 | Canon Kabushiki Kaisha | Organic EL display apparatus and driving method therefor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4196438A (en) * | 1976-09-29 | 1980-04-01 | Rca Corporation | Article and device having an amorphous silicon containing a halogen and method of fabrication |
| US4239554A (en) * | 1978-07-17 | 1980-12-16 | Shunpei Yamazaki | Semiconductor photoelectric conversion device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| US4310314A (en) * | 1980-06-23 | 1982-01-12 | Applied Color Systems, Inc. | Reflected color simulator |
| US4520380A (en) * | 1982-09-29 | 1985-05-28 | Sovonics Solar Systems | Amorphous semiconductors equivalent to crystalline semiconductors |
-
1982
- 1982-01-19 JP JP57007162A patent/JPH0620122B2/ja not_active Expired - Lifetime
-
1983
- 1983-01-10 US US06/456,717 patent/US4625224A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4625224A (en) | 1986-11-25 |
| JPS58123771A (ja) | 1983-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620122B2 (ja) | 半導体素子 | |
| US4766477A (en) | Semiconductor device including a semiconductor layer having a polycrystalline silicon film with selected atomic constituency | |
| US5965904A (en) | Semiconductor device comprising silicon semiconductor layer | |
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| KR100327086B1 (ko) | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 | |
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| KR100741435B1 (ko) | 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자 | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US4905072A (en) | Semiconductor element | |
| US5879970A (en) | Process of growing polycrystalline silicon-germanium alloy having large silicon content | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
| JPH021367B2 (ja) | ||
| JPH0628313B2 (ja) | 半導体素子 | |
| JPH021365B2 (ja) | ||
| Miyasaka et al. | TFT and physical properties of poly-crystalline silicon prepared by very low pressure chemical vapour deposition (VLPCVD) | |
| JPH021366B2 (ja) | ||
| JP3387977B2 (ja) | 絶縁膜の作製方法 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JPH0562913A (ja) | 堆積膜の成膜方法 | |
| JPH05259458A (ja) | 半導体装置の製法 | |
| JP3340407B2 (ja) | 絶縁被膜および半導体装置 | |
| JPS59124163A (ja) | 半導体素子 | |
| JP3532160B2 (ja) | 結晶質シリコン薄膜 |