[go: up one dir, main page]

JPH06244105A - Manufacture of semiconductor - Google Patents

Manufacture of semiconductor

Info

Publication number
JPH06244105A
JPH06244105A JP5048535A JP4853593A JPH06244105A JP H06244105 A JPH06244105 A JP H06244105A JP 5048535 A JP5048535 A JP 5048535A JP 4853593 A JP4853593 A JP 4853593A JP H06244105 A JPH06244105 A JP H06244105A
Authority
JP
Japan
Prior art keywords
nickel
film
silicon
annealing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5048535A
Other languages
Japanese (ja)
Other versions
JP3041497B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5048535A priority Critical patent/JP3041497B2/en
Priority to EP94301075A priority patent/EP0612102B1/en
Priority to DE69428387T priority patent/DE69428387T2/en
Priority to EP01200990A priority patent/EP1119053B1/en
Priority to KR1019940002798A priority patent/KR0171923B1/en
Priority to CN94103241A priority patent/CN1052110C/en
Priority to US08/196,856 priority patent/US5639698A/en
Priority to TW089101225A priority patent/TW509999B/en
Priority to TW087103916A priority patent/TW484190B/en
Priority to TW083101369A priority patent/TW371784B/en
Publication of JPH06244105A publication Critical patent/JPH06244105A/en
Priority to US08/462,770 priority patent/US5608232A/en
Priority to US08/718,895 priority patent/US5897347A/en
Priority to US08/769,114 priority patent/US6084247A/en
Priority to US08/768,535 priority patent/US6997985B1/en
Priority to US08/893,361 priority patent/US5956579A/en
Priority to KR1019980007675A priority patent/KR0180503B1/en
Priority to JP2000108179A priority patent/JP3566623B2/en
Application granted granted Critical
Publication of JP3041497B2 publication Critical patent/JP3041497B2/en
Priority to KR1020000044980A priority patent/KR100305135B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To form a crystalline silicon film of low cost, by forming clusters or the like on a silicon film, annealing the film at a temperature lower than the crystallization temperature of ordinary crystal silicon, and performing annealing at a temperature in a specified range, in an atmosphere containing chlorine atoms like chlorine or chloride. CONSTITUTION:A substratum silicon oxide film 2 is formed on a substrate 1 by a plasma CVD method. A nickel film 3 is deposited to be 1000Angstrom thick or less by a sputtering method. An amorphous silicon film 4 is deposited to be 1500Angstrom thick by a plasma CVD method. Hydrogen outgasing is performed for 1-2 hours at 430 deg.C in a nitrogen atmosphere. After that, annealing is performed in an anealing furnace at 450 deg.C for 8 hours, in a nitrogen atmosphere. After crystallization is ended, the temperature is kept at 400-600 deg.C, and trichloroethylene (C2HCl3) which is diluted with hydrogen or oxygen to be 1-10% is introduced into the annealing furnace, and annealing is performed for 1 hour.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ(薄膜トランジスタもしくはTF
T)等の薄膜デバイスに用いられる結晶性半導体を得る
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film insulating gate type field effect transistor (thin film transistor or TF).
The present invention relates to a method for obtaining a crystalline semiconductor used in a thin film device such as T).

【0002】[0002]

【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、絶縁基板等の絶縁表面上に
プラズマCVD法や熱CVD法で形成されたアモルファ
スシリコン膜を電気炉等の装置の中で600℃以上の温
度で12時間以上の長時間にわたって結晶化させて作製
された。特に十分な特性(高い電解効果移動度や高い信
頼性)を得るためにはより長時間の熱処理が求められて
いた。
2. Description of the Related Art Conventionally, a crystalline silicon semiconductor thin film used for a thin film device such as a thin film insulating gate type field effect transistor (TFT) is formed on an insulating surface such as an insulating substrate by a plasma CVD method or a thermal CVD method. The obtained amorphous silicon film was crystallized in a device such as an electric furnace at a temperature of 600 ° C. or more for a long time of 12 hours or more. In particular, a longer heat treatment was required to obtain sufficient characteristics (high electrolytic effect mobility and high reliability).

【0003】[0003]

【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。1つはスルー
プットが低く、したがって、コストが高くなることであ
る。例えば、この結晶化工程に24時間の時間を要する
ものとすると、基板1枚当たりの処理時間を2分とすれ
ば720枚の基板を同時に処理しなければならなかっ
た。しかしながら、例えば、通常使用される管状炉で
は、1度に処理できる基板の枚数は50枚がせいぜい
で、1つの装置(反応管)だけを使用した場合には1枚
当たり30分も時間がかかってしまった。すなわち、1
枚当たりの処理時間を2分とするには、反応管を15本
も使用しなければならなかった。このことは投資規模が
拡大することと、その投資の減価償却が大きく、製品の
コストに跳ね返ることを意味していた。
However, such a conventional method has many problems. One is low throughput and therefore high cost. For example, if it takes 24 hours for this crystallization step, 720 substrates must be processed at the same time if the processing time per substrate is 2 minutes. However, for example, in a commonly used tubular furnace, the number of substrates that can be processed at one time is 50 at most, and when only one apparatus (reaction tube) is used, it takes as long as 30 minutes per substrate. I got it. Ie 1
To achieve a processing time of 2 minutes per sheet, 15 reaction tubes had to be used. This meant that the scale of the investment increased and that the depreciation of the investment was large, and that it was reflected in the cost of the product.

【0004】もう1つの問題は、熱処理の温度であっ
た。通常、TFTの作製に用いられる基板は石英ガラス
のような純粋な酸化珪素からなるものと、コーニング社
7059番(以下、コーニング7059という)のよう
な無アルカリのホウ珪酸ガラスに大別される。このう
ち、前者は、耐熱性が優れており、通常の半導体集積回
路のウェファープロセスと同じ取扱いができるため、温
度に関しては何ら問題がない。しかしながら、そのコス
トが高く、基板面積の増加と共に指数関数的に急激に増
大する。したがって、現在のところ、比較的小面積のT
FT集積回路にのみ使用されている。
Another problem was the temperature of the heat treatment. In general, substrates used for manufacturing TFTs are roughly classified into those made of pure silicon oxide such as quartz glass, and non-alkali borosilicate glass such as Corning No. 7059 (hereinafter, Corning 7059). Of these, the former has excellent heat resistance and can be handled in the same manner as a normal semiconductor integrated circuit wafer process, and therefore has no problem with temperature. However, its cost is high, and it exponentially increases exponentially as the substrate area increases. Therefore, at present, T
Used only in FT integrated circuits.

【0005】一方、無アルカリガラスは、石英に比べれ
ばコストは十分に低いが、耐熱性の点で問題があり、一
般に歪み点が550〜650℃程度、特に入手しやすい
材料では600℃以下であるので、600℃の熱処理で
は基板に不可逆的な収縮やソリという問題が生じた。特
に基板が対角10インチを越えるような大きなものでは
顕著であった。以上のような理由から、シリコン半導体
膜の結晶化に関しては、550℃以下、4時間以内とい
う熱処理条件がコスト削減に不可欠とされていた。本発
明はこのような条件をクリアする半導体の作製方法およ
び、そのような半導体を用いた半導体装置の作製方法を
提供することを目的とする。
On the other hand, alkali-free glass has a sufficiently low cost as compared with quartz, but has a problem in heat resistance, and generally has a strain point of about 550 to 650 ° C., and particularly easily available materials at 600 ° C. or lower. Therefore, the heat treatment at 600 ° C. causes irreversible shrinkage and warpage of the substrate. In particular, it was remarkable in a large substrate having a diagonal of more than 10 inches. For the above reasons, regarding the crystallization of the silicon semiconductor film, the heat treatment condition of 550 ° C. or lower and within 4 hours has been indispensable for cost reduction. An object of the present invention is to provide a method for manufacturing a semiconductor that satisfies such conditions and a method for manufacturing a semiconductor device using such a semiconductor.

【0006】[0006]

【課題を解決するための手段】本発明は、アモルファス
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態(例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態)にあるシリコ
ン膜の上もしくは下にニッケルを含有する膜や粒子、ク
ラスター等を形成し、これを通常のアモルファスシリコ
ンの結晶化温度よりも低い温度、好ましくは20〜15
0℃低い温度、例えば580℃以下の温度でアニールす
ることによって結晶性シリコン膜を得ることを特徴とす
る。
DISCLOSURE OF THE INVENTION According to the present invention, a disordered crystalline state which can be said to be an amorphous state or a substantially amorphous state (for example, a state where a portion having good crystallinity and an amorphous portion are mixed) ), A film containing nickel, a particle, a cluster, etc. is formed on or under the silicon film in), and the temperature is lower than the crystallization temperature of normal amorphous silicon, preferably 20 to 15
It is characterized in that a crystalline silicon film is obtained by annealing at a temperature lower by 0 ° C., for example, a temperature of 580 ° C. or lower.

【0007】従来のシリコン膜の結晶化に関しては、結
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法(例えば、特開平1−21
4110等)が提案されている。しかしながら、このよ
うな方法では、600℃以下の温度ではほとんど結晶成
長が進行しなかった。シリコン系においては、一般にア
モルファス状態から結晶状態に移行するには、アモルフ
ァス状態にある分子鎖を分断し、しかもその分断された
分子が、再び他の分子と結合しないような状態としたう
えで、何らかの結晶性の分子に合わせて、分子を結晶の
一部に組み換えるという過程を経る。しかしながら、こ
の過程のなかで、最初の分子鎖を分断して、他の分子と
結合しない状態に保持するためのエネルギーが大きく、
結晶化反応においてはここが障壁となっている。このエ
ネルギーを与えるには、1000℃程度の温度で数分、
もしくは600℃程度の温度では数10時間が必要であ
り、時間は温度(=エネルギー)に指数関数的に依存す
るので、600℃以下、例えば、550℃では、結晶化
反応が進行することはほとんど観測できなかった。従来
の固相エピタキシャル結晶化の考えも、この問題に対す
る解答を与えたものではなかった。
Regarding conventional crystallization of a silicon film, a method of solid phase epitaxial growth using a crystalline island-shaped film as a nucleus and using this as a seed crystal (see, for example, JP-A 1-21).
4110) has been proposed. However, with such a method, crystal growth hardly proceeded at a temperature of 600 ° C. or lower. In a silicon system, in general, in order to shift from an amorphous state to a crystalline state, the molecular chain in the amorphous state is divided, and the divided molecule is made into a state in which it does not bond with other molecules again, It goes through the process of recombining a molecule with a part of the crystal according to some crystalline molecule. However, in this process, the energy for breaking the first molecular chain and holding it in a state where it does not bind to other molecules is large,
This is a barrier in the crystallization reaction. To give this energy, at a temperature of about 1000 ° C for a few minutes,
Alternatively, at a temperature of about 600 ° C., several tens of hours are required, and the time exponentially depends on the temperature (= energy). Therefore, at 600 ° C. or lower, for example, 550 ° C., the crystallization reaction hardly progresses. I could not observe it. The conventional idea of solid phase epitaxial crystallization did not give a solution to this problem.

【0008】本発明人は、従来の固相結晶化の考えとは
全く別に、何らかの触媒作用によって、前記の過程の障
壁エネルギーを低下させることを考えた。本発明人はニ
ッケル(Ni)がシリコンと結合しやすく、容易に珪化
ニッケル(化学式NiSix、0.4≦x≦2.5)と
なり、かつ、珪化ニッケルの格子定数がシリコン結晶の
ものに近いことに着目した。そこで、結晶シリコン−珪
化ニッケル−アモルファスシリコンという3元系のエネ
ルギー等をシミュレーションした結果、アモルファスシ
リコンは珪化ニッケルとの界面で容易に反応して、 アモルファスシリコン(シリコンA)+珪化ニッケル(シリコンB) →珪化ニッケル(シリコンA)+結晶シリコン(シリコンB) (シリコンA、Bはシリコンの位置を示す)という反応
が生じることが明らかになった。この反応のポテンシャ
ル障壁は十分に低く、反応の温度も低い。
The present inventor has considered that the barrier energy of the above process is lowered by some catalytic action, in addition to the conventional idea of solid phase crystallization. The present inventors have found that nickel (Ni) is likely to bond with silicon and easily becomes nickel silicide (chemical formula NiSi x , 0.4 ≦ x ≦ 2.5), and the lattice constant of nickel silicide is close to that of silicon crystal. I focused on that. Therefore, as a result of simulating the energy of the ternary system of crystalline silicon-nickel silicide-amorphous silicon, amorphous silicon easily reacts at the interface with nickel silicide, and amorphous silicon (silicon A) + nickel silicide (silicon B) → It became clear that a reaction of nickel silicide (silicon A) + crystalline silicon (silicon B) (silicon A and B indicate the position of silicon) occurs. The potential barrier of this reaction is sufficiently low and the reaction temperature is also low.

【0009】この反応式は、ニッケルがアモルファスシ
リコンを結晶シリコンに造り変えながら進行してゆくこ
とを示している。実際には、580℃以下で、反応が開
始され、450℃でも反応が観測されることが明らかに
なった。典型的には、通常のアモルファスシリコンの結
晶化温度に比較して20〜150℃低い温度で結晶化で
きることが示された。当然のことであるが、温度が高い
ほど反応の進行する速度が速い。
This reaction formula shows that nickel progresses while converting amorphous silicon into crystalline silicon. In fact, it became clear that the reaction started at 580 ° C or lower and was observed at 450 ° C. It was typically shown that crystallization can be performed at a temperature 20 to 150 ° C. lower than the crystallization temperature of ordinary amorphous silicon. As a matter of course, the higher the temperature, the faster the reaction proceeds.

【0010】本発明の特徴は結晶成長が円形に進展する
ことである。これは上記の反応のニッケル等の移動が等
方的に進行するためであり、結晶格子面にそって直線的
に成長する従来の結晶化とは異なる。
A feature of the present invention is that the crystal growth progresses in a circular shape. This is because the movement of nickel or the like in the above reaction proceeds isotropically, which is different from the conventional crystallization in which the crystal linearly grows along the crystal lattice plane.

【0011】本発明では、ニッケルもしくはその珪化ニ
ッケル等のニッケルを含有する膜、粒子、クラスター等
を出発点として、ここからニッケルが上記の反応に伴っ
て周囲に展開してゆくことによって、結晶シリコンの領
域を拡げてゆく。なお、ニッケルを含有する材料として
は、酸化ニッケルは好ましくない。これは、酸化ニッケ
ルは安定な化合物で、上記反応を開始することができな
いからである。
In the present invention, a film, particles, clusters or the like containing nickel such as nickel or its nickel silicide is used as a starting point, and from there, nickel is spread to the surroundings in accordance with the above reaction, whereby crystalline silicon is obtained. Expand the area of. Note that nickel oxide is not preferable as the material containing nickel. This is because nickel oxide is a stable compound and cannot initiate the above reaction.

【0012】特にニッケルを含有する材料を選択的に設
けることによって、結晶成長の方向を制御することがで
きる。このような手法を用いて得られた結晶シリコン
は、従来の固相エピタキシャル成長とは異なり、長距離
にわたって結晶性の連続性のよい、単結晶に近い構造を
有するものであるので、TFT等の半導体素子に利用す
るうえでは都合がよい。
The direction of crystal growth can be controlled by selectively providing a material containing nickel. Unlike conventional solid phase epitaxial growth, the crystalline silicon obtained by using such a method has a structure close to a single crystal with good crystallinity continuity over a long distance. It is convenient for use in devices.

【0013】また、この結晶化の出発材料としてのアモ
ルファスシリコン膜は水素濃度が少ないほど良好な結果
(結晶化速度)が得られた。ただし、結晶化の進行にし
たがって、水素が放出されるので、得られたシリコン膜
中の水素濃度は出発材料のアモルファスシリコン膜の水
素濃度とはそれほど明確な相関は見られなかった。本発
明による結晶シリコン中の水素濃度は、典型的には0.
01原子%以上5原子%以下であった。さらに、良好な
結晶性を得るためには、アモルファスシリコン膜中には
炭素、窒素、酸素の濃度は少ないほど良く、1×1019
cm-3以下であることが望まれる。したがって、発明に
用いるニッケルを含む材料もこの点を考慮して選択すべ
きである。
Further, the amorphous silicon film as a starting material for this crystallization has a better result (crystallization rate) as the hydrogen concentration is lower. However, since hydrogen is released as crystallization progresses, the hydrogen concentration in the obtained silicon film was not so clearly correlated with the hydrogen concentration in the amorphous silicon film as the starting material. The hydrogen concentration in crystalline silicon according to the present invention is typically 0.
The content was 01 at% or more and 5 at% or less. Furthermore, in order to obtain good crystallinity, the amorphous silicon film in the carbon, nitrogen, oxygen concentration may as small, 1 × 10 19
It is desired to be cm −3 or less. Therefore, the material containing nickel used in the invention should also be selected in consideration of this point.

【0014】ただし、ニッケルそのものは半導体材料と
してのシリコンにとっては好ましくない。特に本発明に
おいては、ニッケルがシリコン膜にほぼ万遍なく拡散す
ることによって結晶化を成就するので、ニッケルを除去
する工程が必要である。そのためには、塩素もしくは塩
化物のような塩素原子を含む雰囲気で400〜600℃
のアニールをおこなうとよいことが明らかになった。ア
ニールの時間は0.1〜6時間が適当であった。長時間
のアニールほどシリコン膜中のニッケルの濃度が低下し
たが、アニール時間は製造コストと特性の兼ね合いで決
定すればよい。塩化物としては、塩化水素、各種塩化メ
タン(CH3 Cl等)、各種塩化エタン(C2 3 Cl
3 等)、各種塩化エチレン(C2 HCl3 等)が好まし
かった。特に、トリクロロエチレン(C2 HCl3 )は
使用しやすい材料であった。本発明によるシリコン膜中
のニッケルの濃度は、典型的には0.005%以下1原
子%以下であった。以下に実施例を示し、より詳細に本
発明を説明する。
However, nickel itself is not preferable for silicon as a semiconductor material. Particularly, in the present invention, since nickel is almost uniformly diffused into the silicon film to achieve crystallization, a step of removing nickel is necessary. To do so, in an atmosphere containing chlorine or chlorine atoms such as chloride, 400 to 600 ° C.
It has been clarified that it is better to anneal. The appropriate annealing time was 0.1 to 6 hours. The longer the annealing, the lower the nickel concentration in the silicon film, but the annealing time may be determined in consideration of the manufacturing cost and the characteristics. Examples of chlorides include hydrogen chloride, various methane chlorides (CH 3 Cl, etc.), various ethane chlorides (C 2 H 3 Cl).
3 ) and various ethylene chlorides (C 2 HCl 3 etc.) were preferred. In particular, trichlorethylene (C 2 HCl 3 ) was a material that was easy to use. The concentration of nickel in the silicon film according to the present invention was typically 0.005% or less and 1 atomic% or less. Hereinafter, the present invention will be described in more detail with reference to examples.

【0015】[0015]

【実施例】〔実施例1〕 コーニング7059ガラス基
板上のニッケル膜を形成し、これを触媒としてアモルフ
ァスシリコン膜の結晶化をおこない、結晶シリコン膜を
得る方法について図1をもとに説明する。基板1上に、
厚さ2000Åの下地酸化珪素膜2をプラズマCVD法
によって形成した。次にスパッタ法によってニッケル膜
3を厚さ1000Å以下、例えば50Å堆積した。厚さ
が100Å以下のニッケル膜は、むしろ膜というよりも
粒子、あるいは複数の粒子が合体したクラスターという
べき形状を呈していた。ニッケルの成膜時には基板を1
00〜500℃、好ましくは180〜250℃に加熱し
ておくと良好な結果が得られた。これは下地の酸化珪素
膜とニッケル膜との密着性が向上するためである。ニッ
ケルの代わりに珪化ニッケルを用いてもよかった。(図
1(A))
EXAMPLES Example 1 A method of forming a nickel film on a Corning 7059 glass substrate, crystallizing an amorphous silicon film using this as a catalyst to obtain a crystalline silicon film will be described with reference to FIG. On board 1,
An underlying silicon oxide film 2 having a thickness of 2000Å was formed by the plasma CVD method. Next, a nickel film 3 having a thickness of 1000 Å or less, for example 50 Å, was deposited by the sputtering method. The nickel film having a thickness of 100 Å or less had a shape that should be called a particle or a cluster composed of a plurality of particles rather than a film. When depositing nickel, use one substrate
Good results were obtained by heating to 00 to 500 ° C, preferably 180 to 250 ° C. This is because the adhesion between the underlying silicon oxide film and the nickel film is improved. It was also possible to use nickel silicide instead of nickel. (Fig. 1 (A))

【0016】その後、プラズマCVD法によってアモル
ファスシリコン膜4を500〜3000Å、例えば15
00Å堆積し、窒素雰囲気中430℃、0.1〜2時
間、例えば0.5時間水素出しをおこなった。(図1
(B))
After that, the amorphous silicon film 4 is formed by plasma CVD to 500 to 3000 Å, for example, 15
00Å was deposited, and hydrogen was discharged in a nitrogen atmosphere at 430 ° C. for 0.1 to 2 hours, for example 0.5 hour. (Fig. 1
(B))

【0017】次に、これをアニール炉中450〜580
℃、例えば550℃で8時間窒素雰囲気中でアニールし
た。図1(C)は、その中間状態で、先に形成されたニ
ッケル膜(粒子、クラスター)からニッケルが拡散する
とともに、結晶化が進行して、結晶シリコン領域5がア
モルファス領域4A中に拡大してゆく様子を示す。結晶
化が終了してから今度は、温度を400〜600℃、例
えば550℃に保ち、トリクロロエチレン(C2 HCl
3 )を水素もしくは酸素で1〜10%、例えば10%に
希釈してアニール炉に導入し、0.1〜2時間、例えば
1時間アニールした。このようにして、塩化処理をおこ
なったものを2次イオン質量分析(SIMS)法によっ
て分析したところ、シリコン膜中のニッケルの濃度は
0.01原子%であった。ちなみに、上記の塩化処理を
おこなわなかったものでは、ニッケルの濃度は5原子%
も存在した。
Next, this is heated in an annealing furnace at 450 to 580.
Annealing was performed at 8 ° C., for example, 550 ° C. for 8 hours in a nitrogen atmosphere. In FIG. 1C, in the intermediate state, nickel diffuses from the nickel film (particles, clusters) previously formed, crystallization progresses, and the crystalline silicon region 5 expands into the amorphous region 4A. Show how it goes. After the crystallization is completed, the temperature is kept at 400 to 600 ° C., for example, 550 ° C., and trichloroethylene (C 2 HCl is added).
3 ) was diluted with hydrogen or oxygen to 1 to 10%, for example, 10%, introduced into an annealing furnace, and annealed for 0.1 to 2 hours, for example, 1 hour. As a result of the secondary ion mass spectrometry (SIMS) analysis of the thus chlorinated material, the concentration of nickel in the silicon film was 0.01 atomic%. By the way, in the case where the above-mentioned chlorination treatment was not carried out, the concentration of nickel was 5 atom%.
Also existed.

【0018】〔実施例2〕 本実施例を図2に示す。コ
ーニング7059ガラス基板1上に厚さ2000Åの下
地酸化珪素膜2をプラズマCVD法によって形成した。
次にプラズマCVD法によってアモルファスシリコン膜
4を500〜3000Å、例えば1500Å堆積し、窒
素雰囲気中430℃、0.1〜2時間、例えば0.5時
間水素出しをおこなった。
Example 2 This example is shown in FIG. A 2000 Å-thick underlying silicon oxide film 2 was formed on a Corning 7059 glass substrate 1 by a plasma CVD method.
Next, an amorphous silicon film 4 was deposited by plasma CVD to 500 to 3000 Å, for example 1500 Å, and hydrogen was degassed in a nitrogen atmosphere at 430 ° C. for 0.1 to 2 hours, for example 0.5 hour.

【0019】その後、スパッタ法によってニッケル膜3
を厚さ1000Å以下、例えば80Å堆積した。厚さが
100Å以下のニッケル膜は、むしろ膜というよりも粒
子、あるいは複数の粒子が合体したクラスターというべ
き形状を呈していた。ニッケルの成膜時には基板を10
0〜500℃、好ましくは180〜250℃に加熱して
おくと良好な結果が得られた。これは下地のシリコン膜
とニッケル膜との密着性が向上するためである。ニッケ
ルの代わりに珪化ニッケルを用いてもよかった。(図2
(A))
After that, the nickel film 3 is formed by the sputtering method.
Was deposited to a thickness of 1000 Å or less, for example, 80 Å. The nickel film having a thickness of 100 Å or less had a shape that should be called a particle or a cluster composed of a plurality of particles rather than a film. The substrate is 10 when the nickel film is formed.
Good results were obtained by heating to 0-500 ° C, preferably 180-250 ° C. This is because the adhesion between the underlying silicon film and the nickel film is improved. It was also possible to use nickel silicide instead of nickel. (Fig. 2
(A))

【0020】次に、これをアニール炉中450〜580
℃、例えば550℃で4時間窒素雰囲気中でアニールし
た。図2(B)は、その中間状態で、先に形成されたニ
ッケル膜(粒子、クラスター)からニッケルが拡散する
とともに、結晶化が進行して、結晶シリコン領域5がア
モルファス領域4A中に拡大してゆく様子を示す。結晶
化が終了してから今度は、温度を400〜600℃、例
えば580℃に保ち、トリクロロエチレン(C2 HCl
3 )を水素もしくは酸素で1〜10%、例えば5%に希
釈してアニール炉に導入し、0.1〜2時間、例えば
0.5時間アニールした。
Next, this is heated in an annealing furnace at 450 to 580.
Annealing was performed at 4 ° C., for example, 550 ° C. for 4 hours in a nitrogen atmosphere. 2B, in the intermediate state, nickel diffuses from the previously formed nickel film (particles, clusters), crystallization progresses, and the crystalline silicon region 5 expands into the amorphous region 4A. Show how it goes. After the crystallization is completed, the temperature is kept at 400 to 600 ° C., for example, 580 ° C., and trichloroethylene (C 2 HCl is added).
3 ) was diluted with hydrogen or oxygen to 1 to 10%, for example 5%, introduced into an annealing furnace, and annealed for 0.1 to 2 hours, for example 0.5 hour.

【0021】〔実施例3〕 本実施例を図3に示す。コ
ーニング7059ガラス基板31上に厚さ2000Åの
下地酸化珪素膜32をプラズマCVD法によって形成し
た。次にスパッタ法によってニッケル膜33を厚さ10
00Å以下、例えば80Å堆積した。(図3(A))
Example 3 This example is shown in FIG. A 2000 Å-thick underlying silicon oxide film 32 was formed on a Corning 7059 glass substrate 31 by a plasma CVD method. Next, a nickel film 33 having a thickness of 10 is formed by a sputtering method.
Less than 00Å, for example, 80Å was deposited. (Fig. 3 (A))

【0022】そして、全面にフォトレジストを塗布し、
公知のフォトリソグラフィー法を用いてレジストパター
ン34を形成した。(図3(B)) さらに、これを適切なエッチャント、例えば5〜30%
塩酸溶液に浸して、露出している部分のニッケル膜を除
去した。珪化ニッケルを用いた場合でも同様に除去でき
る。(図3(C))
Then, a photoresist is applied on the entire surface,
A resist pattern 34 was formed by using a known photolithography method. (FIG. 3 (B)) Furthermore, this is made into a suitable etchant, for example, 5 to 30%.
The nickel film in the exposed portion was removed by immersing in a hydrochloric acid solution. It can be similarly removed when nickel silicide is used. (Fig. 3 (C))

【0023】そして、フォトレジストを公知の方法で剥
離させ、ニッケル膜のパターン35を形成した。(図3
(D)) その後、プラズマCVD法によってアモルファスシリコ
ン膜を500〜3000Å、例えば1500Å堆積し、
窒素雰囲気中430℃、0.1〜2時間、例えば0.5
時間水素出しをおこなった。次に、これをアニール炉中
450〜580℃、例えば550℃で4時間窒素雰囲気
中でアニールした。図3(E)は、その中間状態で、先
に形成されたニッケル膜パターンからニッケルが拡散す
るとともに、結晶化が進行して、結晶シリコン領域36
がアモルファス領域37中に拡大してゆく様子を示す。
Then, the photoresist was peeled off by a known method to form a nickel film pattern 35. (Fig. 3
(D) After that, an amorphous silicon film is deposited by plasma CVD to 500 to 3000 Å, for example 1500 Å,
430 ° C. in nitrogen atmosphere for 0.1 to 2 hours, for example 0.5
Hydrogen was discharged for an hour. Next, this was annealed in a nitrogen atmosphere in an annealing furnace at 450 to 580 ° C., for example, 550 ° C. for 4 hours. In FIG. 3E, in the intermediate state, nickel diffuses from the nickel film pattern previously formed, and crystallization progresses, so that the crystalline silicon region 36 is formed.
Shows a state of expanding into the amorphous region 37.

【0024】結晶化が終了してから今度は、温度を40
0〜600℃、例えば580℃に保ち、塩化水素(HC
l)を水素もしくは酸素で1〜10%、例えば1%に希
釈してアニール炉に導入し、0.1〜2時間、例えば
0.5時間アニールした。このようにして、塩化処理を
おこなったものを2次イオン質量分析(SIMS)法に
よって分析したところ、シリコン膜中のニッケルの濃度
は5〜10PPMであった。ちなみに、上記の塩化処理
をおこなわなかったものでは、ニッケルの濃度は1原子
%も存在した。
After the crystallization was completed, the temperature was raised to 40 degrees.
0 to 600 ℃, keep it at 580 ℃, hydrogen chloride (HC
1) was diluted with hydrogen or oxygen to 1 to 10%, for example 1%, introduced into an annealing furnace, and annealed for 0.1 to 2 hours, for example 0.5 hour. As a result of the secondary ion mass spectrometry (SIMS) analysis of the thus chlorinated material, the concentration of nickel in the silicon film was 5 to 10 PPM. Incidentally, in the case where the above-mentioned chlorination treatment was not carried out, the concentration of nickel was as high as 1 atomic%.

【0025】〔実施例4〕 本実施例を図4に示す。コ
ーニング7059ガラス基板41上に厚さ2000Åの
下地酸化珪素膜42をプラズマCVD法によって形成し
た。次にプラズマCVD法によってアモルファスシリコ
ン膜43を500〜3000Å、例えば1500Å堆積
し、引き続きスパッタ法によってニッケル膜44を厚さ
1000Å以下、例えば80Å堆積した。(図4
(A))
[Embodiment 4] This embodiment is shown in FIG. A 2000 Å-thick underlying silicon oxide film 42 was formed on a Corning 7059 glass substrate 41 by plasma CVD. Next, an amorphous silicon film 43 was deposited to a thickness of 500 to 3000 Å, for example 1500 Å, by a plasma CVD method, and a nickel film 44 was subsequently deposited to a thickness of 1000 Å or less, for example 80 Å by a sputtering method. (Fig. 4
(A))

【0026】そして、全面にフォトレジストを塗布し、
公知のフォトリソグラフィー法を用いてレジストパター
ン45を形成した。(図4(B)) さらに、これを適切なエッチャント、例えば5〜30%
塩酸溶液に浸して、露出している部分のニッケル膜を除
去した。(図4(C)) そして、フォトレジストを公知の方法で剥離させ、ニッ
ケル膜のパターン46を形成した。(図4(D))
Then, a photoresist is applied on the entire surface,
A resist pattern 45 was formed by using a known photolithography method. (FIG. 4 (B)) Furthermore, a suitable etchant, for example 5 to 30%
The nickel film in the exposed portion was removed by immersing in a hydrochloric acid solution. (FIG. 4C) Then, the photoresist was peeled off by a known method to form a nickel film pattern 46. (Fig. 4 (D))

【0027】その後、窒素雰囲気中430℃、0.1〜
2時間、例えば0.5時間水素出しをおこなった。次
に、これをアニール炉中450〜580℃、例えば55
0℃で4時間窒素雰囲気中でアニールした。図4(E)
は、その中間状態で、先に形成されたニッケル膜パター
ンからニッケルが拡散するとともに、結晶化が進行し
て、結晶シリコン領域47がアモルファス領域48中に
拡大してゆく様子を示す。
Then, in a nitrogen atmosphere at 430 ° C., 0.1 to
Hydrogen was discharged for 2 hours, for example, 0.5 hours. Next, this is placed in an annealing furnace at 450 to 580 ° C., for example 55
Annealing was performed at 0 ° C. for 4 hours in a nitrogen atmosphere. Figure 4 (E)
In the intermediate state, nickel diffuses from the previously formed nickel film pattern, crystallization progresses, and the crystalline silicon region 47 expands into the amorphous region 48.

【0028】結晶化が終了してから今度は、温度を40
0〜600℃、例えば580℃に保ち、トリクロロエチ
レン(C2 HCl3 )を水素もしくは酸素で1〜10
%、例えば5%に希釈してアニール炉に導入し、0.1
〜2時間、例えば0.5時間アニールした。このように
して、塩化処理をおこなったものを2次イオン質量分析
(SIMS)法によって分析したところ、シリコン膜中
のニッケルの濃度は5〜10PPMであった。ちなみ
に、上記の塩化処理をおこなわなかったものでは、ニッ
ケルの濃度は0.1〜1原子%も存在した。
After the crystallization was completed, the temperature was raised to 40 ° C.
Keeping at 0 to 600 ° C., for example, 580 ° C., trichloroethylene (C 2 HCl 3 ) at 1 to 10 with hydrogen or oxygen.
%, For example 5% and introduced into the annealing furnace to
Annealed for ~ 2 hours, for example 0.5 hours. As a result of the secondary ion mass spectrometry (SIMS) analysis of the thus chlorinated material, the concentration of nickel in the silicon film was 5 to 10 PPM. By the way, in the case where the above-mentioned chlorination treatment was not performed, the nickel concentration was 0.1 to 1 atomic%.

【0029】〔実施例5〕 本実施例を図5に示す。コ
ーニング7059ガラス基板51上に厚さ2000Åの
下地酸化珪素膜52をプラズマCVD法によって形成し
た。そして、全面にフォトレジストを塗布し、公知のフ
ォトリソグラフィー法を用いてレジストパターン53を
形成した。(図5(A))
[Embodiment 5] This embodiment is shown in FIG. A 2000Å-thick underlying silicon oxide film 52 was formed on a Corning 7059 glass substrate 51 by a plasma CVD method. Then, a photoresist is applied on the entire surface, and a resist pattern 53 is formed by using a known photolithography method. (Figure 5 (A))

【0030】次にスパッタ法によってニッケル膜54を
厚さ80Å堆積した。(図5(B)) そして、フォトレジストを公知の方法で剥離させ、レジ
ストの上に付着していたニッケル膜も同時に除去してニ
ッケル膜のパターン55を形成した。(図5(C))
Next, a nickel film 54 having a thickness of 80 Å was deposited by the sputtering method. (FIG. 5B) Then, the photoresist was peeled off by a known method, and the nickel film adhered on the resist was also removed at the same time to form a nickel film pattern 55. (Fig. 5 (C))

【0031】その後、プラズマCVD法によってアモル
ファスシリコン膜を1000Å堆積した。水素出しはお
こなわなかった。次に、これをアニール炉中450〜5
80℃、例えば550℃で4時間窒素雰囲気中でアニー
ルした。図5(E)は、その中間状態で、先に形成され
たニッケル膜パターンからニッケルが拡散するととも
に、結晶化が進行して、結晶シリコン領域56がアモル
ファス領域57中に拡大してゆく様子を示す。
After that, an amorphous silicon film of 1000 liters was deposited by the plasma CVD method. No hydrogen was released. Next, this is put in an annealing furnace at 450-5.
Annealing was performed in a nitrogen atmosphere at 80 ° C., for example, 550 ° C. for 4 hours. FIG. 5 (E) shows an intermediate state in which nickel diffuses from the nickel film pattern previously formed, crystallization progresses, and the crystalline silicon region 56 expands into the amorphous region 57. Show.

【0032】結晶化が終了してから今度は、温度を55
0℃に保ち、トリクロロエチレン(C2 HCl3 )を水
素もしくは酸素で1〜10%、例えば5%に希釈してア
ニール炉に導入し、0.5時間アニールした。
After the crystallization was completed, the temperature was raised to 55
The temperature was kept at 0 ° C., trichloroethylene (C 2 HCl 3 ) was diluted with hydrogen or oxygen to 1 to 10%, for example, 5%, and the mixture was introduced into an annealing furnace and annealed for 0.5 hour.

【0033】〔実施例6〕 本実施例を図6に示す。コ
ーニング7059ガラス基板61上に厚さ2000Åの
下地酸化珪素膜62をプラズマCVD法によって形成し
た。その後、プラズマCVD法によってアモルファスシ
リコン膜63を500Å堆積した。水素出しはおこなわ
なかった。そして、全面にフォトレジストを塗布し、公
知のフォトリソグラフィー法を用いてレジストパターン
64を形成した。(図6(A))
[Embodiment 6] This embodiment is shown in FIG. A 2000 Å-thick underlying silicon oxide film 62 was formed on a Corning 7059 glass substrate 61 by plasma CVD. After that, an amorphous silicon film 63 was deposited by 500 Å by the plasma CVD method. No hydrogen was released. Then, a photoresist was applied on the entire surface, and a resist pattern 64 was formed by using a known photolithography method. (Fig. 6 (A))

【0034】次に電子ビーム蒸着法によってニッケル膜
65を厚さ100Å程度堆積した。(図6(B)) そして、フォトレジストを公知の方法で剥離させ、レジ
ストの上に付着していたニッケル膜も同時に除去してニ
ッケル膜のパターン66を形成した。(図6(C))
Next, a nickel film 65 having a thickness of about 100 Å was deposited by the electron beam evaporation method. (FIG. 6B) Then, the photoresist was peeled off by a known method, and the nickel film adhered on the resist was also removed at the same time to form a nickel film pattern 66. (Fig. 6 (C))

【0035】次に、これをアニール炉中550℃で4時
間窒素雰囲気中でアニールした。図6(E)は、その中
間状態で、先に形成されたニッケル膜パターンからニッ
ケルが拡散するとともに、結晶化が進行して、結晶シリ
コン領域67がアモルファス領域68中に拡大してゆく
様子を示す。結晶化が終了してから今度は、温度を50
0℃に保ち、塩化水素(HCl)を水素もしくは酸素で
1〜10%、例えば1%に希釈してアニール炉に導入
し、0.5時間アニールした。
Then, this was annealed in an annealing furnace at 550 ° C. for 4 hours in a nitrogen atmosphere. FIG. 6 (E) shows an intermediate state in which nickel diffuses from the nickel film pattern previously formed, crystallization progresses, and the crystalline silicon region 67 expands into the amorphous region 68. Show. After crystallization was completed, the temperature was raised to 50
The temperature was kept at 0 ° C., hydrogen chloride (HCl) was diluted with hydrogen or oxygen to 1 to 10%, for example, 1%, and the mixture was introduced into an annealing furnace and annealed for 0.5 hour.

【0036】[0036]

【発明の効果】以上、述べたように、本発明はアモルフ
ァスシリコン結晶化の低温化、短時間化を促進するとい
う意味で画期的なものであり、また、そのための設備、
装置、手法は極めて一般的で、かつ量産性に優れたもの
であるので、産業にもたらす利益は図りしえないもので
ある。
INDUSTRIAL APPLICABILITY As described above, the present invention is epoch-making in the sense that it accelerates the crystallization of amorphous silicon at a low temperature and in a short time.
Since the devices and methods are extremely general and are excellent in mass productivity, the benefits to the industry are immeasurable.

【0037】例えば、従来の固相成長法においては、少
なくとも24時間のアニールが必要とされたために、1
枚当たりの基板処理時間を2分とすれば、アニール炉は
15本も必要とされたのであるが、本発明によって、4
時間以内に短縮することができたので、アニール炉の数
を1/6以下に削減することができる。このことによる
生産性の向上、設備投資額の削減は、基板処理コストの
低下につながり、ひいてはTFT価格の低下とそれによ
る新規需要の喚起につながるものである。このように本
発明は工業上、有益であり、特許されるにふさわしいも
のである。
For example, since the conventional solid phase growth method requires annealing for at least 24 hours,
If the substrate processing time per sheet was 2 minutes, 15 annealing furnaces were required.
Since it can be shortened within the time, the number of annealing furnaces can be reduced to 1/6 or less. The improvement in productivity and the reduction in capital investment resulting from this result in a reduction in the substrate processing cost, which in turn leads to a reduction in the TFT price and thereby a new demand. As described above, the present invention is industrially useful and is suitable for patent.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例の工程の断面図を示す。(実施例
1)
FIG. 1 is a sectional view showing a process of an example. (Example 1)

【図2】 実施例の工程の断面図を示す。(実施例
2)
FIG. 2 is a sectional view showing a process of an example. (Example 2)

【図3】 実施例の工程の断面図を示す。(実施例
3)
FIG. 3 is a sectional view showing a process of the example. (Example 3)

【図4】 実施例の工程の断面図を示す。(実施例
4)
FIG. 4 is a sectional view showing a process of the example. (Example 4)

【図5】 実施例の工程の断面図を示す。(実施例
5)
FIG. 5 is a sectional view showing a process of the example. (Example 5)

【図6】 実施例の工程の断面図を示す。(実施例
6)
FIG. 6 is a sectional view showing a process of the example. (Example 6)

【符号の説明】[Explanation of symbols]

1 ・・・基板 2 ・・・下地酸化珪素膜 3 ・・・ニッケル膜(粒子、クラスター) 4 ・・・アモルファスシリコン膜 4A・・・アモルファスシリコン領域 5 ・・・結晶シリコン領域 1 ... Substrate 2 ... Base silicon oxide film 3 ... Nickel film (particles, clusters) 4 ... Amorphous silicon film 4A ... Amorphous silicon region 5 ... Crystal silicon region

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板上にニッケルを含有する物体を形成
する第1の工程と、前記ニッケルを含有する物体上に、
実質的にアモルファス状態のシリコン膜を形成する第2
の工程と、第2の工程の後に基板を通常のアモルファス
シリコンの結晶化温度より低い温度でアニールする第3
の工程と、前記工程後、塩素もしくは塩化物を含む雰囲
気中で400〜600℃のアニールをおこなう第4の工
程と、を有することを特徴とする半導体の製造方法。
1. A first step of forming a nickel-containing body on a substrate, and the nickel-containing body comprising:
Second forming a silicon film in a substantially amorphous state
And after the second step, the substrate is annealed at a temperature lower than the crystallization temperature of normal amorphous silicon.
And a fourth step of performing annealing at 400 to 600 ° C. in an atmosphere containing chlorine or chloride after the above step.
【請求項2】 請求項1において、第1の工程で使用さ
れるニッケルを含有する物体は珪素とニッケルを含有
し、その組成比は、珪素/ニッケル=0.4〜2.5で
あることを特徴とする半導体の製造方法。
2. The article according to claim 1, wherein the nickel-containing body used in the first step contains silicon and nickel, and the composition ratio thereof is silicon / nickel = 0.4 to 2.5. And a method for manufacturing a semiconductor.
【請求項3】 請求項1において、第3の工程のアニー
ル温度は通常のアモルファスシリコンの結晶化温度より
20〜150℃低いことを特徴とする半導体の製造方
法。
3. The method for producing a semiconductor according to claim 1, wherein the annealing temperature in the third step is lower than the crystallization temperature of normal amorphous silicon by 20 to 150 ° C.
【請求項4】 基板上に実質的にアモルファス状態のシ
リコン膜を形成する第1の工程と、前記シリコン膜上に
ニッケルを含有する物体を形成する第2の工程と、第2
の工程の後に基板を通常のアモルファスシリコンの結晶
化温度より低い温度でアニールする第3の工程と、前記
工程後、塩素もしくは塩化物を含む雰囲気中で400〜
600℃のアニールをおこなう第4の工程と、を有する
ことを特徴とする半導体の製造方法。
4. A first step of forming a silicon film in a substantially amorphous state on a substrate, a second step of forming an object containing nickel on the silicon film, and a second step.
The third step of annealing the substrate at a temperature lower than the crystallization temperature of normal amorphous silicon after the step of, and after the step of 400 to 400 in an atmosphere containing chlorine or chloride.
A fourth step of performing annealing at 600 ° C., and a semiconductor manufacturing method.
【請求項5】 請求項4において、第1の工程で使用さ
れるニッケルを含有する物体は珪素とニッケルを含有
し、その組成比は、珪素/ニッケル=0.4〜2.5で
あることを特徴とする半導体の製造方法。
5. The article according to claim 4, wherein the nickel-containing body used in the first step contains silicon and nickel, and the composition ratio thereof is silicon / nickel = 0.4 to 2.5. And a method for manufacturing a semiconductor.
【請求項6】 請求項4において、第3の工程のアニー
ル温度は通常のアモルファスシリコンの結晶化温度より
20〜150℃低いことを特徴とする半導体の製造方
法。
6. The method for manufacturing a semiconductor according to claim 4, wherein the annealing temperature in the third step is lower than the crystallization temperature of normal amorphous silicon by 20 to 150 ° C.
JP5048535A 1993-02-15 1993-02-15 Semiconductor manufacturing method Expired - Lifetime JP3041497B2 (en)

Priority Applications (18)

Application Number Priority Date Filing Date Title
JP5048535A JP3041497B2 (en) 1993-02-15 1993-02-15 Semiconductor manufacturing method
EP94301075A EP0612102B1 (en) 1993-02-15 1994-02-15 Process for the fabrication of a crystallised semiconductor layer
DE69428387T DE69428387T2 (en) 1993-02-15 1994-02-15 Manufacturing process for a crystallized semiconductor layer
EP01200990A EP1119053B1 (en) 1993-02-15 1994-02-15 Method for fabricating TFT semiconductor device
KR1019940002798A KR0171923B1 (en) 1993-02-15 1994-02-15 Semiconductor device and method for fabricating the same
CN94103241A CN1052110C (en) 1993-02-15 1994-02-15 Semiconductor, semiconductor device, and method for fabricating the same
US08/196,856 US5639698A (en) 1993-02-15 1994-02-15 Semiconductor, semiconductor device, and method for fabricating the same
TW089101225A TW509999B (en) 1993-02-15 1994-02-18 Semiconductor and a method of manufacturing a semiconductor device
TW087103916A TW484190B (en) 1993-02-15 1994-02-18 Semiconductor and semiconductor device
TW083101369A TW371784B (en) 1993-02-15 1994-02-18 Method for fabricating semiconductor device
US08/462,770 US5608232A (en) 1993-02-15 1995-06-05 Semiconductor, semiconductor device, and method for fabricating the same
US08/718,895 US5897347A (en) 1993-02-15 1996-09-24 Semiconductor, semiconductor device, and method for fabricating the same
US08/769,114 US6084247A (en) 1993-02-15 1996-12-18 Semiconductor device having a catalyst enhanced crystallized layer
US08/768,535 US6997985B1 (en) 1993-02-15 1996-12-18 Semiconductor, semiconductor device, and method for fabricating the same
US08/893,361 US5956579A (en) 1993-02-15 1997-07-15 Semiconductor, semiconductor device, and method for fabricating the same
KR1019980007675A KR0180503B1 (en) 1993-02-15 1998-03-09 Crystallized semiconductor layer semiconductor device using the same and process for their fabrication
JP2000108179A JP3566623B2 (en) 1993-02-15 2000-04-10 Method for manufacturing semiconductor device
KR1020000044980A KR100305135B1 (en) 1993-02-15 2000-08-03 A method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5048535A JP3041497B2 (en) 1993-02-15 1993-02-15 Semiconductor manufacturing method

Publications (2)

Publication Number Publication Date
JPH06244105A true JPH06244105A (en) 1994-09-02
JP3041497B2 JP3041497B2 (en) 2000-05-15

Family

ID=12806062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5048535A Expired - Lifetime JP3041497B2 (en) 1993-02-15 1993-02-15 Semiconductor manufacturing method

Country Status (1)

Country Link
JP (1) JP3041497B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275807A (en) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd Semiconductor circuit and its manufacture
JPH06275806A (en) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd Semiconductor circuit and its manufacture
JPH06275808A (en) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd Semiconductor circuit and its manufacture
US5797999A (en) * 1995-09-08 1998-08-25 Sharp Kabushiki Kaisha Solar cell and method for fabricating the same
KR100271812B1 (en) * 1997-05-24 2001-04-02 구자홍 A method of crystallizing an amorphus material layer
JP2008500745A (en) * 2004-05-21 2008-01-10 コーニング インコーポレイテッド Production of crystalline materials on substrates
JP2011222936A (en) * 2010-04-08 2011-11-04 Samsung Mobile Display Co Ltd Method for crystallizing noncrystalline silicon film, thin film transistor and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275807A (en) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd Semiconductor circuit and its manufacture
JPH06275806A (en) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd Semiconductor circuit and its manufacture
JPH06275808A (en) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd Semiconductor circuit and its manufacture
US5797999A (en) * 1995-09-08 1998-08-25 Sharp Kabushiki Kaisha Solar cell and method for fabricating the same
KR100271812B1 (en) * 1997-05-24 2001-04-02 구자홍 A method of crystallizing an amorphus material layer
JP2008500745A (en) * 2004-05-21 2008-01-10 コーニング インコーポレイテッド Production of crystalline materials on substrates
JP2011222936A (en) * 2010-04-08 2011-11-04 Samsung Mobile Display Co Ltd Method for crystallizing noncrystalline silicon film, thin film transistor and manufacturing method thereof

Also Published As

Publication number Publication date
JP3041497B2 (en) 2000-05-15

Similar Documents

Publication Publication Date Title
JP3562588B2 (en) Method for manufacturing semiconductor device
JPH06244103A (en) Manufacture of semiconductor
JP3497198B2 (en) Method for manufacturing semiconductor device and thin film transistor
TW399227B (en) Method of manufacturing a crystalline semiconductor
JP3558200B2 (en) Method for forming polycrystalline film by crystallization of microcrystalline film, method for forming thin film transistor, thin film transistor, and liquid crystal display
JP2001007024A (en) Method of forming of polycrystalline silicon film
KR970060525A (en) Semiconductor device and manufacturing method thereof
JPH1197710A (en) Crystallizing method of amorphous film and thin film transistor
JP3300153B2 (en) Method for manufacturing semiconductor device
JPH06244105A (en) Manufacture of semiconductor
JP2852853B2 (en) Method for manufacturing semiconductor device
CN100365778C (en) Method for manufacturing polysilicon thin film and thin film transistor using same
JP3566623B2 (en) Method for manufacturing semiconductor device
JP3186621B2 (en) Method for manufacturing semiconductor device
JP3590366B2 (en) Method for manufacturing thin film transistor
JP3574037B2 (en) Manufacturing method of insulated gate field effect transistor
JP3574040B2 (en) Method for manufacturing semiconductor device
JP3455721B2 (en) Method for manufacturing semiconductor device
JP3455695B2 (en) Method for manufacturing semiconductor device
JP3287558B2 (en) Method for manufacturing semiconductor device
TWI377173B (en) Method for manufacturing crystalline silicon
JP2535654B2 (en) Method of manufacturing thin film transistor
JP3472226B2 (en) Manufacturing method of semiconductor
JP3413162B2 (en) Method for manufacturing semiconductor device
JPH0722130B2 (en) Silicon thin film and method for producing the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

EXPY Cancellation because of completion of term