JPH06267745A - High-frequency semiconductor integrated circuit device - Google Patents
High-frequency semiconductor integrated circuit deviceInfo
- Publication number
- JPH06267745A JPH06267745A JP5035393A JP5035393A JPH06267745A JP H06267745 A JPH06267745 A JP H06267745A JP 5035393 A JP5035393 A JP 5035393A JP 5035393 A JP5035393 A JP 5035393A JP H06267745 A JPH06267745 A JP H06267745A
- Authority
- JP
- Japan
- Prior art keywords
- spiral inductor
- line
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高周波半導体集積回路装置における高周波素
子の整合回路部に用いられるスパイラルインダクタに流
せる電流量の制限を緩和する。
【構成】 スパイラルインダクタを構成している線路が
交差する部分で、半導体基板1の溝に導電体3を埋め込
む。線路2と溝に埋め込んだ導電体3とを立体交差させ
る。
【効果】 従来用いていたエアブリッジの代わりに、半
導体基板1に埋め込んだ導電体3を用いているので、導
電体3の埋め込み量を調整し、導電体3の断面積を変え
ることにより電流量の制限を緩和することができる。
(57) [Abstract] [Purpose] To alleviate the limitation on the amount of current that can flow in the spiral inductor used in the matching circuit portion of the high frequency element in the high frequency semiconductor integrated circuit device. [Structure] The conductor 3 is embedded in the groove of the semiconductor substrate 1 at the intersection of the lines forming the spiral inductor. The line 2 and the conductor 3 embedded in the groove are crossed three-dimensionally. [Effect] Since the conductor 3 embedded in the semiconductor substrate 1 is used instead of the air bridge used conventionally, the amount of current is adjusted by adjusting the embedded amount of the conductor 3 and changing the cross-sectional area of the conductor 3. Can be relaxed.
Description
【0001】[0001]
【産業上の利用分野】この発明は、高周波半導体集積回
路装置に用いられるスパイラルインダクタに関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spiral inductor used in a high frequency semiconductor integrated circuit device.
【0002】[0002]
【従来の技術】図11はエアブリッジを用いて形成され
た従来のスパイラルインダクタの構成を示す平面図であ
り、図12は図11におけるVII −VII 矢視断面図であ
る。図において、51は半導体基板、52は半導体基板
51上に導電体で形成された線路、52aで示された斜
線部分は、線路52のうちの交差部分に当たり厚みの薄
い部分、53で示した点線で囲まれた部分は線路52の
中の交差する部分で線路52,52aが互いに電気的に
接触しないように持ち上げたエアブリッジの部分であ
る。線路52は一回巻きのスパイラルインダクタを構成
している。2. Description of the Related Art FIG. 11 is a plan view showing the structure of a conventional spiral inductor formed using an air bridge, and FIG. 12 is a sectional view taken along the line VII-VII in FIG. In the figure, 51 is a semiconductor substrate, 52 is a line formed of a conductor on the semiconductor substrate 51, a hatched portion indicated by 52a is a thin portion corresponding to an intersecting portion of the line 52, and a dotted line indicated by 53. The portion surrounded by is the portion of the air bridge that is lifted so that the lines 52 and 52a are not in electrical contact with each other at the intersecting portion of the line 52. The line 52 constitutes a one-turn spiral inductor.
【0003】従来、高周波素子(例えばハイパワーアン
プ用GaAs集積回路等)の整合回路部等に用いられる
スパイラルインダクタは、半導体基板51上に形成さ
れ、渦巻状に内側に線路を巻き込んでいくので、巻き込
まれた側の端部から引き出し線を出すために交差する部
分にエアブリッジ53を用いて線路52,52aが電気
的に接触しないようにしていた。Conventionally, a spiral inductor used for a matching circuit portion of a high frequency element (for example, a GaAs integrated circuit for a high power amplifier) is formed on a semiconductor substrate 51, and a line is wound inward in a spiral shape. An air bridge 53 is used to prevent the lines 52 and 52a from electrically contacting each other at an intersecting portion in order to draw out a lead wire from the end portion on the wound side.
【0004】この高周波素子を動作させる際に、インダ
クタには直流電流を数百mA以上流す必要がある。しか
し、製造の工程上、エアブリッジ53をあまり高く作成
することができず、従って線路52はその交差部分にお
いて厚みを薄くした部分52aが必要となる。When operating this high frequency element, it is necessary to pass a direct current of several hundred mA or more through the inductor. However, due to the manufacturing process, the air bridge 53 cannot be made too high, and therefore the line 52 needs to have the thinned portion 52a at the intersection thereof.
【0005】[0005]
【発明が解決しようとする課題】従来の高周波半導体集
積回路装置は以上のように構成されいているので、高周
波半導体集積回路装置のスパイラルインダクタに流せる
電流量は、エアブリッジ53の直下の線路52aの断面
積に依存して制限される等の問題点があった。Since the conventional high-frequency semiconductor integrated circuit device is configured as described above, the amount of current that can flow in the spiral inductor of the high-frequency semiconductor integrated circuit device is in the line 52a immediately below the air bridge 53. There were problems such as limitation depending on the cross-sectional area.
【0006】この発明は上記のような問題点を解消する
ためになされたもので、スパイラルインダクタに流せる
電流量の制限を緩和することを目的とする。The present invention has been made to solve the above problems, and an object thereof is to alleviate the limitation on the amount of current that can flow in the spiral inductor.
【0007】[0007]
【課題を解決するための手段】第1の発明に係る高周波
半導体集積回路装置は、一方主面に溝を有する基板と、
前記基板上に形成された線路を有するスパイラルインダ
クタとを備え、前記線路の一部が前記溝内に配設され、
前記基板の前記一方主面より下に形成されていることを
特徴とする。A high frequency semiconductor integrated circuit device according to a first invention comprises a substrate having a groove on one main surface,
A spiral inductor having a line formed on the substrate, wherein a part of the line is arranged in the groove,
It is characterized in that it is formed below the one main surface of the substrate.
【0008】第2の発明に係る高周波半導体集積回路装
置は、第1の発明の高周波半導体集積回路装置におい
て、前記溝内に配設された前記線路の前記一部は、スパ
イラルインダクタのほぼ全体を含むことを特徴とする。A high frequency semiconductor integrated circuit device according to a second aspect of the present invention is the high frequency semiconductor integrated circuit device according to the first aspect of the present invention, wherein the part of the line disposed in the groove is substantially the entire spiral inductor. It is characterized by including.
【0009】第3の発明に係る高周波半導体集積回路装
置は、基板の一方主面内に形成された渦巻状の平行な往
復線路よりなるスパイラルインダクタを備えて構成され
ている。A high frequency semiconductor integrated circuit device according to a third aspect of the present invention comprises a spiral inductor formed of spiral parallel reciprocating lines formed in one main surface of a substrate.
【0010】[0010]
【作用】第1の発明におけるスパイラルインダクタは、
その一部が溝内に配設されており、溝内に配設された一
部にスパイラルインダクタの交差部分を持ってくること
によってエアブリッジを形成することなく、スパイラル
インダクタを構成でき、溝の深さを調整することによっ
て交差部分におけるスパイラルインダクタの線路の断面
積を大きくすることができるので、流せる電流量の制限
を緩和することができる。The spiral inductor according to the first invention is
A part of it is arranged in the groove, and the spiral inductor can be configured without forming an air bridge by bringing the intersection of the spiral inductor into the part arranged in the groove. By adjusting the depth, it is possible to increase the cross-sectional area of the line of the spiral inductor at the crossing portion, so that the restriction on the amount of current that can flow can be relaxed.
【0011】第2の発明におけるスパイラルインダクタ
は、ほぼ全体が半導体基板の溝内に形成されているの
で、例えばスパイラルインダクタが形成されている領域
の上部を絶縁体で埋めて基板表面と同じ高さにすること
によって、その領域に他の素子を形成することができ、
高周波半導体集積回路装置の高集積化を図ることができ
る。Since the spiral inductor according to the second invention is formed almost entirely in the groove of the semiconductor substrate, for example, the upper portion of the region where the spiral inductor is formed is filled with an insulator so as to have the same height as the surface of the substrate. Other elements can be formed in that region by
High integration of the high frequency semiconductor integrated circuit device can be achieved.
【0012】第3の発明におけるスパイラルインダクタ
は、渦巻状の平行な往復線路によって構成されているの
で、交差する部分を作ることなくスパイラルインダクタ
を形成することができ、エアブリッジを用いないでもス
パイラルインダクタを構成することができる。また、渦
巻状の平行な往復線路で構成しているので、基板上に少
ない占有面積で長い線路を形成できる。Since the spiral inductor according to the third aspect of the invention is composed of spiral parallel reciprocating lines, the spiral inductor can be formed without forming intersecting portions, and the spiral inductor can be formed without using an air bridge. Can be configured. In addition, since it is composed of spiral reciprocating parallel lines, a long line can be formed on the substrate with a small occupied area.
【0013】[0013]
【実施例】以下、この発明の第1実施例を図について説
明する。図1はこの発明の第1実施例による高周波半導
体集積回路装置のスパイラルインダクタの構成を示す平
面図である。図1において、1は半導体基板、2は半導
体基板1上に形成されスパイラルインダクタを構成する
線路、3はスパイラルインダクタの線路2と外部との線
路6をつなぐため半導体基板1に埋め込まれた導電体、
5は線路2と導電体3とをつなぐスルーホールである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings. 1 is a plan view showing the structure of a spiral inductor of a high frequency semiconductor integrated circuit device according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 is a semiconductor substrate, 2 is a line formed on the semiconductor substrate 1 to form a spiral inductor, and 3 is a conductor embedded in the semiconductor substrate 1 to connect the line 2 of the spiral inductor and a line 6 to the outside. ,
Reference numeral 5 is a through hole that connects the line 2 and the conductor 3.
【0014】図2は、図1に示したスパイラルインダク
タのI−I矢視断面図である。図において、4は導電体
上に形成され半導体基板1の溝を埋めて平らにするため
の絶縁体であり、図1と同一符号は図1と同一部分を示
す。図2から分かるように半導体基板1に埋め込む導電
体3は、埋め込む深さ及び埋め込み量を調整することに
よって導電体3の断面積を比較的容易に調整することが
できる。導電体3の断面積を大きくとれるので、スパイ
ラルインダクタに流れる電流量を多くすることができ
る。FIG. 2 is a sectional view of the spiral inductor shown in FIG. 1 taken along the line II. In the figure, reference numeral 4 is an insulator formed on a conductor for filling the groove of the semiconductor substrate 1 to make it flat, and the same reference numerals as those in FIG. 1 indicate the same portions as those of FIG. As can be seen from FIG. 2, the conductor 3 embedded in the semiconductor substrate 1 can adjust the cross-sectional area of the conductor 3 relatively easily by adjusting the embedding depth and the embedding amount. Since the cross-sectional area of the conductor 3 can be made large, the amount of current flowing through the spiral inductor can be increased.
【0015】次に、この発明の第2実施例を図について
説明する。図3はこの発明の第2実施例による高周波半
導体集積回路装置のスパイラルインダクタの構成を示す
平面図である。図3において、11は半導体基板、12
は半導体基板11上に形成されスパイラルインダクタを
構成する線路、13はスパイラルインダクタの線路12
と外部との線路16をつなぐため半導体基板11に埋め
込まれた導電体、15は線路12及び線路16と導電体
13とをつなぐスルーホールである。図3に示した高周
波半導体集積回路装置が第1実施例の高周波半導体集積
回路装置と異なる点は、スパイラルインダクタの巻き数
である。図3から分かるように交差する箇所が3ヵ所あ
るが、埋め込む導電体13は一つでよく、そのための溝
の形成も一つで済み、効率よくスパイラルインダクタを
形成することができる。この効果は、スパイラルインダ
クタの巻き数が多くなるほど大きくなる。Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a plan view showing the structure of the spiral inductor of the high frequency semiconductor integrated circuit device according to the second embodiment of the present invention. In FIG. 3, 11 is a semiconductor substrate, 12
Is a line forming a spiral inductor formed on the semiconductor substrate 11, and 13 is a line 12 of the spiral inductor.
And a conductor embedded in the semiconductor substrate 11 for connecting the line 16 to the outside and a through hole 15 connecting the line 12 and the line 16 to the conductor 13. The high frequency semiconductor integrated circuit device shown in FIG. 3 is different from the high frequency semiconductor integrated circuit device of the first embodiment in the number of turns of the spiral inductor. As can be seen from FIG. 3, there are three intersecting points, but the conductor 13 to be embedded may be one, and the groove for that may be formed only one, so that the spiral inductor can be efficiently formed. This effect increases as the number of turns of the spiral inductor increases.
【0016】次に、この発明の第3実施例を図について
説明する。図4はこの発明の第3実施例による高周波半
導体集積回路装置のスパイラルインダクタの構成を示す
平面図である。図4において、21は半導体基板、22
は半導体基板21の溝内に形成されスパイラルインダク
タを構成する線路、23,26はスパイラルインダクタ
を構成している線路22と接続された線路、25は線路
22と線路23,26とをつなぐスルーホールである。Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a plan view showing the structure of the spiral inductor of the high frequency semiconductor integrated circuit device according to the third embodiment of the present invention. In FIG. 4, reference numeral 21 denotes a semiconductor substrate, 22
Is a line which is formed in the groove of the semiconductor substrate 21 and constitutes a spiral inductor, 23 and 26 are lines which are connected to the line 22 which constitutes a spiral inductor, and 25 is a through hole which connects the line 22 and the lines 23 and 26. Is.
【0017】図5は、図4に示したスパイラルインダク
タのII−II矢視断面図である。図において、24は導電
体上に形成され半導体基板1の溝を埋めて平らにするた
めの絶縁体であり、図4と同一符号は図4と同一部分を
示す。図5から分かるように半導体基板21に埋め込む
線路22は、埋め込む深さ及び埋め込み量を調整するこ
とによって線路22の断面積を比較的容易に調整するこ
とができる。従って線路22の断面積を大きくとれるの
で、スパイラルインダクタに流れる電流量を多くするこ
とができる。また、図4に示すように、スパイラルイン
ダクタを構成している線路22が埋め込まれているた
め、その上の領域に他の素子や線路等を形成することが
可能となる。FIG. 5 is a sectional view taken along line II-II of the spiral inductor shown in FIG. In the figure, reference numeral 24 is an insulator formed on a conductor for filling the groove of the semiconductor substrate 1 to make it flat, and the same reference numerals as those in FIG. 4 denote the same portions as those in FIG. As can be seen from FIG. 5, the line 22 embedded in the semiconductor substrate 21 can adjust the cross-sectional area of the line 22 relatively easily by adjusting the embedded depth and the embedded amount. Therefore, since the cross-sectional area of the line 22 can be increased, the amount of current flowing through the spiral inductor can be increased. Further, as shown in FIG. 4, since the line 22 forming the spiral inductor is embedded, it is possible to form other elements, lines, etc. in the region above it.
【0018】図6は、埋め込まれたスパイラルインダク
タの上に実際にMIM(Metal-Insulator-Metal )キャ
パシタを形成した状態を示す平面図である。図6におい
て、31は半導体基板、32は半導体基板31の溝内に
形成されスパイラルインダクタを構成する線路、38は
スパイラルインダクタを構成している線路32とスルー
ホール38で接続された線路、35はスパイラルインダ
クタを構成している線路32の上の領域に形成されたM
IMキャパシタの上方電極である。39はMIMキャパ
シタの下方電極から引き出された線路、40はMIMキ
ャパシタの下方電極と線路32を接続するスルーホール
である。図に示すように、スパイラルインダクタを構成
している線路32が溝内に埋め込まれているため、スパ
イラルインダクタと同じ半導体基板31上の領域にMI
Mキャパシタを構成することができ、装置の集積度を向
上することができる。FIG. 6 is a plan view showing a state in which an MIM (Metal-Insulator-Metal) capacitor is actually formed on the embedded spiral inductor. In FIG. 6, 31 is a semiconductor substrate, 32 is a line formed in a groove of the semiconductor substrate 31 to form a spiral inductor, 38 is a line connected to the line 32 forming a spiral inductor by a through hole 38, and 35 is M formed in the region above the line 32 forming the spiral inductor
The upper electrode of the IM capacitor. Reference numeral 39 is a line drawn from the lower electrode of the MIM capacitor, and 40 is a through hole connecting the lower electrode of the MIM capacitor and the line 32. As shown in the figure, since the line 32 forming the spiral inductor is embedded in the groove, MI is formed in the same region on the semiconductor substrate 31 as the spiral inductor.
The M capacitor can be configured, and the integration degree of the device can be improved.
【0019】図7は図6に示した高周波半導体集積回路
装置のIV−IV矢視断面図である。図7において、33は
MIMキャパシタの下方電極、34は下方電極33と上
方電極35との間に形成されたMIMキャパシタの絶縁
層、37は線路32の上に線路32が形成されている溝
を埋めて半導体基板31の主面を平らにするための絶縁
体であり、その他図6と同一符号は図6と同一の部分を
示している。図7から下方電極33と線路32とがスル
ーホール40で接続されていることが分かる。スパイラ
ルインダクタを出た信号はスルーホール40を通して電
極33,35及び絶縁層34で構成されたMIMキャパ
シタの下方電極33に入力される。FIG. 7 is a sectional view of the high frequency semiconductor integrated circuit device shown in FIG. 6, taken along the line IV-IV. In FIG. 7, 33 is a lower electrode of the MIM capacitor, 34 is an insulating layer of the MIM capacitor formed between the lower electrode 33 and the upper electrode 35, and 37 is a groove in which the line 32 is formed on the line 32. It is an insulator for filling the semiconductor substrate 31 with a flat main surface, and the same reference numerals as those in FIG. 6 denote the same parts as those in FIG. It can be seen from FIG. 7 that the lower electrode 33 and the line 32 are connected by the through hole 40. The signal output from the spiral inductor is input to the lower electrode 33 of the MIM capacitor composed of the electrodes 33 and 35 and the insulating layer 34 through the through hole 40.
【0020】図8は図6に示した高周波半導体集積回路
装置のV−V矢視断面図である。図8において、図6及
び図7に示された符号と同一の符号は、図6および図7
と同一部分を示している。図8から線路32と線路38
とがスルーホール36で接続されていることが分かる。
線路38から入力された信号は、線路32を通り、MI
Mキャパシタの下方電極33を通り、線路39から出力
される。FIG. 8 is a sectional view of the high frequency semiconductor integrated circuit device shown in FIG. In FIG. 8, the same reference numerals as those shown in FIGS. 6 and 7 denote the same reference numerals in FIGS.
Shows the same part as. Line 32 and line 38 from FIG.
It can be seen that and are connected by the through hole 36.
The signal input from line 38 passes through line 32 and MI
It is output from the line 39 through the lower electrode 33 of the M capacitor.
【0021】このように、スパイラルインダクタの上に
開いた半導体基板31のスペースにMIMキャパシタ等
の他の素子を形成することができ、スパイラルインダク
タ等のレイアウトを工夫すれば、高周波半導体集積回路
装置のチップ面積を縮小化することが可能になる。ただ
し、MIMキャパシタの下方電極33と線路32とが重
なるところでMIMキャパシタを構成してしまうので、
その影響を緩和できる絶縁体37を用いることが必要で
ある。また、このキャパシタの影響も含めた設計を行う
ことが必要である。As described above, other elements such as MIM capacitors can be formed in the space of the semiconductor substrate 31 opened above the spiral inductor, and if the layout of the spiral inductor is devised, the high frequency semiconductor integrated circuit device can be manufactured. It is possible to reduce the chip area. However, since the MIM capacitor is formed where the lower electrode 33 of the MIM capacitor and the line 32 overlap,
It is necessary to use the insulator 37 that can mitigate the effect. In addition, it is necessary to carry out the design including the influence of this capacitor.
【0022】次に、この発明の第4実施例を図について
説明する。図9はこの発明の第4実施例による高周波半
導体集積回路装置のスパイラルインダクタの構成を示す
平面図である。図9において、41は半導体基板、42
は半導体基板1上に形成されスパイラルインダクタを構
成する線路である。ここで、スパイラルインダクタは往
復線路を渦巻状に巻き込むように形成されている一筆書
きのパターンである。そのため、半導体基板41上に少
ない占有面積で細く長い線路を容易に形成することがで
き、集積度を向上することができる。Next, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 9 is a plan view showing the structure of the spiral inductor of the high frequency semiconductor integrated circuit device according to the fourth embodiment of the present invention. In FIG. 9, 41 is a semiconductor substrate, 42
Is a line which is formed on the semiconductor substrate 1 and constitutes a spiral inductor. Here, the spiral inductor is a one-stroke pattern formed so as to wind the reciprocating line in a spiral shape. Therefore, a thin and long line can be easily formed on the semiconductor substrate 41 with a small occupied area, and the degree of integration can be improved.
【0023】図10は、図9に示したスパイラルインダ
クタのVI−VI矢視断面図である。図において、図9と同
一符号は図9と同一部分を示す。図10から分かるよう
に半導体基板41上に形成されている線路42は半導体
基板41の主面上のみに形成されており、エアブリッジ
を必要としない。FIG. 10 is a sectional view of the spiral inductor shown in FIG. 9, taken along the line VI-VI. In the figure, the same reference numerals as those in FIG. 9 indicate the same parts as those in FIG. As can be seen from FIG. 10, the line 42 formed on the semiconductor substrate 41 is formed only on the main surface of the semiconductor substrate 41 and does not require an air bridge.
【0024】なお、上記各実施例では、角形のスパイラ
ルインダクタについて説明したが、丸形のスパイラルイ
ンダクタであってもよく、上記実施例と同様の効果を奏
する。In each of the above embodiments, the rectangular spiral inductor has been described, but a circular spiral inductor may be used, and the same effect as that of the above embodiments can be obtained.
【0025】また、上記各実施例において、従来と同様
に、レイアウト行う際には使用周波数と線路長との関係
に注意を払う必要がある。Further, in each of the above-described embodiments, it is necessary to pay attention to the relationship between the used frequency and the line length when performing layout, as in the conventional case.
【0026】[0026]
【発明の効果】以上のように請求項1記載の発明の高周
波半導体集積回路装置によれば、一方主面に溝を有する
基板と、基板上に形成された線路を有するスパイラルイ
ンダクタとを備え、線路の一部が溝内に配設され、基板
の一方主面より下に形成されて構成されているので、従
来のようにエアブリッジを用いなくてもよく、スパイラ
ルインダクタを構成している線路の断面積を大きくする
ことが容易になり、スパイラルインダクタに流せる電流
量の制限を緩和することができるという効果がある。As described above, according to the high-frequency semiconductor integrated circuit device of the present invention as set forth in claim 1, the substrate having the groove on the one main surface and the spiral inductor having the line formed on the substrate are provided, Since a part of the line is arranged in the groove and is formed below one main surface of the substrate, it is not necessary to use an air bridge as in the conventional case, and a line forming a spiral inductor. It becomes easier to increase the cross-sectional area of, and there is an effect that the restriction on the amount of current that can flow in the spiral inductor can be relaxed.
【0027】請求項2記載の発明の高周波半導体集積回
路装置によれば、溝内に配設された線路の一部は、スパ
イラルインダクタのほぼ全体を含むように構成されてい
るので、スパイラルインダクタの上の半導体基板上に素
子等を形成することができ、集積度を向上することがで
きるので、高周波半導体集積回路装置の回路が形成され
ているチップの面積を縮小化することができるという効
果がある。According to the high frequency semiconductor integrated circuit device of the second aspect of the present invention, since part of the line disposed in the groove is configured to include substantially the entire spiral inductor, the spiral inductor Since elements and the like can be formed on the upper semiconductor substrate and the degree of integration can be improved, the effect that the area of the chip on which the circuit of the high-frequency semiconductor integrated circuit device is formed can be reduced can be obtained. is there.
【0028】請求項3の発明の高周波半導体集積回路装
置によれば、基板の一方主面内に形成された渦巻状の平
行な往復線路よりなるスパイラルインダクタを備えて構
成されているので、従来のようにエアブリッジを用いな
くてもよく、スパイラルインダクタを構成している線路
の断面積を大きくすることが容易になり、スパイラルイ
ンダクタに流せる電流量の制限を緩和することができる
という効果がある。According to the high frequency semiconductor integrated circuit device of the third aspect of the present invention, since it is provided with the spiral inductor composed of spiral parallel reciprocating lines formed in one main surface of the substrate, the conventional high frequency semiconductor integrated circuit device is constituted. As described above, it is easy to increase the cross-sectional area of the line forming the spiral inductor without using the air bridge, and there is an effect that the restriction on the amount of current that can flow in the spiral inductor can be relaxed.
【図1】この発明の第1実施例による高周波半導体集積
回路装置のスパイラルインダクタの構成を示す平面図で
ある。FIG. 1 is a plan view showing the structure of a spiral inductor of a high frequency semiconductor integrated circuit device according to a first embodiment of the present invention.
【図2】図1に示したスパイラルインダクタのI−I矢
視断面図である。FIG. 2 is a cross-sectional view of the spiral inductor shown in FIG. 1 taken along the line I-I.
【図3】この発明の第2実施例による高周波半導体集積
回路装置のスパイラルインダクタの構成を示す平面図で
ある。FIG. 3 is a plan view showing the structure of a spiral inductor of a high frequency semiconductor integrated circuit device according to a second embodiment of the present invention.
【図4】この発明の第3実施例による高周波半導体集積
回路装置のスパイラルインダクタの構成を示す平面図で
ある。FIG. 4 is a plan view showing a structure of a spiral inductor of a high frequency semiconductor integrated circuit device according to a third embodiment of the present invention.
【図5】図4に示したスパイラルインダクタのII−II矢
視断面図である。5 is a cross-sectional view of the spiral inductor shown in FIG. 4, taken along the line II-II.
【図6】この発明の第3実施例による高周波半導体集積
回路装置のスパイラルインダクタとMIMキャパシタの
組み合わせの構成を示す平面図である。FIG. 6 is a plan view showing a configuration of a combination of a spiral inductor and an MIM capacitor of a high frequency semiconductor integrated circuit device according to a third embodiment of the present invention.
【図7】図6に示したスパイラルインダクタのIV−IV矢
視断面図である。7 is a cross-sectional view taken along the line IV-IV of the spiral inductor shown in FIG.
【図8】図6に示したスパイラルインダクタのV−V矢
視断面図である。FIG. 8 is a cross-sectional view of the spiral inductor shown in FIG. 6, taken along the line VV.
【図9】この発明の第4実施例による高周波半導体集積
回路装置のスパイラルインダクタの構成を示す平面図で
ある。FIG. 9 is a plan view showing the structure of a spiral inductor of a high frequency semiconductor integrated circuit device according to a fourth embodiment of the present invention.
【図10】図9に示したスパイラルインダクタのVI−VI
矢視断面図である。10 is a VI-VI of the spiral inductor shown in FIG.
FIG.
【図11】従来の高周波半導体集積回路装置のスパイラ
ルインダクタの構成を示す平面図である。FIG. 11 is a plan view showing a configuration of a spiral inductor of a conventional high frequency semiconductor integrated circuit device.
【図12】図11に示したスパイラルインダクタのVII
−VII 矢視断面図である。12 is a VII of the spiral inductor shown in FIG.
-VII is a cross-sectional view taken along the arrow.
1,21,31,41,51 半導体基板 2,22,32,42,52 線路 3,13 導電体 4,24,37 絶縁体 5,15,25,36 スルーホール 53 エアブリッジ 1, 21, 31, 41, 51 Semiconductor substrate 2, 22, 32, 42, 52 Line 3, 13 Conductor 4, 24, 37 Insulator 5, 15, 25, 36 Through hole 53 Air bridge
Claims (3)
クタとを備え、 前記線路の一部が前記溝内に配設され、前記基板の前記
一方主面より下に形成されていることを特徴とする高周
波半導体集積回路装置。1. A substrate having a groove on its one main surface, and a spiral inductor having a line formed on the substrate, wherein a part of the line is disposed in the groove, and the one side of the substrate is provided. A high-frequency semiconductor integrated circuit device, which is formed below a main surface.
部は、スパイラルインダクタのほぼ全体を含むことを特
徴とする、請求項1記載の高周波半導体集積回路装置。2. The high frequency semiconductor integrated circuit device according to claim 1, wherein the part of the line disposed in the groove includes substantially the entire spiral inductor.
平行な往復線路よりなるスパイラルインダクタを備え
る、高周波半導体集積回路装置。3. A high frequency semiconductor integrated circuit device comprising a spiral inductor formed of a spiral parallel reciprocating line formed in one main surface of a substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5035393A JPH06267745A (en) | 1993-03-11 | 1993-03-11 | High-frequency semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5035393A JPH06267745A (en) | 1993-03-11 | 1993-03-11 | High-frequency semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267745A true JPH06267745A (en) | 1994-09-22 |
Family
ID=12856547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5035393A Pending JPH06267745A (en) | 1993-03-11 | 1993-03-11 | High-frequency semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267745A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0963847A (en) * | 1995-08-25 | 1997-03-07 | Nec Corp | Inductor element and fabrication thereof |
| WO1998012751A1 (en) * | 1996-09-20 | 1998-03-26 | Hitachi, Ltd. | High-frequency integrated circuit device and its manufacture |
| JP2004119948A (en) * | 2002-09-30 | 2004-04-15 | Toppan Printing Co Ltd | Electromagnetic induction spiral inductor |
| US11735350B2 (en) | 2019-11-01 | 2023-08-22 | Murata Manufacturing Co., Ltd. | Inductor |
-
1993
- 1993-03-11 JP JP5035393A patent/JPH06267745A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0963847A (en) * | 1995-08-25 | 1997-03-07 | Nec Corp | Inductor element and fabrication thereof |
| WO1998012751A1 (en) * | 1996-09-20 | 1998-03-26 | Hitachi, Ltd. | High-frequency integrated circuit device and its manufacture |
| JP2004119948A (en) * | 2002-09-30 | 2004-04-15 | Toppan Printing Co Ltd | Electromagnetic induction spiral inductor |
| US11735350B2 (en) | 2019-11-01 | 2023-08-22 | Murata Manufacturing Co., Ltd. | Inductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI395240B (en) | Integrated semiconductor inductor and its forming method and integrated semiconductor filter | |
| EP0643402A2 (en) | Inductive structures for semiconductor integrated circuits | |
| JP2001044754A (en) | LC oscillator | |
| WO1996028832A1 (en) | High q integrated inductor | |
| JP2004519844A (en) | Planar inductor with segmented conductive plane | |
| JPS58182308A (en) | High frequency circuit | |
| KR101963290B1 (en) | Coil component | |
| JP2018174306A (en) | Chip inductor and method for manufacturing the same | |
| KR100420948B1 (en) | Spiral inductor having parallel-branch structure | |
| SE9701618D0 (en) | Capacitor in integrated circuit | |
| US5726474A (en) | Field effect controlled semiconductor component with integrated resistance therein | |
| JP2002530884A (en) | Improved capacitor with high Q value | |
| JPH06267745A (en) | High-frequency semiconductor integrated circuit device | |
| JPH0389548A (en) | semiconductor integrated circuit | |
| JPH10154795A (en) | Inductor on semiconductor chip and its manufacturing method | |
| JP2004506320A (en) | Integrated inductance | |
| JPH10208940A (en) | Inductor element | |
| TWI223907B (en) | Microwave electric elements using porous silicon dioxide layer and forming method of same | |
| US6580146B2 (en) | Inductive structure integrated on a semiconductor substrate | |
| JPS6362339A (en) | Semiconductor device | |
| JPH09260587A (en) | Inductor | |
| JP2006108323A (en) | Inductance element and manufacturing method thereof | |
| KR100424952B1 (en) | LC Oscillator | |
| JPS605055B2 (en) | semiconductor equipment | |
| JPH1074624A (en) | Inductor element |