JPH06260529A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH06260529A JPH06260529A JP5043402A JP4340293A JPH06260529A JP H06260529 A JPH06260529 A JP H06260529A JP 5043402 A JP5043402 A JP 5043402A JP 4340293 A JP4340293 A JP 4340293A JP H06260529 A JPH06260529 A JP H06260529A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- bonding pad
- bonding pads
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 上下に並べて配置された同一形状の複数のボ
ンディングパッド61〜64と複数のボンディングパッド
61〜64の間に存在する層間絶縁膜31〜33とが多層配
線構造をなし、複数のボンディングパッド61〜64はそ
れらの間に存在する層間絶縁膜31〜33の一部分に開孔
したスルーホール101〜103を介して相互に電気的に
接続され、複数のボンディングパッド61〜64の一部は
同一の高さに積層されたアルミ配線層と接続されている
ことを特徴としている。
【効果】 複数のアルミ配線層のうちの任意のアルミ配
線層に直接的に接続することができ、小型化を図ること
ができるという効果がある。
(57) [Summary] [Structure] A plurality of bonding pads 6 1 to 6 4 of the same shape arranged vertically side by side and interlayer insulating films 3 1 to 3 3 existing between the plurality of bonding pads 6 1 to 6 4. Form a multi-layer wiring structure, and the plurality of bonding pads 6 1 to 6 4 are mutually connected via through holes 10 1 to 10 3 opened in a part of the interlayer insulating films 3 1 to 3 3 existing between them. It is characterized in that it is electrically connected and a part of the plurality of bonding pads 6 1 to 6 4 is connected to an aluminum wiring layer laminated at the same height. [Effect] There is an effect that it can be directly connected to an arbitrary aluminum wiring layer among a plurality of aluminum wiring layers, and the size can be reduced.
Description
【0001】[0001]
【産業上の利用分野】この発明は、金属配線層及び層間
絶縁膜から成る多層配線構造を有する半導体装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a multilayer wiring structure including a metal wiring layer and an interlayer insulating film.
【0002】[0002]
【従来の技術】図3は従来の半導体装置を示すもので、
(a)は平面図、(b)は側断面図である。図において、1
は絶縁膜、21は絶縁膜1上に形成された金属配線層と
してのアルミ配線層、31は絶縁膜1及びアルミ配線層
21上に形成された層間絶縁膜、41は層間絶縁膜31に
開孔されたスルーホールである。同様に、22は層間絶
縁膜31上に形成されたアルミ配線層、32はアルミ配線
層22及び層間絶縁膜31上に形成された層間絶縁膜、4
2は層間絶縁膜32に開孔されたスルーホールである。ア
ルミ配線層22はスルーホール41内を満たして形成され
アルミ配線層21と導通している。さらに、23は層間絶
縁膜32上に形成されたアルミ配線層、5はアルミ配線
層23及び層間絶縁膜32上に形成されたパッシベーショ
ン膜である。アルミ配線層23はスルーホール42内を満
たして形成されアルミ配線層22と導通している。ま
た、6はアルミ配線層23と一体になっているボンディ
ングパッドである。なお、この半導体装置は多数のアル
ミ配線層を有するため多層配線構造と呼ばれ、この場合
は特に、3層配線構造とも呼ばれる。2. Description of the Related Art FIG. 3 shows a conventional semiconductor device.
(a) is a plan view and (b) is a side sectional view. In the figure, 1
An insulating film, 2 1 aluminum wiring layer as a metal wiring layer formed on the insulating film 1, 3 1 interlayer insulating film formed on the insulating film 1 and the aluminum wiring layer 2 1, 4 1 interlayer insulating is a through hole which is opened in the film 3 1. Similarly, 2 2 aluminum wiring layer formed on the interlayer insulating film 3 1, 3 2 aluminum wiring layer 2 2 and the interlayer insulating film 3 1 on the formed interlayer insulating film, 4
Reference numeral 2 is a through hole formed in the interlayer insulating film 3 2 . Aluminum wiring layer 2 2 is formed satisfies the through-hole 4 in 1 conducts the aluminum wiring layer 2 1. Further, 2 3 is an aluminum wiring layer formed on the interlayer insulating film 3 2 , and 5 is a passivation film formed on the aluminum wiring layer 2 3 and the interlayer insulating film 3 2 . Aluminum wiring layer 2 3 is conductive is formed satisfies the through-hole 4 in 2 and aluminum interconnection layer 2 2. Reference numeral 6 is a bonding pad integrated with the aluminum wiring layer 2 3 . Since this semiconductor device has many aluminum wiring layers, it is called a multilayer wiring structure, and in this case, it is also called a three-layer wiring structure.
【0003】このように構成された半導体装置において
は、ボンディングパッド6から各アルミ配線層21、22
への電気的接続はスルーホール41、42を介して行われ
ている。ところが、スルーホール41、42の間、スルー
ホール42とボンディングパッド6との間には、構造上
ある程度の間隔が必要であるため、ボンディングパッド
6と各アルミ配線層21、22との接続にはある程度の面
積を必要とし、半導体装置の小型化の障害となる場合が
ある。特に、最下層のアルミ配線層21への接続は2つ
のスルーホール41、42を介して行われるため、大きな
面積を必要とする。さらに、図3の場合の3層よりも多
くのアルミ配線層を有する多層配線構造になった場合に
は、最下層のアルミ配線層とボンディングパッドとの接
続には非常に大きな面積が必要とされる。In the semiconductor device having the above structure, the aluminum wiring layers 2 1 , 2 2
Electrical connection to is made via through holes 4 1 , 4 2 . However, since a certain amount of space is required between the through holes 4 1 and 4 2 and between the through hole 4 2 and the bonding pad 6, the bonding pad 6 and the aluminum wiring layers 2 1 and 2 2 A certain area is required for the connection with the semiconductor device, which may hinder the miniaturization of the semiconductor device. Especially, since the connection to the lowermost aluminum wiring layer 2 1 is made through the two through holes 4 1 and 4 2 , a large area is required. Further, in the case of the multilayer wiring structure having more aluminum wiring layers than the three layers in the case of FIG. 3, a very large area is required for the connection between the lowermost aluminum wiring layer and the bonding pad. It
【0004】このため、従来採られてきた対策は、ボン
ディングパッド周辺の構造を図4(a)、(b)に示すよう
にすることである。これらの構造は以下のように形成さ
れる。即ち、まず、絶縁膜1上にボンディングパッド6
1を形成し、ボンディングパッド61上にスルーホール7
1を有する層間絶縁膜31を形成し、スルーホール71を
覆ってボンディングパッド62を形成し、ボンディング
パッド62上にスルーホール72を有する層間絶縁膜32
を形成し、スルーホール72を覆ってボンディングパッ
ド63を形成し、さらに、ボンディングパッド63上にス
ルーホール73を有するパッシベーション膜5を形成す
る。ボンディングパッド61〜63はほぼ同じサイズにさ
れている。For this reason, a conventionally taken measure is to make the structure around the bonding pad as shown in FIGS. 4 (a) and 4 (b). These structures are formed as follows. That is, first, the bonding pad 6 is formed on the insulating film 1.
1 to form through hole 7 on bonding pad 6 1.
An interlayer insulating film 3 1 having 1 to form a bonding pad 6 2 covers the through holes 7 1, an interlayer insulating film 3 2 having a through-hole 7 2 on the bonding pad 6 2
Then, the bonding pad 6 3 is formed so as to cover the through hole 7 2 , and further the passivation film 5 having the through hole 7 3 is formed on the bonding pad 6 3 . The bonding pads 6 1 to 6 3 have almost the same size.
【0005】そして、図4(a)のようにボンディングパ
ッド62をアルミ配線層22と一体として形成することに
より、アルミ配線層22とボンディングパッド62とを導
通させることができ、また、図4(b)のようにボンディ
ングパッド61をアルミ配線層21と一体として形成する
ことにより、最下層のアルミ配線層21とボンディング
パッド61とを導通させることができる。同様に、最上
層のアルミ配線層とボンディングパッド63とを導通さ
せることもできる。また、図4に示した構造の半導体装
置においては、さらに組み立て工程において、ボンディ
ングパッド63に金ワイヤあるいはアルミワイヤがワイ
ヤボンディングされる。By forming the bonding pad 6 2 integrally with the aluminum wiring layer 2 2 as shown in FIG. 4A, the aluminum wiring layer 2 2 and the bonding pad 6 2 can be electrically connected, and By forming the bonding pad 6 1 integrally with the aluminum wiring layer 2 1 as shown in FIG. 4B, the lowermost aluminum wiring layer 2 1 and the bonding pad 6 1 can be electrically connected. Similarly, the uppermost aluminum wiring layer and the bonding pad 6 3 can be electrically connected. In the semiconductor device of the structure shown in FIG. 4, in yet assembling process, a gold wire or aluminum wire is wire bonded to the bonding pad 6 3.
【0006】[0006]
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されていたので、ワイヤボンディングの
際にワイヤの端部である圧着ボール8を圧着する位置が
図5に示すようにボンディングパッド63の中心から端
部の方にずれると、その部分のボンディングパッド63
上面の平坦度が悪く、圧着ボール8が片当たりして圧着
時の超音波衝撃がボンディングパッド63の一部やその
周辺に集中するため、層間絶縁膜31、32やパッシベー
ション膜5にクラック9が生じる場合があった。この場
合、圧着ボール8がボンディングパッド63から外れて
しまうおそれや、ボンディングパッド61〜63とアルミ
配線層21等との接続が断たれるおそれがあるため、半
導体装置の信頼性が低下するという課題があった。Since the conventional semiconductor device is constructed as described above, the position where the crimp ball 8 which is the end of the wire is crimped at the time of wire bonding is bonded as shown in FIG. If it shifts from the center of the pad 6 3 toward the end, the bonding pad 6 3
Since the flatness of the upper surface is poor and the pressure-bonding ball 8 hits one side and the ultrasonic impact at the time of pressure-bonding is concentrated on a part of the bonding pad 6 3 and its periphery, the interlayer insulating films 3 1 , 3 2 and the passivation film 5 are not affected. A crack 9 may occur. In this case, the pressure bonding ball 8 may come off from the bonding pad 6 3 and the connection between the bonding pads 6 1 to 63 3 and the aluminum wiring layer 2 1 may be broken, so that the reliability of the semiconductor device is reduced. There was a problem of decrease.
【0007】この発明は、上記のような課題を解消する
ためになされたもので、複数のアルミ配線層のうちの任
意のアルミ配線層に直接的に接続することができるボン
ディングパッドを備え、小型で信頼性の高い半導体装置
を得ることを目的とする。The present invention has been made in order to solve the above problems, and is provided with a bonding pad that can be directly connected to an arbitrary aluminum wiring layer among a plurality of aluminum wiring layers, and has a small size. The purpose is to obtain a highly reliable semiconductor device.
【0008】[0008]
【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、上下に並べて配置された同一形状の複
数のボンディングパッドと複数のボンディングパッドの
間に存在する層間絶縁膜とが多層配線構造をなし、複数
のボンディングパッドはそれらの間に存在する層間絶縁
膜の一部分に開孔したスルーホールを介して相互に電気
的に接続され、複数のボンディングパッドの一部は同一
の高さに積層された金属配線層と接続されているもので
ある。In a semiconductor device according to a first aspect of the present invention, a plurality of bonding pads of the same shape arranged vertically are provided and an interlayer insulating film existing between the plurality of bonding pads is multi-layered. It has a wiring structure, and a plurality of bonding pads are electrically connected to each other through a through hole opened in a part of the interlayer insulating film existing between them, and a part of the plurality of bonding pads have the same height. Is connected to the metal wiring layer laminated on.
【0009】この発明の請求項2に係る半導体装置は、
各ボンディングパッドの上に積層された層間絶縁膜に開
孔したスルーホールと、下に積層された層間絶縁膜に開
孔したスルーホールとを上下に重ならない位置に配置し
たものである。A semiconductor device according to claim 2 of the present invention is
A through hole opened in the interlayer insulating film laminated on each bonding pad and a through hole opened in the interlayer insulating film laminated below are arranged at positions not overlapping vertically.
【0010】[0010]
【作用】この発明の請求項1に係る半導体装置において
は、ボンディングパッドをスルーホールを介して互いに
接続し、各ボンディングパッドを金属配線層と接続す
る。これにより、ボンディングパッドと金属配線層との
接続に必要な面積を小さくすることができ、ひいては半
導体装置の小型化を図ることができる。In the semiconductor device according to the first aspect of the present invention, the bonding pads are connected to each other through the through holes, and each bonding pad is connected to the metal wiring layer. As a result, the area required for connecting the bonding pad and the metal wiring layer can be reduced, and the semiconductor device can be miniaturized.
【0011】この発明の請求項2に係る半導体装置にお
いては、隣接するスルーホールの位置を互いにずらすこ
とにより、平坦度が悪いスルーホールの部分が重なって
最上層のボンディングパッドの平坦度が重畳的に悪化す
るのを防止することができ、圧着ボールの片当たりを防
止できるため、ワイヤボンディングの際の衝撃に対して
強いボンディングパッドを得ることができる。さらに、
スルーホールの位置が上下に重なっているとワイヤボン
ディングの際の衝撃がこの部分に集中することとなる
が、隣接するスルーホールの位置をずらした場合には衝
撃を分散させることができる。In the semiconductor device according to the second aspect of the present invention, by shifting the positions of the adjacent through holes from each other, the portions of the through holes having poor flatness overlap and the flatness of the uppermost bonding pad is superposed. Since it is possible to prevent deterioration of the pressure-bonded balls and to prevent uneven contact of the pressure-bonded balls, it is possible to obtain a bonding pad that is strong against an impact during wire bonding. further,
If the positions of the through holes are vertically overlapped, the impact during wire bonding will be concentrated on this portion, but if the positions of the adjacent through holes are displaced, the impact can be dispersed.
【0012】[0012]
【実施例】実施例1.この実施例1は、この発明の請求
項1、2に係る一実施例である。図1の(a)はボンディ
ングパッドの平面図、(b)は(a)に示したAA線による
ボンディングパッドの要部断面図であり、図4に示した
従来の半導体装置と同一又は相当部分には同一符号を付
し、その説明は省略する。図1において、33はボンデ
ィングパッド63上に形成された層間絶縁膜、64は層間
絶縁膜33上に形成されたボンディングパッド、101〜
103はそれぞれ層間絶縁膜31〜33に開孔し、ボンデ
ィングパッド61〜64の外周に沿って正方形状に形成さ
れた幅5μm以下の帯状のスルーホールである。EXAMPLES Example 1. The first embodiment is an embodiment according to claims 1 and 2 of the present invention. 1A is a plan view of the bonding pad, and FIG. 1B is a sectional view of a main part of the bonding pad along the line AA shown in FIG. 1A, which is the same as or equivalent to the conventional semiconductor device shown in FIG. Are denoted by the same reference numerals, and description thereof will be omitted. 1, 3 3 interlayer insulating film formed on the bonding pads 6 3, 6 4 bonding pad formed on the interlayer insulating film 3 3, 10 1 -
Numeral 10 3 is a band-shaped through hole having a width of 5 μm or less, which is formed in the interlayer insulating films 3 1 to 3 3 and has a square shape along the outer periphery of the bonding pads 6 1 to 6 4 .
【0013】図1に示したボンディングパッドを形成す
るには、まず、絶縁膜1上にボンディングパッド61を
形成し、スルーホール101が開孔された層間絶縁膜31
をボンディングパッド61上に形成し、層間絶縁膜31上
にスルーホール101内を満たしてボンディングパッド
62を形成する。同様に、ボンディングパッド63、64
を形成する。ボンディングパッド61〜64は同一の形状
にされ、スルーホール101〜103の位置で互いに導通
している。また、各ボンディングパッド61〜64は図示
しない多層配線構造の各アルミ配線層の形成工程で同時
に形成され、このとき、任意のアルミ配線層の形成工程
でボンディングパッド61〜64とアルミ配線層とを一体
として形成することにより、ボンディングパッド61〜
64と任意のアルミ配線層とを導通させている。To form the bonding pad shown in FIG. 1, first, the bonding pad 6 1 is formed on the insulating film 1, and the interlayer insulating film 3 1 having the through hole 10 1 formed therein is formed.
Is formed on the bonding pad 6 1 , and the through hole 10 1 is filled on the interlayer insulating film 3 1 to form the bonding pad 6 2 . Similarly, the bonding pads 6 3 , 6 4
To form. The bonding pads 6 1 to 6 4 have the same shape and are electrically connected to each other at the positions of the through holes 10 1 to 10 3 . Each bonding pad 61 through 4 are simultaneously formed in the step of forming each aluminum wiring layer of the multilayer wiring structure (not shown), this time, the bonding pad 61 through 4 in the step of forming any of the aluminum wiring layer of aluminum by forming the wiring layer as an integral, bonding pads 6 1
6 4 is electrically connected to an arbitrary aluminum wiring layer.
【0014】このように、ボンディングパッド61〜64
をスルーホール101〜103を介して互いに接続し、ボ
ンディングパッド61〜64を任意のアルミ配線層と一体
として形成することにより、任意のアルミ配線層をボン
ディングパッドに直接的に接続することができ、ボンデ
ィングパッド61〜64とアルミ配線層との接続に必要な
面積を小さくすることができ、ひいては半導体装置の小
型化を図ることができる。As described above, the bonding pads 6 1 to 6 4
Are connected to each other through through holes 10 1 to 10 3 and the bonding pads 6 1 to 6 4 are integrally formed with an arbitrary aluminum wiring layer, so that the arbitrary aluminum wiring layer is directly connected to the bonding pad. it can, bonding pads 61 through 4 and it is possible to reduce the area required for connection of the aluminum wiring layer, it is possible to reduce the size of the semiconductor device thus.
【0015】また、ボンディングパッド62の上に積層
された層間絶縁膜32に開孔したスルーホール102と、
下に積層された層間絶縁膜31に開孔したスルーホール
101とは、上下に重ならない位置に配置されている。
つまり、スルーホール101はスルーホール102よりも
外側に配置されている(図1(a)参照)。ボンディング
パッド63の上下にあるスルーホール102、103につ
いても同様の関係にある。Further, a through hole 10 2 opened in the interlayer insulating film 3 2 laminated on the bonding pad 6 2 ,
The through holes 10 1 formed in the underlying interlayer insulating film 3 1 are arranged at positions that do not vertically overlap.
That is, the through hole 10 1 is arranged outside the through hole 10 2 (see FIG. 1A). The through holes 10 2 and 10 3 above and below the bonding pad 6 3 have the same relationship.
【0016】一般にスルーホールを形成すると、その上
の層の平坦度は悪くなるが、このように隣接するスルー
ホール101〜103の位置を互いにずらすことにより、
平坦度が悪い部分が重なって最上層のボンディングパッ
ド64の平坦度が重畳的に悪化するのを防止することが
でき、圧着ボールの片当たりを防止できるためワイヤボ
ンディングの際の衝撃に対して強いボンディングパッド
61〜64を得ることができる。さらに、隣接するスルー
ホール101〜103の位置が上下に重なっているとワイ
ヤボンディングの際の衝撃がこの部分に集中することと
なるが、隣接するスルーホール101〜103の位置をず
らした場合には衝撃を分散させることができる。従っ
て、ボンディングパッド101〜103はワイヤボンディ
ングの際の衝撃に対して強くなり、半導体装置の信頼性
を高くすることができる。Generally, when a through hole is formed, the flatness of the layer thereabove becomes poor. However, by shifting the positions of the adjacent through holes 10 1 to 10 3 from each other,
It is possible to prevent the flatness of the uppermost bonding pad 6 4 from being deteriorated in a superposed manner due to overlapping of portions having poor flatness, and it is possible to prevent uneven contact of the crimping ball, so that it is possible to prevent impact during wire bonding. Strong bonding pads 6 1 to 6 4 can be obtained. Furthermore, if the positions of the adjacent through holes 10 1 to 10 3 are vertically overlapped, the impact during wire bonding will be concentrated on this portion, but the positions of the adjacent through holes 10 1 to 10 3 are shifted. In the case of impact, the impact can be dispersed. Therefore, the bonding pads 10 1 to 10 3 are strong against impact during wire bonding, and the reliability of the semiconductor device can be improved.
【0017】実施例2.この実施例2はこの発明の請求
項1、2に係る一実施例である。上記実施例1では、ス
ルーホール101及び103をスルーホール102よりも
ボンディングパッド61〜64の外側に配置することによ
り、隣接するスルーホール101〜103の位置を互いに
ずらしたが、この実施例2では、別の構造を採用するこ
とによりスルーホールの位置をずらしている。Example 2. The second embodiment is an embodiment according to claims 1 and 2 of the present invention. In the first embodiment, the through holes 10 1 and 10 3 are arranged outside the bonding pads 6 1 to 6 4 with respect to the through hole 10 2 so that the positions of the adjacent through holes 10 1 to 10 3 are displaced from each other. However, in the second embodiment, the positions of the through holes are shifted by adopting another structure.
【0018】図2はこの発明の実施例2におけるボンデ
ィングパッドの平面図である。このボンディングパッド
も図1(b)に示したのと同様、4層配線構造であり、図
2において、111は最下層及びその上層である第2層
のボンディングパッドを接続するスルーホール、112
は第2層及び第3層のボンディングパッドを接続するス
ルーホール、113は第3層及び最上層のボンディング
パッドを接続するスルーホールである。図示したよう
に、スルーホール111〜113の大きさ形状は短辺5μ
m以下の短冊状であり、また、それらは一つの正方形の
周上に交互に配置されている。即ち、一番上のスルーホ
ール113は図2の実線で示した位置に配置され、真ん
中のスルーホール112は点線で示した位置に配置され
て、スルーホール113とスルーホール112の配置は交
互となっている。また、一番下のスルーホール111は
スルーホール113と同一の位置に配置されており、ス
ルーホール112とスルーホール111の配置も交互とな
っている。FIG. 2 is a plan view of a bonding pad according to the second embodiment of the present invention. This bonding pad also has a four-layer wiring structure as shown in FIG. 1B, and in FIG. 2, 11 1 is a through hole for connecting the bonding pad of the lowermost layer and the second layer which is the upper layer thereof, 11 2
A through hole for connecting the bonding pads of the second and third layers, 11 3 is a through-hole connecting the third layer and the uppermost layer of the bonding pad. As shown, the through holes 11 1 to 11 3 have a size of 5 μm on the short side.
It is a strip shape of m or less, and they are alternately arranged on the circumference of one square. That is, the top through hole 11 3 is arranged at the position shown by the solid line in FIG. 2, the middle through hole 11 2 is arranged at the position shown by the dotted line, and the through hole 11 3 and the through hole 11 2 are The arrangement is alternating. Further, the bottom through hole 11 1 is arranged at the same position as the through hole 11 3 , and the through holes 11 2 and the through holes 11 1 are arranged alternately.
【0019】このような交互配置とすることにより、実
施例1と同様、上下に隣接するスルーホールの位置を互
いにずらすことができ、最上層のボンディングパッドの
平坦度を向上させ、スルーホールへのワイヤボンディン
グの際の衝撃の集中を緩和させることができるため、ワ
イヤボンディングパッドの際の衝撃に対して強く、信頼
性の高い半導体装置を得ることができる。With such an alternate arrangement, the positions of vertically adjacent through holes can be shifted from each other, as in the first embodiment, the flatness of the uppermost bonding pad can be improved, and the through holes can be formed. Since it is possible to reduce the concentration of impact during wire bonding, it is possible to obtain a highly reliable semiconductor device that is resistant to impact during wire bonding pads.
【0020】なお、上記各実施例では、アルミ配線層を
4層有する4層配線構造としたが、4層以外の多層配線
構造としても同様の効果を奏する。また、金属配線層と
してアルミ以外の他の配線材料を用いたものであって
も、同様の効果を奏する。In each of the above-mentioned embodiments, the four-layer wiring structure having four aluminum wiring layers is used, but the same effect can be obtained with a multi-layer wiring structure other than four layers. Further, even if a wiring material other than aluminum is used for the metal wiring layer, the same effect can be obtained.
【0021】[0021]
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果がある。Since the present invention is constructed as described above, it has the following effects.
【0022】この発明の請求項1の半導体装置によれ
ば、上下に並べて配置された同一形状の複数のボンディ
ングパッドと複数のボンディングパッドの間に存在する
層間絶縁膜とが多層配線構造をなし、複数のボンディン
グパッドはそれらの間に存在する層間絶縁膜の一部分に
開孔したスルーホールを介して相互に電気的に接続さ
れ、複数のボンディングパッドの一部は同一の高さに積
層された金属配線層と接続されているので、複数のアル
ミ配線層のうちの任意のアルミ配線層に直接的に接続す
ることができ、小型化を図ることができるという効果が
ある。According to the semiconductor device of the first aspect of the present invention, the plurality of bonding pads of the same shape arranged vertically and the interlayer insulating film existing between the plurality of bonding pads form a multilayer wiring structure, The plurality of bonding pads are electrically connected to each other through a through hole formed in a part of the interlayer insulating film existing between them, and a part of the plurality of bonding pads are stacked at the same height. Since it is connected to the wiring layer, it can be directly connected to an arbitrary aluminum wiring layer among the plurality of aluminum wiring layers, and there is an effect that miniaturization can be achieved.
【0023】この発明の請求項2の半導体装置によれ
ば、各ボンディングパッドの上に積層された層間絶縁膜
に開孔したスルーホールと、下に積層された層間絶縁膜
に開孔したスルーホールとを上下に重ならない位置に配
置したので、請求項1の効果に加え、ワイヤボンディン
グの際の衝撃に強く、信頼性が高くなるという効果があ
る。According to the semiconductor device of the second aspect of the present invention, the through hole opened in the interlayer insulating film laminated on each bonding pad and the through hole opened in the interlayer insulating film laminated below. Since and are arranged at positions where they do not vertically overlap, in addition to the effect of claim 1, there is an effect that they are resistant to impact during wire bonding and reliability is increased.
【図1】実施例1におけるボンディングパッドを示すも
ので、(a)は平面図、(b)は要部断面図である。1A and 1B show a bonding pad in Example 1, where FIG. 1A is a plan view and FIG. 1B is a cross-sectional view of essential parts.
【図2】実施例2におけるボンディングパッドの平面図
である。FIG. 2 is a plan view of a bonding pad according to a second embodiment.
【図3】従来の半導体装置のボンディングパッドの一例
を示すもので、(a)は平面図、(b)は側断面図である。3A and 3B show an example of a bonding pad of a conventional semiconductor device, in which FIG. 3A is a plan view and FIG. 3B is a side sectional view.
【図4】(a)、(b)は、従来の半導体装置のボンディン
グパッドの別の例を示す側断面図である。4A and 4B are side sectional views showing another example of a bonding pad of a conventional semiconductor device.
【図5】図4に示したボンディングパッドにワイヤボン
ディングをしている状態を示す側断面図である。5 is a side sectional view showing a state in which wire bonding is performed on the bonding pad shown in FIG.
31〜33 層間絶縁膜 61〜64 ボンディングパッド 101〜103 スルーホール 111〜113 スルーホール3 1 to 3 3 Interlayer insulating film 6 1 to 6 4 Bonding pad 10 1 to 10 3 Through hole 11 1 to 11 3 Through hole
Claims (2)
間に積層された層間絶縁膜とを有する多層配線構造の半
導体装置において、 上下に並べて配置された同一形状の複数のボンディング
パッドと複数の前記ボンディングパッドの間に存在する
層間絶縁膜とが多層配線構造をなし、複数の前記ボンデ
ィングパッドはそれらの間に存在する層間絶縁膜の一部
分に開孔したスルーホールを介して相互に電気的に接続
され、複数の前記ボンディングパッドの一部は同一の高
さに積層された前記金属配線層と接続されていることを
特徴とする半導体装置。1. A semiconductor device having a multilayer wiring structure having a plurality of metal wiring layers and an interlayer insulating film laminated between the metal wiring layers, wherein a plurality of bonding pads of the same shape are arranged vertically. An interlayer insulating film existing between the plurality of bonding pads forms a multilayer wiring structure, and the plurality of bonding pads electrically connect to each other through a through hole formed in a part of the interlayer insulating film existing between them. And a part of the plurality of bonding pads are connected to the metal wiring layer stacked at the same height.
層間絶縁膜に開孔したスルーホールと、下に積層された
層間絶縁膜に開孔したスルーホールとは、上下に重なら
ない位置に配置されていることを特徴とする請求項1の
半導体装置。2. A through hole opened in an interlayer insulating film laminated on each bonding pad and a through hole opened in an interlayer insulating film laminated below are arranged at positions not vertically overlapping each other. The semiconductor device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5043402A JPH06260529A (en) | 1993-03-04 | 1993-03-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5043402A JPH06260529A (en) | 1993-03-04 | 1993-03-04 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260529A true JPH06260529A (en) | 1994-09-16 |
Family
ID=12662780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5043402A Pending JPH06260529A (en) | 1993-03-04 | 1993-03-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260529A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756675B1 (en) | 1996-08-20 | 2004-06-29 | Seiko Epson Corporation | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal |
| JP2006049366A (en) * | 2004-07-30 | 2006-02-16 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
-
1993
- 1993-03-04 JP JP5043402A patent/JPH06260529A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756675B1 (en) | 1996-08-20 | 2004-06-29 | Seiko Epson Corporation | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal |
| JP2006049366A (en) * | 2004-07-30 | 2006-02-16 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611561B2 (en) | Semiconductor device | |
| CN100481441C (en) | Electronic Package Structure | |
| US9786601B2 (en) | Semiconductor device having wires | |
| JPH07169872A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001217383A (en) | Semiconductor device and method of manufacturing the same | |
| US11823995B2 (en) | Package substrate, and semiconductor package including the package substrate | |
| JP7367669B2 (en) | semiconductor equipment | |
| JP6795327B2 (en) | Chip capacitor | |
| JP4528035B2 (en) | Semiconductor device | |
| CN101728349A (en) | Semiconductor device | |
| US20070052085A1 (en) | Semiconductor device | |
| JP2001085465A (en) | Semiconductor device | |
| JP6731777B2 (en) | Chip capacitor | |
| CN100536120C (en) | Semiconductor chip and preparation method thereof | |
| JPH06260529A (en) | Semiconductor device | |
| JPH06326150A (en) | Pad structure | |
| JP2007103656A (en) | Semiconductor device and manufacturing method thereof | |
| JP2002026064A (en) | Bonding pad structure for semiconductor device and method of manufacturing the same | |
| JP2005285971A (en) | Semiconductor device | |
| JP2008034655A (en) | Semiconductor device | |
| KR100471171B1 (en) | Bonding pad structure of a semiconductor device and a method of fabricating the same | |
| JPH04253337A (en) | Semiconductor device | |
| JP3998675B2 (en) | Semiconductor device | |
| JP3243078U (en) | Chip package structure that improves wire bonding durability | |
| US20240145329A1 (en) | Semiconductor package |