[go: up one dir, main page]

JPH0628267A - Information processor - Google Patents

Information processor

Info

Publication number
JPH0628267A
JPH0628267A JP4183605A JP18360592A JPH0628267A JP H0628267 A JPH0628267 A JP H0628267A JP 4183605 A JP4183605 A JP 4183605A JP 18360592 A JP18360592 A JP 18360592A JP H0628267 A JPH0628267 A JP H0628267A
Authority
JP
Japan
Prior art keywords
power
battery
semiconductor memory
power supply
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4183605A
Other languages
Japanese (ja)
Other versions
JP3133492B2 (en
Inventor
Shinpei Kunii
晋平 國井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04183605A priority Critical patent/JP3133492B2/en
Publication of JPH0628267A publication Critical patent/JPH0628267A/en
Application granted granted Critical
Publication of JP3133492B2 publication Critical patent/JP3133492B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To provide the information processor which is improved in the reliability of a resuming function and superior in practicability. CONSTITUTION:A main device is equipped with a CPU (saving means) 10, a semiconductor memory 11, a nonvolatile storage medium 12, a battery part (battery) 20, a battery state detecting circuit 21, a power circuit 22, a power switch 23. and a power source control circuit 24. When the power source is turned off by operating the power switch 23, the CPU 10 saves information on the process state at the time of the power-off operation in the semiconductor memory 11. The battery state detecting circuit 21 detects the output voltage value of the battery part 20 which drives the semiconductor memory 11 and when the detected value decreases below a specific value, the CPU 10 transfers the contents saved in the semiconductor memory 11 to the nonvolatile storage medium 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リジューム機能を具備
したパーソナルコンピュータ等の情報処理装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing device such as a personal computer having a resume function.

【0002】[0002]

【従来の技術】近年、パーソナルコンピュータ(以下
「PC」と称する)の小型化に伴い、携帯型のPCが開
発されるようになってきた。この携帯型のPCは、AC
電源の無い移動先でも使用できるように、PC内部にバ
ッテリを装備している。
2. Description of the Related Art In recent years, along with the miniaturization of personal computers (hereinafter referred to as "PC"), portable PCs have been developed. This portable PC is AC
A battery is installed inside the PC so that it can be used even when moving to a destination without a power supply.

【0003】ところで、この携帯型のPCとして、オペ
レータが電源を投入する毎にアプリケーションソフトを
起動する操作や必要なデータを読出しする操作を省ける
ようにするため、電源オフ時のPC内部の状態(CPU
のレジスタやメモリの内容)を一時的に半導体メモリに
退避させ、電源オン操作により半導体メモリの内容を元
に戻す機能(リジューム機能)を具備したものが知られ
ている。
By the way, in this portable PC, the internal state of the PC when the power is turned off is set so that the operation of activating the application software and the operation of reading necessary data every time the operator turns on the power can be omitted. CPU
It is known that a function (resume function) for temporarily saving the contents of the register and the memory of the semiconductor memory) to the semiconductor memory and restoring the contents of the semiconductor memory to the original contents by the power-on operation is known.

【0004】また、そのリジューム機能は、通常、バッ
テリによってバックアップされた半導体メモリにデータ
を退避することによって実現されている。
The resume function is usually realized by saving data in a semiconductor memory backed up by a battery.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、バッテ
リによってバックアップされた半導体メモリは、バッテ
リの残量が少なくなり、半導体メモリに出力される電圧
がある電圧以下まで低下すると、メモリの内容は消えて
しまう。
However, in a semiconductor memory backed up by a battery, when the remaining capacity of the battery becomes low and the voltage output to the semiconductor memory drops below a certain voltage, the contents of the memory are erased. .

【0006】従って、出力電圧がある電圧以下まで低下
した場合には、その後に電源をオンしても電源をオフし
た状態には戻らず、更にそれまでに入力した必要なデー
タも消えてしまい、リジューム機能の信頼性に欠けると
いう問題があった。
Therefore, when the output voltage drops below a certain voltage, the power is not turned off even if the power is turned on thereafter, and the necessary data input up to that point are also erased. There was a problem that the resume function was not reliable.

【0007】また、バックアップ中にバッテリ交換のた
めに不用意にバッテリが抜かれた場合も、上述したのと
同様の問題が生ずる。
If the battery is inadvertently removed for battery replacement during backup, the same problem as described above will occur.

【0008】一方、磁気ディスク装置等の不揮発性記憶
媒体にデータを退避することも考えられるが、アクセス
速度が半導体メモリと比較してかなり遅いため、電源オ
フの毎に不揮発性記憶媒体にデータを退避していたので
は、アクセスに時間がかかり実用的ではない。
On the other hand, it is conceivable to save data to a non-volatile storage medium such as a magnetic disk device, but since the access speed is considerably slower than that of a semiconductor memory, the data is stored in the non-volatile storage medium each time the power is turned off. If it was evacuated, access would take time and would be impractical.

【0009】そこで、本発明は、上記事情に鑑みてなさ
れたものであり、リジューム機能の信頼性向上を図り、
しかも実用性に優れる情報処理装置を提供することを目
的としている。
Therefore, the present invention has been made in view of the above circumstances, and aims to improve the reliability of the resume function.
Moreover, it is an object of the present invention to provide an information processing device having excellent practicability.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に本発明は、電池と、この電池の出力電圧により駆動さ
れる半導体メモリとを備え、電源オフ操作に基づき電源
オフ時の処理状態の情報を前記半導体メモリに退避する
リジューム機能を具備した情報処理装置において、不揮
発性記憶媒体と、前記電池の出力電圧値を検出する検出
回路と、この検出回路が検出した電圧値が所定値以下に
低下した場合に、前記半導体メモリに記憶した処理状態
の情報を前記不揮発性記憶媒体に退避する退避手段とを
有するものである。
In order to achieve the above object, the present invention comprises a battery and a semiconductor memory driven by the output voltage of the battery. In an information processing device having a resume function of saving information in the semiconductor memory, a nonvolatile storage medium, a detection circuit for detecting an output voltage value of the battery, and a voltage value detected by the detection circuit are equal to or less than a predetermined value. And a saving means for saving the information on the processing state stored in the semiconductor memory to the nonvolatile storage medium when it is lowered.

【0011】[0011]

【作用】このように構成された本発明によれば、電源オ
フ操作をすると、リジューム機能により電源オフ時の処
理状態の情報が半導体メモリに退避される。検出回路
は、半導体メモリを駆動する電池の出力電圧値を検出す
る。退避手段は、検出回路が検出した電圧値が所定値以
下に低下すると、半導体メモリに退避していた内容を更
に不揮発性記憶媒に退避する。これにより、リジューム
機能により半導体メモリに退避した電源オフ時の処理状
態の情報が、電池の出力電圧低下により失われることを
防止できる。また、電池の出力電圧値が所定値以上の通
常状態の場合は、アクセス速度が比較的速い半導体メモ
リに退避しているので、実用性に優れたものとなる。
According to the present invention having such a configuration, when the power is turned off, the resume function saves the information on the processing state at the time of turning off the power in the semiconductor memory. The detection circuit detects the output voltage value of the battery that drives the semiconductor memory. When the voltage value detected by the detection circuit drops below a predetermined value, the saving means further saves the contents saved in the semiconductor memory to the nonvolatile storage medium. As a result, it is possible to prevent the information of the processing state when the power is turned off, which is saved in the semiconductor memory by the resume function, from being lost due to the decrease in the output voltage of the battery. Further, in the normal state where the output voltage value of the battery is equal to or higher than the predetermined value, the battery is saved in the semiconductor memory having a relatively high access speed, which is excellent in practicality.

【0012】[0012]

【実施例】以下、本発明の実施例を図面を参照して詳述
する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0013】図1は本発明の情報処理装置の一実施例を
示す概略構成図である。
FIG. 1 is a schematic block diagram showing an embodiment of an information processing apparatus of the present invention.

【0014】本装置は、情報処理等を行う本体側1と、
この本体側1に電源を供給する電源側2とから構成され
ている。本体側1は、退避手段としてのCPU10,半
導体メモリ11及び不揮発性記憶媒体(例えば、ハード
ディスク装置,フラッシュメモリ等)12を具備し、電
源側2は、電池としてのバッテリ部20,バッテリ状態
検出回路21,電源回路22,パワースイッチ23及び
電源制御回路24を具備している。
The present apparatus comprises a main body 1 for performing information processing and the like,
It is composed of a power source side 2 for supplying power to the main body side 1. The main body side 1 includes a CPU 10 as a saving means, a semiconductor memory 11, and a non-volatile storage medium (for example, a hard disk device, a flash memory, etc.) 12, and a power source side 2 includes a battery section 20 as a battery and a battery state detection circuit. 21, a power supply circuit 22, a power switch 23, and a power supply control circuit 24.

【0015】次に、上記各部の詳細を説明する。Next, the details of each of the above parts will be described.

【0016】前記電源回路22は、バッテリ部20から
の電源をパワースイッチ23がオン状態の場合のみ本体
側1に供給する第1の電源ラインLaと、常時本体側1
に供給している第2の電源ラインLbとを有している。
第1の電源ラインLaには、本体側1の半導体メモリ1
1をバックアップするための回路以外の回路が接続され
ている。第2の電源ラインLbには、本体側1の半導体
メモリ11をバックアップするための回路等が接続され
ている。
The power supply circuit 22 includes a first power supply line La for supplying the power from the battery section 20 to the main body side 1 only when the power switch 23 is in the on state, and the main body side 1 at all times.
The second power supply line Lb is being supplied to.
The semiconductor memory 1 on the main body side 1 is connected to the first power supply line La.
Circuits other than the circuit for backing up 1 are connected. A circuit and the like for backing up the semiconductor memory 11 on the main body side 1 is connected to the second power supply line Lb.

【0017】前記バッテリ部20は、ユーザが交換可能
なメインバッテリ(例えば公称7.2V)20aと、ユ
ーザが交換不可能なサブバッテリ(例えば公称7.2
V)20bとを具備している。また、バッテリ部20
は、本体側1,電源回路22の他にバッテリ状態検出回
路21及び電源制御回路24にも電源を供給し、バッテ
リ状態検出回路21がバッテリ部20の出力電圧を常時
検出できるようにし、電源制御回路24がパワースイッ
チ23の状態を常時監視できるようにしている。また、
通常はメインバッテリ20aから本体側1及び各回路2
1,22,24に電源が供給され、メインバッテリ20
aが抜かれている場合のみ、サブバッテリ20bから本
体側1及び各回路21,22,24に電源が供給される
ようになっている。
The battery section 20 includes a main battery (eg, 7.2V nominal) 20a that can be replaced by a user, and a sub-battery (eg, nominally 7.2V) that cannot be replaced by the user.
V) 20b. In addition, the battery unit 20
Supplies power to the battery state detection circuit 21 and the power supply control circuit 24 in addition to the main body side 1 and the power supply circuit 22 so that the battery state detection circuit 21 can always detect the output voltage of the battery unit 20. The circuit 24 enables the state of the power switch 23 to be constantly monitored. Also,
Normally, from the main battery 20a to the main body side 1 and each circuit 2
1, 22 and 24 are supplied with power, and the main battery 20
Power is supplied from the sub-battery 20b to the main body side 1 and each of the circuits 21, 22 and 24 only when a is removed.

【0018】また、各バッテリ20a,20bは、AC
電源から充電可能なものであり、充電後の電源オフにお
ける後述するリジューム機能動作中では図2に示すよう
に出力電圧が低下する特性を示すものである。この出力
電圧特性は、同図に示すように、出力電圧の低下が急激
な第1の領域E1 と、出力電圧の低下が緩やか第2の領
域E2 と、第1の領域E1 と同様に出力電圧の低下が急
激な第3の領域E3 とを有している。メインバッテリ2
0aは、電源オフにおけるリジューム機能動作中で約1
週間の寿命を有するものであり、サブバッテリ20b
は、同じ条件でメインバッテリ20aより短く約数十分
の寿命を有するものである。なお、「電源オン/オフ」
とは、以下、前記電源回路22からの第1の電源ライン
Laのオン/オフをいうものとする。
The batteries 20a and 20b are connected to AC
It can be charged from a power source, and exhibits a characteristic that the output voltage drops as shown in FIG. 2 during a resume function operation described later when the power source is turned off after charging. This output voltage characteristic is, as shown in the figure, the same as in the first region E1 in which the output voltage sharply decreases, the second region E2 in which the output voltage gradually decreases, and the output voltage E1 as in the first region E1. Has a third region E3 in which the drop of R is rapid. Main battery 2
0a is about 1 when the resume function is operating when the power is off.
It has a life span of a week, and the sub-battery 20b
Is shorter than the main battery 20a and has a life of about several tens of minutes under the same conditions. "Power on / off"
Hereinafter, the term “on / off” of the first power supply line La from the power supply circuit 22 means.

【0019】前記バッテリ状態検出回路21は、バッテ
リ部20の出力電圧値を検出し、その検出した電圧値が
許容値(例えば7.0V)V1 以下になると(図2参
照)、アラーム信号(Low Battery の割り込み信号)を
電源制御回路24に送信するようになっている。この許
容値V1 は、図2に示すように、出力電圧の低下が緩や
かな第2の領域E2 に属する値とし、かつ、後述する第
2の退避動作を行っても半導体メモリ11の内容が消え
る限界電圧(例えば6.5V)V2 までは低下しない値
としている。この許容値V1 を第2の領域E2 に属する
値とすることにより、検出動作が確実に行えるようにし
ている。
The battery state detection circuit 21 detects the output voltage value of the battery section 20, and when the detected voltage value becomes equal to or lower than an allowable value (for example, 7.0 V) V1 (see FIG. 2), an alarm signal (Low). The battery interrupt signal) is transmitted to the power supply control circuit 24. As shown in FIG. 2, this allowable value V1 is a value belonging to the second region E2 in which the output voltage gradually decreases, and the contents of the semiconductor memory 11 are erased even if the second saving operation described later is performed. The value is set so that it does not decrease up to the limit voltage (eg 6.5V) V2. By setting the allowable value V1 to a value belonging to the second area E2, the detection operation can be surely performed.

【0020】前記パワースイッチ23は、オペレータの
操作により電源をオン/オフするためのものである。
The power switch 23 is for turning the power on / off by the operation of the operator.

【0021】前記電源制御回路24は、バッテリ部20
の状態が通常状態か又は異常状態かに応じて、電源回路
22をオン/オフ制御するものである。以下、「通常状
態」とは、出力電圧値が許容値V1 を越えている状態を
いい、「異常状態」とは、出力電圧値が許容値V1 以下
の状態をいうものとする。
The power supply control circuit 24 includes a battery section 20.
The power supply circuit 22 is turned on / off depending on whether the state is a normal state or an abnormal state. Hereinafter, the "normal state" means a state where the output voltage value exceeds the allowable value V1, and the "abnormal state" means a state where the output voltage value is the allowable value V1 or less.

【0022】通常状態における電源制御回路24の動作
は、電源がオフ状態の場合と、電源がオン状態の場合と
がある。電源がオフ状態の場合には、パワースイッチ2
3がオンされたか否かをチェックし、オンされていなけ
ればそのチェックを続け、パワースイッチ23がオンさ
れると、電源回路22の第1の電源ラインLaをオン
し、バックアップフラグをクリアするようになってい
る。また、電源がオン状態の場合には、パワースイッチ
23がオフされたか否かをチェックし、オフされていな
ければそのチェックを続け、パワースイッチ23がオフ
されると、CPU10に対して電源オフ要求を送信し、
CPU10からの電源オフ命令に基づき、電源回路22
の第1の電源ラインLaをオフするようになっている。
The operation of the power supply control circuit 24 in the normal state includes the case where the power is off and the case where the power is on. Power switch 2 when the power is off
3 is turned on, and if it is not turned on, the check is continued. When the power switch 23 is turned on, the first power supply line La of the power supply circuit 22 is turned on and the backup flag is cleared. It has become. When the power is on, it is checked whether or not the power switch 23 is turned off. If not, the check is continued. When the power switch 23 is turned off, the power off request is issued to the CPU 10. Send
Based on the power-off command from the CPU 10, the power supply circuit 22
The first power supply line La is turned off.

【0023】また、異常状態における電源制御回路24
の動作は、電源がオフ状態の場合に、バッテリ状態検出
回路21からアラーム信号を受信すると、バックアップ
フラグがセットされているか否かを判断し、バックアッ
プフラグがセットされていない場合は、電源回路22の
第1の電源ラインLaを一時的にオンし、データ退避要
求をCPU10に送信し、CPU10から電源オフ命令
がなされた場合には、電源回路22の第1の電源ライン
Laをオフし、バックアップフラグをセットするように
なっている。バックアップフラグをセットすることによ
り、再度バックアップ作業を行わないようにしている。
Further, the power supply control circuit 24 in an abnormal state
When the alarm signal is received from the battery state detection circuit 21 when the power is off, it is determined whether the backup flag is set, and when the backup flag is not set, the power supply circuit 22 First power line La is temporarily turned on, a data save request is transmitted to the CPU 10, and when a power off command is issued from the CPU 10, the first power line La of the power circuit 22 is turned off to perform backup. It is supposed to set a flag. By setting the backup flag, the backup work is not performed again.

【0024】前記CPU10は、通常の情報処理を行う
他に、電源制御回路24を制御してリジューム機能を実
現するものであり、信頼性の高いリジューム機能を実現
するために、通常状態における電源制御回路24の動作
に対応した第1の退避動作,異常状態における電源制御
回路24の動作に対応した第2の退避動作及び退避した
情報の読出し動作を行うようになっている。
In addition to performing normal information processing, the CPU 10 controls the power supply control circuit 24 to realize a resume function. In order to realize a highly reliable resume function, the CPU 10 controls the power supply in a normal state. The first saving operation corresponding to the operation of the circuit 24, the second saving operation corresponding to the operation of the power supply control circuit 24 in the abnormal state, and the read operation of the saved information are performed.

【0025】CPU10による第1の退避動作は、電源
制御回路24から電源オフ要求が送信された場合に、C
PU10内のレジスタの内容等を半導体メモリ11に退
避するものである。この第1の退避動作が終了すると、
電源制御回路24に電源オフ命令を送信するようになっ
ている。
The first save operation by the CPU 10 is C when the power-off request is transmitted from the power-supply control circuit 24.
The contents of registers in the PU 10 are saved in the semiconductor memory 11. When this first saving operation is completed,
A power-off command is transmitted to the power control circuit 24.

【0026】CPU10による第2の退避動作は、電源
制御回路24からデータ退避要求が送信された場合は、
電源回路22の第2の電源ラインLbによりバッテリバ
ックアップされている半導体メモリ11からCPU10
内のレジスタの内容等を読出して、不揮発性記憶媒体1
2に更に退避するものである。この第2の退避動作が終
了すると、電源制御回路24に電源オフ命令を送信する
ようになっている。
The second saving operation by the CPU 10 is performed when the data saving request is transmitted from the power supply control circuit 24.
From the semiconductor memory 11 backed up by the battery by the second power supply line Lb of the power supply circuit 22 to the CPU 10
Read the contents of the register in the nonvolatile storage medium 1
It will be further evacuated to 2. When the second saving operation is completed, a power off command is transmitted to the power control circuit 24.

【0027】CPU10による読出し動作は、電源回路
22の第1の電源ラインLaのオンに基づき、リジュー
ム機能が正常に動作しているか否かを判断し、正常でな
い場合には不揮発性記憶媒体12から、正常の場合には
半導体メモリ11から正常にジューム機能を実現するた
めに必要な情報を読出して、CPU10内のレジスタ等
にセットするものである。リジューム機能が正常に動作
しているか否かの判断は、例えばバッテリバックアップ
された半導体メモリ11の内容が正常か否かで判断す
る。
The read operation by the CPU 10 determines whether or not the resume function is normally operating based on the turning on of the first power supply line La of the power supply circuit 22, and if not, the nonvolatile storage medium 12 is used. In the normal case, the information necessary for normally realizing the jum function is read from the semiconductor memory 11 and set in a register or the like in the CPU 10. Whether or not the resume function is operating normally is determined by, for example, whether or not the contents of the battery-backed semiconductor memory 11 are normal.

【0028】次に、上記構成の本実施例の動作について
図3及び図4のフローチャートに従って説明する。図3
はバッテリ部20の状態が通常状態の場合のフローチャ
ートを示し、図4はバッテリ部20の状態が異常状態の
場合のフローチャートを示す。また、図3,図4中、
A,Bはステップの接続を示す。
Next, the operation of this embodiment having the above configuration will be described with reference to the flow charts of FIGS. Figure 3
Shows a flowchart when the state of the battery unit 20 is a normal state, and FIG. 4 shows a flowchart when the state of the battery unit 20 is an abnormal state. In addition, in FIG. 3 and FIG.
A and B indicate connection of steps.

【0029】まず、バッテリ部20の状態が通常状態の
場合について図3のフローチャートに従って説明する。
First, the case where the battery unit 20 is in the normal state will be described with reference to the flowchart of FIG.

【0030】電源がオフ状態にある場合には、電源側2
の電源制御回路24は、オペレータによりパワースイッ
チ23がオンされたか否かをチェックし(S1)、オン
されていなければそのチェックを続け、パワースイッチ
23がオンされると、電源回路22からの第1の電源ラ
インLaをオンし(S2)、バックアップフラグをクリ
アする(S3)。
When the power source is off, the power source side 2
The power supply control circuit 24 checks whether the power switch 23 is turned on by the operator (S1), and if it is not turned on, continues the check. When the power switch 23 is turned on, The power supply line La of No. 1 is turned on (S2) and the backup flag is cleared (S3).

【0031】一方、本体側1は、前記ステップS2にお
ける第1の電源ラインLaのオンにより起動され(S
4)、CPU10は、リジューム機能が正常に動作して
いるか否か(半導体メモリ11の内容が正常か否か)を
判断する(S5)。CPU10は、半導体メモリ11の
内容が正常でないと判断した場合には、不揮発性記憶媒
体12からデータを読出し(S6)、そのデータをCP
U10内のレジスタ等にセットする(S7)。これによ
り処理作業の再開が可能となる。また、CPU10は、
半導体メモリ11の内容が正常と判断した場合には、半
導体メモリ11からデータを読出し(S8)、そのデー
タをCPU10内のレジスタ等にセットする(S7)。
これにより処理作業の再開が可能となる。
On the other hand, the main body side 1 is activated by turning on the first power supply line La in step S2 (S
4) The CPU 10 determines whether the resume function is operating normally (whether the content of the semiconductor memory 11 is normal) (S5). When the CPU 10 determines that the content of the semiconductor memory 11 is not normal, it reads the data from the nonvolatile storage medium 12 (S6) and CP
It is set in a register or the like in U10 (S7). This allows the processing work to be restarted. Also, the CPU 10
When it is determined that the content of the semiconductor memory 11 is normal, the data is read from the semiconductor memory 11 (S8), and the data is set in the register or the like in the CPU 10 (S7).
This allows the processing work to be restarted.

【0032】また、電源がオン状態にある場合には、電
源側2の電源制御回路24は、オペレータによりパワー
スイッチ23がオフされたか否かをチェックし(S
9)、オフされていなければそのチェックを続け、パワ
ースイッチ23がオフされると、CPU10に対して電
源オフ要求を送信する(S10)。
When the power is on, the power supply control circuit 24 on the power supply side 2 checks whether the power switch 23 has been turned off by the operator (S
9) If not turned off, the check is continued. When the power switch 23 is turned off, a power-off request is transmitted to the CPU 10 (S10).

【0033】本体側1のCPU10は、前記ステップS
10における電源オフ要求に基づき、CPU10内のレ
ジスタの内容等を半導体メモリ11に退避する(第1の
退避動作)。これにより処理作業が中断する。CPU1
0は、この第1の退避動作が終了すると、電源制御回路
24に電源オフ命令を送信する(S12)。
The CPU 10 on the main body side 1 executes the step S
Based on the power-off request in 10, the contents of the registers in the CPU 10 are saved in the semiconductor memory 11 (first saving operation). This interrupts the processing work. CPU1
When the first saving operation is completed, 0 sends a power-off command to the power supply control circuit 24 (S12).

【0034】電源側2の電源制御回路24は、CPU1
0から電源オフ命令を受信したか否かを判断し(S1
3)、電源オフ命令を受信したと判断した場合には、電
源回路22の第1の電源ラインLaをオフする(S1
4)。
The power supply control circuit 24 on the power supply side 2 is the CPU 1
It is judged whether or not the power-off command is received from 0 (S1
3) If it is determined that the power-off command is received, the first power supply line La of the power supply circuit 22 is turned off (S1).
4).

【0035】次に、バッテリ部20の状態が異常状態の
場合について図4のフローチャートに従って説明する。
Next, a case where the battery unit 20 is in an abnormal state will be described with reference to the flowchart of FIG.

【0036】前記ステップS14により電源がオフ状態
の場合には、リジューム機能の動作により、バッテリ部
20の出力電圧が除々に低下してくる。バッテリ状態検
出回路21は、バッテリ部20の出力電圧値を常時検出
し、その検出した電圧値が許容値V1 以下に低下する
と、アラーム信号(Low Battery の割り込み信号)を電
源制御回路24に送信する。電源制御回路24は、バッ
テリ状態検出回路21からアラーム信号を受信したか否
か(Low Battery の割り込みがあったか否か)を判断し
(S15)、アラーム信号を受信すると、バックアップ
フラッグがセットされているか否かを判断し(S1
6)、バックアップフラッグがセットされていない場合
は、電源回路22からの第1の電源ラインLaを一時的
にオンし(S17)、データ退避要求をCPU10に送
信する(S18)。なお、前記ステップS15でアラー
ム信号を受信していない場合及び前記ステップS16で
バックアップフラッグがセットされている場合は(符号
B)、図3に示す前記ステップS1に進む。
When the power is off in step S14, the output voltage of the battery section 20 gradually decreases due to the operation of the resume function. The battery state detection circuit 21 constantly detects the output voltage value of the battery section 20 and, when the detected voltage value falls below the allowable value V1, sends an alarm signal (low battery interrupt signal) to the power supply control circuit 24. . The power supply control circuit 24 determines whether or not an alarm signal is received from the battery state detection circuit 21 (whether or not there is a Low Battery interrupt) (S15), and when the alarm signal is received, is the backup flag set? It is judged whether or not (S1
6) If the backup flag is not set, the first power supply line La from the power supply circuit 22 is temporarily turned on (S17) and a data save request is sent to the CPU 10 (S18). If the alarm signal is not received in step S15 and the backup flag is set in step S16 (reference B), the process proceeds to step S1 shown in FIG.

【0037】一方、本体側1は、前記ステップS17に
おける第1の電源ラインLaのオンにより起動され(S
19)、CPU10は、半導体メモリ11からCPU1
0内のレジスタの内容等を読出して、不揮発性記憶媒体
12に退避する(第2の退避動作)(S20)。CPU
10は、この第2の退避動作が終了すると、電源制御回
路24に電源オフ命令を送信する(S21)。
On the other hand, the main body side 1 is activated by turning on the first power supply line La in step S17 (S
19), the CPU 10 changes from the semiconductor memory 11 to the CPU 1
The contents of the register in 0 are read and saved in the non-volatile storage medium 12 (second saving operation) (S20). CPU
When the second evacuation operation is completed, the 10 sends a power off command to the power control circuit 24 (S21).

【0038】電源側2の電源制御回路24は、CPU1
0からの電源オフ命令を受信したか否かを判断し(S2
2)、電源オフ命令を受信したと判断した場合には、電
源回路22からの第1の電源ラインLaをオフし(S2
3)、バックアップフラグをセットし(S24)、再度
バックアップ作業が行われるのを防止する。CPU10
の第2の退避動作により、バッテリ部20の出力電圧値
は、許容値V1 より更に低下するが、半導体メモリ11
の内容が消える限界電圧V2 までは低下しない値とな
る。その後、オペレータによる充電又は充電されたメイ
ンバッテリ20aへの交換により(S25)、バッテリ
部20の出力電圧値は、公称値(7.2V)に近い値と
なって通常状態に復帰し、前記ステップS1以降の操作
が可能となる。
The power supply control circuit 24 on the power supply side 2 is the CPU 1
It is determined whether or not the power-off command from 0 is received (S2
2) If it is determined that the power off command is received, the first power line La from the power circuit 22 is turned off (S2).
3) The backup flag is set (S24) to prevent the backup work from being performed again. CPU10
Although the output voltage value of the battery unit 20 becomes lower than the allowable value V1 by the second saving operation of the semiconductor memory 11
The value does not decrease up to the limit voltage V2 at which the contents of is erased. After that, when the operator charges or replaces the charged main battery 20a (S25), the output voltage value of the battery unit 20 becomes a value close to the nominal value (7.2 V) and returns to the normal state. Operations after S1 are possible.

【0039】このような上記実施例の情報処理装置によ
れば、リジューム機能により半導体メモリ11に退避し
た電源オフ時の処理状態の情報が、バッテリ部20の出
力電圧低下により失われることを防止できるので、リジ
ューム機能の信頼性向上が図れる。また、バッテリ部2
0の状態が通常状態の場合は、電源オフ時の処理状態の
情報をアクセス速度が比較的速い半導体メモリ11に退
避しているので、実用性に優れたものとなる。また、バ
ックアップ中にメインバッテリ20aが不用意に抜かれ
ても、サブバッテリ20bから電源を必要な回路に供給
しているので、リジューム機能の信頼性向上がより図れ
る。
According to the information processing apparatus of the above-described embodiment, it is possible to prevent the information of the processing state when the power is turned off, which is saved in the semiconductor memory 11 by the resume function, from being lost due to the output voltage drop of the battery section 20. Therefore, the reliability of the resume function can be improved. Also, the battery unit 2
When the state of 0 is the normal state, the information of the processing state when the power is turned off is saved in the semiconductor memory 11 having a relatively high access speed, which is excellent in practicality. Further, even if the main battery 20a is accidentally removed during the backup, the sub battery 20b supplies power to the necessary circuits, so that the reliability of the resume function can be further improved.

【0040】なお、本発明は上記実施例に限定されず、
その要旨を変更しない範囲内で種々に変形実施できる。
例えば、本体側1のCPU10で電源側2のバッテリ状
態検出回路21若しくは電源制御回路24の一方が有す
る機能又は双方の回路21,24が有する機能をファー
ムウェアで実現してもよい。
The present invention is not limited to the above embodiment,
Various modifications can be made without changing the gist of the invention.
For example, the CPU 10 of the main body side 1 may implement the function of one of the battery state detection circuit 21 and the power supply control circuit 24 of the power supply side 2 or the function of both circuits 21 and 24 by firmware.

【0041】[0041]

【発明の効果】以上詳述した本発明によれば、電池の出
力電圧値が所定値以上の通常状態の場合は、電源オフ操
作に基づき電源オフ時の処理状態の情報を、アクセス速
度が比較的速い半導体メモリに退避し、半導体メモリを
駆動する電池の出力電圧値が所定値以下に低下した場合
に、不揮発性記憶媒体に更に退避するようにしているの
で、リジューム機能の信頼性向上を図り、しかも実用性
に優れる情報処理装置を提供することができる。
According to the present invention described in detail above, when the output voltage value of the battery is in a normal state of a predetermined value or more, the information on the processing state at the time of power off is compared with the access speed based on the power off operation. When the output voltage value of the battery that drives the semiconductor memory drops below a predetermined value, it is further saved in the non-volatile storage medium, so the reliability of the resume function is improved. Moreover, it is possible to provide an information processing device having excellent practicality.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の情報処理装置の一実施例を示す概略構
成図である。
FIG. 1 is a schematic configuration diagram showing an embodiment of an information processing device of the present invention.

【図2】本実施例におけるバッテリ部の電圧出力特性を
示すグラフである。
FIG. 2 is a graph showing a voltage output characteristic of a battery unit in the present embodiment.

【図3】本実施例の動作を示すフローチャートである。FIG. 3 is a flowchart showing the operation of this embodiment.

【図4】本実施例の動作を示すフローチャートである。FIG. 4 is a flowchart showing the operation of this embodiment.

【符号の説明】[Explanation of symbols]

10 CPU(退避手段) 11 半導体メモリ 12 不揮発性記憶媒体 20 バッテリ部(電池) 21 バッテリ状態検出回路 10 CPU (Evacuation Means) 11 Semiconductor Memory 12 Nonvolatile Storage Medium 20 Battery Unit (Battery) 21 Battery State Detection Circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電池と、この電池の出力電圧により駆動
される半導体メモリとを備え、電源オフ操作に基づき電
源オフ時の処理状態の情報を前記半導体メモリに退避す
るリジューム機能を具備した情報処理装置において、不
揮発性記憶媒体と、前記電池の出力電圧値を検出する検
出回路と、この検出回路が検出した電圧値が所定値以下
に低下した場合に、前記半導体メモリに記憶した処理状
態の情報を前記不揮発性記憶媒体に退避する退避手段と
を有することを特徴とする情報処理装置。
1. An information processing system comprising a battery and a semiconductor memory driven by the output voltage of the battery, and having a resume function for saving information on a processing state at the time of power-off to the semiconductor memory based on a power-off operation. In the device, a nonvolatile storage medium, a detection circuit for detecting the output voltage value of the battery, and the processing state information stored in the semiconductor memory when the voltage value detected by the detection circuit drops below a predetermined value. And an evacuation means for evacuating the non-volatile storage medium to the non-volatile storage medium.
JP04183605A 1992-07-10 1992-07-10 Information processing device Expired - Fee Related JP3133492B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04183605A JP3133492B2 (en) 1992-07-10 1992-07-10 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04183605A JP3133492B2 (en) 1992-07-10 1992-07-10 Information processing device

Publications (2)

Publication Number Publication Date
JPH0628267A true JPH0628267A (en) 1994-02-04
JP3133492B2 JP3133492B2 (en) 2001-02-05

Family

ID=16138729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04183605A Expired - Fee Related JP3133492B2 (en) 1992-07-10 1992-07-10 Information processing device

Country Status (1)

Country Link
JP (1) JP3133492B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978922A (en) * 1996-02-29 1999-11-02 Kabushiki Kaisha Toshiba Computer system having resume function
JP2007018428A (en) * 2005-07-11 2007-01-25 Denso Wave Inc Personal digital assistance
US8190788B2 (en) 2009-09-16 2012-05-29 Canon Kabushiki Kaisha Shifting volatile memories to self-refresh mode
JP2014142805A (en) * 2013-01-24 2014-08-07 Semiconductor Energy Lab Co Ltd Semiconductor device, and driving method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978922A (en) * 1996-02-29 1999-11-02 Kabushiki Kaisha Toshiba Computer system having resume function
JP2007018428A (en) * 2005-07-11 2007-01-25 Denso Wave Inc Personal digital assistance
US8190788B2 (en) 2009-09-16 2012-05-29 Canon Kabushiki Kaisha Shifting volatile memories to self-refresh mode
US8375149B2 (en) 2009-09-16 2013-02-12 Canon Kabushiki Kaisha Memory controller connected to plural volatile memories and data saving control method of the same
JP2014142805A (en) * 2013-01-24 2014-08-07 Semiconductor Energy Lab Co Ltd Semiconductor device, and driving method thereof

Also Published As

Publication number Publication date
JP3133492B2 (en) 2001-02-05

Similar Documents

Publication Publication Date Title
US5475271A (en) Power source control system for electronic device and expansion unit connected thereto
EP0752638A2 (en) Resume operations in an information processing system
US7415621B2 (en) Power supply system, computer apparatus and maximum power control method
US6438708B1 (en) Information processing apparatus that can hold internal information
JPH113151A (en) Hibernation control method for information processing device and battery-operable electronic device
US5435005A (en) Method and system for controlling resuming operation of an AC-driven computer system using an external memory
US20040103343A1 (en) Method and related computer for processing suspend to ram during power failure
JPH0628267A (en) Information processor
JPH10187302A (en) Data storage system and power saving method applied to the system
JP4503003B2 (en) Power supply backup system and electronic device having the same
JPH1091296A (en) Information processing apparatus and information processing method
JPH113292A (en) Data backup method and system
JP2740685B2 (en) Storage device backup circuit
JP2000040037A (en) Data protection device, data protection method, and storage medium
JPH0728572A (en) Automatic data storage device at power failure
JPH10254590A (en) Integrated circuit and information processing device
JPS63266511A (en) Power control method
JPH06259172A (en) Battery operation type information processor
JP2854154B2 (en) Processing equipment
KR100577800B1 (en) Automatic backup device and method of computer system
JPH05143469A (en) Memory backup device
JPS63280357A (en) Data save/restore system
JP2002091632A (en) Computer system
JPH05241674A (en) Portable electronics
JPH1196083A (en) Semiconductor disk device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees