JPH06326870A - Picture communication equipment - Google Patents
Picture communication equipmentInfo
- Publication number
- JPH06326870A JPH06326870A JP5109248A JP10924893A JPH06326870A JP H06326870 A JPH06326870 A JP H06326870A JP 5109248 A JP5109248 A JP 5109248A JP 10924893 A JP10924893 A JP 10924893A JP H06326870 A JPH06326870 A JP H06326870A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control unit
- facsimile control
- processing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13036—Serial/parallel conversion, parallel bit transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13106—Microprocessor, CPU
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13107—Control equipment for a part of the connection, distributed control, co-processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13199—Modem, modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13396—Signaling in general, in-band signalling
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、モデム側とファクシミ
リ制御側をそれぞれユニット化した画像通信装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image communication apparatus in which a modem side and a facsimile control side are unitized.
【0002】[0002]
【従来の技術】従来のこの種の装置は、図7に示すよう
に、画データの変復調処理を行なうモデムユニット1
と、データ伸張および記録等の処理を行なうファクシミ
リ制御ユニット2とを有し、画データの受信に際して
は、モデムユニット1側にて復調した画データをファク
シミリ制御ユニット2側に引き渡して伸張および記録紙
等の処理にかけることが行なわれていた。2. Description of the Related Art A conventional device of this type, as shown in FIG. 7, is a modem unit 1 for performing modulation / demodulation processing of image data.
And a facsimile control unit 2 for performing processing such as data expansion and recording. When receiving image data, the image data demodulated by the modem unit 1 side is transferred to the facsimile control unit 2 side for expansion and recording paper. And so on.
【0003】モデムユニット1は、回線Lの制御を行な
う回線制御部11、アナログFEP(FEP:フロント
・エンド・プロセッサ)12、変復調等の処理をデジタ
ル的に行なうDSPコア(デジタル信号処理部)13、
画データの受渡しを行なうための送信レジスタ14およ
び受信レジスタ15などを含み、回線Lからの受信信号
を1バイト復調するごとに、その復調データを受信レジ
スタ15に書込むとともに、ファクシミリ制御ユニット
1に対して割込要求(INT)を発する。The modem unit 1 includes a line control unit 11 for controlling the line L, an analog FEP (FEP: front end processor) 12, and a DSP core (digital signal processing unit) 13 for digitally performing processing such as modulation / demodulation. ,
The facsimile control unit 1 includes a transmission register 14 and a reception register 15 for passing image data, and writes the demodulated data in the reception register 15 each time the reception signal from the line L is demodulated by 1 byte. In response, an interrupt request (INT) is issued.
【0004】ファクシミリ制御ユニット2は、画像読取
/記録部21、画データ圧縮/伸張部22、操作パネル
等のコンソール23、画像データを一時的に蓄積するワ
ーキングRAM24、および装置全体の動作を集中的に
制御するCPU(中央処理装置)25などを含み、モデ
ムユニット1側から割込要求INTがあるごとに、その
割込要求にもとづく処理によって、モデムユニット1側
の受信レジスタ15から復調データを1バイトずつ読み
取り、これをワーキングRAM24に一旦蓄積してから
伸張等の処理を行なう。The facsimile control unit 2 concentrates the operation of the image reading / recording unit 21, the image data compression / expansion unit 22, the console 23 such as an operation panel, the working RAM 24 for temporarily storing image data, and the operation of the entire apparatus. Each time there is an interrupt request INT from the modem unit 1 side, a CPU (central processing unit) 25 etc. for controlling the demodulation data is sent from the reception register 15 on the modem unit 1 side to 1 by the processing based on the interrupt request. The data is read byte by byte, and the data is temporarily stored in the working RAM 24 and then expanded or the like.
【0005】[0005]
【発明が解決しようとする課題】しかし、かかる構成に
よれば、モデムユニットから復調データを受けとって処
理するファクシミリ制御ユニット側の処理負担が大き
く、ファクシミリ制御ユニット側での処理効率が低下す
る、という問題があった。However, according to such a configuration, the processing load on the side of the facsimile control unit that receives and processes the demodulated data from the modem unit is large, and the processing efficiency on the side of the facsimile control unit decreases. There was a problem.
【0006】上述の問題は以下の理由で生じる。すなわ
ち、上述した従来の装置の場合、図8に示すように、モ
デムユニット1は画データを1バイト復調するごとにフ
ァクシミリ制御ユニット2に対して割込要求を発生す
る。ファクシミリ制御ユニット2はその割込要求がある
度に、所定の割込準備処理を行なってから、モデムユニ
ット1側の受信レジスタ15から画データを読み取る。The above-mentioned problems occur for the following reasons. That is, in the case of the conventional device described above, as shown in FIG. 8, the modem unit 1 issues an interrupt request to the facsimile control unit 2 every time one byte of image data is demodulated. Each time there is an interrupt request, the facsimile control unit 2 performs a predetermined interrupt preparation process and then reads the image data from the reception register 15 on the modem unit 1 side.
【0007】このため、ファクシミリ制御ユニット1に
対する割込要求は頻繁に発せられ、この頻繁な割込要求
によって、ファクシミリ制御ユニット2はその割込の準
備処理に多くの時間を費やされるようになり、たとえば
データの伸張や記録等の他の処理を行なう時間余裕が少
なくなってしまう。Therefore, the interrupt request to the facsimile control unit 1 is frequently issued, and the frequent interrupt request causes the facsimile control unit 2 to spend a lot of time in the preparation process for the interrupt. For example, the time margin for performing other processes such as data expansion and recording is reduced.
【0008】本発明は、上述した課題に鑑みてなされた
もので、モデムユニットから復調データを受けとって処
理するファクシミリ制御ユニット側の処理負担を軽減さ
せてデータの処理効率を向上させることができる画像通
信装置を提供することを目的とする。The present invention has been made in view of the above problems, and an image capable of improving the data processing efficiency by reducing the processing load on the side of the facsimile control unit that receives and processes demodulated data from the modem unit. An object is to provide a communication device.
【0009】[0009]
【課題を解決するための手段】本発明は上述の課題を解
決するため、画データの変復調処理を行なうモデムユニ
ットとデータ伸張等の処理を行なうファクシミリ制御ユ
ニットとの間にデュアルポートRAMを介在させて、モ
デムユニット側からのデータの書込/読出とファクシミ
リ制御ユニット側からのデータの読出/書込とを同時に
行なわせる、という構成を備えたものである。In order to solve the above problems, the present invention has a dual port RAM interposed between a modem unit for performing modulation / demodulation processing of image data and a facsimile control unit for performing processing such as data expansion. In addition, the writing / reading of data from the modem unit side and the reading / writing of data from the facsimile control unit side are simultaneously performed.
【0010】[0010]
【作用】本発明は、上述の構成によって、ファクシミリ
制御ユニットが復調データの受け取りのために行なう処
理を大幅に軽減させることができるようになり、これに
よりファクシミリ制御ユニット側にはデータ伸張等の他
の処理を行なう時間余裕が多く確保されるようになるた
め、ファクシミリ制御ユニット側の処理負担を軽減させ
てデータの処理効率を向上させることが可能となる。According to the present invention, with the above-described structure, the processing performed by the facsimile control unit for receiving the demodulated data can be greatly reduced, and the facsimile control unit side can perform other operations such as data expansion. Since it is possible to secure a large time margin for performing the processing of (1), it is possible to reduce the processing load on the facsimile control unit side and improve the data processing efficiency.
【0011】[0011]
【実施例】以下、本発明の実施例を図を参照しながら説
明する。Embodiments of the present invention will be described below with reference to the drawings.
【0012】なお、図において、同一符号は同一または
相当部分を示すものとする。図1は本発明の第1の実施
例による画像通信装置の概略構成を示すものであって、
まず、1は画データの変復調処理を行なうモデムユニッ
ト、2はデータ伸張および記録等の処理を行なうファク
シミリ制御ユニット2である。In the figures, the same reference numerals indicate the same or corresponding parts. FIG. 1 shows a schematic configuration of an image communication device according to a first embodiment of the present invention.
First, 1 is a modem unit for performing modulation / demodulation processing of image data, and 2 is a facsimile control unit 2 for performing processing such as data expansion and recording.
【0013】モデムユニット1には、回線Lの制御を行
なう回線制御部11、アナログFEP(FEP:フロン
ト・エンド・プロセッサ)12、変復調等の処理をデジ
タル的に行なうDSPコア(デジタル信号処理部)1
3、2つの書込/読出アクセスポートを有するデュアル
ポートRAM16が設けられている。The modem unit 1 includes a line control unit 11 for controlling the line L, an analog FEP (FEP: front end processor) 12, and a DSP core (digital signal processing unit) for digitally performing processing such as modulation / demodulation. 1
A dual port RAM 16 having three or two write / read access ports is provided.
【0014】ファクシミリ制御ユニット2は、画像読取
/記録部21、画データの圧縮/伸張部22、操作パネ
ル等のコンソール23、画像データを一時的に蓄積する
ワーキングRAM24、および装置全体の動作を集中的
に制御するCPU(中央処理装置)25などが設けられ
ている。The facsimile control unit 2 concentrates the operation of the image reading / recording section 21, the image data compression / expansion section 22, the console 23 such as an operation panel, the working RAM 24 for temporarily storing the image data, and the entire apparatus. A CPU (Central Processing Unit) 25 and the like for dynamically controlling are provided.
【0015】ここで、上記デュアルポートRAM16は
モデムユニット1とファクシミリ制御ユニット2との間
に介在し、一方のアクセスポートがモデムユニット1内
のバスB1に接続され、他方のアクセスポートがファク
シミリ制御ユニット2内のバスB2に接続されていて、
モデムユニット1側からのデータの書込/読出とファク
シミリ制御ユニット2側からのデータの読出/書込とが
同時に行なわれるようになっている。The dual port RAM 16 is interposed between the modem unit 1 and the facsimile control unit 2, one access port is connected to the bus B1 in the modem unit 1, and the other access port is the facsimile control unit. Connected to bus B2 in 2
The writing / reading of data from the modem unit 1 side and the reading / writing of data from the facsimile control unit 2 side are performed simultaneously.
【0016】この場合、上記デュアルポートRAM16
は、その記憶領域が複数のバンクに区切られていて、各
記憶バンクへのデータの書込状態がRAM16内のステ
ータスレジスタのフラグによって表示されるようになっ
ている。すなわち、RAM16内のステータスレジスタ
は、各記憶バンクごとに、バンクに対するデータの書込
が終了しているか否かを示す第1のフラグ(FULL)
と、書き込まれたデータによってバンクの容量がいっぱ
いになったか否かを示す第2のフラグ(バンクエンド)
を有する。In this case, the dual port RAM 16
The storage area is divided into a plurality of banks, and the writing state of data to each storage bank is displayed by the flag of the status register in the RAM 16. That is, the status register in the RAM 16 has a first flag (FULL) indicating, for each storage bank, whether or not writing of data to the bank has been completed.
And a second flag (bank end) indicating whether or not the bank capacity is filled with the written data.
Have.
【0017】したがって、このステータスレジスタの内
容をチェックすることで、各バンクへのデータの書込状
態を個別に判定することができるようになっている。た
とえば、第1のフラグと第2のフラグに共に”1”が立
っていた場合は、そのフラグに対応するバンクへのデー
タの書込が終了されているとともに、そのバンクの容量
が書込データでいっぱいになっていることを意味する。
また、第1のフラグだけに”1”が立ち、第2のフラグ
の状態が”0”であった場合は、そのフラグに対応する
バンクの容量は残っているが、そのバンクに対するデー
タの書込は終了していることを意味する。なお、ステー
タスレジスタのフラグチェックは、2つのポートのいず
れの側からも行なえるようになっている。Therefore, by checking the contents of the status register, it is possible to individually determine the write state of data to each bank. For example, when both the first flag and the second flag are set to "1", the writing of the data to the bank corresponding to the flag is completed and the capacity of the bank is the write data. Means that it is full of.
If "1" is set in only the first flag and the state of the second flag is "0", the capacity of the bank corresponding to the flag remains, but the data writing to that bank Including means that it is finished. The flag check of the status register can be performed from either side of the two ports.
【0018】以上のように構成された画像通信装置につ
いて、以下その動作を説明する。図2は、図1に示した
装置において、モデムユニット1からファクシミリ制御
ユニット2への復調データの受渡し手順を示したもので
ある。The operation of the image communication apparatus configured as described above will be described below. FIG. 2 shows a procedure of delivering demodulated data from the modem unit 1 to the facsimile control unit 2 in the apparatus shown in FIG.
【0019】図1および図2において、モデムユニット
1は、受信画データを1バイト復調するごとに、その1
バイトの復調データをデュアルポートRAM16に書込
む。この書込はデュアルポートRAM16の一方のポー
トをアクセスすることによって行なわれる。1 and 2, each time the modem unit 1 demodulates the received image data by 1 byte,
The byte demodulated data is written to the dual port RAM 16. This writing is performed by accessing one port of the dual port RAM 16.
【0020】一方、ファクシミリ制御ユニット2は上記
デュアルポートRAM16のステータスレジスタのフラ
グを周期的にチェックする。そして、このフラグチェッ
クによって書込終了の記憶バンクを検出したならば、そ
の記憶バンクに書込まれているすべての復調データをま
とめて読み出してワーキングRAM24に転送する。On the other hand, the facsimile control unit 2 periodically checks the flag of the status register of the dual port RAM 16. Then, if the flag-checked storage bank is detected, all the demodulated data written in the storage bank are collectively read and transferred to the working RAM 24.
【0021】これにより、ファクシミリ制御ユニット2
は、頻繁な割込要求を受けることなく、モデムユニット
1にて復調されたデータを複数バイトのブロックにまと
めて短時間に受け取ることができるようになり、これに
より割込発生頻度が少なくなって、データ伸張等の他の
処理を行なうための時間を十分に確保することができる
ようになる。As a result, the facsimile control unit 2
Allows the data demodulated by the modem unit 1 to be collected in blocks of a plurality of bytes in a short time without receiving frequent interrupt requests, which reduces the frequency of interrupt occurrence. , It becomes possible to secure sufficient time for performing other processing such as data expansion.
【0022】この場合、モデムユニット1からファクシ
ミリ制御ユニット2への復調データの受渡しは、バンク
またはフレームのいずれの単位でも行なわせることがで
きる。In this case, the transfer of the demodulated data from the modem unit 1 to the facsimile control unit 2 can be performed in either bank or frame units.
【0023】すなわち、データの受渡しをバンク単位で
行なわせる場合は、モデムユニット1から各記憶バンク
に対するデータの書込をそれぞれバンク容量がいっぱい
になるまで行なわせる一方、ファクシミリ制御ユニット
2には、バンクに対するデータの書込が終了しているか
否かを示す第1のフラグ(FULL)と、書き込まれた
データによってバンクの容量がいっぱいになったか否か
を示す第2のフラグ(バンクエンド)とが共に”1”に
なったバンクを検索させて読出を行なわせる。これによ
り、復調データはバンク単位にまとめられてファクシミ
リ制御ユニット1側へブロック転送されるようになる。That is, when data is transferred in units of banks, the modem unit 1 writes data to each storage bank until the bank capacity becomes full, while the facsimile control unit 2 causes the bank to be transferred. A first flag (FULL) indicating whether or not the writing of data into the memory has been completed, and a second flag (bank end) indicating whether or not the capacity of the bank is filled with the written data. The banks having both become "1" are searched and read. As a result, the demodulated data is collected in bank units and block-transferred to the facsimile control unit 1 side.
【0024】また、データの受渡しをフレーム単位で行
なわせる場合は、モデムユニット1から各記憶バンクに
対するデータの書込をそれぞれフレームの終りで終了さ
せる一方、ファクシミリ制御ユニット2には、バンクに
対するデータの書込が終了しているか否かを示す第1の
フラグ(FULL)が”1”になったバンクを検索させ
て読出を行なわせる。これにより、復調データはフレー
ム単位にまとめられてファクシミリ制御ユニット1側へ
ブロック転送されるようになる。When data is transferred in units of frames, the writing of data from the modem unit 1 to each storage bank is ended at the end of each frame, while the facsimile control unit 2 sends the data to the bank. The bank in which the first flag (FULL) indicating whether or not the writing is completed is set to "1" is searched for and the bank is read. As a result, the demodulated data is collected in frame units and block-transferred to the facsimile control unit 1 side.
【0025】図3は本発明の第2の実施例を示したもの
であって、上述した実施例との相違点について説明する
と、この第2の実施例では、デュアルポートRAM16
へのデータの書込状態に応じてファクシミリ制御ユニッ
ト2側への割込要求を発する割込制御部17が設けられ
ている。FIG. 3 shows a second embodiment of the present invention. The difference from the above-mentioned embodiment will be described. In the second embodiment, the dual port RAM 16 is shown.
An interrupt control unit 17 is provided which issues an interrupt request to the facsimile control unit 2 side in accordance with the state of writing data into the.
【0026】この割込制御部17は、各記憶バンクへの
データの書込状態がフラグ登録されるバンクレジスタ1
71を有し、このバンクレジスタ171の登録内容から
各記憶バンクでのデータ書込終了の有無を検出し、この
検出に基づいてファクシミリ制御ユニット2側へ割込要
求を発する。The interrupt control unit 17 has a bank register 1 in which a write state of data in each storage bank is registered as a flag.
71, it detects the presence / absence of data writing in each storage bank from the registered contents of the bank register 171, and issues an interrupt request to the facsimile control unit 2 side based on this detection.
【0027】ファクシミリ制御ユニット1は、上記割込
要求を受けると、所定の割込準備処理を行なった後、上
記バンクレジスタ171およびデュアルポートRAM1
6のステータスを参照して、データ書込が終了した記憶
バンクのデータを一挙に読み込む。Upon receiving the interrupt request, the facsimile control unit 1 performs a predetermined interrupt preparation process, and then the bank register 171 and the dual port RAM 1
Referring to the status of 6, the data of the storage bank for which the data writing is completed is read all at once.
【0028】これにより、ファクシミリ制御ユニット2
は、図4に示すように、デュアルポートRAM16内の
一の記憶バンクへのデータ書込が終了したときだけ、上
記割込要求に対する処理を実行し、それ以外は伸張等の
他の処理を実行することができる。As a result, the facsimile control unit 2
As shown in FIG. 4, executes the processing for the interrupt request only when the data writing to one storage bank in the dual port RAM 16 is completed, and otherwise executes other processing such as expansion. can do.
【0029】したがって、この第2の実施例の場合も、
ファクシミリ制御ユニット1は、データ伸張等の他の処
理を行なうための時間を十分に確保することができるよ
うになる。Therefore, also in the case of the second embodiment,
The facsimile control unit 1 can secure a sufficient time for performing other processing such as data expansion.
【0030】図5は本発明の第3の実施例を示したもの
であって、上述した実施例との相違点について説明する
と、この第3の実施例では、デュアルポートRAM16
に書込まれるデータのアドレス情報が登録されるポイン
タレジスタ18が設けられている。上記アドレス情報に
はデータの開始と終了を示すアドレス情報が含まれてい
る。FIG. 5 shows a third embodiment of the present invention. Explaining the differences from the above-mentioned embodiment, in the third embodiment, the dual port RAM 16 will be described.
A pointer register 18 is provided in which the address information of the data written in is registered. The address information includes address information indicating the start and end of data.
【0031】ファクシミリ制御ユニット2は上記ポイン
タレジスタ18を参照し、そこに登録されているアドレ
ス情報によって区切られるブロックデータを読み込む。The facsimile control unit 2 refers to the pointer register 18 and reads the block data delimited by the address information registered therein.
【0032】この場合、モデムユニット1にて1バイト
単位で復調されたデータは、図6に示すように、デュア
ルポートRAM16の記憶バンク単位ではなく、フレー
ムあるいはフレーム以外の任意の単位で区切ってファク
シミリ制御ユニット2側へ転送させることができる。In this case, the data demodulated in 1-byte units by the modem unit 1 is divided into frames or arbitrary units other than frames as shown in FIG. It can be transferred to the control unit 2 side.
【0033】以上、本発明の実施例について説明したき
たが、本発明は上記実施例以外にも種々の態様が可能で
ある。たとえば、デュアルポートRAM16は、受信時
におけるモデムユニット1側からファクシミリ制御ユニ
ット2側への復調データ転送だけではなく、送信時にお
けるファクシミリ制御ユニット2側からモデムユニット
1側への送信データの転送にも使用することができる。Although the embodiments of the present invention have been described above, the present invention can have various modes other than the above embodiments. For example, the dual port RAM 16 is used not only for transfer of demodulated data from the modem unit 1 side to the facsimile control unit 2 side during reception, but also for transfer of transmission data from the facsimile control unit 2 side to the modem unit 1 side during transmission. Can be used.
【0034】また、デュアルポートRAM16はファク
シミリ制御ユニット2の中に設けるようにしてもよい。The dual port RAM 16 may be provided in the facsimile control unit 2.
【0035】[0035]
【発明の効果】以上の説明から明らかなように、本発明
は、画データの変復調処理を行なうモデムユニットとデ
ータ伸張等の処理を行なうファクシミリ制御ユニットと
の間にデュアルポートRAMを介在させて、モデムユニ
ット側からのデータの書込/読出とファクシミリ制御ユ
ニット側からのデータの読出/書込とを同時に行なわせ
ることによって、ファクシミリ制御ユニットが復調デー
タ受け取りのために行なう処理を大幅に軽減させること
ができるようになり、これによりファクシミリ制御ユニ
ット側にはデータ伸張等の他の処理を行なう時間余裕が
多く確保されるようになるため、ファクシミリ制御ユニ
ット側の処理負担を軽減させてデータの処理効率を向上
させることができる、という効果を有するものである。As is apparent from the above description, according to the present invention, a dual port RAM is interposed between a modem unit for performing modulation / demodulation processing of image data and a facsimile control unit for performing processing such as data expansion. By simultaneously writing / reading data from the modem unit side and reading / writing data from the facsimile control unit side, the processing performed by the facsimile control unit for receiving demodulated data is significantly reduced. This allows the facsimile control unit side to have a lot of time to perform other processing such as data decompression, reducing the processing load on the facsimile control unit side and improving the data processing efficiency. It has the effect of being able to improve.
【図1】本発明の第1の実施例による画像通信装置の概
略構成図FIG. 1 is a schematic configuration diagram of an image communication device according to a first embodiment of the present invention.
【図2】図1に示した装置による復調データの受渡し処
理状態を示す図FIG. 2 is a diagram showing a delivery processing state of demodulated data by the device shown in FIG.
【図3】本発明の第2の実施例による画像通信装置の概
略構成図FIG. 3 is a schematic configuration diagram of an image communication device according to a second embodiment of the present invention.
【図4】図3に示した装置による復調データの受渡し処
理状態を示す図FIG. 4 is a diagram showing a delivery processing state of demodulated data by the apparatus shown in FIG.
【図5】本発明の第3の実施例による画像通信装置の概
略構成図FIG. 5 is a schematic configuration diagram of an image communication device according to a third embodiment of the present invention.
【図6】図5に示した装置による復調データの受渡し処
理状態を示す図6 is a diagram showing a delivery processing state of demodulated data by the device shown in FIG.
【図7】従来の画像通信装置の概略構成図FIG. 7 is a schematic configuration diagram of a conventional image communication device.
【図8】図7に示した従来の装置による復調データの受
渡し処理状態を示す図8 is a diagram showing a delivery processing state of demodulated data by the conventional device shown in FIG.
1 モデムユニット L 回線 11 回線制御部 12 アナログFEP(FEP:フロント・エンド・プ
ロセッサ) 13 DSPコア(デジタル信号処理部) 16 デュアルポートRAM 17 割込制御部 171 バンクレジスタ 18 ポインタレジスタ B1 モデムユニット1側のバス 2 ファクシミリ制御ユニット 21 画像読取/記録部 22 画データの圧縮/伸張部 23 操作パネル等のコンソール 24 ワーキングRAM 25 CPU(中央処理装置) B2 ファクシミリ制御ユニット2側のバス1 Modem Unit L Line 11 Line Control Unit 12 Analog FEP (FEP: Front End Processor) 13 DSP Core (Digital Signal Processing Unit) 16 Dual Port RAM 17 Interruption Control Unit 171 Bank Register 18 Pointer Register B1 Modem Unit 1 Side Bus 2 Fax control unit 21 Image reading / recording unit 22 Image data compression / expansion unit 23 Console such as operation panel 24 Working RAM 25 CPU (Central Processing Unit) B2 Bus on the side of facsimile control unit 2
Claims (3)
ニットと、データ伸張等の処理を行なうファクシミリ制
御ユニットと、上記モデムユニット側と上記ファクシミ
リ制御ユニット側から同時に書込/読出アクセスされる
2つのポートを有するデュアルポートRAMを備えた画
像通信装置。1. A modem unit for performing modulation / demodulation processing of image data, a facsimile control unit for performing processing such as data expansion, and two ports for simultaneous write / read access from the modem unit side and the facsimile control unit side. An image communication apparatus equipped with a dual port RAM having the following.
ニットと、データ伸張等の処理を行なうファクシミリ制
御ユニットと、上記モデムユニット側と上記ファクシミ
リ制御ユニット側から同時に書込/読出アクセスされる
2つのポートを有するデュアルポートRAMと、上記デ
ュアルポートRAMへのデータの書込状態に応じて上記
ファクシミリ制御ユニット側への割込要求を発する割込
制御手段を備えた画像通信装置。2. A modem unit for performing modulation / demodulation processing of image data, a facsimile control unit for performing processing such as data decompression, and two ports for simultaneous write / read access from the modem unit side and the facsimile control unit side. An image communication apparatus comprising: a dual-port RAM having: and an interrupt control means for issuing an interrupt request to the facsimile control unit side in accordance with a state of writing data to the dual-port RAM.
ニットと、データ伸張等の処理を行なうファクシミリ制
御ユニットと、上記モデムユニット側と上記ファクシミ
リ制御ユニット側から同時に書込/読出アクセスされる
2つのポートを有するデュアルポートRAMと、上記デ
ュアルポートRAMに書込まれるデータのアドレス情報
が登録されるポインタレジスタを備えた画像通信装置。3. A modem unit for performing modulation / demodulation processing of image data, a facsimile control unit for performing processing such as data decompression, and two ports for simultaneous write / read access from the modem unit side and the facsimile control unit side. An image communication apparatus including: a dual port RAM having: and a pointer register in which address information of data written in the dual port RAM is registered.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5109248A JPH06326870A (en) | 1993-05-11 | 1993-05-11 | Picture communication equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5109248A JPH06326870A (en) | 1993-05-11 | 1993-05-11 | Picture communication equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326870A true JPH06326870A (en) | 1994-11-25 |
Family
ID=14505374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5109248A Pending JPH06326870A (en) | 1993-05-11 | 1993-05-11 | Picture communication equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326870A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998038830A3 (en) * | 1997-02-25 | 1998-12-17 | Siemens Ag | Method and device for processing and generating data using a digital signal processor |
-
1993
- 1993-05-11 JP JP5109248A patent/JPH06326870A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998038830A3 (en) * | 1997-02-25 | 1998-12-17 | Siemens Ag | Method and device for processing and generating data using a digital signal processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06326870A (en) | Picture communication equipment | |
| US6349370B1 (en) | Multiple bus shared memory parallel processor and processing method | |
| JPH1031616A (en) | Inter-process communication system | |
| JP4097850B2 (en) | Disk system | |
| JPS605367A (en) | Communication control processor | |
| JP3364751B2 (en) | Data transfer system | |
| JP2501393B2 (en) | Direct memory access device | |
| JP2870200B2 (en) | Data processing device | |
| JPH0769865B2 (en) | Information processing equipment | |
| JPS6115247A (en) | Data processor | |
| JPH07152574A (en) | Program loading method | |
| JP2830239B2 (en) | Input display control device | |
| JPS6383854A (en) | Data transfer circuit | |
| JPH03102547A (en) | Page absence interruption control system for virtual memory system | |
| JPS606989A (en) | Screen restoration control of display unit | |
| JPH02287661A (en) | Data access method | |
| JP2003186666A (en) | Microcomputer and DMA control circuit | |
| JPS6398049A (en) | Bus control system in buffer nullifying processing | |
| JPS58185083A (en) | Cash memory control method | |
| JPH05342100A (en) | Cache memory matching control system | |
| JPH0575696A (en) | Station data management system for exchange | |
| JPH07146840A (en) | Bus connection system | |
| JPH10116227A (en) | Write-back control system for cache memory | |
| JPH01173219A (en) | Magnetic tape device | |
| JPH03182959A (en) | High speed coprocessor interface device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |