JPH0680845B2 - How to make a Josephson device - Google Patents
How to make a Josephson deviceInfo
- Publication number
- JPH0680845B2 JPH0680845B2 JP60113825A JP11382585A JPH0680845B2 JP H0680845 B2 JPH0680845 B2 JP H0680845B2 JP 60113825 A JP60113825 A JP 60113825A JP 11382585 A JP11382585 A JP 11382585A JP H0680845 B2 JPH0680845 B2 JP H0680845B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- layer
- pedestal
- tunnel barrier
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ジョゼフソン素子の作成方法に関し、特に、
一つの大きなジョゼフソン接合構成体から個々の微小な
ジョゼフソン素子を所定パターンに即して切り出してい
く切り出し法における改良に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Field of Application> The present invention relates to a method for producing a Josephson device, and in particular,
The present invention relates to an improvement in a cutting method in which individual minute Josephson elements are cut out from one large Josephson junction structure in accordance with a predetermined pattern.
〈従来の技術〉 ジョゼフソン素子は、周知のように、一般にシリコンSi
で代表される適当な基板の上に、下部電極(ベース・エ
レクトロード)、トンネル障壁、上部電極(カウンタ・
エレクトロード)を順に積層して構成されるが、その製
作手法は、大概して二つの流れに分けることができる。<Prior Art> As is well known, the Josephson element is generally made of silicon Si.
On a suitable substrate, such as a lower electrode (base electrode), a tunnel barrier, and an upper electrode (counter electrode).
Electrodes) are laminated in order, but the manufacturing method can be roughly divided into two streams.
一つは、半導体集積回路等の作成に関して比較的長い歴
史を持つリフト・オフ法に頼るものである。One is to rely on the lift-off method, which has a relatively long history in the production of semiconductor integrated circuits.
しかしこの手法によると、各層形成ごとのフォト・レジ
スト露光、現像工程や、リフト・オフ時の残存レジスト
除去工程等にあって、その層の下の既に形成されていた
層部分に汚染が招く欠点があり、止むなくクリーニング
工程を付加しても、原子層オーダでのクリーニングは不
可能であるため、結局は作成された個々のジョゼフソン
素子のトンネル障壁層に物理的、電気的性質のばら付き
や劣化を生じていた。However, according to this method, in the photo resist exposure and development process for each layer formation, the residual resist removal process at the time of lift-off, etc., the layer portion that has already been formed under the layer is contaminated. However, even if a cleaning step is continuously added, it is impossible to perform cleaning in the atomic layer order, so that the physical and electrical properties of the individual tunnel barrier layers of each Josephson device are dispersed. And deterioration had occurred.
これに対し、第二の手法として、各層の製作工程を真空
に破らずに連続して行なえ、ために原理的には相当な良
好なトンネル障壁を得ることのできるジョゼフソン素子
作成方法に、本出願人が特願昭57−60571号にて開示し
た、いわば“切り出し法”がある。On the other hand, as a second method, the method of making Josephson devices, in which the manufacturing process of each layer can be performed continuously without breaking the vacuum and, in principle, a fairly good tunnel barrier can be obtained, There is a so-called "cutting method" which the applicant disclosed in Japanese Patent Application No. 57-60571.
その詳細は当該出願に係る特開昭58−17683号公報中に
詳しいが、本書でも第3図に即し、この従来例に関して
簡単に説明する。The details are described in Japanese Patent Application Laid-Open No. 58-17683, which relates to the application, but this document will be briefly described with reference to FIG.
まず第3図(A)に示されるように、シリコン基板11の
大域的面積部分、一般に全面の上に、鉛合金系とかニオ
ブ系等、適当な超電導体材質の面状下部電極層12を形成
する。First, as shown in FIG. 3 (A), a planar lower electrode layer 12 made of a suitable superconductor material such as a lead alloy system or niobium system is formed on a large area of the silicon substrate 11, generally on the entire surface. To do.
次いでその上に、連続して面状トンネル障壁層13、面状
上部電極層14を順に形成し、第3図(B)に示されるよ
うに、一つの大きなジョゼフソン接合ともみなせる構成
体15を作ってしまう。Then, a planar tunnel barrier layer 13 and a planar upper electrode layer 14 are successively formed thereon in this order, and as shown in FIG. 3 (B), a structure 15 that can be regarded as one large Josephson junction is formed. I will make it.
特にこの際、最初に面状下部電極層12の作成のために使
用した装置、例えば真空蒸着装置とか高周波スパッタリ
ング装置は、以降の各層の形成時においても同様に使用
し、各工程ごとに半完成品を当該装置内から出すことな
く、換言すれば当該装置内の真空を破らずに、上記第3
図(B)までの工程を一連の連続工程とするように図
る。In particular, at this time, the apparatus used for forming the planar lower electrode layer 12 first, such as a vacuum vapor deposition apparatus or a high frequency sputtering apparatus, is similarly used in the subsequent formation of each layer, and each step is semi-finished. Without releasing the product from the inside of the device, in other words, without breaking the vacuum inside the device,
The process up to the diagram (B) is designed to be a series of continuous processes.
従って、当該構成体15の内部のトンネル障壁層13は、製
作過程での汚染等の問題にさらされる余地がなく、極め
て均一で良好なものとなる。Therefore, the tunnel barrier layer 13 inside the structure 15 has no room for exposure to problems such as contamination in the manufacturing process, and is extremely uniform and favorable.
この従来法では、このようにして、トンネル障壁層13の
完全さを確保した上で、第3図(B)に示される当該構
成体15から、個々の微小なジョゼフソン素子を切り出す
ようにしていた。もっとも、切り出しとは言っても、物
理的な切断加工ではなく、フォト・リソグラフィによ
る。In this conventional method, the integrity of the tunnel barrier layer 13 is ensured in this way, and then individual minute Josephson elements are cut out from the structure 15 shown in FIG. 3 (B). It was However, even if it says cutting, it is not by physical cutting, but by photolithography.
すなわち、面状上部電極層14の全面上に適当なフォト・
レジスト16を塗布した後、完成した後の各ジョゼフソン
素子の下部電極に要する面積部分に相当するレジスト部
分16を残すように、所定パターンに従って当該フォト・
レジスト16を露光し、現像処理する。In other words, an appropriate photo film is formed on the entire surface of the planar upper electrode layer 14.
After applying the resist 16, the photo resist film 16 is formed according to a predetermined pattern so as to leave the resist portion 16 corresponding to the area required for the lower electrode of each Josephson element after completion.
The resist 16 is exposed and developed.
その結果を示す第3図(C)中にあっては、この残存レ
ジスト部16は一個所しか示されていないが、一般に基板
11の上には多数個のジョゼフソン素子が集積されるの
で、当該残存レジスト部16も、これら多数のジョゼフソ
ン素子群に予定の平面配置パターンに従って複数個所に
残されたものとなる。In FIG. 3 (C) showing the result, only one remaining resist portion 16 is shown, but in general, the substrate
Since a large number of Josephson elements are integrated on the layer 11, the residual resist portion 16 is also left in a plurality of places according to the plan layout pattern planned for these large numbers of Josephson element groups.
こうした後、望ましくはドライ・エッチングにより、面
状の上部、下部電極層、及びトンネル障壁層の不要部分
取除いて第3図(D)に示される構造を得る。この時点
で残った各層の各残余部分12′,13′,14′の中、下部電
極のそれ12′は、最終的に作成すべき素子に必要な下部
電極に面積的にそのまま相当する部分となる。After this, preferably, dry etching is performed to remove unnecessary portions of the planar upper and lower electrode layers and the tunnel barrier layer to obtain the structure shown in FIG. 3 (D). Of the remaining portions 12 ', 13', 14 'of each layer remaining at this point, that of the lower electrode 12' is equivalent to the area of the lower electrode necessary for the device to be finally formed. Become.
しかし、上部電極の残余部分14′及び対応するトンネル
障壁層13の残余部分13′は、必要に応じてさらに小面積
化される。However, the remaining portion 14 'of the upper electrode and the corresponding remaining portion 13' of the tunnel barrier layer 13 are further reduced in area as necessary.
その場合には、前工程の残存レジスト部16を除去し、新
たに塗布したレジストに対してパターニング処理し、第
3図(E)に示されるように、上部電極に必要な面積の
レジスト部17を残した後、当該上部電極残余部分14′と
トンネル障壁層残余部分13′のさらに不要な面積部分を
除去して、第3図(F)に示される構造を得た後、残存
レジスト部17を除去して、第3図(G)に示されるよう
に、所定面積のトンネル障壁層13″と、同じく所定面積
の上部電極14″を有する所要構造のジョゼフソン素子18
を得る。In that case, the residual resist portion 16 in the previous step is removed, the newly applied resist is patterned, and as shown in FIG. 3 (E), the resist portion 17 having an area necessary for the upper electrode is formed. Of the upper electrode remaining portion 14 'and the remaining portion of the tunnel barrier layer 13' are removed to obtain the structure shown in FIG. Then, as shown in FIG. 3 (G), the Josephson device 18 having the required structure having the tunnel barrier layer 13 ″ having a predetermined area and the upper electrode 14 ″ having a predetermined area is formed.
To get
〈発明が解決しようとする問題点〉 第3図に示したジョゼフソン素子作成法は、既述のよう
に、各ジョゼフソン素子18を所定パターンに従って切り
出す前の大きなジョゼフソン接合構成体15の段階では、
確かに、良好で均一な面状トンネル障壁層13を得ること
ができ、そのことは現に、当該ジョゼフソン接合構成体
15の電圧−電流特性等から確認されている。<Problems to be Solved by the Invention> As described above, according to the method for producing the Josephson element shown in FIG. 3, each step of the large Josephson junction structure 15 before cutting out each Josephson element 18 according to a predetermined pattern. Then
Indeed, it is possible to obtain a good and uniform planar tunnel barrier layer 13, which is in fact the relevant Josephson junction structure.
It has been confirmed from 15 voltage-current characteristics.
また、連続工程を採用し、途中工程でのクリーニング処
理が省ける等のことから、この従来法は生産性も高める
利点がある。Further, since the continuous process is adopted and the cleaning process in the intermediate process can be omitted, this conventional method has an advantage of improving productivity.
しかし、この構成体15から切り出された各ジョゼフソン
素子を子細に点検した所、構成体15を形成した各層の材
質とか厚味の如何、特に下部電極のそれらの如何によっ
ては、良好であったはずのトンネル障壁13″に何等かの
問題が生じたとしか思えない結果を示すものが現れた。However, when each Josephson element cut out from this structure 15 was closely inspected, it was good depending on the material and thickness of each layer forming the structure 15 and especially on the lower electrode. What appeared to be the result that seemed to have caused some problems with the supposed tunnel barrier 13 ″.
例えば第4図を見てみよう。第4図(A)は、第3図
(B)における段階での上下の面状電極層を層厚約2000
ÅのニオブNbで、トンネル障壁層を酸化アルミニウムAl
2O3で構成した構成体15から、上記従来の切り出し法に
より、同一シリコン基板上に、各個あたり2.5μm口寸
法のジョゼフソン素子を100個、直列に作成して取った
電流−電圧特性(I−V特性)で、オシロ・スコープ写
真を正確にトレースしたものである。For example, take a look at FIG. FIG. 4 (A) shows the upper and lower planar electrode layers at the stage of FIG. 3 (B) with a layer thickness of about 2000.
Å Niobium Nb, aluminum oxide Al
The current-voltage characteristics (100) of the composition 15 composed of 2 O 3 formed in series by the above-mentioned conventional cutting method on the same silicon substrate, each having 2.5 μm mouth size Josephson devices. The IV characteristic) is an accurate trace of the oscilloscope photograph.
してみるに、この素子列に得られた特性には、本来ある
べき姿としてのこの種ジョゼフソン素子に期待される固
有のヒステリシス特性は、そのかけらも見られない。As a matter of fact, in the characteristics obtained in this element array, the hysteresis characteristic peculiar to this kind of Josephson element as it should be is not seen.
例えば臨界電流値Ioという概念がなく、零電圧状態(そ
れ自体の存在も定かではない)から、ギャップ電圧Vgで
規定されるはずの電圧状態への遷移は、だらだらとオー
ミック的なカーブをたどっている。For example, there is no concept of the critical current value Io, and the transition from the zero voltage state (the existence of itself is not clear) to the voltage state that should be defined by the gap voltage Vg follows a gradual ohmic curve. There is.
また、当該ギャップ電圧Vgも、上記材質のジョゼフソン
素子では、本来なら一個あたり2.8mV程度となることか
ら、100倍して約280mVと同図中には記したものの、実際
上、正確に読み取ることは不可能であり、また一般にニ
ー(Knee)点と呼ばれる電圧状態から零電圧状態乃至原
点Oへの戻り始めの点も、本特性中には存在しないと見
ざるを得ない。Also, the gap voltage Vg is about 2.8 mV per unit in the Josephson element of the above material, so it is multiplied by 100 to be about 280 mV, but it is actually read accurately. It is impossible to do so, and it must be seen that the point at which the voltage state generally starts to return to the zero voltage state or the origin O, which is generally called a Knee point, does not exist in this characteristic.
第4図(B)は、第4図(A)の特性を取ったジョゼフ
ソン素子と同一の厚味、材質、製造方法を採用し、但
し、平面寸法のみを各個あたり10μm口に変えたもの
を、やはり同一シリコン基板上に100個、直列に作成し
て取った電流−電圧特性である。FIG. 4 (B) uses the same thickness, material, and manufacturing method as the Josephson element having the characteristics shown in FIG. 4 (A), except that the plane dimension is changed to 10 μm per piece. Is also the current-voltage characteristic obtained by creating 100 in series on the same silicon substrate.
この特性では、一応、この種ジョゼフソン素子に固有の
ヒステリシス特性形状が生まれており、臨界電流値Ioは
約560μAと読め、ギャップ電圧Vgもある程度明確に280
mV程度と読めるし、ニー点Pkの存在も認めることができ
る。With this characteristic, a hysteresis characteristic shape peculiar to this kind of Josephson element has been created, the critical current value Io can be read as about 560 μA, and the gap voltage Vg is also clear to some extent 280
It can be read as about mV, and the existence of the knee point Pk can be recognized.
しかし、決して望ましいと言える程の特性ではない。ニ
ー点Pkは、一般に鋭く折れ曲がっている程、望ましいと
されるが、図示の特性ではまだまだ甘く、緩い弧を描い
ているし、また、ニー点Pkから原点Oに向かう経路部分
の電圧軸に対する傾斜角も比較的、大きい。これはトン
ネル障壁に本来的にはあってはならないオーミックな性
質が含まれていることを示唆している。However, it is by no means desirable. It is generally considered that the knee point Pk is desired to be sharply bent. However, the characteristic shown in the figure still indicates a gentle arc, and a gentle arc is formed. The corners are also relatively large. This suggests that the tunnel barrier contains ohmic properties that should not be inherent.
このように、第3図に示されるような従来法によった場
合、一つの大きなジョゼフソン接合としての構成体15の
段階では極めて良好で均質なジョゼフソン・トンネル障
壁層が得られているのに、それから個々のジョゼフソン
素子を切り出すと、完成したジョゼフソン素子中からは
そうした長所が最早、失われている場合があるという、
一種、不可思議な結果が起きることがある。Thus, according to the conventional method as shown in FIG. 3, a very good and uniform Josephson tunnel barrier layer is obtained at the stage of the structure 15 as one large Josephson junction. And then, cutting out individual Josephson elements, it is said that those advantages may be lost from the completed Josephson elements.
In some cases, strange results can occur.
本発明は、これを事実として認めた上で、その解決策を
提供せんとするものである。The present invention recognizes this fact and provides a solution therefor.
言い換えれば、本発明は、原理的には優れている第3図
示のジョゼフソン作成方法にあって、その欠点を是正
し、長所のみを伸ばすために成されたものである。In other words, the present invention resides in the method of making Josephson shown in FIG. 3 which is excellent in principle, and is intended to correct the drawbacks thereof and to extend the advantages thereof.
〈問題点を解決するための手段〉 上記目的を達成するため、本発明者は、まずもって種々
の観点から、上記切り出しによる特性劣化の原因を模索
した。<Means for Solving Problems> In order to achieve the above-mentioned object, the present inventor first sought from various viewpoints the cause of the characteristic deterioration due to the cutting.
その結果、分かったことは、上記のように大きなジョゼ
フソン接合構成体15から個々のジョゼフソン素子18をフ
ォト・リソグラフィにより切り出したときに現れる特性
の劣化は、どうやら、構成体15を形成した時点で、シリ
コン基板11との関係で当該構成体内に蓄積された機械的
なストレス、すなわち内部応力がその一原因となってい
るのではないか、ということである。As a result, it was found that the deterioration of the characteristics, which appears when the individual Josephson elements 18 are cut out by photolithography from the large Josephson junction structure 15 as described above, seems to be caused when the structure 15 is formed. The mechanical stress accumulated in the structure in relation to the silicon substrate 11, that is, the internal stress may be one of the causes.
例えば、第3図(B)の段階までにおいて、基板11の全
面上に大きなジョゼフソン接合構成体15を形成すると、
場合によっては肉眼で分かる程に、基板に“反り”が生
ずることがあった。これは顕かに、基板とこれに直接し
ている面状下部電極層との間に物理的な作用関係が生
じ、その結果として当該構成体内に極めて大きな応力が
蓄積されていることを示している。For example, when the large Josephson junction structure 15 is formed on the entire surface of the substrate 11 up to the stage of FIG. 3 (B),
In some cases, the substrate may be warped to the extent that it can be visually observed. This clearly indicates that there is a physical working relationship between the substrate and the planar lower electrode layer directly on it, resulting in the accumulation of extremely large stresses within the structure. There is.
従って、この仮説が正しいとすると、その後にフォト・
リソグラフィを適用して個々のジョゼフソン素子を切り
出す際には、基板面積に比して当該個々のジョゼフソン
素子の面積は極めて微小であるため、当然、基板の実質
的に殆どの面積部分に対して各層をエッチングするよう
になるので、当該エッチングにより残される素子両側が
物理的に開放されるに伴い、エネルギとして一気に開放
される内部応力は相当に大きなものとなり、その歪がト
ンネル障壁層に重大な物理的、電気的影響を及ぼすと理
解できるのである。Therefore, if this hypothesis is correct, then
When the individual Josephson elements are cut out by applying lithography, the area of the individual Josephson elements is extremely small compared to the area of the substrate. As each layer left by the etching is physically released, the internal stress released as energy at once becomes considerably large, and the strain is serious in the tunnel barrier layer. It can be understood as having a significant physical and electrical effect.
ここまで考え至ってから、再度、実際に幾つものジョゼ
フソン素子についてこうした観点から検討すると、この
仮説にはかなりの信憑性があるとの結果を得た。という
よりも、この内部応力開放現象が、全てではないにし
ろ、作成されたジョゼフソン素子に特性劣化を及ぼす大
きな要因の少なくとも一つとなっているとは断言し得る
ようである。逆にこれによれば、一つの大きなジョゼフ
ソン接合構成体から個々のジョゼフソン素子を切り出し
ただけであるのに、その特性に劣化が生じたことを良く
説明できるのである。After thinking up to this point, when we actually examined a number of Josephson devices from this point of view, we obtained the result that this hypothesis has considerable credibility. Rather, it can be asserted that this internal stress release phenomenon is, if not all, at least one of the major factors that cause deterioration of the characteristics of the created Josephson device. On the contrary, according to this, it is possible to well explain that the deterioration of the characteristics occurred even when the individual Josephson elements were cut out from one large Josephson junction structure.
こうした観点に立った場合、当該ストレス低減のための
最も簡単な対策としては、基板上に形成する下部超電導
体層の厚味を薄くするという手法がある。すなわち、層
が薄ければ内部に蓄積される応力も小さくなるだろうと
いう考えである。From this point of view, the simplest measure for reducing the stress is to reduce the thickness of the lower superconductor layer formed on the substrate. That is, the idea is that the thinner the layer, the smaller the stress accumulated inside.
しかし、例えば、上記Nb系ジョゼフソン素子では、下部
電極の厚味を1000Å以下にもすると、超電導体遷移温度
Tcが低下するという現象が生ずることがある。こうした
現象は、具体的な厚味値こそ変わるが、この材料に限ら
ずとも生じ得る問題である。換言すれば、下部電極の厚
味には下限が設定されることが多いということである。However, for example, in the Nb-based Josephson element, if the thickness of the lower electrode is set to 1000 Å or less, the transition temperature of the superconductor
The phenomenon that Tc decreases may occur. Such a phenomenon is a problem that can occur not only in this material, although the specific thickness value changes. In other words, the lower limit is often set for the thickness of the lower electrode.
従って、上記のように、単に内部応力の低減をのみ目的
として、下部電極を任意に薄くすることは、実際上、不
可能であることが分かる。Therefore, as described above, it is practically impossible to arbitrarily thin the lower electrode only for the purpose of reducing the internal stress.
本発明者は、こうした様々な方向からの知見に即し、従
来の切り出し法に対する改良として、次のような工程群
によるジョゼフソン素子作成方法を提案する。The present inventor proposes a method for producing a Josephson device by the following steps as an improvement over the conventional cutting method, based on the knowledge from various directions.
(工程1) 基板上にあって、将来、ジョゼフソン素子を複数個形成
すべきそれぞれの所定個所に、ジョゼフソン素子の各々
に要求される平面寸法に対し、少なくともそれよりは小
さくない平面寸法を有し、かつ適当な厚味を有すると共
に、ジョゼフソン素子の各々の下部電極の一部をなし、
該各々のジョゼフソン素子にそれぞれ専用で、他のジョ
ゼフソン素子とは供用することのない、互いには独立な
台座を形成する。(Step 1) On the substrate, at each predetermined location where a plurality of Josephson elements should be formed in the future, a plane dimension that is at least not smaller than the plane dimension required for each Josephson element. And having a suitable thickness and forming part of the lower electrode of each of the Josephson elements,
A pedestal that is dedicated to each of the Josephson elements and that is independent from the other Josephson elements is formed.
(工程2) 上記のように、複数個の互いに独立な台座を形成された
基板上の大域的面積部分上に、下部超電導体層、トンネ
ル障壁形成用絶縁層、上部超電導体層を順に連続して積
層し、一つの大きなジョゼフソン接合構成体を形成す
る。(Step 2) As described above, the lower superconducting layer, the tunnel barrier forming insulating layer, and the upper superconducting layer are successively formed on the global area portion on the substrate on which the plurality of independent pedestals are formed. And stacked to form one large Josephson junction structure.
(工程3) こうしたジョゼフソン接合構成体を所望のパターンに応
じてエッチング加工し、上記の各台座上に一つづつ、そ
れぞれ所定平面寸法の下部電極、トンネル障壁、上部電
極より成る各ジョゼフソン素子を作成する。(Step 3) Each of these Josephson junction structures is etched according to a desired pattern, and one on each of the above-mentioned pedestals, each Josephson element including a lower electrode, a tunnel barrier, and an upper electrode each having a predetermined plane size. To create.
〈作用〉 上記のような工程群1〜3による本発明によれば、基板
上に形成された個々の台座は、それぞれ、最終的に作成
された当該個々のジョゼフソン素子の下部電極の一部と
なるので、このように、各ジョゼフソン素子に専用の個
々の台座を十分に厚くすれば、その上に形成される下部
超電導体層の方が当該素子形成部分ではなかり薄くする
ことができる。<Operation> According to the present invention by the above process groups 1 to 3, each pedestal formed on the substrate is a part of the bottom electrode of each finally formed Josephson device. Therefore, if the individual pedestals dedicated to each Josephson element are made sufficiently thick in this way, the lower superconducting layer formed thereon can be made much thinner at the element forming portion. .
ただし、個々の台座がそれぞれ専用の各ジョゼフソン素
子の下部電極の一部をなすとはいっても、それは当該個
々のジョゼフソン素子が形成されている部分においての
み、そうなるのであって、これがその厚みを保ったま
ま、配線層として利用されることはない。そうであるな
らば、結果としてでも、一つの台座の上に複数個のジョ
ゼフソン素子が形成されることになり、このような構造
は本発明の範囲には含まれない。However, even though each pedestal forms a part of the lower electrode of each dedicated Josephson element, it does so only in the portion where the individual Josephson element is formed. It is not used as a wiring layer while maintaining its thickness. If so, as a result, a plurality of Josephson elements are formed on one pedestal, and such a structure is not included in the scope of the present invention.
いずれにしても、本発明によると、各台座の上に形成さ
れる下部超電導体層は薄くできるので、完成したジョゼ
フソン素子の超電導遷移温度Tcの低下という不都合を招
くことなく、一つの大きなジョゼフソン接合構成体を形
成した際の内部応力の問題から逃れることができる。In any case, according to the present invention, since the lower superconducting layer formed on each pedestal can be made thin, one large Josephson without causing the disadvantage of lowering the superconducting transition temperature Tc of the completed Josephson device. It is possible to avoid the problem of internal stress when forming the Son-junction structure.
すなわち、厚い台座を形成するために当該台座形成用材
料層と基板との間に応力の蓄積関係が生まれ、その結
果、各台座をエッチング等により個々に切り出したとき
に、各台座ごとには応力の開放に伴う歪が生じたとして
も、その後にこれら各台座上に形成される下部電極用の
超電導体層には、この影響は既に済んでしまったことな
ので、全く及ばない。That is, in order to form a thick pedestal, a stress accumulation relationship is created between the pedestal forming material layer and the substrate, and as a result, when each pedestal is individually cut out by etching or the like, stress is not applied to each pedestal. Even if the strain occurs due to the opening of the above, it does not reach the superconducting layer for the lower electrode formed on each of these pedestals since this effect has already been completed.
そして、この下部電極用の下部超電導体層は、上記のよ
うに十分薄くても良いので、基板上の大域的面積部分、
例えば基板全面の上にそれが一連に面状に形成されたと
しても、そもそも、基板との間の物理的な作用関係によ
ってその内部に蓄積される応力は僅かなものとなり、そ
の後、素子形成のため、エッチング等による切り出し工
程を減ることによってその応力が開放されても、重大な
歪は発生することがない。The lower superconducting layer for the lower electrode may be sufficiently thin as described above, so that the global area portion on the substrate,
For example, even if it is formed in a series on the entire surface of the substrate, the stress accumulated inside becomes small due to the physical working relationship with the substrate, and then the element formation Therefore, even if the stress is released by reducing the cutting process such as etching, no significant strain is generated.
また、例え、下部電極用超電導体層内に、ある程度、内
部応力が蓄積された状態にあっても、今度は十分な物理
的強度を持つ部材として既に形成されている台座がこの
応力を受ける機械的な抵抗物体として作用する。In addition, even if internal stress is accumulated to some extent in the superconductor layer for the lower electrode, the pedestal already formed as a member having sufficient physical strength is subjected to this stress. Acts as a general resistance object.
そのため、大きなジョゼフソン接合構成体から個々には
微小なジョゼフソン素子を適当なエッチング手段により
切り出したときにも、当該内部応力の開放の影響は生じ
ないか、少なくとも最小限度に抑えられ、作成された個
々のジョゼフソン素子におけるトンネル障壁層に悪影響
が及ぶことがない。Therefore, even when individual minute Josephson elements are cut out from a large Josephson junction structure by an appropriate etching means, the effect of releasing the internal stress does not occur, or at least is minimized. The tunnel barrier layer in each individual Josephson device is not adversely affected.
〈実施例〉 第1図には本発明に沿ったジョゼフソン素子の作成方法
の望ましい一実施例が示されている。<Embodiment> FIG. 1 shows a preferred embodiment of a method for producing a Josephson device according to the present invention.
まず、第1図(A)に示されるように、普通にはシリコ
ンSiで代表される適当な基板20の大域的面積部分(一般
に基板全面)上に、将来作成されるジョゼフソン素子の
物理的な支持基部ともなり、また下部電極の一部ともな
る台座22を形成するため、出発層として、台座形成用材
料層21を蒸着、高周波スパッタリング等、適宜な手法に
より作成する。First, as shown in FIG. 1 (A), the physical area of a Josephson device that will be created in the future will be formed on a large area (generally the entire surface of the substrate) of a suitable substrate 20, which is usually represented by silicon Si. In order to form the pedestal 22 that also serves as a support base and a part of the lower electrode, the pedestal forming material layer 21 is formed as a starting layer by an appropriate method such as vapor deposition or high frequency sputtering.
ここにおける実施例では、上部、下部電極の材質にニオ
ブNbを、トンネル障壁の材質に酸化アルミニウムAl2O3
を選んだジョゼフソン素子を作成するものとして説明す
る。In the example here, niobium Nb is used as the material of the upper and lower electrodes, and aluminum oxide Al 2 O 3 is used as the material of the tunnel barrier.
The description will be made assuming that the Josephson device selected is created.
この組合せのジョゼフソン素子は、特に第3図に示した
従来法によって作成した場合、シリコン基板との物理的
作用関係による内部応力開放の影響を受け易い。The Josephson element of this combination is easily affected by the release of internal stress due to the physical action relationship with the silicon substrate, particularly when it is produced by the conventional method shown in FIG.
従って、上記台座形成用材料層21の材質は、この場合、
電極材質と同じNbに選ぶことが好ましい。但し、後述の
手順によってその上に形成される下部電極と電気的、機
械的に馴染みの良いものなら、他の材料製でも良い。Therefore, the material of the pedestal forming material layer 21 is
It is preferable to select the same Nb as the electrode material. However, another material may be used as long as it is electrically and mechanically familiar to the lower electrode formed thereon by the procedure described later.
次いで、この台座形成用材料層21を、各ジョゼフソン素
子の基板上に平面配置パターンに従って適当なエッチン
グ手法、望ましくはドライ・エッチングによりエッチン
グし、将来、各ジョゼフソン素子を形成する所定個所
に、台座22を形成する。Then, this pedestal forming material layer 21 is etched by a suitable etching method, preferably dry etching, according to the plane arrangement pattern on the substrate of each Josephson element, and at a predetermined location where each Josephson element will be formed in the future, Form the pedestal 22.
その結果を示す第1図(B)中では、この台座22は一個
しか示されていないが、もちろん、一般に基板21上には
多数個のジョゼフソン素子が形成されるので、この台座
22もその数分だけ、形成されることになる。Although only one pedestal 22 is shown in FIG. 1 (B) showing the result, of course, since a large number of Josephson devices are generally formed on the substrate 21, this pedestal 22 is formed.
22 will be formed by that few minutes.
台座22の平面寸法Wbと厚味tbについては、最終的にその
上にジョゼフソン素子が完成した所で改めて説明する
が、厚味tbが厚いと、この台座と基板との間での応力開
放関係により、台座に物理的な歪が生ずることもある。The plane dimension Wb and the thickness tb of the pedestal 22 will be explained again when the Josephson element is finally completed on it.If the thickness tb is thick, stress release between this pedestal and the substrate will occur. Depending on the relationship, the pedestal may be physically distorted.
しかし、そうであっても、後述の工程により順次作成さ
れる各層構造には、この影響はもちろん、及ばない。台
座22が切り出され終わった時点で、この応力開放は既に
済んでしまった問題となるからである。However, even in such a case, this effect does not affect the respective layer structures sequentially formed by the steps described later. This is because, when the pedestal 22 is cut out, this stress relief becomes a problem that has already been completed.
第1図(B)に示されるように、基板21の表面上の所定
個所に台座22が形成されたならば、次いで第1図(C)
に示されるように、望ましくは装置の真空を破らず、同
一の蒸着装置または高周波スパッタリング装置で、連続
的に下部超電導体層31、トンネル障壁形成用絶縁層32、
上部超電導体層33を基板21の大域的面積部分上、一般に
全面上に順に形成する。As shown in FIG. 1 (B), if a pedestal 22 is formed at a predetermined position on the surface of the substrate 21, then, FIG.
As shown in FIG. 2, preferably, the vacuum of the apparatus is not broken, and the lower superconductor layer 31 and the tunnel barrier forming insulating layer 32 are continuously formed by the same vapor deposition apparatus or high frequency sputtering apparatus.
The upper superconductor layer 33 is sequentially formed on the large area portion of the substrate 21, generally on the entire surface.
例えば、Nbをスパッタして下部超電導体層31を形成した
ならば、当該スパッタリング装置の真空を破らずに、当
該下部超電導体層31の上にアルミニウムAl膜をスパッタ
し、次いで装置内に酸素を導入して当該Al膜を酸化する
ことによりAl2O3膜を形成し、これを将来、各ジョゼフ
ソン素子のトンネル障壁とする出発層としてのトンネル
障壁形成用絶縁層32とする。For example, if Nb is sputtered to form the lower superconducting layer 31, an aluminum Al film is sputtered on the lower superconducting layer 31 without breaking the vacuum of the sputtering apparatus, and then oxygen is introduced into the apparatus. By introducing and oxidizing the Al film, an Al 2 O 3 film is formed, and this is used as a tunnel barrier forming insulating layer 32 as a starting layer to be a tunnel barrier of each Josephson device in the future.
酸素を排気した後、さらに、Al2O3膜の上にNbを同じ装
置でスパッタし、上部超電導体層33を形成して第1図
(C)に示されるジョゼフソン接合構成体34を得る。After exhausting oxygen, Nb is further sputtered on the Al 2 O 3 film by the same device to form the upper superconducting layer 33 to obtain the Josephson junction structure 34 shown in FIG. 1 (C). .
すなわち、この段階までで構成された当該構成体34は、
基板21の上に載った一つの大きなジョゼフソン接合と考
えることができる。That is, the structure 34 configured up to this stage,
It can be thought of as one large Josephson junction on substrate 21.
ここまでの工程において、台座22を形成したことを除い
ては、既述したきた第3図に示される従来のジョゼフソ
ン素子作成法と同一の手法を採用しているので、当然の
ことながら、ジョゼフソン接合構成体34におけるトンネ
ル障壁層としての絶縁層32は、極めて均質で良好な電気
的、物理的特性を呈することができる。In the steps up to this point, except that the pedestal 22 is formed, the same method as the conventional Josephson device manufacturing method shown in FIG. The insulating layer 32 as a tunnel barrier layer in the Josephson junction structure 34 can exhibit extremely uniform and good electrical and physical properties.
但し、従来工程までにおいて、本発明の場合には、台座
22が、将来、作成されたジョゼフソン素子の下部電極の
一部を構成するので、台座22の上に形成される下部超電
導体層31の厚味は、従来に比して十分に薄くすることが
できる。However, up to the conventional process, in the case of the present invention, the pedestal
Since 22 will form a part of the lower electrode of the Josephson element created in the future, the thickness of the lower superconducting layer 31 formed on the pedestal 22 should be sufficiently thinner than the conventional one. You can
例えば従来、下部電極に約2000Å程度の厚味を必要とし
たのなら、本発明を適用する場合には、台座22の厚味tb
を約1500Å程度にし、下部超電導体層31の厚味は500Å
程度にまで薄くして差支えない。つまり、両者の厚味を
合せて大体、従来素子における下部電極の厚味に等しく
する等の設計が可能となる。For example, if the lower electrode has conventionally required a thickness of about 2000 Å, when the present invention is applied, the thickness tb of the pedestal 22 is tb.
Is about 1500Å, and the thickness of the lower superconducting layer 31 is 500Å
You can make it as thin as possible. In other words, it is possible to design the thicknesses of the both to be approximately equal to the thickness of the lower electrode in the conventional element.
この結果、台座22のない部分において、この下部超電導
体層31がシリコン基板20に対し、直接に接するにして
も、そもそも、このように下部超電導体層31を十分に薄
くできれば、その内部に大きな応力が蓄積されるおそれ
は殆どない。蓄積されるにしても僅かで済む。As a result, even if the lower superconducting layer 31 is in direct contact with the silicon substrate 20 in the portion where the pedestal 22 is not present, if the lower superconducting layer 31 can be made sufficiently thin in the first place, it is large inside. There is little risk of stress buildup. Even if it is accumulated, it will be small.
一方、トンネル障壁形成用絶縁層32の厚味は大体にして
従来と同程度、例えば30Å程度であって良く、また上部
超電導体層33の厚味も従来と同程度の2000Å程度であっ
て良い。それら自体の間では問題となる応力関係は発生
しないと考えられるからである。On the other hand, the thickness of the tunnel barrier forming insulating layer 32 may be about the same as the conventional one, for example, about 30 Å, and the thickness of the upper superconductor layer 33 may be about 2000 Å, which is about the same as the conventional one. . This is because it is considered that a stress relationship that causes a problem does not occur between themselves.
上記のようにして、一つの大きなジョゼフソン接合構成
体34が構成されたならば、各台座22の上に各ジョゼフソ
ン素子が形成されるように、当該ジョゼフソン接合構成
体34に対して所定パターンに即した切り出しを行なう。Once one large Josephson junction structure 34 has been constructed as described above, a predetermined Josephson junction structure 34 is formed so that each Josephson element is formed on each pedestal 22. Cut out according to the pattern.
そのために適宜一般的なフォト・リソグラフィを援用す
るのであれば、上部超電導体層33の上面に適当なフォト
・レジスト層を付した後、第1図(C)に仮想線で示さ
れるように、台座22のこの場合、略ゞ同寸法面積部分に
のみ、パターン化残存レジスト部40を残し、これをエッ
チング・マスクとしてジョゼフソン接合構成体34の他の
部分を望ましくはドライ・エッチングし、第1図(D)
に示されるように、台座22の上に順次積み重ねられた下
部電極51、トンネル障壁52、上部電極53から成るジョゼ
フソン素子60を得る。To this end, if general photolithography is appropriately used, after applying an appropriate photoresist layer on the upper surface of the upper superconductor layer 33, as shown by phantom lines in FIG. 1 (C), In this case, the patterned residual resist portion 40 is left only in the area of approximately the same size of the pedestal 22, and the other portions of the Josephson junction structure 34 are preferably dry-etched using this as an etching mask. Figure (D)
As shown in FIG. 5, a Josephson element 60 including a lower electrode 51, a tunnel barrier 52, and an upper electrode 53, which are sequentially stacked on the pedestal 22, is obtained.
そしてさらに、トンネル障壁52、上部電極53について
は、これらをより小面積化する必要があるなら、第1図
(D)中に仮想線で示されるように、改めてパターン化
残存レジスト部41を形成し、これをエッチング・マスク
としてトンネル障壁52、上部電極53の不要部分を除去
し、第1図(E)に示されるような断面形状構成のジョ
ゼフソン素子60を得ても良い。If it is necessary to further reduce the area of the tunnel barrier 52 and the upper electrode 53, the patterned residual resist portion 41 is formed again as shown by a virtual line in FIG. 1 (D). Then, using this as an etching mask, unnecessary portions of the tunnel barrier 52 and the upper electrode 53 may be removed to obtain a Josephson element 60 having a cross-sectional configuration as shown in FIG. 1 (E).
第1図(C)に示される段階から第1図(D)、第1図
(E)に至る過程での切り出し、すなわちエッチングに
関しては、本発明の方法による限り、内部応力により、
得られたトンネル障壁52に悪影響が及ぶことはない。先
に述べた理由により、下部電極形成用の下部超電導体層
31と基板20間の物理的な作用関係は、問題となる程の応
力を発生するようなものではないからである。As for the cutting out, that is, the etching in the process from the step shown in FIG. 1 (C) to FIG. 1 (D), FIG. 1 (E), as long as the method of the present invention is used, the internal stress causes
The obtained tunnel barrier 52 is not adversely affected. For the reasons described above, the lower superconducting layer for forming the lower electrode
This is because the physical working relationship between the substrate 31 and the substrate 20 is not such that a stress that causes a problem is generated.
本発明の方法の有効性を具体的な特性例を挙げて実証す
る。The effectiveness of the method of the present invention will be demonstrated with specific examples of characteristics.
対比のため、台座22があることを除いては、先に従来例
の説明に関して取り挙げた第4図示特性に対応するジョ
ゼフソン素子と同寸法、同材質、同個数のジョゼフソン
素子群を本発明により作成したみた。For comparison, except that the pedestal 22 is provided, a Josephson element group having the same size, same material, and same number as the Josephson element corresponding to the fourth illustrated characteristic previously described in the description of the conventional example is formed. I made it by the invention.
すなわち、第2図(A)は、台座厚味1500Å、下部電極
厚味500Å、従って第4図(A)に示される特性を取っ
たジョゼフソン素子の下部電極厚味約2000Åと実効的に
略ゞ同厚の下部電極構造を持つ2.5μm口のNb/Al2O3/Nb
ジョゼフソン素子を同一シリコン基板上に100個、直列
に形成して取った電流−電圧特性を示している。これも
従来例に関する特性例と同様、オシロ・スコープ写真を
極力正確にトレースするべく努力した。That is, FIG. 2 (A) shows a pedestal thickness of 1500Å, a lower electrode thickness of 500Å, and thus a lower electrode thickness of a Josephson device having the characteristics shown in FIG. 2.5 μm Nb / Al 2 O 3 / Nb with a lower electrode structure of the same thickness
The current-voltage characteristics obtained by forming 100 Josephson devices in series on the same silicon substrate are shown. As with the characteristic example of the conventional example, we also made an effort to trace the oscilloscope photograph as accurately as possible.
本図と第4図(A)とを比べてみると顕かなように、本
発明を適用したジョゼフソン素子例では、見事な程の改
善効果が認められる。As is clear from a comparison between this figure and FIG. 4 (A), in the Josephson element example to which the present invention is applied, a remarkable improvement effect is recognized.
従来法によっただけでは全くにして所求のヒステリシス
特性からは程遠かった第4図(A)に示される特性が、
本発明を適用した結果としての第2図(A)に示される
特性では明確なヒステリシスを伴って現れ、ニー点Pkも
明確に識別できる。しかも、かなり優秀な鋭さを持って
いる。The characteristic shown in FIG. 4 (A), which is far from the desired hysteresis characteristic only by the conventional method, is
The characteristic shown in FIG. 2A as a result of applying the present invention appears with clear hysteresis, and the knee point Pk can also be clearly identified. Moreover, it has a fairly excellent sharpness.
ちなみに、この第2図(A)においては、臨界電流Ioは
約20μAと読め、ギャップ電圧Vgも略ゞ理論値通りの約
280mVと明確に読むことができる。By the way, in FIG. 2 (A), the critical current Io can be read as about 20 μA, and the gap voltage Vg is about the theoretical value.
It can be clearly read as 280 mV.
同様に、第2図(B)は、平面寸法のみ、10μm口に変
えて、他は全く上記と同一の条件で取られた特性例を示
している。Similarly, FIG. 2 (B) shows an example of characteristics obtained under exactly the same conditions as above except that only the plane dimension is changed to 10 μm.
この特性例もまた、十分に満足できるものである。約80
0μAの臨界電流Ioから電圧状態への遷移領域が殆どオ
ーミック成分のない現象として捕えられているし、ニー
点Pkも略ゞ文字通りの“点”として見ることができる
程、鋭いものとなっている。ニー点Pkから原点Oへの戻
り経路も、十分に電圧軸に近い。ギャップ電圧Vgはもち
ろん、理論値の約280mVを示している。This characteristic example is also sufficiently satisfactory. About 80
The transition region from the critical current Io of 0 μA to the voltage state is regarded as a phenomenon with almost no ohmic component, and the knee point Pk is sharp enough to be seen as a “point” which is almost literally. . The return path from the knee point Pk to the origin O is also sufficiently close to the voltage axis. The gap voltage Vg is of course the theoretical value of about 280 mV.
また、トンネル障壁が極めて良質であることは、臨界電
流Ioの絶対値が第4図(B)に示されたものに比して随
分と向上していることからも理解することができる。Further, the extremely good quality of the tunnel barrier can be understood from the fact that the absolute value of the critical current Io is considerably improved as compared with that shown in FIG. 4 (B).
上記実施例においては、作成すべきジョゼフソン素子を
Nb/Al2O3/Nb型としたが、もちろん、これに限られるい
われはない。本発明の原理からすれば顕かなように、基
板との間の物理的な相互作用関係の結果、下部電極乃至
下部電極形成用の下部超電導体層との間にストレスが生
じ、これが開放されることによって切り出されたジョゼ
フソン素子に特性上の問題を生ずるおそれのあるときに
は、いつでも本発明による台座構成をためらわずに使用
することができる。In the above embodiment, the Josephson device to be created
The type is Nb / Al 2 O 3 / Nb, but of course, it is not limited to this. As apparent from the principle of the present invention, as a result of the physical interaction relationship with the substrate, stress is generated between the lower electrode and the lower superconductor layer for forming the lower electrode, and this is released. The pedestal structure according to the invention can be used without hesitation whenever the Josephson element thus cut out may have problems with its properties.
そして、図中においては、この台座22をジョゼフソン素
子60の構成部分から外すように示してあるが、既に述べ
てきたように、この台座は下部電極51の一部をなすので
あるから、台座22までを含めて一つのジョゼフソン素子
が構成されていると考えてももちろん良い。Further, in the figure, the pedestal 22 is shown to be removed from the component part of the Josephson element 60, but as already mentioned, since this pedestal forms a part of the lower electrode 51, the pedestal is shown. Of course, it may be considered that one Josephson element is included including up to 22.
さらに、ジョゼフソン素子60に対して一般的に配される
保護層や配線層については、既存の手法をそのまま採用
して良く、そのため、第1図中にはこれらは示されてい
ない。Further, as for the protective layer and the wiring layer generally arranged for the Josephson element 60, the existing method may be adopted as they are, and therefore, these are not shown in FIG.
最後に、参考までに述べれば、上記実施例におけるNb/A
l2O3/Nb系のジョゼフソン素子で下部電極構造の総厚が
略ゞ2000Å程度の場合、台座厚味Wbがその上に形成され
る下部電極形成用下部超電導体層の厚味に対し、二倍程
度以上ないと、台座を設けたことの効果は有意のものと
しては現れなかった。このことからすれば、逆に、用い
る材質の如何や厚味により、台座厚には最適な設計値を
選び得ることが理解される。Finally, for reference, Nb / A in the above embodiment
When the total thickness of the lower electrode structure of the l 2 O 3 / Nb type Josephson element is about 2000Å, the pedestal thickness Wb is less than the thickness of the lower superconducting layer for forming the lower electrode. However, the effect of providing a pedestal did not appear to be significant unless it was more than doubled. From this, it is understood that, on the contrary, an optimum design value can be selected for the pedestal thickness depending on the thickness and the thickness of the material used.
〈発明の効果〉 本発明によれば、切り出し法によるジョゼフソン作製法
の欠点を除去し、その長所のみを伸ばすことができる。<Effects of the Invention> According to the present invention, it is possible to eliminate the drawbacks of the Josephson fabrication method by the cutting method and to extend only its advantages.
すなわち、トンネル障壁には極めて良好なものを得られ
るという原理をそのままに、内部応力開放による歪の発
生という問題を克服することができる。That is, it is possible to overcome the problem of strain generation due to release of internal stress while maintaining the principle that an extremely good tunnel barrier can be obtained.
しかも、既存の切り出し法に対して単に台座構成の追加
というだけの簡単な手法で上記のように大きな効果を得
ることができる。Moreover, the great effect as described above can be obtained by the simple method of simply adding the pedestal structure to the existing cutting method.
第1図は本発明のジョゼフソン素子作製法の望ましい一
実施例の工程図、第2図は本発明方法により作成された
ジョゼフソン素子の二例に関する特性図、第3図は従来
の切り出し法によるジョゼフソン作製法の工程図、第4
図は第3図示の従来法により作成されたジョゼフソン素
子の二例に関する特性図、である。 図中、20は基板、21は台座形成用材料層、22は台座、31
は下部超電導体層、32はトンネル障壁形成用絶縁層、33
は上部超電導体層、34はジョゼフソン接合構成体、50は
下部電極、51はトンネル障壁、52は上部電極、60は完成
されたジョゼフソン素子、である。FIG. 1 is a process diagram of a preferred embodiment of the Josephson device manufacturing method of the present invention, FIG. 2 is a characteristic diagram relating to two examples of Josephson device manufactured by the method of the present invention, and FIG. 3 is a conventional cutting method. Process diagram of Josephson fabrication method, 4th
The figure is a characteristic diagram concerning two examples of the Josephson device produced by the conventional method shown in FIG. In the figure, 20 is a substrate, 21 is a pedestal forming material layer, 22 is a pedestal, 31
Is a lower superconductor layer, 32 is an insulating layer for forming a tunnel barrier, 33
Is an upper superconducting layer, 34 is a Josephson junction structure, 50 is a lower electrode, 51 is a tunnel barrier, 52 is an upper electrode, and 60 is a completed Josephson device.
Claims (1)
を複数個形成すべきそれぞれの所定個所に、該ジョゼフ
ソン素子の各々に要求される平面寸法に対し、少なくと
もそれよりは小さくない平面寸法を有し、かつ適当な厚
味を有すると共に、該ジョゼフソン素子の各々の下部電
極の一部をなし、該各々のジョゼフソン素子にそれぞれ
専用で、他のジョゼフソン素子とは共用することのな
い、互いには独立な台座を形成する工程と; 該複数個の互いに独立な台座を形成された上記基板上の
大域的面積部分上に、下部超電導体層、トンネル障壁形
成用絶縁層、上部超電導体層を順に連続して積層し、一
つの大きなジョゼフソン接合構成体を形成する工程と; 該ジョゼフソン接合構成体を所望のパターンに応じてエ
ッチング加工し、上記各台座上に一つづつ、それぞれ上
記所定の平面寸法の下部電極、トンネル障壁、上部電極
より成る上記各ジョゼフソン素子を作成する工程と; を有して成ることを特徴とするジョゼフソン素子の作成
方法。1. A flat surface on a substrate at which a plurality of Josephson elements are to be formed in the future, at least not smaller than a plane dimension required for each of the Josephson elements. Having a size and having an appropriate thickness, forming a part of the lower electrode of each of the Josephson devices, dedicated to each of the Josephson devices, and shared with other Josephson devices. A pedestal independent of each other; a lower superconducting layer, an insulating layer for forming a tunnel barrier, and an upper portion on the global area portion of the substrate on which the plurality of independent pedestals are formed. A step of successively superposing superconducting layers to form one large Josephson junction structure; etching the Josephson junction structure according to a desired pattern, and forming each of the above-mentioned pedestals. One by one, each lower electrode of said predetermined planar dimensions, tunnel barrier, and a step of creating the respective Josephson elements consisting of an upper electrode; method of creating Josephson device characterized by comprising a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113825A JPH0680845B2 (en) | 1985-05-27 | 1985-05-27 | How to make a Josephson device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113825A JPH0680845B2 (en) | 1985-05-27 | 1985-05-27 | How to make a Josephson device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271877A JPS61271877A (en) | 1986-12-02 |
| JPH0680845B2 true JPH0680845B2 (en) | 1994-10-12 |
Family
ID=14621988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60113825A Expired - Lifetime JPH0680845B2 (en) | 1985-05-27 | 1985-05-27 | How to make a Josephson device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680845B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194376A (en) * | 1987-02-09 | 1988-08-11 | Agency Of Ind Science & Technol | Josephson junction element |
| JP6326379B2 (en) * | 2012-03-08 | 2018-05-16 | ディー−ウェイブ システムズ,インコーポレイテッド | System and method for fabrication of superconducting integrated circuits |
| CN114171670A (en) * | 2021-12-08 | 2022-03-11 | 中国科学院上海微系统与信息技术研究所 | Josephson junction, superconducting circuit and preparation method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5979585A (en) * | 1982-10-29 | 1984-05-08 | Hitachi Ltd | Manufacture of josephson junction element |
-
1985
- 1985-05-27 JP JP60113825A patent/JPH0680845B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61271877A (en) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6161280B2 (en) | ||
| JPS63226981A (en) | Superconducting integrated circuit device and its manufacturing method | |
| JPS59138390A (en) | Superconductive switching device | |
| JPH0680845B2 (en) | How to make a Josephson device | |
| JPS6146081A (en) | Manufacture of josephson junction element | |
| EP0090612B1 (en) | Method of making josephson junction devices | |
| JPS61144892A (en) | Manufacturing method of Syosefson integrated circuit | |
| JPS61263179A (en) | Manufacture of josephson junction element | |
| JPS5810855B2 (en) | Tasou High Senkou Zou no Seihou | |
| JPS61278181A (en) | Formation of josephson element | |
| JPS6290930A (en) | Forming method for electrode of compound semiconductor element | |
| JPS60208872A (en) | Manufacturing method for superconducting contacts | |
| JPS5877268A (en) | Manufacture of tunnel type josephson junction element | |
| JPS6377175A (en) | Manufacture of josephson junction device | |
| JPS598378A (en) | Gaas fet | |
| JPS62160741A (en) | Manufacturing method of semiconductor device | |
| JPS58125880A (en) | Josephson junction device | |
| JPS63318161A (en) | semiconductor equipment | |
| JPS6147679A (en) | Production of josephson junction element | |
| JPS61263180A (en) | Manufacture of josephson junction element | |
| JPS61229377A (en) | Manufacture of josephson integrated circuit | |
| JPH03225974A (en) | Manufacturing and processing method for superconducting elements | |
| JPH04206842A (en) | Pad formation method | |
| JPH04299315A (en) | Liquid crystal display device | |
| JPS6047445A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |