JPH0740785B2

JPH0740785B2 - 多チヤンネルインバ−タ回路

Info

Publication number: JPH0740785B2
Application number: JP62080937A
Authority: JP
Inventors: 伸一大橋; 勇夫福島
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-04-03
Filing date: 1987-04-03
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPS63249470A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、回路システムの他、モータその他のアクチュ
エータ駆動用電力増幅器を含む装置に係り、とくにこれ
らの装置の電力効率を改善し、全体として小型，軽量
化，経済性を高めるに好適な手段に関する。

〔従来の技術〕

従来のDC・DCコンバータ装置においては、特開昭54−14
0153号公報及び長谷川著「スイッチング・レギュレータ
設計ノウハウ」（CQ出版発行）５・４節多電源回路の具
体例第154頁の図５−16〜第157頁の図５−20に記載のご
とく、複数の直流出力の安定化に注力されて来た。大き
く見ると、従来からの設計，開発においては、電源装置
と、その電源から給電されて働く増幅器その他の装置と
は切り離して、夫々別個に作られ、また、夫々の分野で
改良が重ねられて来た。したがって、本発明のように、
両者を一体化し、新たな装置と見做して改善を計る着想
は見当らない。

〔発明が解決しようとする問題点〕

上記従来のDC・DCコンバータ装置は、もっぱら、一方極
性の直流または脈流出力を得るために用いられ、その多
チャンネル出力化といっても複数の電源用直流出力を得
る程度で、出力の何れかを他の出力とは独立に変調する
場合は、出力側に更に別の変調用DC・DCコンバータまた
はインバータ或いは電力増幅器等を接続していた。した
がって多数の出力チャンネルを互に独立に変調する場
合、全体が大型化すると同時に、価格が著しく増加する
という難点があった。

本発明の目的は、単一のDC・DCコンバータ装置の出力を
時分割して多数の出力チャンネルの夫々に給電して多チ
ャンネル化し、同時に時分割時間巾の夫々を各出力に応
じて適切に変調し、互に独立な多チャンネル出力を得る
ことにある。かかる思想に基づく出願が同一出願人によ
り、既になされているが、本発明はとくに上記時間巾の
変調法に係り、より経済的かつ実用的な手段を提供す
る。

〔問題点を解決するための手段〕

上記目的は、DC・DCコンバータ（スイッチングレギュレ
ータ電源回路）の出力を、スイッチング回路を介し、複
数の負荷に振り分け、かつ、該スイッチング回路のスイ
ッチング時間巾を制御することにより達成できる。ま
ず、本発明がすべてのDC・DCインバータ回路に適用でき
ることを説明する。第３図の左欄に従来の回路方式を分
類して示した。これらは原理的に第４図と第５図の
（ｉ）に示す２種類の回路構成に集約できる。第４図は
第３図の（ｂ），（ｃ），（ｄ）の原理図であり、第５
図は第３図の（ａ），（ｄ），（ｆ），（ｇ），（ｈ）
の原理図である。両図共、一次電源V₁₁からインダクタ
ンスＬとスイッチS₁を介して平滑コンデンサC₀と負荷Ｒ
_Ｌとからなる負荷回路に出力電流i₀が流れる。第３図の
（ｅ）ではこのＬが見当らないが、この場合はトランス
の２次巻線インダクタンスが、このＬと同等の働きをす
る。第４図と第５図の動作は同様なので第４図につき説
明する。インダクタンスＬはスイッチS₁の接点が１に接
する期間中に入力V₁₁からエネルギを受け取り、２に接
する期間中に出力V₀に向かって、このエネルギーを吐き
出す働きをしている。したがって、スイッチS₁のONとOF
F時間巾を変えればインダクタンスＬに伝えるエネルギ
量が変化するので、出力V₀も変化するのである。即ち、
インダクタンスＬが無ければ出力の制御が出来ないので
ある。

かかるDC・DCインバータ回路の動作原理からみて、第４
図を第１図のように、また、第５図を第２図のように変
更し、出力電流i₀をスイッチS₂により複数の負荷に分配
し、スイッチS₂が各接点に接するON時間巾やデュティフ
ァクタ等に制御すれば多チャンネルの出力を得ることが
できる。第３図の右欄には、各回路方式に対し、スイッ
チS₂を設け多チャンネル化した場合を併せて示した。各
チャンネルの出力電圧を制御するためには、このスイッ
チS₂を適正に制御する手段が必要である。同時に全負荷
に過不足なく給電するためのスイッチS₁の制御も必要で
ある。

第６図には本発明の基本的構成の一例として、フライバ
ック型への適用例を示した。スイッチS₂の各接点にはス
イッチング回路５〜７が対応する。Ｒ_Ｌ _１〜Ｒ_Ｌ _３は各
チャンネルの負荷インピーダンスである。C₀₁〜C₀₂は出
力電圧V₀₁〜V₀₄を平滑する平滑コンデンサである。スイ
ッチング回路５〜７のON時間巾は、夫々入力信号V₁〜V₃
によって制御せられる。例えばスイッチング回路５は、
出力電圧V₀₁がV₁より低い場合に導通し、コンデンサC₀₁
が充電されて出力電圧V₀₁が上昇し、V₁を越えると遮断
する。また、以後、スイッチング回路6,7およびダイオ
ード４が順次導通し終る迄、スイッチング回路５は遮断
状態を持続する。このようにして、スイッチング回路５
から７およびダイオード４迄はサイクリックに順次導通
して行く動作をくり返す。

コンデンサC₀₁からC₀₃までが充電されると残余のエネル
ギーがダイオード４を介して流れ、コンデンサC₀₄を充
電する。したがって、コンデンサC₀₄端電圧V₀₄は、各チ
ャンネルを充電するに必要な一巡エネルギの過不足を示
す指標になる。したがって、出力電圧V₀₄を結合回路１
を介して１次スイッチング素子S₁₁の制御回路２に伝
え、出力電圧V₀₄を常に一定に保つ制御ループを形成す
れば、コンデンサC₀₁〜C₀₃は常に不足なく充電されるこ
とになる。

次に２次スイッチング回路５〜７につき説明する。

第７図は、その原理的回路構成図である。第６図と比べ
１次側回路やスイッチング回路7,以降の回路は便宜上，
省略した。Ｌは２次コイルインダクタンスである。１次
スイッチS₁₁がOFFになるとＬ端には正極性の電圧ｖ_Ｌが
発生する。この電圧ｖ_Ｌが入力電圧V₁より小さいと、コ
ンパレータA₁はスイッチS₂₁を閉じる信号を発生する。
逆の場合はスイッチS₂₁は開放になる。スイッチS₁₁が閉
じれば、ダイオードD₁を介し２次コイルインダクタンス
Ｌより電流が流れ、コンデンサC₀₁を充電するから出力
電圧V₀₁が上昇し始める。ダイオードD₁の順方向電圧を
無視すればスイッチS₁が閉じているのであるから電圧ｖ
_Ｌも出力電圧V₀₁に等しい。出力電圧V₀₂がV₀₁より大き
ければスイッチS₂₂の動作如何によらずダイオードD₂は
遮断されている。出力電圧V₀₁の上昇によりコンパレー
タA₁の出力はやがて反転してスイッチS₁₁を遮断する。
このとき、電圧ｖ_Ｌはその電流が遮断されるのであるか
ら、跳ね上ってダイオードD₂を導通させる。したがっ
て、電圧ｖ_Ｌは出力電圧V₀₂にクランプされ、コンデン
サC₀₂の充電により、やがてスイッチS₂₂もOFFされる。
以上の動作により、各チャンネルは入力電圧の低い方か
ら順次導通され、最後に最も入力電圧の高いチャンネル
が充電される。スイッチS₁₂とS₂₂のON時間巾は、例えば
出力電圧V₀₁がV₂₁に達する迄の時間として自動的に定ま
る。

以上述べた本発明の要点を記すと、 1.出力平滑コンデンサを入力電圧に応じて必要量だけ自
動的に充電する出力チャンネルスイッチ回路 2.全出力チャンネルの充電完了を監視し、全供給エネル
ギーを適切に供給する制御方式 3.すべてのDC・DCインバータ回路に適用できるということになる。

〔作用〕

先に述べた第１図，第２図，第６図，第７図本発明原理
回路は、多チャンネル出力回路の夫々が順次、必要量だ
け自動的に給電され、かつ、全チャンネルへの給電量が
不足せぬよう制御されるので、各チャンネル出力を互に
独立に制御することができる。

この結果、実施例を述べるように、チャンネル出力回路
をプッシュプルに構成して交流出力を得ることも容易に
なる。

即ち、従来のDC・DCコンバータ（スイッチング電源回
路）回路に本発明を適用することにより、その機能を安
定化直流電源の他に直流，および交流増幅機能を含む多
チャンネル装置に拡張できる。

〔実施例〕

以下、第８図，第９図により本発明に用いる出力スイッ
チング回路の具体的回路につき説明する。

第７図は出力スイッチング回路の具体的実施例である。
便宜上、ダイオードD₁およびトランジスタQ₂,Q₃のベー
スエミッタ間順方向電圧（略0.7v）を無視する。電圧ｖ
_Ｌが入力電圧V₁より低い間はトランジスタQ₃は遮断され
ているのでトランジスタQ₂のベース電流は抵抗R₁を流れ
る。抵抗R₁の抵抗値を適度に低く設定すればトランジス
タQ₂は飽和し、そのコレクタ・エミッタ間電圧Ｖ_CEは略
零となる。即ちトランジスタQ₂はスイッチング素子とし
てONの動作をとる。したがって、V₀₁とｖ_Ｌは等しい。
ｖ_Ｌが増加し、V₁を越えるとトランジスタQ₃が導通し、
その結果、トランジスタQ₂が遮断される。コンデンサC₁
は、実際上ｖ_Ｌに重畳するパルス性雑音によりトランジ
スタQ₂が誤動作することを防止するコンデンサ素子であ
る。

第９図は第８図の静特性測定結果を示す図である。入力
電圧V₁が、5vと10vの場合につき測定した。

V₁＝5vの場合、ｖ_Ｌが低いうちはV₀₁はv₁に直線的に比
例して増加し、トランジスタQ₂がON状態にあることを示
している。ｖ_Ｌが略5.5vになると、V₀₁は零に向かって
急落する。即ち、トランジスタQ₂が遮断されたことを示
している。V₁が10vの場合も同様である。

第10図は第８図のバイポーラトランジスタQ₂の代りにエ
ンハンスメント型のＰチャネルMOSトランジスタを用い
た場合である。Ｖ_GGはトランジスタQ₄のゲートバイアス
用の電源で、トランジスタQ₃がOFF状態のとき、トラン
ジスタQ₄をON状態に保つ働きをする。トランジスタQ₃の
動作は第８図の場合と同様である。

第11図は、第10図のバイポーラトランジスタQ₃を同種の
Ｐチャネルエンハンスメント型MOSトランジスタQ₅に置
換した場合である。トランジスタQ₆も同種のMOSトラン
ジスタで、抵抗R₃とＶ_GGによって、そのドレイン・ソー
ス電極間に閾値電圧を発生させる。この結果、トランジ
スタQ₅のソース電圧（ダイオードD₁のカソード電圧）が
丁度V₁に達すると、トランジスタQ₅が導通し、トランジ
スタQ₄のソース・ゲート間を短絡してトランジスタQ₄を
遮断し、第８図の場合と同様の働きをする。この回路は
MOS・IC回路として好適である。

第12図は本発明を自動式のフライバック型DC.DCコンバ
ータに適用した本発明の一実施例である。

１次電源V₁₁はトランス３の１次巻線３−１を介しトラ
ンジスタ８によりスイッチングされる。２はトランジス
タ８のベース電流制御回路で巻線３−２とトランジスタ
８のベース間に電流制御用のトランジスタQ₅を介在させ
てベース電流を制御する。また、トランジスタQ₅はトラ
ンジスタQ₆により制御される。

出力は３チャネル設けられている。V₀₁は正の直流出力,
V₀₂は負の直流出力,v₀₃は交流出力である。正と負の出
力電圧を得るため、互に逆極性の２ケの２次巻線３−３
と３−４が設けられる。各出力スイッチング回路は第１
図の構成同一である。交流出力回路では２ケのスイッチ
ング回路がプッシュプル動作を行う。v₀₃の正の半波
は、ダイオードD₃を介するスイッチング回路により、ま
た負の半波はダイオードD₄を介するスイッチング回路に
より得られる。即ち、２ケのスイッチング回路がＢ級の
プッシュプル動作を行う。第６図図のダイオード４を介
する整流回路，結合回路１が行う機能は、第12図では、
巻線３−５他で代行されている。即ち、第６図の電圧V
₀₄は電圧変換された形で、３−５端電圧を整流して得ら
れる。これがV₀₄′である。このV₀₄′は、ツェナーダイ
オード９を経てトランジスタQ₅のベースに印加される。
この結果、V₀₄′は常に略，ツェナー電圧に固定される
ように制御される。換言すれば、第６図のV₀₄が、V₁〜V
₃等の如何に拘らず常に一定に維持されることと同等の
働きをする。

第13図は第12図の動作波形図である。３ケの負荷インピ
ーダンスＲ_Ｌ _１〜Ｒ_Ｌ _３は何れも10Ωである。同図
（ａ）の上側の波形は、２次巻線電圧v₄,同下側の波形
は各チャネル電流i₁〜i₃を重ね撮りしたものである。同
図（ａ）では、V₀₁＝1,V₀₂＝−3v,v₀₃＝7vのときの波形
である。

v₄波形が負のとき、２次側の各ダイオードD₁〜D₄は遮断
され、この間、１次スイッチ素子８がONとなっている。
８がOFFになると、v₄は正方向に反転し、最初に、入力
電圧が最も低いチャネルが導通し、次いで入力電圧の大
きさの順に流れる。この場合はi₁,i₂,i₃の順に流れる。

同図（ｂ）はv₃に正弦波と矩形波を入力したときのv₀₃
波形である。このときV₀₁とV₀₂は（ａ）図と同じ＋1v,
−3vに保たれている。これより、３つのチャネルの出力
から直流と交流のが任意に得られたことがわかる。

チャネル数を必要に応じて増減したり、各スイッチング
トランジスタにFET,その他の素子を用いても同等の動作
が得られることはいうまでもない。また、２次巻線の数
を増やし、複数の出力チャネルを必要に応じてそれらの
何れかに接続してもよい。

第14図は入出力特性測定結果図である。v₃の正負の変化
に対し、v₀₃は略直線的に変化し、利得は略１である。
原点附近の曲りは、従来のＢ級プッシュプル回路のクロ
スオーバ歪と類似のもので、Ｂ級プッシュプルの場合と
同様な手段で改善できる。またv₀の変化によって、他の
チャネル出力V₀₁,V₀₂等が影響を受けないことがわか
る。

第15図は、v₀₃の周波数特性測定結果図である。高域遮
断周波数は平滑コンデンサC₀₃と負荷抵抗Ｒ_Ｌ _３により
定まっている。この場合、C₀₃を減らすと通過帯域巾は
広がる。第15図は出力チャネルを交流の電力増幅器とし
て利用できることを示している。

また、この実験回路の電力効率は略70％であった。この
値は、通常のスイッチングレギュレータ電源のそれに匹
敵し、本発明が従来のDC・DCコンバータ装置の電力効率
を損わずに、DC/ACの多チャネル化を達成していること
を示している。

以上、第12図乃至第15図はフライバック型のDC・DCコン
バータを用いた本発明の実施例につき説明したものであ
る。

既に述べたように第３図の（ｂ）と（ｃ）の回路構成は
上記したフライバック型と同一の原理動作を行うので第
12図乃至第15図に示した本発明実施例をそっくり適用で
きる。

第５図に属する第３図の（ａ），（ｄ），（ｆ），
（ｇ）および（ｈ）の場合は、第４図の場合とは異なっ
て出力電流が同図（ii）に示すように連続して流れる。

このような回路の一例として、第３図の（ｇ）を取り上
げ、以下に本発明の第２の実施例として、第16図により
説明する。

第16図において、インダクタンスL₁およびL₂は第２図
（ｂ）のＬに相当する。各入力電流の大きさが例えば
V₁,V₂,v₃の順に大きければ、チャネル電流はi₁,i₂,i₃の
順に切替わって流れる。第12図の場合と同様、この切替
えが一順した後、また最初に戻してくり返す必要があ
る。このとき第12図の場合と異なってL₁,L₂電流は常時
連続して流れるため、この一順のくり返しは自動的に行
われない。方法としては、全チャネルを一順後に瞬時ON
させるか、またはL₁およびL₂端を一順後に瞬時短絡し
て、L₁,L₂端電圧v₆およびv₇を下げればよい。第16図で
は、後者の方法が実施されている。例えばV₀₄はV₁,v₃よ
りも高い電圧に設定されているので、i₁,i₃が流れた後
にD₅が導通する。このダイオード電流はC₀₄を通し、ト
ランジスタQ₄を駆動する。Q₄は常時、遮断されている。
この結果、v₆が下がりこの途中でD₁が導通しくり返しの
初期状態に戻るのである。トランジスタQ₅の動作につい
ても同様である。Q₄,Q₅はv₆,v₇等を必要なだけ低下させ
るに足るだけ導通すればよく、必ずしも完全に飽和する
必要はない。

以上の２つの実施例には本発明の思想を洩れなく含まれ
ているが、以上の実施例を若干簡易化した実施例として
以下、第17〜18図に示すような回路構成が挙げられる。
第19図は第17図に対する従来例である。第19図ではｖ_Ｌ
を整流して得た直流電圧V₀を増幅器A₃,A₄等の電源とし
て用いる。通常、V₀の大きさは各出力V₀₁,V₀₂等の最大
値よりも大きく設定される。その結果、V₀₁,V₀₂等がV₀
に比べて著しく低い場合は、負荷Ｒ_Ｌ ₁,R_Ｌ _２等に出力
される電力に比べ、A₁,A₂等での消費電力は著しく大き
くなり、電力効率は極めて低くなる。

第17図は斯様な電力効率の低さを改善する。すなわち例
えば、A₁が通電するとインダクタンスＬより電圧降下が
発生してＶ_Ｌが低下する。このＶ_Ｌが隣接チャネルのV
₀₂より低ければダイオードD₂は遮断されている。コンデ
ンサC₀₁の充電が進んでi₁が減少するとＶ_Ｌが上昇しi₂
を流し始める。

この間、i₁も若干流れ続ける点が第15図迄の本発明説明
と異るが、Ｖ_Ｌは同様に各出力電圧V₀₁,V₀₂等に追随し
て変化するので第19図に比べれば電力効率が相当に改善
されるのである。

第18図は第17図のA₁,A₂としてエミッタフォロワーを用
いた場合である。トランジスタQ₆が飽和している間はｖ
_ＬはV₀₁と略等しくなり、コンデンサC₀₁の充電が進んで
i₂₁が減少すると、ｖ_Ｌが上昇し、トランジスタQ₇を導
通させる。

なお、多チャネル化に関する第１図のダイオード8,第６
図のダイオードD₃,第11図のダイオードD₅等に関する回
路は、同様に適用できる。

〔発明の効果〕

本発明によれば、従来のDC・DCコンバータ（スイッチン
グレギュレータ電源回路）を直流および交流の多チャン
ネル出力化することができる。

すなわち、PWM（パルス巾変調）方式の直流および、交
流電力増幅器を多チャネル有する高能率で小型，軽量，
および経済性の高い装置を提供する。

本発明は一般に直流電源とモータや各種のアクチュエー
タを駆動する電力増幅装置に効果的に適用できる。例え
ば、VTR,VDD等の装置，各種ロボット，自動車用エレク
トロニクス装置等、回路システムの他に多くのサーボ増
幅回路やアクチュエータ駆動回路が必要な分野では電力
効率が良いため放熱の問題が少く、小型，軽量という利
点が実装上の多くの問題を改善し、設計の自由度を広め
る。経済性については言う迄もない。

また、装置の標準化が容易という利点も挙げられる。即
ち、出力チャネルスイッチ回路は他からの制御信号に依
らず、自身で自動的に開閉動作を行うから、出力チャネ
ル数の増減が自由に行える。したがって、標準化された
本体と、ユニット化された出力チャネルスイッチ回路の
組み合わせで多くの用途をカバーすることが出来、標準
化による経済効果が期待できるのである。

また、簡単な効果の例として、市販されているような直
流安定化電源装置の出力電圧を正負の極性に連続可変化
にし、さらに多電源化してその商品価値を高めることも
容易に行える。

【図面の簡単な説明】

第１図は本発明の一実施例の基本的回路構成図、第２図
は本発明の他実施例の基本的回路構成図、第３図は従来
方式の分類とそれらに対する本発明適用例の比較図、第
４図と第５図は第３図の原理回路図、第６図は本発明の
一適用例を示す図、第７図は第６図のスイッチング回路
の原理的回路構成図、第８図は本発明のスイッチング回
路の具体的一実施例を示す図、第９図は第８図の静特性
測定結果を示す図、第10図は本発明の具体的な他の実施
例を示す図、第11図は本発明の具体的なさらに他の実施
例を示す図、第12図は本発明を自励式のフライバック型
DC・DCコンバータに適用した一実施例の回路図、第13図
は第12図の動作波形図、第14図は第12図の入出力静特性
測定結果図、第15図は周波数特性測定結果図、第16図は
本発明の別の実施例の回路図、第17図と第18図は各々本
発明のさらに他の簡易化した実施例の回路図、第19図は
第17図に対する従来の回路図である。 V₁₁……一次電源， S₁……一次スイッチング素子，３……変成器，６……２次スイッチング回路， V₁〜V₃……入力信号電圧， C₀₁〜C₀₅等……平滑コンデンサ，Ｒ_Ｌ _１〜Ｒ_Ｌ _３等……負荷， V₀₁〜V₀₃等……出力電圧， A₁〜A₂等……コンパレータ， D₁〜Dn等……ダイオード， Q₁,Q₂,〜等……トランジスタ， i₂〜i₃等……２次スイッチ電流，ｖ_Ｌ,v₄〜v₇等……２次スイッチに印加される電圧， S₂……DC・DCインバータ動作に必要なスイッチ， L₁……DC・DCインバータ動作に必要なインダクタンス， A₁,A₂等……増幅器。

Claims

【特許請求の範囲】

【請求項１】一次スイッチング回路によって一次電源を
オン，オフスイッチングすることにより、このオン期間
に該一次電源からインピーダンス素子にエネルギーを供
給し、このオフ期間に該インピーダンス素子の出力を互
いに並列接続された複数の整流回路に供給し、夫々の整
流回路に平滑コンデンサと負荷とからなる負荷回路を接
続して、夫々の負荷に該インピーダンス素子の出力を整
流平滑して供給するようにした多チャンネルインバータ
回路において、該整流回路と該負荷回路の間毎に、二次スイッチング回
路を設け、該二次スイッチング回路は夫々、これに接続された該負
荷に印加すべき電圧レベルに等しい基準レベルが設定さ
れて、これに接続される該整流回路の入力または出力レ
ベルが該基準レベル以下の期間オンし、かつ、該各二次スイッチング回路が全てオフしたときの
該インピーダンス素子の出力レベルをピーク値として検
出するピーク値検出回路を設け、該一次スイッチング回路は、該ピーク値検出回路によっ
て制御され、該ピーク値検出回路が検出する該ピーク値
が該各二次スイッチング回路に設定された該基準レベル
のいずれをも超える一定のレベルとなるように、該一次
電源をオンする期間を設定し、該一次スイッチング回路によって該一次電源をオフする
期間毎に、該インピーダンス素子の出力の供給を該二次
スイッチング回路に設定されている該基準レベルが小さ
い負荷順に停止することを特徴とする多チャンネルイン
バータ回路。
【請求項２】一次スイッチング回路によって一定の周期
で一次電源をオン，オフスイッチングして該一次電源か
らインピーダンス素子にエネルギーを供給し、該インピ
ーダンス素子の出力を互いに並列接続された複数の整流
回路に供給し、夫々の整流回路に平滑コンデンサと負荷
とからなる負荷回路を接続して、夫々の負荷に該インピ
ーダンス素子の出力を整流平滑して供給するようにした
多チャンネルインバータ回路において、該整流回路と該負荷回路の間毎に、二次スイッチング回
路を設け、該二次スイッチング回路は夫々、これに接続された該負
荷に印加すべき電圧レベルに等しい基準レベルが設定さ
れて、これに接続される該整流回路の入力または出力レ
ベルが該基準レベル以下の期間オンし、かつ、該各二次スイッチング回路が全てオフしたときの
該インピーダンス素子の出力レベルをピーク値として検
出するピーク値検出回路と、該ピーク値検出回路によって制御され、該ピーク値検出
回路が該ピーク値を検出たとき、該インピーダンス素子
の出力レベルを該各二次スイッチング回路に設定された
該基準レベルのいずれよりも低いレベルにする手段とを設け、該二次スイッチング回路に設定されている該基準レベル
が小さい負荷順に該インピーダンス素子の出力の供給を
停止する動作を繰り返すようにしたことを特徴とする多
チャンネルインバータ回路。
【請求項３】一次スイッチング回路によって一次電源を
オン，オフスイッチングすることにより、このオン期間
に該一次電源からインピーダンス素子にエネルギーを供
給し、このオフ期間に該インピーダンス素子の出力を互
いに並列接続された複数の整流回路に供給し、夫々の整
流回路に平滑コンデンサと負荷とからなる負荷回路を接
続して、夫々の負荷に該インピーダンス素子の出力を整
流平滑して供給するようにした多チャンネルインバータ
回路において、該整流回路と該負荷回路の間毎に、該整流回路を電源端
子に、該負荷回路を出力端子に夫々接続した増幅回路を
設け、該増幅回路は夫々、これに接続された該負荷に印加すべ
き電圧レベルに等しい基準レベルが設定されて、これに
接続される該整流回路の入力または出力レベルが該基準
レベル以下の期間オンし、かつ、該各増幅回路が全てオフしたときの該インピーダ
ンス素子の出力レベルをピーク値として検出するピーク
値検出回路を設け、該一次スイッチング回路は、該ピーク値検出回路によっ
て制御され、該ピーク値検出回路が検出する該ピーク値
が該各増幅回路に設定された該基準レベルのいずれをも
超える一定のレベルとなるように、該一次電源をオンす
る期間を設定し、該一次スイッチング回路によって該一次電源をオフする
期間毎に、該インピーダンス素子の出力の供給を該増幅
回路に設定されている該基準レベルが小さい負荷順に停
止することを特徴とする多チャンネルインバータ回路。
【請求項４】一次スイッチング回路によって一定の周期
で一次電源をオン，オフスイッチングして該一次電源か
らインピーダンス素子にエネルギーを供給し、該インピ
ーダンス素子の出力を互いに並列接続された複数の整流
回路を供給し、夫々の整流回路に平滑コンデンサと負荷
とからなる負荷回路を接続して、夫々の負荷に該インピ
ーダンス素子の出力を整流平滑して供給するようにした
多チャンネルインバータ回路において、該整流回路と該負荷回路の間毎に、該整流回路を電源端
子に、該負荷回路を出力端子に夫々接続した増幅回路を
設け、該増幅回路は夫々、これに接続された該負荷に印加すべ
き電圧レベルに等しい基準レベルが設定されて、これに
接続される該整流回路の入力または出力レベルが該基準
レベル以下の期間オンし、かつ、該各増幅回路が全てオフしたときの該インピーダ
ンス素子の出力レベルをピーク値として検出するピーク
値検出回路と、該ピーク値検出回路によって制御され、該ピーク値検出
回路が該ピーク値を検出したとき、該インピーダンス素
子の出力レベルを該各増幅回路に設定された該基準レベ
ルのいずれよりも低いレベルにする手段とを設け、該増幅回路に設定されている該基準レベルが小さい負荷
順に該インピーダンス素子の出力の供給を停止する動作
を繰り返すようにしたことを特徴とする多チャンネルイ
ンバータ回路。