[go: up one dir, main page]

JPH07506920A - バス・システムでのクロック・データ・スキューを最小限に抑えるための方法及び回路 - Google Patents

バス・システムでのクロック・データ・スキューを最小限に抑えるための方法及び回路

Info

Publication number
JPH07506920A
JPH07506920A JP5515765A JP51576593A JPH07506920A JP H07506920 A JPH07506920 A JP H07506920A JP 5515765 A JP5515765 A JP 5515765A JP 51576593 A JP51576593 A JP 51576593A JP H07506920 A JPH07506920 A JP H07506920A
Authority
JP
Japan
Prior art keywords
clock
data
signal
line segment
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5515765A
Other languages
English (en)
Other versions
JP3517237B2 (ja
Inventor
ガスバロ，ジェイムズ・アンソニー
ホロヴィッツ，マーク・アラン
バース，リチャード・モーリス
リー，ウィンストン・ケイ・エム
ローン，ウィンギュ
ファームウォルド，ポール・マイケル
Original Assignee
ランバス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ランバス・インコーポレーテッド filed Critical ランバス・インコーポレーテッド
Publication of JPH07506920A publication Critical patent/JPH07506920A/ja
Application granted granted Critical
Publication of JP3517237B2 publication Critical patent/JP3517237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 バス・システムでのクロック・データ・スキニーを最ハ　に　えるためのノー法 　び口 倉匪皇分野 本発明は同期バス・システムに関する。さらに詳細には、本発明は、クロック・ データ・スキューを最小限に抑えてエラーを回避し、データ送信を通過するクロ ック信号に対して同期させるバス・システムに関スる。
聚一旦五見 コンピュータ・システムは通常、バス・システムを使用する。通常、データ・バ スには幾つかの装置が結合される。従来のバス・システムは同期動作する、すな わち、クロック信号を使用してデータ信号を有効化する。同期バス・／ステム内 では、クロック・データ・スキニーが問題になる可能性がある。なぜなら、その ようなスキューは有効なデータのクロッキングを妨げる恐れがあるからである。
したがって、クロック・データ・スキニーからデータ・エラーが発生する恐れが ある。クロック・データ・スキニーは、データ信号伝搬遅延及びクロック信号伝 搬遅延によって生じる。
十分短いバス及びクロック線長をもつ従来技術の同期バスでは、クロック信号及 びデータ信号が短い距離しか進行せず、はとんど瞬間的に到着するため、スキュ ーは問題にならないと思われる。しかし、長いデータ・バス及び長いクロック線 長をもつ同期バス・システム内では、特に、高クロツタ速度が望まれる場合、ク ロック・データ・スキニーが問題になることが多い。多数の従来技術の同期バス ・システム内では、クロｌり周期がクロ・ツク伝搬遅延より長くなければならな い。言い換えれば、クロック速度は一般に、クロック線長が増加するにつれて遅 くならなければならない。従来技術のこの関係は第１式で表される。
（１）クロック周期〉データ・ツー・クロック信号のセットアツプ時間→データ ・ツー・クロック信号の保持時間＋クロック・データ・スキニークロック・デー タ・スキニーを低減する従来技術の方式の１つを第１図に示す。
単一のクロック源を使用するのでなく複数のクロック源が使用されている。ずな わぢ、調和された多数のクロ、り線が単一のクロック・ノエネレータに結合され ている。クロック線は、クロック線長が長いにもか□かわらず、クロック信号が ほとんど同じ時点に各装置に到着するように調和されている。したがって、図の バス・システムはバスの伝搬遅延とクロック・ツー・データ・スキューとクロッ ク・ソー・データ保持時間とを加算した値以上であるクロック周期によって動作 しなければならない。
しかし、第１図のバス・／ステムの１つの欠点は、そのバス・システムの４１１ 　対的な？’ｊ［雑さである。クロッキングされる各装置にクロック線が必要で あり、各クロック線は通常、すべての装置を同時にクロッキングするように慎重 に調整しなければならない。第１図のバス・システムの他の欠点は、クロック周 期がデータ・バスの伝搬遅延によって制限されることである。
第２図は、長いデータ・バスを使用する、異なる従来技術の同期バス・システム 方式を示す。マスク装置は２つのクロック信号、すなわち、受信クロックＲＣ１ 、Ｋ及び送信クロックＴ　Ｃ１，Ｋを生成する。受信クロックは、適当なフレー ム制御信号と共に、スレーブ装置によるデータの送信とマスク装置によるデータ 受信をｊ（にクロッキングするために使用される。したがって、第２図のバス・ システムはクロック周期に対するデータ・バスの伝搬遅延の影響を低減する。
第２図のバス・システム方式の欠点は、制御信号の他に（単一のクロック源では なく）２つのクロック源も必要なことである。他の欠点は、第２図のバス・シス テムが１つのマスク装置しか許容しないことである。
Ｋ哩２１旨及び１喰 本発明の一目的は、クロック及びデータのタイミング・エラーを低減し、あるい はなくすことである。
本発明の池の目的は、クロック及びデータのタイミング・エラーを低減しながら データの高速クロッキングを可能にすることである。
本発明の他の目的は、クロック・データ・スキューを最小限に抑えて比較的長い 双方向データ・バスをもつバス・システムでのエラーを回ａすることである。
本発明の池の目的は、クロック・データ・スキニーを最小限に抑えて比較的長い クロック線をもつバス・システムでのエラーを回避することである。
本発明の他の目的は、クロック・データ・スキューを最小限に抑えて比較的高い 速度のバスを有するコンピュータ・システムでのエラーを回避することである。
本発明の他の目的は、バスの速度がクロック線長やバス長によって制限されるの を回避することである。
本発明の他の目的は、クロック・データ・スキューが低減され、あるいはまった くない同期バス・システムを提供することである。
本発明の他の目的は、比較的長いバスをもつ高速バス・システムでの複雑なりロ ックの必要性をなくすことである。
本発明の他の目的は、高速同期データ・バスを提供することである。
本発明の他の目的は、バス上の装置間に一定時ち時間プロトフルを適応させる同 期データ・バスを提供することである。
本発明の他の目的は、複数のマスク装置に適応するデータ・バスを提供すること である。
本発明の他の目的は、クロック同期がバス長から独立したデータ・バスを提供す ることである。
クロック・データ・スキューを最小限に抑えるトポロジーを有するバス・／ステ ムについて説明する。このバス・システムはデータ・バスと、クロック線と、デ ータ信号をデータ・バスに送信するための手段とを含む。クロック線は、それぞ れがデータ・バスの全長に延びる２つのセグメントを有する。これらのセグメン トは、データ・バスの一端での折返しによって結合されている。バス・システム 中の装置は、一方のクロック線セグメントを受信クロックとして、他方のクロッ ク線セグメントを送信クロックとして使用する。データ信号がクロック信号に対 して一定位相関係でデータ・バス上を進行するようにデータ信号をデータ・バス 上に送信するための手段が提供されている。このバス・トポロジーの結果は、デ ータ・バス上に送信されるデータ信号が、データを受信するために使用されるク ロック信号と同じ方向に同時に進行することである。
バス・／ステムは、データ信号がクロック信号に対して一定位相関係でデータ・ バス上を進行するように、同期回路を使用してデータ信号をデータ・バスに送信 嘘る。同期回路は特定の装置の送信クロックとデータを同期する。同期回路は、 受信クロックを送信クロックと比較することによって選択信号を生成する位相比 較機構を含む。マルチプレクサは選択信号を使用して、受信クロックに調整され たデータの遅延パーツロンと非遅延バージョンのどちらかを遺灰する。マルチプ レクサ０３力はラッチの人力に結合され、ラッチのイネーブル入力は送信クロッ クに結合されている。したがって、ラッチは特定の装置の送信クロックと同期さ れてデータを出力する。
本発明の他の目的、特徴、及び利点は、以下の添付の図面の簡単な説明から明ら かになろう。
図面の簡単な説明 本発明を添付の図面における例によって限定ではな（例示する。なお、図面で同 一の参照符号は類似の要素を示す。
第１図は、１つの従来技術のバス・／ステムのブロック図である。
第２図は、他の従来技術のバス・７ステムのブロック図である。
第３図は、クロック分散７ステムのブロック図である。
第４Ａ図は、クロック線の折返しの近くに位置する装置のクロック信号波形の例 を示す図である。
第４Ｂ図は、クロック線の中央に位置する装置のクロック信号波形の例を示す図 である。
第４Ｃ図は、折返しから比較的遠くに位置する装置のクロック信号波形の例を示 す図である。
第５図は、同期回路のブロック図である。
第６図は、同期回路の概略図である。
第７Ａ図は、折返しの近くに位置する同期回路のタイミング図である。
第７Ｂ図は、クロｌり線の中央近くに位置する同期回路のタイミング図である。
第７Ｃ図は、折返しから比較的遠くに位置する同期回路のタイミング図である。
第８図は、代替同期方式のプロ・ツク図である。
発明の説明 第３図は、１つの好ましい同期パス・／ステム１０．０をブロック図の形で示す 。
以下で詳細に説明するように、バス・システム１００はクロック・データ・スキ ューを低減し、あるいはなくす。そのために、バス・／ステムｌｏｏはクロック 分散システムを各装置内の同期回路と共に使用する。
クロ、り分散システムは、２つのセグメントを有するクロック線を含む。一方の セグメントはデータ・バスの一端からデータ・バスの第２の端部の近（の折返し 点へ延びている。他方のクロ、り・セグメントは折返しからデータ・バスの第２ の端部へ延びている。このトポロジーでは、装置によってデータ・バス−Ｌに結 合されたデータ信号が、データを受信するために第２の装置によって使用される クロック信号と同じ方向に同時に進行する。
したがって、バス・システム１００の同期回路によって、クロック信号とデータ 信号が一緒に進行するように、実質的に送信クロックが到着した時点でデータを 送信することができる。言い換えると、同期回路は、データ信号がクロック信号 に対して一定位相関係でデータ・バス上を進行するように、特定のデータ信号を データ・バスに送信する。これはクロック・データ・スキューを最小限に抑える ように働き、それによって、クロック・データ・スキニーによって発生するエラ ーが低減され、あるいはなくなる。
高速同期パス・システム１００はマスク装置１２１０２と、スレーブ装［１０４ 、＋０６．１０８、及び１１０とを含む、７スタ装置１０２はＸＩ／−ブ装置１ ０４、＋０６、＋０８、及び１１０にデータ・バス１２０を介して結合されてい る。マスク装置１０２はクロック線の折返しの近くに位置することが好ましい。
「マスタ」及び「スレーブ」は、本明細書では、従来の意味と幾５）′Ａなる。
バス・システム１００内では、マスクは池のマスクとスレーブの両方と通信でき 、クロ／り線の折返しの近（に位置する装置である。これに対して、スレーブは マスクとしか通信できず、データ・バス１２０に沿ってどこにでも位置すること ができる。
１つの実施例では、マスク１０２はマイクロプロセッサである。他の実施例では 、マスタ装置ｉ！１０２は周辺制御装置である。　１つの実施例では、スレーブ 装置Ｗ１０４、＋０６．１０８、及び１１０は高速メモリである。たとえば、ス レーブ装置１０４．１０６、ｔＯＳ、及び１１０はＤＲ／ＩＡＭでよい。他の実 施例では、スレーブ装Ｗ１１０４．１０６．１０８、及び１１０はバス・トラン ／−バである。
他の実施例では、スレーブ装置１０４．１０６．１０８、及び１１０は周辺装置 である。他の実施例では、スレーブ装置Ｗ１０４．１０６．１０８、及び１１０ は入出力（Ｉｌｏ）ポートとして機能する。
同期バス・／ステム１００は多数のスレーブ装置を含むことができる。ただし、 図３では４つしか図示していない。同期通信システムｔｏｏｌｉ複数のマスクを 含むこともできる。複数のマスクを含む実施例では、迅速な通信を容易にするよ うに、マスク装置はクロック線の折返しの近くに相互に接近して位置すべきであ る。
マスク装置１１１０２はアクセス要求パケットを回報通信することによってデー タの交換を開始する。各スレーブ装置１１０４．１０６．１０８、及び＋１０は アクセス要求パケットを復号し、それ自体が選択されたスレーブ装置であるかど うがと、要求されたアクセスのタイプを判定する。選択されたスレーブ装置は次 いで、データ・パケットをバイブライ／的に読み取り、あるいは書き込んで、適 切に応答する。
同期バス・／ステム１００は、一定待ち時間プロトフルを使用してデータ・パス １２０上でデータを交換することが好ましい。一定待ち時間プロトコルでは、ど のスレーブ装置がデータを送信するかにかかわらず、マスク装置１０２によるデ ータに対する要求とマスタ装置１１１Ｑ２によるそのデータの第１バイトのクロ ック・イノとの間に一定数のクロｙり・サイクルが発生する必要がある。一定ｉ ｈら時間プロトコルでは、送信される制御情報が一定時ち時間を使用する必要も ある。
データ・バス１２０は、マスク装［１０２とスレーブ装置１０４．１０６、＋０ ８、及び＋１０の間の高速双方向直接相互接続を提供する。データ・バス１２０ は、デュアル・エツジ転送によって約２５０メガヘルツ（”ＭＨｚ”　）で動作 することが好ましい。言い換えると、転送は約２ナノ秒ごとに行うことができる 。
データ・バス１２０のエンド・ソー・エンド信号伝搬遅延はクロック周期と比べ て大きい。実際の所、同期通信／ステム蓋００の一実施例では、データ・バス１ ２０のエンド・ソー・エンド伝搬遅延はクロック周期のエンド・ツー・エンド伝 搬遅延の約半分であり、約４ナノ秒である。このデータ信号伝搬遅延は、幾つが の従来の同期システムで、受は入れられないクロック・データ・スキューを導入 する恐れがある。
データ・バス１２０に結合された装置は、データを受信し、クロック信号を受信 するために、待ち時間が非常に短い入力回路を含まなければならない。たとえば 、位相ロックループ、遅延ロックループ、又はクロック補償回路はすべて、受は 入れられるほど短い待ち時間を備えている。
クロック分散システム１３０は、クロック信号及びデータ信号を同じ方向に進行 させることによってクロック・データ・スキューをな（ずのを助ける。クロ。
り分散システム１３０はクロック１３２とクロック線１３４とを含む。クロック ＋３２１！装置１０２．１０４．１０６、＋０８、及び１１０の外部にあり、そ れらから独立している。クロ・ツク生成が独立しているので、バス・’／　７． 　ｆム１００は複数のマスクに適応する。クロ・ツク１３２は、クロック信号が クロック１３２からクロック線１３４の逆の端部に向かって一方向だけに進行す るようにクロック線の端部に結合されている。クロック線＋３４はバス・システ ム＋００内のすべての装置にクロック信号を運ぶ。クロック線１３４は長く、デ ータ・バス＋２０の長さの２借に近く、データ・バス＋２０の一端ｆＪ近で折り 返し、または向きを変える。したがって、クロ・ツク線１３４は２つのクロック 線セグメントとろなすことができる。セグメント！３６はデータ・バス１２０の 一端から、データ・バス１２０の他端に位置する折返し点１３７へ延びている。
他方のセグメントであるセグメント１３８は、折返し点１３７からデータ・バス １２０の逆の端部へ延びている。
好ましい実施例では、各クロック線１３６及び＋３８の伝搬遅延は実質的にデー タ・バス１２０の伝搬遅延に等しい。
セグメント１３６上のクロック信号は、クロック１３２がらマスタ装ａ　ｌ　０ ２に向かって進行する。このため、セグメント１３６上のクロック信ＭはＣＬＯ ＣＫＴＯＭＡＳＴＥＲと呼ばれティる。ＣＬＯＣＫＴＯＭＡＳＴＥＲは、２Ｌ、 −ブ装置１０４．１０６．１０８、及び＋１０によって送信されるデータ信号と 同じ方１”１　ニデータ・バス１２０を介して進行する。スレーブＭａＩｏ４、 ｌ０Ｃｉ、ｌ０８、及びＩＩＯの送信クロック入ツノはＣＬ　ＣＫ　Ｔ　ＯＭ　 Ａ　Ｓ　Ｔ　Ｅ　Ｒに結合されている。第３図では、これが、スレーブ装置送信 クロ、ツク入力ＴＣＬＫＩ、ＴＣＬＫｌ、Ｔ　ＣＩ□に、とセグメント１３６と の接続によって示されている。マスク装置１０２はセグメント１３６上のクロッ ク信号を使用して、データ・バス１２０上のデータ信号を受信する。したがって 、マスク装置１０２の受信クロック人力ＲＣＬＫＯはセグメント】３６に結合さ れている。
折返し１３７によって、セグメント１３８上のクロック信号は方向を変えて、デ ータ・バスの逆の端部に向かって進行する。これは、データ信号がマスク装置＋ ０２からスレーブ装置１０４．１０６．１０８、及び１１０へ進行するのと同じ 方向である。コノため、ｖスタ装Ｗ１０２は、ＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲ と呼ばれる信号を送信クロックＴＣＬＫＯとして使用する。対称的に、スレーブ 装置１０４．１０６．１０８、及び＋１０はＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲを 受信クロｙり入力として使用する。マスク装置からのデータ信号は、セグメント １３８上の活動ＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲ信号と同じ方向でスレーブ装置 へ進行する。
クロック信号とデータ信号を同じ方向にしても、クロック・データ・スキニーを なくすのに１・分ではない。クロｙり線１３４の長さは、活動クロック・パルス が各装置１９１０２、＋０４、＋０６、＋０８、及びｉｉｏに同時に到着しない ようなものである。したがッテ、各装置１０２．１０４．１０６．１０８、及び １１０は、ちょうど活動送信クロックが通過した時点でデータ信号をデータ・バ ス１２０−Ｌに結合しなければならない。これは、サーファ−が波頭を捕らえて それに乗るために波頭を観測し予測するサーフィンに類似している。しかし、装 置１０２、＋０４．１０６、＋０８、及び＋３０が直面する同期の問題は、サー フィンよりも複雑である。なぜなら、各装置が受信クロックによってデータを受 信し、別の送信クロックによってデータを送信するからである。
クロック分散システム１３０内では、りａツク源が使用されるので送信クロック と受信クロックは常に同じ周波数を有する。しかし、折返し１３７に対する装置 の位置が与えられている場合、ＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲとＣＬＯＣＫＴ ＯＭＡＳＴＥＲの間の位相は変動する。第４Ａ図、第４Ｂ図、及び第４ｃ図は、 データ・バス１２０の伝搬遅延が１クロック周期にほとんど等しいバス・システ Ａ１００の実施例に関するＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲとＣＬ　ＯＣＫ　Ｔ 　ＯＭＡＳＴＥＲの間の位相差を示す。もちろん、位相の正確な量は、クロック 周期及びデータ・バス長が変動するにつれて変動する。
第４Ａ図は、折返し１３７の非常に近（に位置するスレーブ装置１０４のクロッ ク信号のタイミングを示す。この位置では、ＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲ／ ＲＣＬＫ、１６０とＣＬＯＣＫＴＯＭＡＳＴＥＲ／ＴＣＬＫ、＋　６の間の位相 差はほとんどｏｏである。
第４Ｂ図は、折返し１３７から離れた、データ・バス１２０の長さのほとんど半 分の位置に位置するスレーブ装置１０６用の受信クロックＲＣＬＫＩ１６０及び ＴＣＬＫ＋１６２のタイミングを示す６　この位Ｈ−ｃ’は、ＣＬＯＣＫＦＲＯ ＭＭＡＳＴＥＲ／ＲＣＬＫｌｌ　６０とＣＬＯＣＫＴＯＭＡＳＴＥＲ／ＴＣＬＫ ＩＩ　６２の間の位相差は約１８０’である。
第４Ｃ図は、スレーブ装置１１０に対する信号のタイミングを示す。折返し１３ ７から遠く離れており、ＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲ／ＲＣＬＫ、＋　６０ とＣＬＯＣＫＴＯＭＡＳＴＥＲ／ＴＣＬＫ、１６２１７）間の位相差は約３６０ ’Ｔある。
ハス・システムｌｏｏ内の各１置が経験する位相差は、バス・システム１００内 で同じ装置を使用することに対する課題である。この要件を満たすには、装置の 受信クロックと送信クロックの間の可変位相差に責任を負う同一の回路が必要で ある。
第５図は、可変位相差を補償する同期回路１５０をブロック図の形で示す。同期 回路１５０は各装置１０２、＋０４．１０６．１０８、及び１１０に含まれる。
簡単に説明すると、同期回路＋５０は、受信クロックに調整されたデータ信号を 送信クロックと同期させる。したがって、同期回路１５０は、１つの装置によっ てデータ・バス上に結合されたデータ信号が、データを受信するために他の装置 によりて使用されるクロγり信号上−緒に同時に進行するようにする。
同期回路１５０は位相比較機構１５２と、遅延要素＋５４と、２：１マルチプレ クサ１５６と、ラッチ１５８とを含む。
位相比較機構１５２は受信クロック人力ＲＣＬＫ１６０を送信クロ／り人力ＴＣ １，ＫＩ６２と比較して、２つの信号の間の相対位相をめる。スレーブ装置１０ ４．１０６．１０８、及び１１０では、ＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲが入力 ＲＣＬＫＩ６０に結合され、ＣＬＯＣＫＴＯＭＡＳＴＥＲが入力ＴＣＬＫ１６２ に結合される。
位相比較機構１５２から出力される信号５ＫＩＰ１６４は２つの入力１６０と１ ！＋２の間の相対位相を表す。５ＫＩＰは折返し１３７の近（のスレーブ装置で はローであり、折返し１３７から遠くのスレーブ装置ではハイである。データ・ バス＋２０の中心では、５ＫＩＰ１６４のレベルが不確かであるが、後で説明す るようにこれは問題ではない。
５ＫＩＰ＋６４は、マルチプレクサ１５６への２つの人力の内どちらをラッチ１ ５８に出力するかを選択する。マルチプレクサ＋５６への１つの入力は、遅延さ れない受信データ＋５５である。マルチプレクサ１５６への第２の人力は受信デ ータ＋５５の遅延バージジン、遅延された受信データ］５７である。遅延された 受信データ＋５７は遅延要素１５４によって生成される。折返し＋３７から離れ たスレーブ装置では、遅延は必要とされず、５ＫＩＰ１６４は遅延されない受信 データ１５５を選択する。折返し１３７近（のシステム１００の逆の端部では、 ５ＫＩＩ’＋６４は遅延された受信データ１５７を選択して、それらの装置に対 する短い伝搬遅延を補償する。
ラッチ１５８はマルチプレクサ１５６の出力を捕獲して、データをＴ　Ｃ１，Ｋ 　１６２と同期さゼる。
データ・バス＋２０上にデータを乗せる前に、装置の送信クロックに同期される 追加段１６３をラッチ１５８の後に挿入することができる。
第６図は同期回路＋５０の概略図である。説明を簡単にするために、単一のデー タ・ビット用の同期回路を図示する。データ・ワード全体に対する同期は単に、 多数の遅延要素１５４．２；ｌマルチプレクサ＋５６、及びラッチを並行して使 用することによって達成される。１スレーブ装置当たりに必要な位相比較機構１ ５２は１つだけである。
同期回路１５０は、第５図に関して説明したものとはわずかに異なる。これによ って、受信データは装置の送信クロックのｙ１移に集中するようになる。言い換 えると、同期回路１５０は、第１の装置によってバスに乗せされたデータが第２ の装置の受信クロ１クの遷移に集中するようにする。これは、ＴＣＬＫ＋６２の れる。ＴＣＬに＋９０８１６６は、やはり各装置１０２，１０４、＋０６．１０ ８、及び１１０に含まれる位相同期ループを使用してＴＣＬＫ１６２から生成さ れる。位相同期ループはＴＣＬＫ＋９０°１６６の補数ＴＣＬＫ＋９０°Ｂ１６ ７を生成する。ここで、Ｂ″はバー又は補数を表す。
同期回路１５０内では、位相比較機構１５２は２つのエツジ・トリガＤフリップ フロ、ブ回路１６Ｂ及び１７０で構成されている。Ｄフリップフロ、ブ回路１６ ８はＲＣＬＫＤ１６１の立下りエツジ上でＴＣＬＫｌ６２をサンプルする。ＲＣ ＬＫＤ１６１１１ＲＣＬＫ１６０のわずかに遅延されたパージタンである。この わずかな遅延によってＤフリップフロップ回路＋６８のタイミングがバイアスさ れ、折返し１３７の近くの装置では、すなわち、ＣＬＯＣＫＴＯＭＡＳＴＥＲと ＣＬＯＣＫＦＲＯＭＭＡＳＴＥＲが同位相のときは、出力がローになる。
Ｄフリップフロップ回＆３１　（ｙ　８の出力１８０は、折返し１３７から離れ た装置ではハイであり、折返し１３７０近くの装置ではローである。出力１８０ は、データ・バス１２０の中央の近（の装置では、不確かであり、準安定性であ ることもある。Ｄフリップフロップ回路１７０は出力１８０をサンプルし、５Ｋ ＩＰＩ６４がうまく整定するようにする。Ｄフリシブフロップ回路１７０は、バ ケットの始めを示す信号ＰＫＴＳＴＡＲ丁１８２を使用して出力］８０をサンプ ルする。
各スレーブ装置は、マスク装［１０２がスレーブへのアクセスを要求したと判定 したときにそれ自体のＰＫＴＳＴＡＲＴＩ８２を生成する。Ｉ’ＫＴＳＴＡＲＴ 　１８２の立下りエツジと、５ＫｆＰ＋６４を使用して５ＫＩＰ１６４がうまく 整定できるようにするときとの間には十分時間がある。後述のように、データ・ バス１２０の中心では、マスク装置１０２でのタイミングがどの場合にも受け入 れられるので、５ＫＩｒ’＋６４がハイで整定するか、それともローで整定する かは問題ではない。
同期回路１５０内では、う・ノチ１８６が遅延要素＋５４に対応する。ラッチ１ ８４は、ＲＣｌ、に１６０をイネーブル人力として使用して、送信すべきデータ ＲＤＡＴＡＩ８７を捕獲する。５　Ｉｆ　１８６はラッチ１８４の出力ＲＤＥ１ ８８を捕獲し、ＲＣＬＫＢ１８９を使用して半クロック・サイクルだけ遅延させ る。ＲＣＩＫＲＩ８９はＲＣＬＫ］６０の補数である。
Ｒ（Ｌ　Ｋ　］　６０とＴＣＬＫ＋６２の間の位相差がゼロに近づくにつれて、 ＲＣＬに１６０によってクロッキングされたデータをＴＣＬＫ＋６２と同期させ るのは難しくなる。これは、２つのクロック信号が共に同時に状態を変更するか らである。ラッチ１８６は、データのクロッキングをＲＣＬＫＩ６０からＲＣＬ ＫＩ３１８９に変更することによってこの問題を軽減することを助ける。
マルチプレクサ１５６の入力はＲＤＯｌ　９０及びＲＤＥＩ８８に結合されてい る。５ＫＩＰ１６４は２つのマルチプレクサ入力の内の一方を選択する。
ラッチ２００および２０２は全体的にラッチ１５８に対応する。２つのラッチは 、タイミングの危険を回避しながらＲＣＬ　ＫドメインとＴＣＩ、Ｋドメインの 間でデータを転送するために使用される。
バス１２０を介して伝搬された後にマスク装置１０２によって受信されるデータ 信号は、ＴＤＡＴＡ２０４と呼ばれる。ＴＤＡＴＡ２０４はＴＤＯ２０３（７） 遅延バーノタノである。遅延の量は、追加段１６３によって発生する遅延と、マ スク装置１１０２と各スレーブ装置の間の信号伝搬遅延に依存する。
第７Ａ図、第７Ｂ図、及び第７ｃ図は、折返し１３７に対する３つの異なる位置 での同期回路１５０の動作を示す。データを送信する装置にかがわらず、データ は、送信側装置の送信クロック、たとえば、スレーブ装Ｗ１０４．１０６、＋０ ８、及び１１　（１）ＣＬＯＣＫＴＯＭＡＳＴＥＲ１７１遷移に集中される。言 い換えると、各スレーブ１０４、＋０６．１０８、及び＋１０は、マスクの受信 クロックの遷移に集中されたデータを送信する。したがって、マスタ１０２は常 に、有効な日付をクロック・インする。
第７Ａ図、第７Ｂ図、及び第７ｃ図ではある種の表記法及び規則が使用されてい る。これらの３つの装置中の同期回路信号は、数値添字によって相互に区別され ている。たとえば、スレーブ装置１１０４中の５ＫＩＰ１６４は５ＫＩｒ’ｌと 呼ばれ、スレーブ装置＋０８中の５ＫＩＰ１６４は５ＫＩＰ、と呼ばれている。
信り■くＣＬ　Ｋ　Ｄ　、、ＲＣＩ、ＫＤ、、及びＲＣＬＫＤ、は別々の波形で 表されてはいない。これらの（５号の立下リエノジはＲＣＬ　Ｋ　＋＋ＲＣｌ− 、Ｋ　ｓ、及びＲＣＬ　Ｋ　、の波形−にのｒ′、＋線で表されている。ＲＤＥ １８８、ＲＤ０１９０、ＴＤＥ２０＋、ＴＩ）０２０３、及びＴＤＡＴＡ２０４ の波形は、これらの信号がいつ有効か、あるいは無効かだけを示し、それらの値 は示していない。これらの信号が無効な周期は複数の°Ｘ”で示されている。通 常、信号は、その生成比の信号の内の１つが状態を変更している間は無効でアル 。
第７Ａ図は、折返し１３７の近くのスレーブ装［１０４のタイミングを示す。
ＴＣＬＫ、１６２はＲＣＬＫＤ、＋　６１が立ち下がるまでローであり、したが って５ＫＩＰ、＋６４はローである。マルチプレクサ１５６はＲＤｏ、１９０を ラッチ２００に結合することによって５ＫＩＰＩ＋６４に応答する。ラッチ２０ ２は、受信クロック・ドメインから送信クロック・ドメインにデータを変換した 後、ＴＤＱ、２（＋３を出力する。スレーブ装置１０４とマスタ装［１０２の間 にはほとんと信号伝搬遅延がないので、ＴＤｏ、２０３の波形とＴＤＡＴＡ、２ ０４の波形は同じである。ＴＤＡＴＡ１２０４は常に、ＲＣＬＫ、＋６２の遷移 に集中する。これは−例として、ＲＣＬＫ、＋６２の遷移に整列され、かつＴＤ ＡＴＡ１２０４と交差する、垂線２１２によって示されている。
データ・バス１０２の中央の近くのタイミングについて論じる前に、折返し１３ ７から遠（のタイミングの簡単なケースを検討する。このケースを第７Ｃ図に示 す。データ・バス１２０のこの端部では、ＴＣＬＫ、＋　６２はＲＣＬＫＤ、Ｉ 　Ｇｌが立ち下がってもハイであり、したがって５ＫＩＰ、＋６４はハイである 。マルチプレクサ１５６はＲＤＥ１１８８をラッチ２００に結合するこ七によっ て５ＫＩＰ、＋６４に応答する。ラッチ２０２は、受信クロック・ドメインから 送信クロック・トメイノにデータを変換した後、ＴＤｏ、２０３を出力する。Ｔ 　Ｄ　Ａ　Ｔ　Ａ　、　２０４は常に、ＲＣＬＫ、１６２の遷移に集中する。こ れは−例として、ＲＣ１，Ｋ　。
１６２の遷移に整列され、かつＴＤＡＴＡ、２０４と交差する、垂線２１２によ って示されている。
第７Ｂ図は、データ・バス＋２０の中央の近くのスレーブ装ａ　Ｉ　０６のタイ ミングを示す。ＲＣＬＫＤ、＋６１が立ち下がるとき、ＴＣＬＫ、ｌ　６２はハ イであっても、ローであってもよく、したがって、５Ｋｌｒ’、１６４はハイで あっても、ローであってもよい。これは、第７ＢＶでは５ＫＩＰ、１６４に関す る２本の線で示されており、この内の１本はｌ＼イであり１本はローである。そ の結果、マルチプレクサ１５６はＲＤＥ、１　ｆ１８又１１ＲＤＯ１１９０をラ ッチ２００へ出力する。
ラッチ２００の出力ＴＤＥ、２０１は、ＴＣＬＫ＋９０’、１６６が／＼イであ る間、ラッチ２００の入力に従うようにイネーブルされる。ＴＤＥ、２０１は、 ＴＣＬＫ＋９０°、１６６の立上りエツジの後の短い期間中は不確かである。ラ ッチ２００がオーブンした後ｌビットの間、可能な入力の１つＲＤＯ１１９０が 不確かなので、ＴＤＥ、２０１＋１ｔビツトだけ長い間不確かなままである。し かし、ＴＤＥ、２０１は、ＳＫＩ＋’、＋６４によってどの信号が選択されたか にかかわらず、Ｔ　ＣＬに４９０°Ｂ、＋６７がハイになる前に整定する。その 結果、ラッチ２０２の出力ＴＤｏ、２０３が不確かなのは、ＴＣＬＫ＋９０°８ １１６７の立上りエツジの後の短い期間中だけである。ＴＤｏ、２０３は最終的 にデータ・、＜ス１２０に結合され、ある程度の伝搬遅延の後にＴＤＡＴＡ、２ ０４としてマスク装置１０２に到着する。
ＴＩ）ＡＴＡ、２０４は常に、ＲＣＬに、１６２に集中する。これは−例として 、ＲＣｌ、に、１６２の遷移に整列され、かつＴＤＡＴＡ、２０４と交差する、 垂線２１２によって示されている。
したがって、第７Ａ図、第７Ｂ図、及び第７Ｃ図は共に、／イス・システム１０ ０がクロック信号とデータ信号を一緒に進行させ、かつマスク装置ｔｆ１０２に 一緒に到着させることによってクロック・データ・スキ講−を低減することを示 す。
また、データを送信中のスレーブ装置にかかわらず、データが常に同時にマスク 装置！＋０２に到着するので、バス・システム１００は一定時ち時間プロトコル に適応する。幾つかの従来のバス・／ステムては、スレーブからマスクへの可変 信号伝搬遅延によって一定時ち時間プロトコルを使用することができな（１゜可 変信号伝搬遅延がなぜ一定時ち時間プロトフルに対して問題であるかは、以トの 第２式に関してよりよく理解することができる。
（２）待ち時間−２責マスタ・スレーブ間信号伝搬遅延）→−スレーブ・アクセ ス遅延 第２式の２つの項の内、バス・システム１００内では信号伝搬遅延だけカシ可変 である。ｔべての装置が同じであると仮定すると、アクセス遅延はすべてのスレ ーブ装置に対して同じである。これに幻して、バス・／ステム１００での伝搬遅 延は折返しに対する装置の位置とクロック線の長さに唖じて変動する可能性があ る。したがって、待ち時間は、同期回路１５０が存在する場合、マスク・ノー・ スレーブ伝搬遅延の２倍だけ変動する恐れがある。
第７Ａ図、第７Ｂ図、及び第７Ｃ図は、データの第１のバイトがＲＣＬＫ、＋　 ６２の同じ立上りエツジでマスク装置Ｗ＋０２に到着するように同期回１７１１ ５０が助けることを示す。マスク装置１１０２に到着すべきデータの第１のバイ トをＴ　Ｄ　ＡＴＡ２０４の”八”と呼ぶ。バイト八が有効であるべきＲＣＬＫ ＋＋６２のクロック・パルス’ｉ−”Ｘ″と呼ぶ。第７図から分かるように、垂 線２１２はパルスＸに整列されており、ＴＤＡＴＡ、、ＴＤＡＴＡ、、及びＴ　 Ｄ　Ａ　１’　Ａ、の有効バイトＡデータと交差する。
第８図は代替同期システム２００をブロック図の形で示す。／ステム２００は、 同期しなければならないｌデータ・７−ド当たりビット数が多い設旧に適してい る。ＲＤＡＴＡ１８７でｌｉなくＴＬＯＡＤ２０２を同期回路１５０に結合する ことによって複数のビットを再整列するために同期回路＋５０の単一のインスタ ／スが使用されている。同期回路＋５０は、受信クロック・ドメインから送信ク ロック・ドメインにデータを変換するのに必要とされる制御信号２０６を生成す る。
制御信号２０６は、ＲＬ　ＯＡ　Ｄ　２０４が活動状況になるより６２クロツク ・づイクル前に発生するパルス信号である。制御信号２０６はｌクロック・サイ クル中活動状況に保持される。制御信号２０６は、そのｌサイクルの後に、次の データ・ワードを同期すべきときになるまで非活動状況に保持される。
同期動作は、ＴＬＯＡＤ２０２及びＲＬＯΔＤ２０４によって部分的に制御され る。ＴＩ、０ＡＤ２０２とＲ１−０ΔＤ２０４は共にクロック・１′メイン信号 を受信する。ＴＬＯＡＤ２０２は、ＲＬＯＡＤ２０４が活動状況になるより６２ クロツク・サイクル前に発生するポジティブ・ゴーイング・エツジで活４ノ状況 になる。
これによって、システム２００は同期回路＋５０による伝搬遅延の責Ｃ王を負う ことができる。ＲＬ　ＯＡ　Ｄ　２０４は、同期中のあらゆるデータ・ワードの 第１のクロック・サイクル全体にわたってアクティブ・ハイに保持される。ＲＣ ｏ　Ａ　＋）　２０４は、次のデータ・ワードが受信されるまで非活動状況に保 持される。
したがって、クロック・データ・スキューを最小限に抑えるバス・／ステムにつ いて説明した。このバス・システムはデータ・バスと、クロック線と、同期回路 とを含む。クロック線は２つのクロック線セグメントを有する。各クロック線セ グメントはデータ・バスの全長にわたって延び、データ・バスの一端（こある折 返しによって他方のクロック線セグメントに連結されている。クロック線は、ク ロ、り信号とデータ信号が同じ方向へ進行するようにする。同期回路は、データ 信号が、データを受信するために受信側装置によって使用されるクロック信号と 一緒に同時に進行するようにデータ・バス上に置かれるように助ける。
前記の明細書では、特定の典型的な実施例に関して本発明を説明した。しかし、 本発明には、添付の特許請求の範囲に記載したその広い趣旨及び範囲から逸脱せ ずに、様々な修正及び変更を加えられることが明らかになろう。したがって、明 細書及び図面は、制限的な意味ではなく例示的な意味で考察すべきである。
浄書（内容に変更なし） ＦＩＧ、　１ （従来萩打テン ｌｅ＋ｓｎｕ＋ＩｍｔｌＡｍｋ、＋ｉｅ＋Ｎｏ　ＰＣＴ／ｕＳ９３１０１７２６ フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。
ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＰＴ、ＳＥ） 、０Ａ（ＢＦ、ＢＪ、ＣＦ、ＣＧ、ＣＩ、ＣＭ、ＧＡ、ＧＮ、ＭＬ、ＭＲ，ＳＮ 、ＴＤ。
ＴＧ）、ＡＴ、ＡＵ、ＢＢ、ＢＧ、ＢＲ，ＣＡ、ＣＨ。
ＣＺ、ＤＥ、ＤＫ、ＥＳ、ＦＩ、ＧＢ、ＨＵ、ＪＰ、ＫＰ、ＫＲ，ＬＫ、ＬＵ、 ＭＧ、ＭＮ、ＭＷ、ＮＬ、Ｎ。
、ＮＺ、ＰＬ、ＰＴ、ＲＯ，ＲＵ、ＳＤ、ＳＥ、ＳＫ。
Ａ （７２）発明者　パース、リチャード・モーリスアメリカ合衆国　９４３０６　 カリフォルニア州・パロ　アルド・ロス　ロブルス・７８７（７２）発明者　リ −，ウィンストン・ケイ・エムアメリカ合衆国　９４０８０　カリフォルニア州 ・サウス　サンフランシスコ・アドリアン　アヴエニュ・１１９ （７２）発明者　ローン、ウィンギュ アメリカ合衆国　９５０１４　カリフォルニア州・カッパチーノ・オレンジ　ア ヴエニュ・１０４５０ （７２）発明者　ファームウォルド、ポール・マイケルアメリカ合衆国　９４０ ２８　カリフォルニア州・ポートラ　ヴアレイ・ゴールデンオーク　ドライブ・ １９０

Claims (1)

  1. 【特許請求の範囲】 １．ａ）単一のクロック源と、 ｂ）第１の端部と第２の端部とを有するデータ・パスと、ｃ）ｉ）データ・パス の第１の端部からデータ・パスの第２の端部の近くの折返しへ延びる第１のクロ ック線セグメントと、ＩＩ）折返しからデータ・パスの第１の端部へ延びる第２ のクロック線セグメントとを有する、クロック信号を運ぶクロック線と、 ｄ）データ信号が、クロック信号に対して一定位相関係でデータ・パス上を進行 するようにデータ信号をデータ・パスへ送信するための手段とを備えたクロック ・データ・スキューを最小限に抑えるための同期パス・システム。 ２．特定の時点でデータ信号をデータ・パス上へ送信するための手段が、第１の クロック線セグメントと第２のクロック線セグメントの内の一方に結合された送 信クロツク入力を有する同期回路を備えることを特徴とする請求項２に記載の同 期パス・システム。 ３．ａ）単一のクロック源と、 ｂ）第１の端部と第２の端部とを有するデータ・パスと、ｃ）ｉ）データ・パス の第１の端部からデータ・パスの第２の端部の近くの折返しへ延びろ第１のクロ ック線セグメントと、Ｉｌ）折返しからデータ・パスの第１の端部へ延びる第２ のクロック線セグメントとを有する、クロック信号を運ぶクロック線と、 ｄ）第１のクロック線セグメントと第２のクロック線セグメントの内の一方に結 合された送信クロック入力を有する同期回路とを備え、同期回路がデータ信号を 送信クロック人力に同期させ、データ信号をデータパスへ送ることを特徴とする 、クロック・データ・スキューを最小限に抑えるための同期バス・システム。 ４．同期回路が ａ）受信クロック入力を送信クロック入力と比較して選択信号を生成するための 位相比較機構と、 ｂ）第１のデータ信号に結合された第１のデータ人力と、第１のデータ出力と、 受信クロック入力に結合された第１のイネープル入力とを有する第１の遅延要素 と、 ｃ）第１のデータ出力に結合された第２のデータ入力と、第２のデータ出力と、 受信クロック人力の補数に結合された第２のイネープル入力を有する第２の遅延 要素と、 ｄ）マルチプレクサ出力と、第１のデータ出力に結合された第１のマルチプレク サ人力と、第２のチータ出力に結合された第２のマルチプレクサ人力とを有し、 選択信号に応じて第１のマルチプレクサ入力と第２のマルチプレクサ入力の内の 一方を選択するマルチプレクサと、 ｅ）マルチプレクサ出力に結合された第４のデータ入力と、第４のデータ出力と 、送信クロック入力の拡張位相パージョンに結合された第４のイネープル入力と を有する第１のラッチと、 ｆ）第５の出力に結合された第５のデータ入力と、第５のデータ出力と、送信ク ロック入力の拡張位相パージョンの補数に結合された第５のイネープル人力とを 有する第２のラッチとを備え、第５のデータ出力が第２のヂータ信号を出力する ことを特徴とする請求項３に記載の同期パス・システム。 ５．第１の遅延要素がラッチから成り、第２の遅延要素がラッチから成ることを 特徴とする請求項４に記載の同期パス・システム。 ６．さらに、第１のクロツク線セグメントと第２のクロック線セグメントの内の 一方の端部に結合されたクロックを備えることを特徴とする請求項４に記載の同 期パス・システム。 ７．さらに、それぞれ、同期回路を含む、データ・パスに結合された複数の装置 を備えることを特徴とする請求項４に記載の同期パス・システム。 ８．ａ）第１の端部と第２の端部とを有するデータ・パスと、ｂ）ｉ）データ・ パスの第１の端部からデータ・パスの第２の端部の近くの折返しへ延びる第１の クロック線セグメントと、ＩＩ）折返しからヂータ・パスの第１の端部へ延びる 第２のクロック線セグメントとを有する、クロック信号を運ぶクロック線と、ｃ ）データ信号とクロック信号を送信クロック線上で同期させる同期回路を含んで 、データ・パスに結合されて第２の装置へデータを送信する第１の装置であって 、前記第２の装置が送信クロック線セグメントを有し、その送信クロック線セグ メントが、第１のクロック線セグメントと第２のクロック線セグメントのうちの 選択されたものであり、前記同期回路が、ｉ）受信クロック入力を送信クロック 線セグメントである送信クロック人力と比較して選択信号を生成するための位相 比較機構と、ｉｉ）データ信号に結合され、遅延されたデータ信号を出力する遅 延要素と、ｉｉｉ）選択信号に応じてデータ信号と遅延きれたデータ信号のうち の一方を選択し、マルチプレクサ出力を有するマルチプレクサと、ＩＶ）マルチ プレクサ出力に結合された入力を有し、送信クロック入力に結合されたイネープ ル人力と、送信クロック人力に整列された第２のデータ信号を出力する出力とを 有するラッチとを含む第１の装置とを備えることを特徴とする、クロック・デー タ・スキューを最小限に抑えるための同期パス・システム。 ９．遅延要素がラッチから成ることを特徴とする請求項８に記載の同期パス・シ ステム。 ｌ０．位相比較機構がラッチから成ることを特徴とする請求項８に記載の同期パ ス・システム。 １１．さらに、第１のクロック線セグメントと第２のクロック線セグメントのう ちの一方の端部に結合されたクロックを備えることを特徴とする請求項８に記載 の同期パス・システム。 １２．３）第１の端部と第２の端部とを有するデータ・パスと、ｂ）Ｉ）データ ・パスの第１の端部からデータ・パスの第２の端部の近くの折返しへ延びる第】 のクロツク線セグメントと、ｉｉ）折返しからデータ・パスの第１の端部へ延び る第２のクロック線セグメントとを有する、クロック信号を運ぶクロック線と、 ｃ）前記第１のクロック線セグメントと前記第２のクロック線セグメントのうち の選択された送信クロック線セグメント上で複数のデータ信号をクロツク信号に 同期させ、かつ複数のデータ信号をデータ・パスへ送信する同期回路であって、 ｉ）受信クロック入力を送信クロック線セグメントである送信クロック入力と比 較して選択信号を生成するための位相比較機構と、ｉｉ）第１の制御信号に結合 され、遅延された第１の制御信号を出力する遅延要素と、 ｉｉｉ）選択信号に応じて第１の制御信号と遅延された第１の制御信号の内の一 方を選択し、マルチプレクサ出力を有するマルチプレクサと、ＩＶ）マルチプレ クサ出力に結合された入力を有し、送信クロック入力に結合されたイネープル入 力と、送信クロック入力に整列された第２の制御信号を出力する出力とを有する 第１のラッチと、 Ｖ）複数のデータ信号に結合された複数の人力を有し、第３の制御信号に結合さ れたイネープル人力を有し、かつ複数の第２のラッチ出力を有する第２のラッチ と、 ｖｉ）複数の第２のラッチ出力に結合された複数の人力と、第２の制御信号に結 合されたイネープル入力と、データ・パスに結合された第３のラッチ出力とを有 する第３のラッチとを有する同期回路とを備えることを特徴とする、クロック・ データ・スキューを最小限に抑えるための同期パス・システム。 １３．遅延要素がラツチから成ることを特徴とする請求項１２に記載の同期パス ・システム。 １４．位相比較機構がラッチから成ることを特徴とする請求項１２に記載の同期 パス・システム。 １５．さらに、第１のクロック線セグメントと第２のクロック線セグメントの内 の一方の端部に結合されたクロックを備えることを特徴とする請求項１２に記載 の同期パス・システム。 １６．データ・パス及びクロック線に結合された装置を有し、データ・パスが、 第１の端部と第２の端部とを有し、クロック線がデータ・パスの第１の端部から データ・パスの第２の端部の近くの折返しへ延びる第１のクロツク線セグメント と、折返しからデータ・パスの第１の端部へ延びる第２のクロック線セグメント とを有し、かつ第１のクロック線セグメントと第２のクロック線セグメントの内 の一方の端部に結合されたクロックを有する同期パス・システムでクロツク・デ ータ・スキューを最小限に抑える方法において、ａ）第１のクロック信号が第１ のセグメント上で折返しへ向かって第１の方向へ進行し、第２のセグメント上で 折返しから遠ざかって第２の方向へ進行するように第１のクロック信号をクロッ ク線上で送信するステップと、ｂ）データ信号がクロック信号に対して一定位相 関係でデータ・パス上を進行するように第１のデータ信号をデータ・パスに送信 するステップとを含むことを特徴とする方法。
JP51576593A 1992-03-06 1993-03-03 同期バス・システムおよびそのためのメモリ装置 Expired - Fee Related JP3517237B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US84841792A 1992-03-06 1992-03-06
US848,417 1992-03-06
PCT/US1993/001726 WO1993018463A1 (en) 1992-03-06 1993-03-03 Method and circuitry for minimizing clock-data skew in a bus system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003200585A Division JP4073836B2 (ja) 1992-03-06 2003-07-23 同期メモリ装置

Publications (2)

Publication Number Publication Date
JPH07506920A true JPH07506920A (ja) 1995-07-27
JP3517237B2 JP3517237B2 (ja) 2004-04-12

Family

ID=25303199

Family Applications (3)

Application Number Title Priority Date Filing Date
JP51576593A Expired - Fee Related JP3517237B2 (ja) 1992-03-06 1993-03-03 同期バス・システムおよびそのためのメモリ装置
JP2003200585A Expired - Fee Related JP4073836B2 (ja) 1992-03-06 2003-07-23 同期メモリ装置
JP2006278061A Expired - Lifetime JP4219949B2 (ja) 1992-03-06 2006-10-11 同期メモリ装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2003200585A Expired - Fee Related JP4073836B2 (ja) 1992-03-06 2003-07-23 同期メモリ装置
JP2006278061A Expired - Lifetime JP4219949B2 (ja) 1992-03-06 2006-10-11 同期メモリ装置

Country Status (4)

Country Link
US (1) US5432823A (ja)
JP (3) JP3517237B2 (ja)
DE (2) DE4390991T1 (ja)
WO (1) WO1993018463A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122886B2 (en) 2003-11-11 2006-10-17 Sharp Kabushiki Kaisha Semiconductor module and method for mounting the same

Families Citing this family (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
EP0654168B1 (en) 1992-08-10 2001-10-31 Monolithic System Technology, Inc. Fault-tolerant hierarchical bus system
DE69316955T2 (de) 1992-09-18 1998-07-30 Hitachi Ltd Rechenanlage mit synchronem, dynamischem Speicher
US5754764A (en) * 1994-02-22 1998-05-19 National Semiconductor Corp. Combination of input output circuitry and local area network systems
GB9411602D0 (en) * 1994-06-09 1994-08-03 Inmos Ltd Pulse generation
EP0687986A3 (en) * 1994-06-17 1996-02-14 Ibm Method and apparatus for transmitting digital data in massively parallel systems
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
US5550875A (en) * 1994-12-29 1996-08-27 Unisys Corporation Apparatus and method for residual error clock skew bound, and clocking therewith
US5822381A (en) * 1995-05-05 1998-10-13 Silicon Graphics, Inc. Distributed global clock system
KR970002691A (ko) * 1995-06-07 1997-01-28 고속 시스템에 있어서, 클럭 스큐를 최소화하고 리타임 마진을 극대화 하기 위한 장치
US5683391A (en) * 1995-06-07 1997-11-04 Danek Medical, Inc. Anterior spinal instrumentation and method for implantation and revision
US5652530A (en) * 1995-09-29 1997-07-29 Intel Corporation Method and apparatus for reducing clock-data skew by clock shifting
US6470405B2 (en) * 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
US5734685A (en) * 1996-01-03 1998-03-31 Credence Systems Corporation Clock signal deskewing system
US5712882A (en) * 1996-01-03 1998-01-27 Credence Systems Corporation Signal distribution system
JP2806863B2 (ja) * 1996-02-27 1998-09-30 日本電気エンジニアリング株式会社 ビット同期回路
US5734617A (en) * 1996-08-01 1998-03-31 Micron Technology Corporation Shared pull-up and selection circuitry for programmable cells such as antifuse cells
US5872736A (en) * 1996-10-28 1999-02-16 Micron Technology, Inc. High speed input buffer
US5917758A (en) 1996-11-04 1999-06-29 Micron Technology, Inc. Adjustable output driver circuit
JPH10143424A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp メモリシステム
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
US5923611A (en) * 1996-12-20 1999-07-13 Micron Technology, Inc. Memory having a plurality of external clock signal inputs
US5838177A (en) * 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US6104209A (en) * 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US5953276A (en) * 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US5920518A (en) * 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US5940608A (en) * 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5987576A (en) * 1997-02-27 1999-11-16 Hewlett-Packard Company Method and apparatus for generating and distributing clock signals with minimal skew
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6209072B1 (en) * 1997-05-06 2001-03-27 Intel Corporation Source synchronous interface between master and slave using a deskew latch
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US5953284A (en) * 1997-07-09 1999-09-14 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
US6044121A (en) * 1997-07-22 2000-03-28 Cabletron Systems, Inc. Method and apparatus for recovery of time skewed data on a parallel bus
US6163459A (en) * 1997-07-25 2000-12-19 Matsushita Electric Industrial Co., Ltd. Semiconductor mounting system and semiconductor chip
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
US5926047A (en) * 1997-08-29 1999-07-20 Micron Technology, Inc. Synchronous clock generator including a delay-locked loop signal loss detector
US6101197A (en) * 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US5966417A (en) * 1997-10-02 1999-10-12 International Business Machines Corporation Cycle alignment circuit for multicycle time systems
ATE232317T1 (de) 1997-10-10 2003-02-15 Rambus Inc Verfahren und vorrichtung zur ausfallsicheren resynchronisation mit minimaler latenzzeit
US6330627B1 (en) 1998-01-20 2001-12-11 Kabushiki Kaisha Toshiba System for fast data transfer between memory modules and controller using two clock lines each having a go line portion and a return line portion
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
US6327205B1 (en) 1998-03-16 2001-12-04 Jazio, Inc. Signal latching of high bandwidth DRAM arrays when skew between different components is higher than signal rate
GB2352375B (en) 1998-03-16 2003-06-04 Jazio Inc High speed signaling for interfacing VLSI CMOS circuits
US6466072B1 (en) 1998-03-30 2002-10-15 Cypress Semiconductor Corp. Integrated circuitry for display generation
US6016282A (en) * 1998-05-28 2000-01-18 Micron Technology, Inc. Clock vernier adjustment
US6453377B1 (en) * 1998-06-16 2002-09-17 Micron Technology, Inc. Computer including optical interconnect, memory unit, and method of assembling a computer
US6480498B1 (en) * 1998-07-01 2002-11-12 National Semiconductor Corporation High speed network switch bus clock
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6219237B1 (en) 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6279090B1 (en) 1998-09-03 2001-08-21 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6029250A (en) * 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
KR100284741B1 (ko) * 1998-12-18 2001-03-15 윤종용 로컬클럭 신호 발생회로 및 방법, 내부클럭신호 발생회로 및방법,이를 이용한 반도체 메모리 장치
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6334163B1 (en) * 1999-03-05 2001-12-25 International Business Machines Corp. Elastic interface apparatus and method therefor
US6426984B1 (en) * 1999-05-07 2002-07-30 Rambus Incorporated Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6529571B1 (en) * 1999-09-28 2003-03-04 National Semiconductor Corporation Method and apparatus for equalizing propagation delay
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6643787B1 (en) 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6661859B1 (en) * 1999-11-29 2003-12-09 International Business Machines Corporation Synchronizer for a source synchronized clock bus with multiple agents
US6647506B1 (en) * 1999-11-30 2003-11-11 Integrated Memory Logic, Inc. Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
US6799280B1 (en) * 2000-01-04 2004-09-28 Advanced Micro Devices, Inc. System and method for synchronizing data transfer from one domain to another by selecting output data from either a first or second storage device
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US7017002B2 (en) * 2000-01-05 2006-03-21 Rambus, Inc. System featuring a master device, a buffer device and a plurality of integrated circuit memory devices
US6987823B1 (en) * 2000-02-07 2006-01-17 Rambus Inc. System and method for aligning internal transmit and receive clocks
US6384637B1 (en) 2000-06-06 2002-05-07 Rambus Differential amplifier with selectable hysteresis and buffered filter
US6791555B1 (en) * 2000-06-23 2004-09-14 Micron Technology, Inc. Apparatus and method for distributed memory control in a graphics processing system
US6968024B1 (en) * 2000-08-01 2005-11-22 Rambus Inc. Apparatus and method for operating a master-slave system with a clock signal and a separate phase signal
US6469555B1 (en) * 2000-08-18 2002-10-22 Rambus, Inc Apparatus and method for generating multiple clock signals from a single loop circuit
US6898726B1 (en) 2000-11-15 2005-05-24 Micron Technology, Inc. Memory system that sets a predetermined phase relationship between read and write clock signals at a bus midpoint for a plurality of spaced device locations
DE10059758A1 (de) * 2000-11-30 2002-06-20 Bosch Gmbh Robert Verfahren zum Empfangen von Daten
US6832325B2 (en) * 2000-12-29 2004-12-14 Intel Corporation Device on a source synchronous bus sending data in quadrature phase relationship and receiving data in phase with the bus clock signal
US7313715B2 (en) * 2001-02-09 2007-12-25 Samsung Electronics Co., Ltd. Memory system having stub bus configuration
US7123660B2 (en) * 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6877054B2 (en) * 2001-07-16 2005-04-05 Rambus Inc. Method and apparatus for position dependent data scheduling
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
DE10148878B4 (de) * 2001-10-04 2006-03-02 Siemens Ag System und Verfahren zum Übertragen digitaler Daten
US20030101312A1 (en) * 2001-11-26 2003-05-29 Doan Trung T. Machine state storage apparatus and method
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US7359468B2 (en) * 2002-05-17 2008-04-15 Broadcom Corporation Apparatus for synchronizing clock and data between two domains having unknown but coherent phase
US7133972B2 (en) * 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7200024B2 (en) 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7117316B2 (en) * 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7254331B2 (en) 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7149874B2 (en) * 2002-08-16 2006-12-12 Micron Technology, Inc. Memory hub bypass circuit and method
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7836252B2 (en) 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7102907B2 (en) 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
JP2004127147A (ja) * 2002-10-07 2004-04-22 Hitachi Ltd デスキュー回路およびそれを用いたディスクアレイ制御装置
US7231009B2 (en) * 2003-02-19 2007-06-12 Silicon Image, Inc. Data synchronization across an asynchronous boundary using, for example, multi-phase clocks
US7313210B2 (en) * 2003-02-28 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for establishing a known timing relationship between two clock signals
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7107415B2 (en) * 2003-06-20 2006-09-12 Micron Technology, Inc. Posted write buffers and methods of posting write requests in memory modules
US7260685B2 (en) * 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7428644B2 (en) 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
DE10330593B4 (de) * 2003-07-07 2010-11-04 Qimonda Ag Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
US7389364B2 (en) 2003-07-22 2008-06-17 Micron Technology, Inc. Apparatus and method for direct memory access in a hub-based memory system
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7133991B2 (en) 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US20050050237A1 (en) * 2003-08-28 2005-03-03 Jeddeloh Joseph M. Memory module and method having on-board data search capabilities and processor-based system using such memory modules
US7136958B2 (en) * 2003-08-28 2006-11-14 Micron Technology, Inc. Multiple processor system and method including multiple memory hub modules
US7310752B2 (en) 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7194593B2 (en) 2003-09-18 2007-03-20 Micron Technology, Inc. Memory hub with integrated non-volatile memory
US7120743B2 (en) * 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7234070B2 (en) 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
JP4141373B2 (ja) * 2003-11-05 2008-08-27 株式会社日立製作所 通信システム、リアルタイム制御装置及び情報処理システム
US7330992B2 (en) * 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7412574B2 (en) 2004-02-05 2008-08-12 Micron Technology, Inc. System and method for arbitration of memory responses in a hub-based memory system
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7181584B2 (en) 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7257683B2 (en) * 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7213082B2 (en) 2004-03-29 2007-05-01 Micron Technology, Inc. Memory hub and method for providing memory sequencing hints
US7447240B2 (en) 2004-03-29 2008-11-04 Micron Technology, Inc. Method and system for synchronizing communications links in a hub-based memory system
US6980042B2 (en) * 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7162567B2 (en) 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7222213B2 (en) * 2004-05-17 2007-05-22 Micron Technology, Inc. System and method for communicating the synchronization status of memory modules during initialization of the memory modules
US7363419B2 (en) 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7310748B2 (en) 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US7324403B2 (en) * 2004-09-24 2008-01-29 Intel Corporation Latency normalization by balancing early and late clocks
US20060168407A1 (en) * 2005-01-26 2006-07-27 Micron Technology, Inc. Memory hub system and method having large virtual page size
US7512201B2 (en) * 2005-06-14 2009-03-31 International Business Machines Corporation Multi-channel synchronization architecture
US7509515B2 (en) * 2005-09-19 2009-03-24 Ati Technologies, Inc. Method and system for communicated client phase information during an idle period of a data bus
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7738307B2 (en) * 2005-09-29 2010-06-15 Hynix Semiconductor, Inc. Data transmission device in semiconductor memory device
US7321524B2 (en) 2005-10-17 2008-01-22 Rambus Inc. Memory controller with staggered request signal output
JP5409621B2 (ja) 2007-07-20 2014-02-05 ブルー ダニューブ ラブズ インク 位相同期ローカルキャリアを有するマルチポイント信号発生の方法及びシステム
EP2252938A2 (en) * 2008-02-05 2010-11-24 Rambus Inc. Multi-drop signaling system and method employing source-termination
US7961533B2 (en) * 2008-05-27 2011-06-14 Advanced Micro Devices, Inc. Method and apparatus for implementing write levelization in memory subsystems
US7928773B2 (en) * 2008-07-09 2011-04-19 Integrated Device Technology, Inc Multiple frequency synchronized phase clock generator
US9342471B2 (en) * 2010-01-29 2016-05-17 Mosys, Inc. High utilization multi-partitioned serial memory
CN104106021B (zh) * 2011-12-22 2018-03-30 英特尔公司 利用封装上输入/输出接口的封装中的多芯片互连
US9460803B1 (en) * 2015-09-25 2016-10-04 Micron Technology, Inc. Data path with clock-data tracking
US10410698B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Skew reduction of a wave pipeline in a memory device
JP2021043870A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置、及びストレージデバイス
WO2021204387A1 (en) * 2020-04-09 2021-10-14 Advantest Corporation Circuit for converting a signal between digital and analog

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247817A (en) * 1978-05-15 1981-01-27 Teradyne, Inc. Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
US4481625A (en) * 1981-10-21 1984-11-06 Elxsi High speed data bus system
US4519034A (en) * 1982-06-30 1985-05-21 Elxsi I/O Bus clock
US4691294A (en) * 1984-09-21 1987-09-01 International Computers Limited Clock/data synchronization interface apparatus and method
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
US4943984A (en) * 1988-06-24 1990-07-24 International Business Machines Corporation Data processing system parallel data bus having a single oscillator clocking apparatus
US4949361A (en) * 1989-06-26 1990-08-14 Tektronix, Inc. Digital data transfer synchronization circuit and method
AU6417990A (en) * 1989-08-24 1991-04-03 E.I. Du Pont De Nemours And Company Immunoassay to detect pseudocercosporella antigen in cereal plants
US4998262A (en) * 1989-10-10 1991-03-05 Hewlett-Packard Company Generation of topology independent reference signals
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122886B2 (en) 2003-11-11 2006-10-17 Sharp Kabushiki Kaisha Semiconductor module and method for mounting the same

Also Published As

Publication number Publication date
JP4073836B2 (ja) 2008-04-09
DE4390991T1 (de) 1995-02-23
JP2007087578A (ja) 2007-04-05
JP3517237B2 (ja) 2004-04-12
US5432823A (en) 1995-07-11
WO1993018463A1 (en) 1993-09-16
DE4345604B3 (de) 2012-07-12
JP2004079157A (ja) 2004-03-11
JP4219949B2 (ja) 2009-02-04

Similar Documents

Publication Publication Date Title
JPH07506920A (ja) バス・システムでのクロック・データ・スキューを最小限に抑えるための方法及び回路
TWI229870B (en) Memory system and data transmission method
JP4001670B2 (ja) クロック信号分配方法
KR102728609B1 (ko) 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치
TW439363B (en) Delay device using a phase lock circuit for calibrating and its calibrating method
US7110423B1 (en) Method and system for source synchronous clocking
US7134035B2 (en) Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains
JPH0248716A (ja) クロック信号供給方法および装置
US6519688B1 (en) Read data valid loop-back for high speed synchronized DRAM controller
JPH082055B2 (ja) データ処理装置
US5923193A (en) Method and apparatus for transferring signals between multiple clock timing domains
US6832325B2 (en) Device on a source synchronous bus sending data in quadrature phase relationship and receiving data in phase with the bus clock signal
WO1999038295A8 (en) Method and apparatus for source synchronous data transfer
EP1158415B1 (en) Parallel data interface
US6810486B2 (en) Method and apparatus for de-skewing a clock using a first and second phase locked loop and a clock tree
US5974103A (en) Deterministic exchange of data between synchronised systems separated by a distance
US6775339B1 (en) Circuit design for high-speed digital communication
TWI806487B (zh) 信號同步系統
Tanahashi et al. A 2 Gb/s 21 CH low-latency transceiver circuit for inter-processor communication
US6717997B1 (en) Apparatus and method for current demand distribution in electronic systems
Lee et al. High-speed transceiver network for in-vehicle communication system
JPS5853807B2 (ja) クロツク折返しによる伝送方式
JPH05268206A (ja) ディジタルシステムにおける同期制御信号供給方法
JP2001274849A (ja) インターフェイス回路
CN118444747A (zh) 一种数据串行处理装置、处理方法及芯粒集成系统

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees