JPH0771086B2

JPH0771086B2 - バスインタ−フエイス回路

Info

Publication number: JPH0771086B2
Application number: JP61162701A
Authority: JP
Inventors: 道商岡野; 貴美代岩本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-07-10
Filing date: 1986-07-10
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPS6318741A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、共通の伝送路にバス接続された通信端末等に
用いられるバスインターフェイス回路に関する。

（従来の技術）近年、ニューメディアを含めた通信網の発展が著しく、
より高度でより高速な通信サービスを提供するために、
従来のアナログ通信はディジタル通信へと移行しつつあ
る。

なかでも現在、CCITT（国際電信電話諮問委員会）で標
準化が進められているISDN（統合サービスディジタル
網）は、今後一般家庭までも広く普及するものと思われ
る。

ところでこのISDNへアクセスするためのインターフェイ
スとしては、Ｓ、Ｔ、Ｕ、Ｖ等、種々の勧告がなされて
いる。

この中でインターフェイス参照点Ｓは、通信端末−通信
端末間の情報を入れる64Kbpsの容量を有する２つの情報
（Ｂ）チャンネルと、通信端末−交換装置間で、発信お
よび着信の呼制御のための信号情報を入れる１つの共通
信号（Ｄ）チャンネルを多重化して伝送することによ
り、共通の伝送路に複数の通信端末をバス接続し、同時
に複数の端末の通信を可能にしている。

ところで通信端末の高機能化を図るためには、機器の制
御にマイクロプロセッサを使用するのが一般的であり、
発信および着信の一連のシーケンス制御にもマイクロプ
ロセッサが使用される。

このマイクロプロセッサは、制御プログラムが格納され
たROM（リードオンリメモリ）の内容を参照し、制御プ
ログラムにしたがって機器の制御を実行する機能を有し
ているが、通信端末の周囲の環境により、マイクロプロ
セッサおよび周辺回路に供給されている電源にノイズ等
が混入する場合がある。このような状態が生じると、マ
イクロプロセッサが暴走することがあり、回復が不可能
になる可能性がある。

この場合、通信端末の異常状態によっては、伝送路に無
意味な信号で連続してアクセスが行なわれる現象が発生
することがあるが、伝送路に複数の通信端末がバス接続
される形態のシステムにおいてこのような現象が発生す
ると、他の正常な通信端末が通信不能に陥ってしまうと
いう問題がある。

従来、共通の伝送路に複数の端末をバス接続する形態
は、ローカルエリアネットワーク（以下、LANと称す
る）において実現されている。

そしてLANでは一般に、通信端末の通信情報を所定のフ
ォーマットでパケット化して、伝送路をアクセスする前
に伝送路の空きを確認し、空きがあった場合に限りアク
セスを開始するようにしている。このとき複数の通信端
末が同時に伝送路をアクセスするような「衝突」が発生
した場合には、これを検出して乱数によりタイマを駆動
し、再度アクセスするという方法がとられている。

このようなLAN系の通信端末では、端末の異常発生時の
伝送路への影響を小さくするため、伝送路へ送出するパ
ケットの最大長を規定し、伝送路のアクセス開始ととも
にタイマを駆動し、このタイマがタイムアップした時点
でも継続して伝送路をアクセスしている場合は、伝送路
のアクセスを強制的に停止する制御手段を備えている。

ところで先に述べたLANにおけるパケット型の情報伝送
を行なう場合には、伝送路への情報伝送の送出時間を監
視することにより、容易に異常を検出することができ
る。

一方、ISDNインターフェイス参照点Ｓでは、２つの情報
チャンネルを、１つの共通信号チャンネルにより接続制
御している。

共通信号チャンネルでは、バス接続されたすべての通信
端末が任意にアクセスすることが可能であり、この共通
信号チャンネルに、予め定められたフォーマットおよび
プロトコルの呼制御情報を通信端末−交換装置間で授受
する。そしてこの呼制御情報により、情報チャンネルの
使用を交換装置から与えられた通信端末のみが、任意の
フォーマットで情報チャンネルへのアクセスを行なう。

したがってこの共通信号チャンネルにおける信号情報の
送信および受信の制御を行なう回路が、電源のノイズ等
により誤動作して、たとえば共通信号チャンネルへ無意
味な情報の送出したままの状態になると、同一の伝送路
にバス接続された他の通信端末が共通信号チャンネルへ
アクセスすることが不可能になるという問題がある。

（発明が解決しようとする問題点）本発明は上述したような事情によりなされたもので、共
通の伝送路に複数の通信端末がバス接続され、伝送路上
に、通信端末−通信端末間の通信情報を入れる情報チャ
ンネルと、発信および着信の呼制御情報を入れる共通信
号チャンネルとを多重化して伝送する通信端末側のバス
インターフェイス回路において、通信の制御を司どるマ
イクロプロセッサにノイズ等による異常が発生し、前記
共通信号チャンネルへのアクセスが連続的に行なわれた
ままになる現象が生じても、自動的に回復を図ることが
できるようにすることを目的としている。

［発明の構成］（問題点を解決するための手段）本発明のバスインターフェイス回路は、通信端末間相互
で通信すべき通信情報を入れる情報チャンネルと、発信
および着信の呼制御情報を入れる共通信号チャンネルと
を多重化して伝送する伝送路に複数の通信端末がバス接
続された通信網の前記各通信端末のバスインターフェイ
ス回路において、前記共通信号チャンネルを用いて発信
および着信の呼制御を行なう所定フォーマットの信号情
報の送信および受信を制御する信号情報制御手段と、こ
の信号情報制御手段から前記共通信号チャンネルに送出
される信号情報を監視して異常の発生を検出する信号情
報監視手段とを備え、前記信号情報監視手段により、前
記共通信号チャンネルに送出されている信号情報の異常
の発生が検出されたとき、当該通信端末のバスインター
フェイス回路における前記信号情報制御手段が強制的に
初期状態に回復されるように構成したものである。

（作用）本発明のバスインターフェイス回路では、共通信号チャ
ンネルのアクセス時に異常が検出されると、信号情報を
生成している当該通信端末のバスインターフェイス回路
における信号情報制御手段に強制的に初期状態に回復さ
れるようイニシャライズがかかるので、通信端末内の内
部回路素子に回復不可能な故障が生じていない限り、バ
スインターフェイス回路は自動的に正常な状態に回復す
る。

さらにイニシャライズをかけても、異常状態が続く場合
には、伝送路へのアクセスを停止させることもできるの
で、伝送路の他の正常な通信端末への影響を最小限に抑
えることができる。

（実施例）以下、本発明の実施例の詳細を図面に基づいて説明す
る。

第１図は本発明の一実施例装置の構成を示すブロック図
である。

なお同図は、本発明をディジタル電話、データ通信端末
等の通信通信端末のバスインターフェイス回路として適
用した場合の実施例である。

同図において１は共通信号制御部、２は多重化部、３は
信号情報監視部、４は符号化部、５はドライバ、６は送
信トランス、７は受信トランス、８はレシーバ、９は復
号化部、10は分離部、11はクロック抽出部、12はＤチャ
ンネル制御部である。

この回路において、共通信号制御部１は、共通信号チャ
ンネル（以下、Ｄチャンネルと称する）を介し、図示し
ない構内交換装置（以下、PBXと称する）と発信および
着信のための呼情報を授受し、情報チャンネル（以下、
Ｂチャンネルと称する）の接続および切断を制御する。

そして共通信号制御部１は、マイクロプロセッサ1a、信
号制御を司どるプログラムが格納されているメモリ1b、
発信および着信に際しての操作を行なう操作パネル1c、
Ｄチャンネルに信号情報を、後述するハイレベルデータ
リンク制御（以下、HDLCと称する）に基づいてフレーム
化してアクセスするためのデータリンクコントローラ1d
を備えており、たとえば発信に際して、操作パネル1c
で、オフフック、相手ダイヤル等の操作が行なわれる
と、マイクロプロセッサ1aがこの操作パネル1cからの入
力情報にしたがって信号情報を生成し、データリンクコ
ントローラ1dに出力する。

この結果、データリンクコントローラ1dは、第２図に示
したように、開始フラグSF、アドレス部Ａ、制御部Ｃ、
情報部Ｃ、チェックビットCRCおよび終了フラグEFから
なるHDLCフレームを生成し、後述するＤチャンネル制御
部12からの送信可能信号（DCNT）により、多重化部２へ
信号情報を出力する。

多重化部２は、たとえば第３図に示したような構成の、
通信端末からPBXへの送信フレーム信号を生成する機能
を有し、通信端末から供給されるＢチャンネル送信情報
B1TX、B2TXおよび共通信号制御部１から供給されるＤチ
ャンネル送信情報DTX、さらにフレーム同期信号Ｆ、直
流バランスビットＬを多重化し、192KHZの速度のNRZ
（ノンリターン・トゥー・ゼロ）信号を生成し、符号化
部４に出力してバイポーラ信号に変換させ、ドライバ５
を介して送信トランス６を駆動し、PBXへの伝送路Ｔ線
へ送出する。

次にPBXからは、第３図に示した構成の受信フレーム信
号が、伝送路Ｒ線に送信されており、受信トランス７お
よびレシーバ８を介し、複合化部９においてバイポーラ
信号からNRZ信号に変換されて、分離部10へ供給され
る。

分離部10においては、フレーム同期ビットＦ、直流バラ
ンスビットＬ、情報チャンネルB1、B2、信号チャンネル
Ｄ、エコービットＥを分離して、B1、B2チャンネルはB1
RX、B2RXとして外部通信端末へ供給し、ＤチャンネルDR
Xは、データリンクコントローラ1dに供給する。

ここでエコービットＥは、Ｄチャンネルの空き状態およ
び「衝突」を検出するためのモニタビットであり、第３
図中（Ｂ）で示されている通信端末からPBXへのＤチャ
ンネルビットは、（Ａ）に示されているPBXから通信端
末へのＥビットに、PBX側で折り返されており、通信端
末側では、このＥビットをモニタすることにより、Ｄチ
ャンネルの空きの有無を知ることができる。

そして伝送路に複数の通信端末がバス接続されている場
合においては、Ｄチャンネルのアクセス中に、このＥビ
ットと自らが送出した信号情報とを比較することによ
り、「衝突」の検出を行なうことができる。

このため、分離部10においては、エコービットERXをＤ
チャンネル制御部12へ供給しており、Ｄチャンネル制御
部12では、このERXによりＤチャンネルの空きの有無の
検出し、Ｄチャンネルのアクセス中は、データリンクコ
ントローラ1dからのＤチャンネル送信情報DTXとERXとを
比較することにより、Ｄチャンネルのアクセス制御を行
なう。

またクロック抽出部11は、復合化部９からの受信NRZ信
号を入力し、192KHZのクロックを抽出し、情報チャンネ
ル用の64KHZ、Ｄチャンネル用の16KHZのクロックを分周
し、情報チャンネル、Ｄチャンネルの送信および受信用
の同期クロックを各部へ供給している。

一方、監視部３は制御部１がＤチャンネルをアクセスし
ている間、データリンクコントローラ1dからのＤチャン
ネル信号情報DTXの供給を受けて、Ｄチャンネルのアク
セス時間を測定している。

この監視部３は制御部１のマイクロプロセッサ1aとは独
立して動作しており、マイクロプロセッサ1aが異常動作
した場合でも正常に動作するように、簡単かつノイズに
よる誤動作の発生し難い構成の回路である。この回路の
一例を第４図に示す。

第４図において3aはモノステーブルマルチバイブレー
タ、3bはオアゲート、3cはカウンタ、3dはインバータ、
3eはフリップフロップである。

この回路においてモノステーブルマルチバイブレータ3a
は、500μSec程度の時定数を持ち、Ｄチャンネル送信情
報DTXによりトリガされて、出力Ｑが「Ｈ」となる。

このモノステーブルマルチバイブレータ3aはリトリガ型
のものであり、DTXに500μSec以内に変化が継続してい
る間は、出力Ｑが「Ｈ」のままとなる。

なお500μSecの時定数は、16KHZの速度でDTXを送信する
ので、１ビットあたり62.5μSec、８ビットで500μSec
となるので、DTXの８ビット内の変化を見ていることに
なる。

そしてモノステーブルマルチバイブレータ3aの出力Ｑが
「Ｈ」となると、オアゲート3bの出力も「Ｈ」となり、
カウンタ3cのクリア端子が「Ｈ」となり、クロックとし
て供給されている16KHZのカウントを開始する。

したがって前記共通信号制御部１が、Ｄチャンネルのア
クセスを開始すると、カウンタ3cがカウント動作を開始
し、アクセスを終了すると、カウンタ3cがクリアされ
る。

ところでＤチャンネルをアクセスする時の信号情報は、
第２図に示したようなHDLCフレームにより行なわれ、こ
のフレームの最大長が、たとえば2048ビットと予め規定
されていると仮定すると、このビット数をカウントする
カウンタ3cの出力Q₁₂は4096ビット連続してＤチャンネ
ルをアクセスすると「Ｈ」となり、フリップフロップ3e
をトリガして、フリップフロップ3eの出力Ｑを「Ｈ」に
する。

たとえば信号制御部１のマイクロプロセッサ1a、データ
リンクコントローラ1d他の周辺回路が、電源のノイズ等
により暴走して、Ｄチャンネルへ信号情報DTXを送信し
ているままでの異常状態が発生すると、4096ビット送出
後に、カウンタ3cの出力Q₁₂が「Ｈ」となり、フリップ
フロップ3eの出力Ｑが「Ｈ」となる。

なおインバータ3cはDTXが連続して「Ｌ」のビットのよ
うな場合に、カウンタ3cをカウント動作させるためのも
のである。これはＤチャンネルの空きを、Ｅビットが連
続して「Ｈ」であることにより検出するためである。

したがってDTXが「Ｌ」の時は、Ｄチャンネルをアクセ
ス中となる。

そしてフリップフロップ3eの出力Ｑは、ドライバイネー
ブル（ENB）／ディセーブル（DIS）信号として、ドライ
バ５に供給されており、ドライバ５はこの信号が「Ｌ」
の時は、符号化部５からの信号を送信トランス６を駆動
して、伝送路Ｔ線へ送出し、「Ｈ」の時は、送信出力を
ハイインピーダンス状態にすることにより、通信端末を
伝送路から切断する役割を有する。

さらに監視部３は、この時制御部１に対しリセット信号
を供給するので、マイクロプロセッサ1a、データリンク
コントローラ1d他、制御部内の回路素子をイニシャライ
ズする。したがってノイズ等によるマイクロプロセッサ
1aの誤動作が発生した場合には、自動的に初期状態に回
復する。

以上説明したように本発明を適用したバスインターフェ
イス回路によれば、共通信号チャンネルのアクセス制御
回路が、電源等のノイズにより誤動作し、共通信号チャ
ンネルを連続アクセスするような状態に陥っても、所定
時間経過後には自動的に初期状態に回復するので、バス
接続された他の通信端末への影響を抑えることができ
る。

なお本発明は上述した実施例に限定されるものではな
い。

上述した実施例では、共通信号チャンネルのアクセスに
際し異常を検出すると、ドライバをディセーブルにして
制御部をイニシャライズするのみであるが、これをｎ回
繰り返しても正常に戻らない場合は、強制的に停止させ
（ドライバディセーブル状態）、保守点検を行なうよう
にしてもよい。

さらに上述した実施例では、共通信号チャンネルのアク
セスの異常のみを検出しているが、発信および着信に関
係なく、周期的、たとえば数秒から数十秒に一回程度、
端末レディを通知するような信号情報を送出するように
すれば、この時間以上継続して共通信号チャンネルをア
クセスしないような異常事態も検出することもできる。

［発明の効果］以上説明したように本発明のバスインターフェイス回路
では、共通信号チャンネルのアクセス時に異常が検出さ
れると、信号情報を生成している当該通信端末のバスイ
ンターフェイス回路における信号情報制御手段に強制的
に初期状態に回復されるようイニシャライズがかかるの
で、通信端末内の内部回路素子に回復不可能な故障が生
じていない限り、自動的に正常な状態に回復する。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成を示すブロック
図、第２図は同実施例装置における共通信号チャンネル
のフレーム構成を示す図、第３図は同実施例における伝
送路上の信号の内容を示す図、第４図は同実施例におけ
る信号情報監視部の具体的な構成を示す回路図である。１……共通信号制御部 1a……マイクロプロセッサ 1b……メモリ発信および着信に際しての操 1c……操作パネル 1d……データリンクコントローラ２……多重化部３……信号情報監視部４……符号化部５……ドライバ６……送信トランス７……受信トランス８……レシーバ９……復号化部 10……分離部 11……クロック抽出部 12……Ｄチャンネル制御部

Claims

【特許請求の範囲】

【請求項１】通信端末間相互で通信すべき通信情報を入
れる情報チャンネルと、発信および着信の呼制御情報を
入れる共通信号チャンネルとを多重化して伝送する伝送
路に複数の通信端末がバス接続された通信網の前記各通
信端末のバスインターフェイス回路において、前記共通
信号チャンネルを用いて発信および着信の呼制御を行う
所定フォーマットの信号情報の送信および受信を制御す
る信号情報制御手段と、この信号情報制御手段から前記
共通信号チャンネルに送出される信号情報を監視して異
常の発生を検出する信号情報監視手段とを備え、前記信
号情報監視手段により、前記共通信号チャンネルに送出
されている信号情報の異常の発生が検出されたとき、当
該通信端末のバスインターフェイス回路における前記信
号情報制御手段が強制的に初期状態に回復されるように
構成したことを特徴とするバスインターフェイス回路。
【請求項２】信号情報制御手段から共通信号チャンネル
に送出されている信号情報に異常が発生して前記信号情
報制御手段のイニシャライズが行なわれた後にも継続し
て異常が検出されたとき、情報チャンネルおよび前記共
通信号チャンネルの信号の伝送路への送出を中断するよ
うに構成されている特許請求の範囲第１項記載のバスイ
ンターフェイス回路。
【請求項３】信号情報の異常が、共通信号チャンネルへ
の信号情報の送出が所定の時間以上継続している現象で
ある特許請求の範囲第１項または第２項記載のバスイン
ターフェイス回路。