JPH0783505B2 - Time division - Google Patents
Time divisionInfo
- Publication number
- JPH0783505B2 JPH0783505B2 JP18781387A JP18781387A JPH0783505B2 JP H0783505 B2 JPH0783505 B2 JP H0783505B2 JP 18781387 A JP18781387 A JP 18781387A JP 18781387 A JP18781387 A JP 18781387A JP H0783505 B2 JPH0783505 B2 JP H0783505B2
- Authority
- JP
- Japan
- Prior art keywords
- highways
- time
- incoming
- outgoing
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 66
- 238000004891 communication Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は時分割交換機における時分割通話路の構成に関
するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a configuration of a time division speech path in a time division exchange.
(従来の技術) 従来のこのような分野の技術としては、松本清 他著
「高速処理可能な時間スイッチLSIの低電力化の検討」
(昭和60年度電子通信学会総合全国大会論文集461)に
開示されたものがある。以下、これに沿って説明する。(Conventional Technology) As a conventional technology in such a field, Kiyoshi Matsumoto et al. “Study on low power consumption of time switch LSI capable of high-speed processing”
Some of them were disclosed in (Electronic Communication Society General National Conference Proceedings 461 of 1985). Hereinafter, description will be given along this line.
第2図は従来の時分割交換機における時分割通話路の一
例、ここでは入ハイウェイ数及び出ハイウェイ数とも8
本の場合の例を示す。図中、1−1〜1−8は入ハイウ
ェイ、2−1〜2−8は出ハイウェイ、3−1〜3−8
は時間スイッチ(TSW)である(但し、図面上、入ハイ
ウェイ1−2〜1−7、出ハイウェイ2−2〜2−7及
び時間スイッチ3−2〜3−7については省略す
る。)。FIG. 2 shows an example of a time-division communication path in a conventional time-division exchange, in which the number of incoming highways and the number of outgoing highways are 8
An example of a book is shown. In the figure, 1-1 to 1-8 are incoming highways, 2-1 to 2-8 are outgoing highways, and 3-1 to 3-8.
Is a time switch (TSW) (however, in the drawing, the input highway 1-2 to 1-7, the output highway 2-2 to 2-7, and the time switch 3-2 to 3-7 are omitted).
前記時間スイッチ3−1は入ハイウェイ1−1〜1−8
に対応したハイウェイ多重度、例えば1024タイムスロッ
ト分の容量を有する通話路メモリ(SPM)4−1〜4−
8(但し、図面上、通話路メモリ4−2〜4−7につい
ては省略する。)と、該通話路メモリ4−1〜4−8の
うちいずれか一つを選択して出ハイウェイ2−1に接続
するセレクタ(SEL)5と、通話路メモリ4−1〜4−
8及びセレクタ5を制御する制御メモリ(SCM)6とか
ら構成されており、また、他の時間スイッチ3−2〜3
−8も同様に構成されている。The time switch 3-1 is an input highway 1-1 to 1-8.
Corresponding to the highway multiplicity, for example, channel memory (SPM) 4-1 to 4- having a capacity of 1024 time slots
8 (however, the call path memories 4-2 to 4-7 are omitted in the drawing) and one of the call path memories 4-1 to 4-8 is selected to exit the highway 2-. 1 and a selector (SEL) 5 connected to 1 and call path memories 4-1 to 4-
8 and a control memory (SCM) 6 for controlling the selector 5, and other time switches 3-2 to 3-3.
-8 has the same structure.
前記構成において、入ハイウェイ1−1〜1−8より入
力された情報は一つの時間スイッチ、例えば3−1の通
話路メモリ4−1〜4−8に1024タイムスロット分それ
ぞれ書込まれ、制御メモリ6より制御情報線7を介して
通話路メモリ4−1〜4−8に送出される10ビットの制
御情報に従ってタイムスロット変換されて読出され、さ
らに制御メモリ6より制御情報線8を介してセレクタ5
に送出される3ビットの制御情報に従ってそのうちのい
ずれか一つが選択され出力されるが、この時、前記入ハ
イウェイ1−1〜1−8より入力された情報は他の時間
スイッチ3−2〜3−8においても同様に処理されて出
力され、これによってハイウェイ変換され、各出ハイウ
ェイ2−1〜2−8に出力される。In the above configuration, the information input from the incoming highways 1-1 to 1-8 is written into one time switch, for example, the channel memory 4-1 to 4-8 of 3-1 for 1024 time slots, respectively, and controlled. Time-slot conversion is performed in accordance with the 10-bit control information sent from the memory 6 to the communication path memories 4-1 to 4-8 via the control information line 7, and further read from the control memory 6 via the control information line 8. Selector 5
Any one of them is selected and output according to the 3-bit control information sent to the switch. At this time, the information input from the input highways 1-1 to 1-8 is the other time switch 3-2. Similarly, in 3-8, the data is processed and output, converted into a highway by this, and output to each of the output highways 2-1 to 2-8.
前述した時分割通話路は、8本の入ハイウェイと1本の
出ハイウェイとに対応する容量の時間スイッチを実装単
位として、これを8個、通話路メモリがマトリクス状に
なるよう組合わせて構成されている。第3図は第2図で
説明した時分割通話路の実装態様を示すものである。The time-division speech path described above is constructed by mounting the time switch having a capacity corresponding to eight incoming highways and one outgoing highway as a mounting unit, and combining eight of these into a matrix of the speech path memory. Has been done. FIG. 3 shows an implementation mode of the time division speech path described in FIG.
ところで、交換機によっては入ハイウェイ又は出ハイウ
ェイの本数が8本とは限らず、これより少ない場合があ
る。この場合でも前記時間スイッチを必要な数だけ、通
話路メモリがマトリクス状になるように組合わせること
により時分割通話路を構成することができる。By the way, depending on the exchange, the number of incoming highways or outgoing highways is not limited to eight and may be less than eight. Even in this case, a time-division speech path can be constructed by combining the required number of time switches so that the speech path memories are arranged in a matrix.
例えば、入ハイウェイ及び出ハイウェイの本数がともに
4本、即ち入ハイウェイ1−1〜1−4及び出ハイウェ
イ2−1〜2−4のみの場合、第4図に示すように、前
記時間スイッチ3−1〜3−4のみを組合わせることに
よって実現できる。For example, when the number of incoming highways and the number of outgoing highways are four, that is, only the incoming highways 1-1 to 1-4 and the outgoing highways 2-1 to 2-4, as shown in FIG. It can be realized by combining only -1 to 3-4.
(発明が解決すようとする問題点) しかしながら、前述したように、構成しようとする時分
割通話路の入ハイウェイ数又は出ハイウェイ数が、一つ
の時間スイッチにおける入ハイウェイ数又は出ハイウェ
イ数の最大値より小さい場合、各時間スイッチにおいて
入ハイウェイ又は出ハイウェイが存在しない部分、例え
ば第4図の例では時間スイッチ3−1〜3−4中の斜線
で示した部分に対応する通話路メモリ、即ち通話路メモ
リ4−5〜4−8が全く使用されないという問題点があ
った。(Problems to be Solved by the Invention) However, as described above, the number of incoming highways or outgoing highways of the time division speech path to be configured is the maximum of the number of incoming highways or outgoing highways in one time switch. If it is smaller than the value, a portion of the time switch where there is no incoming highway or outgoing highway, for example, the channel memory corresponding to the shaded portion of the time switches 3-1 to 3-4 in the example of FIG. There is a problem that the speech path memories 4-5 to 4-8 are not used at all.
本発明は前記問題点を除去し、構成しようとする時分割
通話路の入ハイウェイ数又は出ハイウェイ数が、入ハイ
ウェイ数又は出ハイウェイ数の最大値より小さい場合で
も、使用されない通話路メモリを少なくし得る時分割通
話路を提供することを目的とする。The present invention eliminates the above-mentioned problems, and reduces the unused channel memory even when the number of incoming highways or outgoing highways of a time division speech channel to be configured is smaller than the maximum value of the number of incoming highways or outgoing highways. The purpose of the present invention is to provide a possible time-divisional communication path.
(問題点を解決するための手段) 本発明では前記問題点を解決するため、入ハイウェイ数
又は出ハイウェイ数に対応する複数の通話路メモリ及び
制御メモリを備え、各入ハイウェイのうちのいずれか一
つを一の出ハイウェイに接続し又は入ハイウェイを各出
ハイウェイのうちのいずれか一つに接続する時間スイッ
チを、出ハイウェイ数又は入ハイウェイ数に相当する数
だけ、通話路メモリがマトリクス状になるよう組合わせ
た時分割通話路において、各時間スイッチを別々に実装
可能な基本ユニットと増設ユニットとに分割し、基本ユ
ニットには、入ハイウェイ数又は出ハイウェイ数の最大
値N未満のn個の通話路メモリと、制御メモリと、前記
n個の通話路メモリのうちのいずれか一つを選択する第
1のセレクタと、該第1のセレクタの出力及び増設ユニ
ットの出力のうちいずれか一つを選択する第2のセレク
タとを設け、増設ユニットには、(N−n)個以下の通
話路メモリと、該(N−n)個以下の通話路メモリのう
ちのいずれか一つを選択するセレクタとを設けた。(Means for Solving Problems) In order to solve the above problems, the present invention includes a plurality of communication path memories and control memories corresponding to the number of incoming highways or the number of outgoing highways, and any one of the incoming highways is provided. The number of time switches that connect one to one outgoing highway or connect one incoming highway to each outgoing highway is equal to the number of outgoing highways or the number of incoming highways, and the channel memory is in a matrix. In the time-division speech path combined so that each time switch is divided into a basic unit and an extension unit that can be mounted separately, and the basic unit has n less than the maximum value N of the number of incoming highways or the number of outgoing highways. Channel memory, a control memory, a first selector for selecting any one of the n channel memories, and an output of the first selector. And a second selector for selecting one of the outputs of the expansion unit and the expansion unit, and the expansion unit includes (N-n) or less speech path memories and (N-n) or less A selector for selecting one of the channel memories is provided.
(作用) 本発明によれば、構成しようとする時分割通話路の入ハ
イウェイ数又は出ハイウェイ数がn個以下であれば、各
時間スイッチのうちの基本ユニットのみを実装すること
により該時分割通話路を構築でき、一方、構成しようと
る時分割通話路の入ハイウェイ数又は出ハイウェイ数が
n個より多ければ、各時間スイッチのうちの基本ユニッ
トとともに増設ユニットを実装することにより該時分割
通話路を構築できる。(Operation) According to the present invention, when the number of incoming highways or the number of outgoing highways of the time-division speech path to be constructed is n or less, the time-division is implemented by mounting only the basic unit of each time switch. If the number of incoming highways or outgoing highways of the time-division call path to be constructed is greater than n, the time-division call can be constructed by mounting the extension unit together with the basic unit of each time switch. You can build a road.
(実施例) 第1図は本発明の時分割通話路の一実施例、ここでは従
来例と同様、入ハイウェイ数及びハイウェイ数とも8本
の場合の例をする示すもので、図中、従来例と同一構成
部分は同一符号をもって表わす。即ち、1−1〜1−8
は入ハイウェイ、2−1〜2−8は出ハイウェイ、9A−
1〜9A−8は基本ユニット(TSWA)、9B−1〜9B−8は
増設ユニット(TSWB)である(但し、図面上、入ハイウ
ェイ1−2,1−3,1−6,1−7、出ハイウェイ2−2〜2
−7、基本ユニット9A−2〜9A−7及び増設ユニット9B
−2〜9B−7について省略する。)。(Embodiment) FIG. 1 shows an embodiment of the time-division speech path of the present invention, in which the number of incoming highways and the number of highways are 8 as in the conventional example. The same components as those in the example are designated by the same reference numerals. That is, 1-1 to 1-8
Is the entrance highway, 2-1 to 2-8 is the exit highway, 9A-
1-9A-8 is a basic unit (TSWA), 9B-1-9B-8 is an extension unit (TSWB) (However, in the drawing, the incoming highway 1-2, 1-3, 1-6, 1-7 , Dehighway 2-2-2
-7, basic units 9A-2 to 9A-7 and extension unit 9B
It omits about -2 to 9B-7. ).
基本ユニット9A−1及び増設ユニット9B−1は、従来例
における時間スイッチ3−1を別々に実装可能に分割し
たもので、基本ユニット9A−1に、通話路メモリ(SP
M)4−1〜4−4(但し、図面上、通話路メモリ4−
2,4−3については省略する。)と、制御メモリ(SCM)
6と、通話路メモリ4−1〜4−4のうちのいずれか一
つを選択するセレクタ(SEL)10と、該セレクタ10の出
力及び後述する増設ユニット9B−1内のセレクタの出力
のうちのいずれか一方を選択して出力ハイウェイ2−1
に接続するセレクタ11とが設けられ、また、増設ユニッ
ト9B−1には、通話路メモリ(SPM)4−5〜4−8
(但し、図面上、通話路メモリ4−6,4−7については
省略する。)と、該通話路メモリ4−5〜4−8のうち
のいずれか一つを選択するセレクタ12とが設けられてい
る。The basic unit 9A-1 and the extension unit 9B-1 are obtained by dividing the time switch 3-1 in the conventional example so that they can be mounted separately.
M) 4-1 to 4-4 (However, in the drawing, the call path memory 4-
Omitted about 2,4-3. ) And control memory (SCM)
6, a selector (SEL) 10 for selecting any one of the speech path memories 4-1 to 4-4, an output of the selector 10 and an output of a selector in the expansion unit 9B-1 described later. Output highway 2-1
And a selector 11 to be connected to the extension unit 9B-1 and a speech path memory (SPM) 4-5 to 4-8 in the extension unit 9B-1.
(However, the call path memories 4-6 and 4-7 are omitted in the drawing.) And a selector 12 for selecting any one of the call path memories 4-5 to 4-8. Has been.
また、基本ユニット9A−1及び増設ユニット9B−1内の
通話路メモリ4−1〜4−8は制御情報線7を介して、
また、セレクタ10及び12は制御情報線13を介して、ま
た、セレクタ11は制御情報線14を介して制御メモリ6に
それぞれ接続されているが、基本ユニット9A−1及び増
設ユニット9B−1間に跨る制御情報線7,13及びセレクタ
12からセレクタ11への出力線については増設ユニット9B
−1の有無に応じて接続され又は接続されない状態とな
る。In addition, the communication path memories 4-1 to 4-8 in the basic unit 9A-1 and the extension unit 9B-1 are connected via the control information line 7.
Further, the selectors 10 and 12 are connected to the control memory 6 via the control information line 13 and the selector 11 is connected to the control memory 6 via the control information line 14, but between the basic unit 9A-1 and the extension unit 9B-1. Control information lines 7 and 13 and selector
For output line from 12 to selector 11, add-on unit 9B
Depending on the presence / absence of -1, it is connected or not connected.
なお、他の基本ユニット9A−2〜9A−8及び増設ユニッ
ト9B−2〜9B−8も、それぞれ従来例における時間スイ
ッチ3−2〜3−8を別々に実装可能に分割したもので
あり、前記基本ユニット9A−1及び増設ユニット9B−1
と同様に構成されている。The other basic units 9A-2 to 9A-8 and the extension units 9B-2 to 9B-8 are also divided into the time switches 3-2 to 3-8 in the conventional example so that they can be mounted separately. The basic unit 9A-1 and the extension unit 9B-1
Is configured similarly to.
次に、前記装置の動作について述べるが、タイムスロッ
ト変換及びハイウェイ変換のようすについては基本的に
従来例の場合と同様である。即ち、入ハイウェイ1−1
〜1−8より入力された情報は一つの基本ユニット及び
増設ユニット、例えば9A−1及び9B−1の通話路メモリ
4−1〜4−8に1024タイムスロット分それぞれ書込ま
れ、制御メモリ6より送出される10ビットの制御情報に
従ってタイムスロット変換され、読出される。Next, the operation of the device will be described. The manner of time slot conversion and highway conversion is basically the same as in the conventional example. That is, the entrance highway 1-1
The information input from 1 to 8 is written in the communication path memories 4-1 to 4-8 of one basic unit and extension unit, for example, 9A-1 and 9B-1, for 1024 time slots respectively, and the control memory 6 The time slot is converted and read according to the 10-bit control information sent from the device.
この際、通話路メモリ4−1〜4−4より読出された情
報はセレクタ10によって、制御メモリ6から該セレクタ
10に送出される2ビットの制御情報に従って、そのうち
のいずれか一つが選択され、同時に、通話路メモリ4−
5〜4−8より読出された情報はセレクタ12によって、
制御メモリ6から該セレクタ12に送出される2ビットの
制御情報に従って、そのうちのいずれか一つが選択され
る。さらに、該セレクタ10及び12より出力された情報は
セレクタ11によって、制御メモリ6から該セレクタ11に
送出される1ビットの制御情報に従って、そのうちのい
ずれか一方が選択され、出力される。At this time, the information read from the channel memory 4-1 to 4-4 is transferred from the control memory 6 to the selector 10 by the selector 10.
Any one of them is selected according to the 2-bit control information sent to 10, and at the same time, the channel memory 4-
The information read from 5 to 4-8 is output by the selector 12
Any one of them is selected according to the 2-bit control information sent from the control memory 6 to the selector 12. Further, the information output from the selectors 10 and 12 is selected and output by the selector 11 according to the 1-bit control information sent from the control memory 6 to the selector 11.
また、この時、前記入ハイウェイ1−1〜1−8より入
力された情報は基本ユニット9A−2〜9A−8及び増設ユ
ニット9B−2〜9B−8においても同様に処理されて出力
され、これによってハイウェイ変換され、各出ハイウェ
イ2−1〜2−8に出力される。Further, at this time, the information input from the input highways 1-1 to 1-8 is similarly processed and output in the basic units 9A-2 to 9A-8 and the extension units 9B-2 to 9B-8, As a result, the highways are converted and output to the respective output highways 2-1 to 2-8.
なお、制御メモリ6より各通話路メモリ4−1〜4−8
へ送出される制御情報はタイムスロット変換の内容が同
一であれば、従来例の制御情報と全く同一となり、ま
た、セレクタ10,12並びに11へ送出される制御情報はハ
イウェイ変換の内容が同一であれば、従来例の3ビット
の制御情報のうちの下位2ビット並びに上位1ビットと
全く同一となる。In addition, from the control memory 6, each of the call path memories 4-1 to 4-8
If the contents of the time slot conversion are the same, the control information sent to will be exactly the same as the control information of the conventional example, and the control information sent to the selectors 10, 12 and 11 will have the same contents of the highway conversion. If there is, it becomes exactly the same as the lower 2 bits and the upper 1 bit of the conventional 3-bit control information.
前述した時分割通話路は、8本の入ハイウェイと1本の
出ハイウェイとに対応する容量の時間スイッチを分割し
た、4個の通話路メモリ,制御メモリ及び2個のセレク
タを備えた基本ユニットと、4個の通話路メモリ及びセ
レクタとを備えた増設ユニットとを実装単位として、こ
れらをそれぞれ8個ずつの計16個、通話路メモリがマト
リクス状になるよう組合わせて構成されている。第5図
は第1図で説明した時分割通話路の実装態様を示すもの
である。The time-division speech path described above is a basic unit including four speech path memories, a control memory, and two selectors in which time switches having a capacity corresponding to eight incoming highways and one outgoing highway are divided. And an additional unit including four channel memories and selectors as a mounting unit, each of which is 16 in total, and a total of 16 channel channels are combined in a matrix. FIG. 5 shows an implementation mode of the time-division speech path described in FIG.
ここで、前述した基本ユニット及び増設ユニットからな
る時間スイッチを用いて、入ハイウェイ及び出ハイウェ
イの本数がともに4本、即ち入ハイウェイ1−1〜1−
4及び出ハイウェイ2−1〜2−4のみの場合の時分割
通話路を構成しようとすると、第6図に示すように、前
記基本ユニット9A−1〜9A−4のみを組合わせることに
よって実現できる。Here, by using the time switch composed of the basic unit and the extension unit described above, the number of input highways and the number of output highways are four, that is, the input highways 1-1 to 1-
4 and the outgoing highway 2-1 to 2-4 only, it is realized by combining only the basic units 9A-1 to 9A-4 as shown in FIG. it can.
この場合、増設ユニット9B−1〜9B−4、即ち時間スイ
ッチのうちの入ハイウェイが存在しない部分を実装しな
くて済むため、従来例のような、使用されない通話路メ
モリが発生しない。In this case, since it is not necessary to mount the extension units 9B-1 to 9B-4, that is, the portion of the time switch in which the incoming highway does not exist, an unused communication channel memory unlike the conventional example does not occur.
なお、実施例では基本ユニット及び増設ユニットにおけ
る入ハイウェイの本数をそれぞれ4本とし、これらから
構成される一の時間スイッチにおける入ハイウェイの本
数を8本としたが、これに限定されるものではない。ま
た、実施例では一の時間スイッチをそれぞれ1個の基本
ユニット及び1個の増設ユニットから構成したが、これ
に限定されるものではない。さらにまた、実施例では複
数の入ハイウェイを一の出ハイウェイに接続する時間ス
イッチを、出ハイウェイ数だけ組合わせるようになした
時分割通話路について述べたが、一の入ハイウェイを複
数の出ハイウェアのいずれか一つに接続する時間スイッ
チを、入ハイウェイ数だけ組合わせた時分割通話路につ
いても同様に適用することができる。In the embodiment, the number of input highways in each of the basic unit and the extension unit is four, and the number of input highways in one time switch composed of these is eight, but the number is not limited to this. . Further, in the embodiment, one time switch is composed of one basic unit and one extension unit, but the present invention is not limited to this. Furthermore, in the embodiment, the time switch that connects a plurality of incoming highways to one outgoing highway is combined by the number of outgoing highways. The same can be applied to a time-division speech path in which time switches connected to any one of the clothing are combined for the number of incoming highways.
第7図は本発明の時分割通話路による通話路メモリの節
約効果を、従来の時分割通話路による場合と比較して示
したグラフである。ここで、入ハイウェイ数又は出ハイ
ウェイ数の最大値をN、1つの基本ユニットに設ける通
話路メモリ数をnとし、同図(a)はN=8,n=4の場
合、同図(b)はN=8,n=2の場合、同図(c)はN
=8,n=6の場合をそれぞれ示す。FIG. 7 is a graph showing the effect of saving the communication path memory by the time division communication path of the present invention in comparison with the case of the conventional time division communication path. Here, the maximum value of the number of incoming highways or the number of outgoing highways is N, the number of speech path memories provided in one basic unit is n, and in the case of N = 8 and n = 4, FIG. ) Is N = 8 and n = 2, the same figure (c) is N
= 8 and n = 6 are shown respectively.
図中、実線による棒グラフは本発明による通話路メモリ
数、破線による棒グラフは従来の時分割通話路による通
話路メモリ数を示しており、構成しようとする時分割通
話路の入ハイウェイ数又は出ハイウェイ数がn個以下で
あれば、いずれの場合でも本発明の方が従来の時分割通
話路より通話路メモリ数を節約できることがわかる(但
し、節約できる数はnの値によって変化し、また、図示
しないがNの値によっても変化する。)。In the figure, the solid line bar graph shows the number of call path memories according to the present invention, and the broken line bar graph shows the number of call path memories according to the conventional time-division call path. If the number is n or less, it can be seen that the present invention can save the number of channel memory in comparison with the conventional time-division channel in any case (however, the number that can be saved varies depending on the value of n. Although not shown, it also changes depending on the value of N).
(発明の効果) 以上説明したように本発明によれば、時分割通話路を構
成する各時間スイッチを別々に実装可能な基本ユニット
と増設ユニットとに分割し、基本ユニットには、入ハイ
ウェイ数又は出ハイウェイ数の最大値N未満のn個の通
話路メモリと、制御メモリと、前記n個の通話路メモリ
のうちのいずれか一つを選択する第1のセレクタと、該
第1のセレクタの出力及び増設ユニットの出力のうちの
いずれか一つを選択する第2のセレクタとを設け、増設
ユニットには、(N−n)個以下の通話路メモリと、該
(N−n)個以下の通話路メモリのうちのいずれか一つ
を選択するセレクタとを設けたため、構成しようとする
時分割通話路の入ハイウェイ数又は出ハイウェイ数がn
個以下の場合、各時間スイッチのうちの基本ユニットの
みを実装することにより該時分割通話路を構築でき、こ
れによって従来の場合のような、各時間スイッチにおい
て入ハイウェイ又は出ハイウェイが存在しない部分に対
応する通話路メモリを少なくする、あるいはなくす、即
ち全く使用されない通話路メモリを少なくする、あるい
はなくすことができ、また、構成しようとする時分割通
話路の入ハイウェイ数又は出ハイウェイ数がn個より多
ければ、各時間スイッチのうちの基本ユニットとともに
増設ユニットを実装することにより該時分割通話路を構
築でき、従って、時分割通話路の入ハイウェイ数又は出
ハイウェイ数に応じた、無駄のない時分割通話路を構築
できる利点がある。(Effects of the Invention) As described above, according to the present invention, each time switch forming a time-division speech path is divided into a basic unit and an extension unit that can be separately mounted, and the basic unit has the number of incoming highways. Alternatively, n speech channel memories having a maximum number N of outgoing highways less than N, a control memory, a first selector for selecting any one of the n speech channel memories, and the first selector. And a second selector for selecting one of the outputs of the expansion unit, and the expansion unit includes (N−n) or less speech path memories and (N−n) Since the selector for selecting any one of the following speech path memories is provided, the number of incoming highways or outgoing highways of the time division speech path to be constructed is n.
In the case of less than or equal to the number of times, the time division speech path can be constructed by mounting only the basic unit of each time switch, and thus, as in the conventional case, there is no input highway or output highway in each time switch. It is possible to reduce or eliminate the call path memory corresponding to the above, that is, to reduce or eliminate the call path memory that is not used at all, and the number of incoming highways or outgoing highways of the time divisional call to be constructed is If there are more than one, the time-division speech path can be constructed by mounting the extension unit together with the basic unit of each time switch. There is an advantage that a time-divisional communication path can be constructed.
第1図は本発明の時分割通話路の一実施例を示す構成
図、第2図は従来の時分割通話路の一例を示す構成図、
第3図は従来の時分割通話路の実装態様を示す図、第4
図は従来の時分割通話路における他の実装態様を示す
図、第5図は本発明の時分割通話路の実装態様を示す
図、第6図は本発明の時分割通話路における他の実装態
様を示す図、第7図(a)(b)(c)は本発明による
通話路メモリの節約効果を示すグラフである。 1−1〜1−8……入ハイウェイ、2−1〜2−8……
出ハイウェイ、4−1〜4−8……通話路メモリ、6…
…制御メモリ、7,13,14……制御情報線、9A−1〜9A−
8……基本ユニット、9B−1〜9B−8……増設ユニッ
ト、10,11,12……セレクタ。FIG. 1 is a block diagram showing an embodiment of a time division speech path of the present invention, and FIG. 2 is a construction diagram showing an example of a conventional time division speech path,
FIG. 3 is a diagram showing an implementation mode of a conventional time division speech path, and FIG.
FIG. 5 is a diagram showing another implementation mode of the conventional time division speech path, FIG. 5 is a diagram showing an implementation mode of the time division communication channel of the present invention, and FIG. 6 is another implementation of the time division communication channel of the present invention. FIGS. 7 (a), 7 (b) and 7 (c) are graphs showing the effect of saving the communication channel memory according to the present invention. 1-1 to 1-8 …… Incoming highway, 2-1 to 2-8 ……
Exit highway, 4-1 to 4-8 ... Channel memory, 6 ...
... Control memory, 7,13,14 ... Control information line, 9A-1 to 9A-
8 ... Basic unit, 9B-1 to 9B-8 ... Expansion unit, 10,11,12 ... Selector.
Claims (1)
する複数の通話路メモリ及び制御メモリを備え、各入ハ
イウェイのうちのいずれか一つを一の出ハイウェイに接
続し又は一の入ハイウェイを各出ハイウェイのうちのい
ずれか一つに接続する時間スイッチを、出ハイウェイ数
又は入ハイウェイ数に相当する数だけ、通話路メモリが
マトリクス状になるよう組合わせた時分割通話路におい
て、 各時間スイッチを別々に実装可能な基本ユニットと増設
ユニットとに分割し、 基本ユニットには、入ハイウェイ数又は出ハイウェイ数
の最大値N未満のn個の通話路メモリと、制御メモリ
と、前記n個の通話路メモリのうちのいずれか一つを選
択する第1のセレクタと、該第1のセレクタの出力及び
増設ユニットの出力のうちのいずれか一つを選択する第
2のセレクタとを設け、 増設ユニットには、(N−n)個以下の通話路メモリ
と、該(N−n)個以下の通話路メモリのうちのいずれ
か一つを選択するセレクタとを設けた ことを特徴とする時分割通話路。1. A plurality of communication path memories corresponding to the number of incoming highways or the number of outgoing highways and a control memory are provided, and any one of the incoming highways is connected to one outgoing highway or one incoming highway. In the time-division speech path, the time switches connected to any one of the outgoing highways are combined so that the number of outgoing highways is equal to the number of incoming highways. The switch is divided into a basic unit and an expansion unit that can be mounted separately, and the basic unit has n speech path memories with a maximum number N of incoming highways or outgoing highways less than N, a control memory, and the n A first selector that selects any one of the communication path memories of the above, and one of the output of the first selector and the output of the extension unit. And a selector for selecting any one of (N−n) or less speech path memories and (N−n) or less speech path memories in the expansion unit. A time-division speech path characterized by having and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18781387A JPH0783505B2 (en) | 1987-07-29 | 1987-07-29 | Time division |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18781387A JPH0783505B2 (en) | 1987-07-29 | 1987-07-29 | Time division |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6432796A JPS6432796A (en) | 1989-02-02 |
| JPH0783505B2 true JPH0783505B2 (en) | 1995-09-06 |
Family
ID=16212690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18781387A Expired - Fee Related JPH0783505B2 (en) | 1987-07-29 | 1987-07-29 | Time division |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783505B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4801040B2 (en) | 2004-03-05 | 2011-10-26 | ウオーターズ・テクノロジーズ・コーポレイシヨン | Optimization of pressure monitoring device using fluid passage |
-
1987
- 1987-07-29 JP JP18781387A patent/JPH0783505B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6432796A (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771420A (en) | Time slot interchange digital switched matrix | |
| JP3028963B2 (en) | Video memory device | |
| JPS6416045A (en) | Exchange network control method and circuit arrangement | |
| US4841522A (en) | Time division channel switching circuit | |
| JPH0783505B2 (en) | Time division | |
| US4107480A (en) | Pulse code modulated, time division multiplex switching network | |
| US4482995A (en) | Time division multiplex switching network unit | |
| JP3008966B2 (en) | ATM equipment | |
| JP3165985B2 (en) | Format conversion circuit | |
| CA2006392A1 (en) | Modular expandable digital single-stage switching network in atm (asynchronous transfer mode) technology for a fast packet-switched transmission of information | |
| JPS6362431A (en) | Packet switching network | |
| JPS6219120B2 (en) | ||
| JPS625399B2 (en) | ||
| JPS60148252A (en) | Parallel memory switch system | |
| JP2623519B2 (en) | Time switch circuit | |
| JPS6175649A (en) | Communication control device buffer management method | |
| JPS62104397A (en) | Time division multiple switching method | |
| JPS637520B2 (en) | ||
| JPH0591142A (en) | Packet switch | |
| JPH03256416A (en) | PCM signal multiplexing circuit | |
| JPS6224997B2 (en) | ||
| JPS63240292A (en) | time switch | |
| JPS62248397A (en) | Time division exchange system | |
| JPH04199994A (en) | Time switch | |
| JPH07203494A (en) | Configulation system for time-sharing switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |