[go: up one dir, main page]

JPH08167587A - 半導体ウェハの平坦化法 - Google Patents

半導体ウェハの平坦化法

Info

Publication number
JPH08167587A
JPH08167587A JP33213694A JP33213694A JPH08167587A JP H08167587 A JPH08167587 A JP H08167587A JP 33213694 A JP33213694 A JP 33213694A JP 33213694 A JP33213694 A JP 33213694A JP H08167587 A JPH08167587 A JP H08167587A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
coating film
narrow region
fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33213694A
Other languages
English (en)
Inventor
Kozo Yamamoto
浩三 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP33213694A priority Critical patent/JPH08167587A/ja
Publication of JPH08167587A publication Critical patent/JPH08167587A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体ウエハの平坦性を向上させる。 【構成】 研磨処理が施された半導体ウエハ10の表面
にレジスト等の流動物を平坦状に塗布することにより塗
布膜12を形成する。ドライエッチング処理により塗布
膜12及びウエハ10を等速でエッチバックしてウエハ
10の表面のLTV(局所的凹凸)をなくす。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体ウエハの平坦
化法に関し、特に研磨処理が施された半導体ウエハの表
面にエッチバック処理を施してLTV(Local Thichness
Variation:狭い領域での凹凸度合い)を低減すること
により平坦性の向上を図ったものである。
【0002】
【従来の技術】従来、LSI製造等に使用される半導体
ウエハとしては、例えばチョクラルスキー法で育成され
たシリコン単結晶を切断し、研磨等の処理を施したもの
が知られている。この種のウエハでは、仕上げ処理とし
てCMP(化学機械研磨)を施すのが通例である。
【0003】
【発明が解決しようとする課題】上記した従来技術によ
ると、仕上げ処理としてCMP処理のみ用いるので、L
TVを小さく押えるには限界があり、またウエハ間での
LTVのばらつきも大きかった。
【0004】LSI製造にあっては、今後更にパターン
の微細化が進むにつれてステッパの焦点深度が浅くな
り、ディフォーカス(焦点ずれ)によるパターン不良で
の歩留り低下が懸念される。従って、今後更にウエハで
のLTV(局所的凹凸)を小さく押える必要性が増して
くる。しかし、現状では、LTVの小さなウエハを得る
には、CMP仕上げされた多数のウエハの中から要求仕
様に適合するものを選別する方法しかなく、要求仕様を
厳しくすればするほど、歩留りが低下し、大きなコスト
アップとなる。
【0005】この発明の目的は、半導体ウエハの平坦性
を向上させることにある。
【0006】
【課題を解決するための手段】この発明に係る半導体ウ
エハの平坦化法は、研磨処理が施された半導体ウエハの
表面に流動物を平坦状に塗布して塗布膜を形成する工程
と、前記塗布膜及び前記半導体ウエハをほぼ等速でエッ
チバックして前記半導体ウエハの表面を平坦化する工程
とを含むものである。
【0007】
【作用】この発明の方法によれば、研磨処理後にウエハ
表面にエッチバック処理を施すようにしたので、LTV
を大幅に低減することができ、ウエハ間でのLTVのば
らつきも小さくすることができる。
【0008】
【実施例】図1〜3は、この発明の一実施例に係る半導
体ウエハの平坦化法を示すもので、各々の図に対応する
工程(1)〜(3)を順次に説明する。
【0009】(1)例えばシリコンからなる半導体ウエ
ハ10の表面に仕上げ処理としてCMP処理を施す。こ
の処理が終った段階では、図1に示すようにウエハ表面
に大きなLTVが残存している。
【0010】(2)次に、ウエハ10の一方の主表面に
流動物を平坦状に塗布して塗布膜12を形成する。流動
物としては、例えばホトレジストを用いることができ
る。ホトレジストは、1μm程度の厚さに回転塗布され
た後、ベーク処理等を経て塗布膜12となる。
【0011】(3)次に、ウエハ10に塗布膜12側か
らドライエッチング処理を施す。この場合、ウエハ10
を構成するシリコンと塗布膜12を構成する材料(例え
ばレジスト)とのエッチング選択比がほぼ1:1になる
ようにエッチング条件を設定することによりほぼ等速で
エッチバックを行なう。
【0012】この結果、図3に示すようにLTVが大幅
に低減された極めて平坦な面10aが得られる。また、
ウエハ毎に平坦面10aが得られるため、ウエハ間での
LTVのばらつきも極めて小さくなる。
【0013】なお、あまりにも急な凹部がある場合、エ
ッチバック処理後も塗布膜の一部が該凹部に残る可能性
がある。このような場合のために、エッチバック処理後
に塗布膜除去工程を追加してもよい。エッチバック処理
時に生ずる金属等の汚染に対しては、特に汚染除去工程
を設けなくてもよい。これは、LSI工程等で初期酸化
する前にアンモニア過水で金属汚染除去処理を行なうた
め、この処理を流用できるからである。
【0014】
【発明の効果】以上のように、この発明によれば、半導
体ウエハにおいて研磨された面にエッチバック処理を施
してLTVを低減するようにしたので、平坦性を大幅に
向上させることができ、今後ステッパの焦点深度が浅く
なってもディフォーカスによるパターン不良での歩留り
低下を回避できる効果が得られるものである。
【図面の簡単な説明】
【図1】 この発明の一実施例に係るウエハ平坦化法に
おけるウエハ研磨工程を示すウエハ断面図である。
【図2】 図1の工程に続く塗布膜形成工程を示すウエ
ハ断面図である。
【図3】 図2の工程に続くエッチバック工程を示すウ
エハ断面図である。
【符号の説明】
10:半導体ウエハ、12:塗布膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】研磨処理が施された半導体ウエハの表面に
    流動物を平坦状に塗布して塗布膜を形成する工程と、 前記塗布膜及び前記半導体ウエハをほぼ等速でエッチバ
    ックして前記半導体ウエハの表面を平坦化する工程とを
    含む半導体ウエハの平坦化法。
JP33213694A 1994-12-12 1994-12-12 半導体ウェハの平坦化法 Pending JPH08167587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33213694A JPH08167587A (ja) 1994-12-12 1994-12-12 半導体ウェハの平坦化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33213694A JPH08167587A (ja) 1994-12-12 1994-12-12 半導体ウェハの平坦化法

Publications (1)

Publication Number Publication Date
JPH08167587A true JPH08167587A (ja) 1996-06-25

Family

ID=18251549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33213694A Pending JPH08167587A (ja) 1994-12-12 1994-12-12 半導体ウェハの平坦化法

Country Status (1)

Country Link
JP (1) JPH08167587A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053435A (ko) * 2000-12-27 2002-07-05 한신혁 반도체 소자의 평탄화 방법
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2014097845A1 (ja) * 2012-12-18 2014-06-26 昭和電工株式会社 SiC基板の製造方法
JP2018061023A (ja) * 2016-10-05 2018-04-12 株式会社デンソー 炭化珪素半導体装置の製造方法
CN116031146A (zh) * 2023-02-16 2023-04-28 烟台显华高分子材料有限公司 一种SiC晶圆制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053435A (ko) * 2000-12-27 2002-07-05 한신혁 반도체 소자의 평탄화 방법
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP4519199B2 (ja) * 2007-09-03 2010-08-04 パナソニック株式会社 ウエハ再生方法およびウエハ再生装置
JPWO2009031270A1 (ja) * 2007-09-03 2010-12-09 パナソニック株式会社 ウエハ再生方法およびウエハ再生装置
US8563332B2 (en) 2007-09-03 2013-10-22 Panasonic Corporation Wafer reclamation method and wafer reclamation apparatus
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2014097845A1 (ja) * 2012-12-18 2014-06-26 昭和電工株式会社 SiC基板の製造方法
US9390924B2 (en) 2012-12-18 2016-07-12 Showa Denko K.K. Method for manufacturing SiC substrate
TWI573193B (zh) * 2012-12-18 2017-03-01 昭和電工股份有限公司 SiC基板之製造方法
JP2018061023A (ja) * 2016-10-05 2018-04-12 株式会社デンソー 炭化珪素半導体装置の製造方法
CN116031146A (zh) * 2023-02-16 2023-04-28 烟台显华高分子材料有限公司 一种SiC晶圆制造方法

Similar Documents

Publication Publication Date Title
WO2011077661A1 (ja) 半導体ウェーハおよびその製造方法
US6090688A (en) Method for fabricating an SOI substrate
JPH10223497A (ja) 貼り合わせ基板の作製方法
US6777339B2 (en) Method for planarizing deposited film
US5849636A (en) Method for fabricating a semiconductor wafer
JPH08167587A (ja) 半導体ウェハの平坦化法
US6394104B1 (en) Method of controlling and improving SOG etchback etcher
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
JPH0845882A (ja) 半導体装置の製造方法
TW439148B (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
JPS61120424A (ja) 誘電体分離基板の研磨方法
JP3795947B2 (ja) 半導体ウェハの研磨方法
JPH09148270A (ja) エッチング方法及び半導体装置の製造方法
JP3444183B2 (ja) 半導体ウエーハの製造方法およびこの方法で製造される半導体ウエーハ
US5747364A (en) Method of making semiconductor wafers and semiconductor wafers made thereby
JPH07147278A (ja) 半導体装置の製造方法
JP2010056243A (ja) 使用済み半導体ウエハの再生方法
JP2002158198A (ja) 半導体素子の製造方法
US6897121B2 (en) Method of removing HDP oxide deposition
JP2001044154A (ja) 半導体ウェーハの製造方法
KR20020060559A (ko) 반도체 장치의 제조 방법
JP2002016049A (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
US20080305610A1 (en) Method for manufacturing shallow trench isolation structure
JP6864145B1 (ja) ウェーハの表面形状調整方法