JPH08167640A - Semiconductor substrate for foreign matter management - Google Patents
Semiconductor substrate for foreign matter managementInfo
- Publication number
- JPH08167640A JPH08167640A JP31167794A JP31167794A JPH08167640A JP H08167640 A JPH08167640 A JP H08167640A JP 31167794 A JP31167794 A JP 31167794A JP 31167794 A JP31167794 A JP 31167794A JP H08167640 A JPH08167640 A JP H08167640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- foreign matter
- matter management
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 異物管理用半導体基板の製造工程における洗
浄工程において、異物管理用半導体基板の表面に微細な
凹凸が生じない異物管理用半導体基板を提供する。
【構成】 フロートゾーン（ＦＺ）法により形成された
シリコン基板１を用いている。これにより、単結晶製造
過程に導入される結晶欠陥（ＣＯＰ）が存在しないため
に、洗浄工程におけるアンモニア過水によっても、基板
表面に凹凸が発生しない。
(57) [Summary] [PROBLEMS] To provide a foreign matter management semiconductor substrate in which fine irregularities do not occur on the surface of the foreign matter management semiconductor substrate in the cleaning process in the manufacturing process of the foreign matter management semiconductor substrate. [Structure] A silicon substrate 1 formed by a float zone (FZ) method is used. As a result, since no crystal defects (COP) are introduced in the single crystal manufacturing process, no unevenness is generated on the substrate surface even with ammonia hydrogen peroxide in the cleaning process.
Description
【０００１】[0001]
【産業上の利用分野】この発明は、異物管理用半導体基
板に関し、より特定的には、異物管理用半導体基板の洗
浄時に、異物管理用半導体基板の主表面に凹凸が生じな
い異物管理用半導体基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a foreign matter management semiconductor substrate, and more particularly, to a foreign matter management semiconductor substrate in which no irregularities are formed on the main surface of the foreign matter management semiconductor substrate during cleaning of the foreign matter management semiconductor substrate. Regarding the substrate.
【０００２】[0002]
【従来の技術】近年、半導体基板の上に形成される半導
体素子は、微細化の一途を辿っている。このため、半導
体基板上に大規模集積回路が製造される際には、より微
細な異物の管理が必要となる。そのため、この異物を管
理するための、異物管理用半導体基板が用いられてい
る。2. Description of the Related Art In recent years, semiconductor elements formed on a semiconductor substrate have been miniaturized. Therefore, when manufacturing a large-scale integrated circuit on a semiconductor substrate, it is necessary to manage finer foreign substances. Therefore, a foreign matter management semiconductor substrate for managing the foreign matter is used.
【０００３】従来、この異物管理用半導体基板は、大規
模集積回路が形成される半導体基板と同様に、チョクラ
ルスキー（ＣＺ）法により製造されたシリコン基板が用
いられている。Conventionally, a silicon substrate manufactured by the Czochralski (CZ) method has been used as this foreign substance management semiconductor substrate, like the semiconductor substrate on which a large-scale integrated circuit is formed.
【０００４】ここで、このシリコン基板の製造工程にお
いては、厳しい寸法精度やより清浄な表面仕上げ技術が
重要となり、様々な加工工程が行なわれ、その最終工程
に、シリコン基板の洗浄工程が設けられている。Here, in the manufacturing process of the silicon substrate, strict dimensional accuracy and cleaner surface finishing technology are important, various processing steps are performed, and a silicon substrate cleaning step is provided as the final step. ing.
【０００５】この洗浄工程は、一般に、予備洗浄、
ＳＣ−１洗浄、表面自然酸化膜除去工程、ＳＣ−２
洗浄工程および乾燥工程を備えている。予備洗浄工
程においては、Ｈ2 Ｏ2 ：Ｈ2 ＳＯ4 ＝１：２混合液が
用いられ、ＳＣ−１洗浄工程においては、Ｈ2 Ｏ：Ｈ
2 Ｏ2 （３０％）：ＮＨ4 ＯＨ（２９％）＝５：１：１
混合液が用いられ、表面自然酸化膜除去工程において
は、Ｈ2 Ｏ：ＨＦ（４９％）＝５０：１混合液が用いら
れ、ＳＣ−２洗浄工程においては、Ｈ2 Ｏ：Ｈ2 Ｏ2
（３０％）：ＨＣｌ（３７％）＝６：１：１混合液が用
いられている。This cleaning process is generally carried out by pre-cleaning,
SC-1 cleaning, surface natural oxide film removal step, SC-2
It has a washing step and a drying step. In the pre-cleaning step, a mixed solution of H 2 O 2 : H 2 SO 4 = 1: 2 is used, and in the SC-1 cleaning step, H 2 O: H
2 O 2 (30%): NH 4 OH (29%) = 5: 1: 1
Mixture is used in the surface native oxide film removing process, H 2 O: HF (49 %) = 50: 1 mixed solution is used, in the SC-2 cleaning process, H 2 O: H 2 O 2
A (30%): HCl (37%) = 6: 1: 1 mixture was used.
【０００６】上述した洗浄工程が終了した後、シリコン
基板は、その表面に異物がないかどうかをレーザ散乱型
表面異物検査装置により異物管理の検査が行なわれる。After the above-mentioned cleaning step is completed, the silicon substrate is inspected for foreign matter management by a laser scattering type surface foreign matter inspection apparatus for the presence of foreign matter on its surface.
【０００７】[0007]
【発明が解決しようとする課題】従来より、チョクラル
スキー（ＣＺ）法により製造されたシリコン基板は、フ
ロートゾーン（ＦＺ）法により形成されたシリコン基板
よりも、プロセス誘起欠陥である酸素析出欠陥が多いこ
とが知られている。Conventionally, a silicon substrate manufactured by the Czochralski (CZ) method is a process-induced defect that is an oxygen precipitation defect than a silicon substrate formed by the float zone (FZ) method. It is known that there are many.
【０００８】しかしながら、チョクラルスキー（ＣＺ）
法により製造されたシリコン基板には、さらに、以下に
示すような問題点を有することが、近年確認されるよう
になった。なお、ここでフロートゾーン（ＦＺ）法と
は、単結晶の種と多結晶を垂直に保持し、その接触部を
高周波コイルで加熱溶融しながら結晶を加工させて単結
晶領域を上下軸方向に広げていく製造方法をいう。However, Czochralski (CZ)
It has recently been confirmed that the silicon substrate manufactured by the method has the following problems. Here, the float zone (FZ) method means that a single crystal seed and a polycrystal are vertically held, and the contact portion is heated and melted by a high-frequency coil to process the crystal to move the single crystal region in the vertical axis direction. A manufacturing method that expands.
【０００９】この、近年確認されるようになったチョク
ラルスキー（ＣＺ）法による問題点は、単結晶製造過程
における結晶欠陥いわゆるＣＯＰ（Crystal Originated
Particle)と呼ばれるもので、シリコン基板の検査工程
において、レーザ散乱型表面異物検査装置により、０．
１〜０．２μｍのパーティクルとしてシリコン基板の表
面に凸部または凹部が異物として誤認検出されるもので
ある。The problem with the Czochralski (CZ) method, which has been recently confirmed, is a crystal defect in a single crystal manufacturing process, a so-called COP (Crystal Originated).
Particles), and in a silicon substrate inspection process, a laser scattering type surface foreign matter inspection device
As particles of 1 to 0.2 μm, a convex portion or a concave portion is falsely detected as a foreign substance on the surface of the silicon substrate.
【００１０】ここで、このＣＯＰの形成過程について、
図１２を参照して説明する。まず、図１２（ａ）は、チ
ョクラルスキー（ＣＺ）法により製造されたシリコン基
板２の断面を示しており、シリコン基板２の内部には、
ＣＯＰの原因となる結晶欠陥３を有している。Here, regarding the formation process of this COP,
This will be described with reference to FIG. First, FIG. 12A shows a cross section of a silicon substrate 2 manufactured by the Czochralski (CZ) method. Inside the silicon substrate 2,
It has a crystal defect 3 that causes COP.
【００１１】次に、図１２（ｂ）は、シリコン基板２が
洗浄されている工程を示し、特に、上述したＳＣ−１
洗浄工程において、アンモニア過水（ＮＨ4 ＯＨ）が用
いられており、このアンモニア過水により、シリコン基
板２の表面が酸化されながらエッチングされる。その結
果、図１２（ｃ）に示すように、シリコン基板２の表面
がエッチングされるため、結晶欠陥３が表面に顔を出し
た凸部と、エッチングがある程度進行して、結晶欠陥３
自体が基板表面からとれた凹部とが形成されてしまう。Next, FIG. 12B shows a step in which the silicon substrate 2 is cleaned, and particularly, the above-mentioned SC-1.
In the cleaning process, ammonia hydrogen peroxide (NH 4 OH) is used, and the surface of the silicon substrate 2 is etched while being oxidized by the ammonia hydrogen peroxide. As a result, as shown in FIG. 12C, since the surface of the silicon substrate 2 is etched, the convex portions where the crystal defects 3 are exposed on the surface and the etching progresses to some extent, and the crystal defects 3
A recessed portion which is itself removed from the surface of the substrate is formed.
【００１２】この発明は、上記問題点を解決するために
なされたもので、異物管理用半導体基板の洗浄工程にお
いて、異物管理用半導体基板の主表面に微細な凹凸が生
じない異物管理用半導体基板を提供することを目的とす
る。The present invention has been made in order to solve the above-mentioned problems, and in the step of cleaning a semiconductor substrate for foreign matter management, a semiconductor substrate for foreign matter management in which a main surface of the semiconductor substrate for foreign matter management does not have fine irregularities. The purpose is to provide.
【００１３】[0013]
【課題を解決するための手段】請求項１における異物管
理用半導体基板は、半導体基板の主表面に所定の半導体
素子が形成される半導体装置の製造工程において、上記
半導体基板上の異物を管理するための異物管理用半導体
基板であって、上記異物管理用半導体基板は、フロート
ゾーン（ＦＺ）法により形成されたシリコン基板からな
る。According to another aspect of the present invention, there is provided a semiconductor substrate for foreign matter management, wherein foreign matter on the semiconductor substrate is managed in a manufacturing process of a semiconductor device in which a predetermined semiconductor element is formed on a main surface of the semiconductor substrate. The semiconductor substrate for foreign matter management is a silicon substrate formed by a float zone (FZ) method.
【００１４】請求項２における異物管理用半導体基板
は、チョクラルスキー（ＣＺ）法により形成されたシリ
コン基板と、上記シリコン基板の上に形成されたエピタ
キシャル成長層とを備え、上記エピタキシャル成長層
は、鏡面研磨仕上げにより平坦化された主表面を有して
いる。A foreign matter management semiconductor substrate according to a second aspect comprises a silicon substrate formed by the Czochralski (CZ) method and an epitaxial growth layer formed on the silicon substrate, wherein the epitaxial growth layer is a mirror surface. It has a main surface that is flattened by polishing.
【００１５】請求項３における異物管理用半導体基板
は、請求項２に記載の異物管理用半導体基板であって、
上記エピタキシャル成長層は、１０μｍ以上の厚さを有
している。The foreign matter management semiconductor substrate according to claim 3 is the foreign matter management semiconductor substrate according to claim 2,
The epitaxial growth layer has a thickness of 10 μm or more.
【００１６】[0016]
【作用】請求項１に記載の異物管理用半導体基板によれ
ば、フロートゾーン（ＦＺ）法により形成されたシリコ
ン基板を有する。According to the semiconductor substrate for foreign matter management of the first aspect, it has a silicon substrate formed by the float zone (FZ) method.
【００１７】これにより、チョクラルスキー（ＣＺ）法
により形成されたシリコン基板よりも、基板の内部に形
成される単結晶製造工程における結晶欠陥がすくない。
そのため、異物管理用半導体基板の洗浄工程において、
チョクラルスキー（ＣＺ）法により形成された異物管理
用半導体基板のような凹部や凸部が主表面に形成される
ことがない。As a result, crystal defects in the single crystal manufacturing process formed inside the substrate are smaller than those in the silicon substrate formed by the Czochralski (CZ) method.
Therefore, in the cleaning process of the foreign matter management semiconductor substrate,
No recesses or protrusions such as the foreign matter management semiconductor substrate formed by the Czochralski (CZ) method are formed on the main surface.
【００１８】次に、請求項２に記載の異物管理用半導体
基板によれば、チョクラルスキー（ＣＺ）法により製造
されたシリコン基板の上に、主表面が鏡面仕上げにより
平坦化されたエピタキシャル成長層を有している。Next, according to the foreign matter management semiconductor substrate of the second aspect, an epitaxial growth layer having a main surface planarized by mirror finishing on a silicon substrate manufactured by the Czochralski (CZ) method. have.
【００１９】このように、エピタキシャル成長層には、
チョクラルスキー（ＣＺ）法により製造されたシリコン
基板に存在するような結晶欠陥が少なく、また、表面が
鏡面仕上げにより平坦化されている。As described above, the epitaxial growth layer includes
There are few crystal defects that exist in a silicon substrate manufactured by the Czochralski (CZ) method, and the surface is flattened by mirror finishing.
【００２０】そのため、異物管理用半導体基板の洗浄工
程においても、チョクラルスキー（ＣＺ）法により製造
されたシリコン基板のみの場合のような凹部や凸部が形
成されることはない。Therefore, even in the step of cleaning the semiconductor substrate for foreign matter management, no recess or protrusion is formed unlike in the case of only the silicon substrate manufactured by the Czochralski (CZ) method.
【００２１】次に、この発明に基づいた請求項３に記載
の異物管理用半導体基板によれば、請求項２に記載の異
物管理用半導体基板であって、エピタキシャル成長層を
１０μｍ以上としている。Next, according to the foreign matter management semiconductor substrate of the third aspect of the present invention, the foreign matter management semiconductor substrate of the second aspect has an epitaxial growth layer of 10 μm or more.
【００２２】これにより、たとえば異物管理用として使
用した後に、再度エピタキシャル成長層の主表面を鏡面
仕上げし、洗浄を行なうことで、この異物管理用半導体
基板を繰返し使用することが可能となる。Thus, for example, after being used for foreign matter management, the main surface of the epitaxial growth layer is mirror-finished and washed again, so that the foreign matter management semiconductor substrate can be repeatedly used.
【００２３】[0023]
【実施例】以下、この発明に基づいた第１の実施例にお
ける半導体基板について説明する。図１は、この第１の
実施例における異物管理用半導体基板１の断面図であ
る。この実施例における異物管理用半導体基板１は、フ
ロートゾーン（ＦＺ）法により形成されたシリコン基板
から形成されている。このフロートゾーン（ＦＺ）法に
より形成されたシリコン基板は、単結晶製造過程におけ
る結晶欠陥が確認されない。そのため、異物管理用半導
体基板の洗浄工程においては、アンモニア過水で基板表
面がエッチングされるものの、図１２で示すような凹部
および凸部が基板表面に形成されることがない。そのた
め、異物管理用半導体基板の検査工程において、レーザ
散乱型表面異物検査装置により、異物として誤認検出さ
れる凹部および凸部が発生しないために、異物管理用半
導体基板上に存在する異物を正確に検出することが可能
となる。EXAMPLE A semiconductor substrate according to the first example of the present invention will be described below. FIG. 1 is a sectional view of a foreign matter management semiconductor substrate 1 in the first embodiment. The foreign matter management semiconductor substrate 1 in this embodiment is formed of a silicon substrate formed by the float zone (FZ) method. In the silicon substrate formed by the float zone (FZ) method, crystal defects are not confirmed in the single crystal manufacturing process. Therefore, in the step of cleaning the semiconductor substrate for foreign matter management, the substrate surface is etched by the ammonia-hydrogen peroxide mixture, but the recesses and protrusions as shown in FIG. 12 are not formed on the substrate surface. Therefore, in the step of inspecting the semiconductor substrate for foreign matter management, the laser scattering type surface foreign matter inspecting apparatus does not cause a concave portion and a convex portion that are erroneously detected as foreign matter, so that the foreign matter existing on the semiconductor substrate for foreign matter management can be accurately detected. It becomes possible to detect.
【００２４】図２は、半導体基板の最終洗浄工程の後
に、フロートゾーン（ＦＺ）法で製造された半導体基板
とチョクラルスキー（ＣＺ）法により形成された異物管
理用半導体基板とを、レーザ散乱型表面検査装置で測定
した結果を示している。縦軸に６インチ径の異物管理用
半導体基板上に存在するパーティクルの数を示し、横軸
にパーティクルの粒径（μｍ）を示している。FIG. 2 shows that after the final cleaning step of the semiconductor substrate, the semiconductor substrate manufactured by the float zone (FZ) method and the semiconductor substrate for foreign matter management formed by the Czochralski (CZ) method are subjected to laser scattering. The result measured with the mold surface inspection device is shown. The vertical axis represents the number of particles existing on the 6-inch diameter foreign matter management semiconductor substrate, and the horizontal axis represents the particle size (μm).
【００２５】この測定結果からもわかるように、チョク
ラルスキー（ＣＺ）法により形成された半導体基板にお
いては、０．１０μｍ〜０．１３μｍの粒径が１００個
以上存在するのに対して、フロートゾーン（ＦＺ）法に
より形成された異物管理用半導体基板によれば、ほとん
どパーティクルを確認することがない。As can be seen from these measurement results, in the semiconductor substrate formed by the Czochralski (CZ) method, there are 100 or more grain sizes of 0.10 μm to 0.13 μm. According to the foreign matter management semiconductor substrate formed by the zone (FZ) method, particles are hardly confirmed.
【００２６】次に、この発明に基づいた第２の実施例に
おける異物管理用半導体基板について、図を参照して説
明する。Next, a foreign matter management semiconductor substrate according to a second embodiment of the present invention will be described with reference to the drawings.
【００２７】この実施例における異物管理用半導体基板
は、チョクラルスキー（ＣＺ）法により形成されたシリ
コン基板の上にエピタキシャル成長層を有し、さらに、
このエピタキシャル成長層の主表面が鏡面研磨仕上げに
より平坦化されている。The semiconductor substrate for foreign matter management in this embodiment has an epitaxial growth layer on a silicon substrate formed by the Czochralski (CZ) method, and further,
The main surface of this epitaxial growth layer is flattened by mirror polishing.
【００２８】この異物管理用半導体基板の製造工程につ
いて、図３ないし図６を参照して説明する。A manufacturing process of the foreign matter management semiconductor substrate will be described with reference to FIGS.
【００２９】まず、図３を参照して、チョクラルスキー
（ＣＺ）法により製造されたシリコン基板２を準備す
る。このシリコン基板２の内部には、単結晶製造過程に
起因する結晶欠陥３が存在する。First, referring to FIG. 3, a silicon substrate 2 manufactured by the Czochralski (CZ) method is prepared. Inside the silicon substrate 2, there are crystal defects 3 due to the single crystal manufacturing process.
【００３０】次に、図４を参照して、シリコン基板２の
表面に、エピタキシャル成長層により、シリコンのエピ
タキシャル成長層４を堆積する。このエピタキシャル成
長層４には、単結晶製造過程に依存する結晶欠陥は存在
しない。しかし、エピタキシャル成長層４の主表面に
は、数１０Åの微少な凹凸５が形成されるため、このま
までは、レーザ散乱型異物検査装置を用いて検査工程を
行なうと、この凹凸５が０．１２μｍ以下の異物として
誤認検出されてしまう。そのために、このエピタキシャ
ル成長層４の主表面を図５に示すように鏡面研磨により
平坦化を行なう。Next, referring to FIG. 4, an epitaxial growth layer 4 of silicon is deposited on the surface of silicon substrate 2 by an epitaxial growth layer. The epitaxial growth layer 4 has no crystal defects depending on the single crystal manufacturing process. However, since the main surface of the epitaxial growth layer 4 is formed with minute unevenness 5 of several tens of Å, if the inspection process is performed using the laser scattering type foreign matter inspection apparatus as it is, the unevenness 5 is 0.12 μm or less. Will be falsely detected as foreign matter. Therefore, the main surface of this epitaxial growth layer 4 is flattened by mirror polishing as shown in FIG.
【００３１】その後、洗浄工程を行なっても、エピタキ
シャル成長層４の内部には、結晶欠陥が存在しないた
め、従来のチョクラルスキー（ＣＺ）法で製造された異
物管理用半導体基板のみの場合のように、表面に凹凸が
形成されることはない。After that, even if the cleaning step is performed, crystal defects do not exist inside the epitaxial growth layer 4, so that it is the case of only the foreign matter management semiconductor substrate manufactured by the conventional Czochralski (CZ) method. In addition, no unevenness is formed on the surface.
【００３２】なお、実施例１で説明した異物管理用半導
体基板においては、フロートゾーン（ＦＺ）法によりシ
リコン基板が形成されているため、現在の技術によれ
ば、最大径が６インチまでであるが、本実施例における
チョクラルスキー（ＣＺ）法を用いた半導体基板によれ
ば、６インチ以上の大口径の異物管理用半導体基板も製
造することが可能となる。In the foreign matter management semiconductor substrate described in the first embodiment, since the silicon substrate is formed by the float zone (FZ) method, the maximum diameter is 6 inches according to the present technology. However, according to the semiconductor substrate using the Czochralski (CZ) method in the present embodiment, it is possible to manufacture a semiconductor substrate for foreign matter management having a large diameter of 6 inches or more.
【００３３】次に、この発明に基づいた第３の実施例に
おける半導体基板について説明する。Next, a semiconductor substrate according to the third embodiment of the present invention will be described.
【００３４】まず、図７を参照して、チョクラルスキー
（ＣＺ）法により製造されたシリコン基板２を準備す
る。このシリコン基板２の内部には、結晶欠陥３が存在
する。First, referring to FIG. 7, a silicon substrate 2 manufactured by the Czochralski (CZ) method is prepared. Crystal defects 3 exist inside the silicon substrate 2.
【００３５】次に、図８を参照して、実施例２と同様
に、シリコン基板２の表面にエピタキシャル成長層６を
形成する。このとき、本実施例においては、エピタキシ
ャル成長層を１０μｍ以上堆積する。したがって、本実
施例においても、第２の実施例と同様にエピタキシャル
成長層６の表面に微細な凹凸５が形成される。Next, referring to FIG. 8, an epitaxial growth layer 6 is formed on the surface of the silicon substrate 2 as in the second embodiment. At this time, in this embodiment, the epitaxial growth layer is deposited to a thickness of 10 μm or more. Therefore, also in the present embodiment, fine unevenness 5 is formed on the surface of the epitaxial growth layer 6 as in the second embodiment.
【００３６】次に、図９を参照して、第２の実施例と同
様に、エピタキシャル成長層６の表面を鏡面研磨により
仕上げて平坦化を行なう。その後、洗浄工程を経ても、
第２の実施例と同様にエピタキシャル成長層６の表面に
は微細な凹凸が発生しない。次に、図１０に示すように
異物管理用として使用した後、エピタキシャル成長層６
の表面に異物が存在した場合、エピタキシャル成長層６
の表面を鏡面研磨仕上げを行ない、洗浄工程を経ること
により、図１１に示すように繰返し使用が可能となる。
その結果、比較的高価となるエピタキシャル成長層を有
する異物管理用半導体基板を再使用することで、コスト
の低下を図ることが可能となる。Next, referring to FIG. 9, the surface of epitaxial growth layer 6 is finished by mirror polishing and planarized, as in the second embodiment. After that, even after going through the washing process,
As in the case of the second embodiment, fine irregularities do not occur on the surface of the epitaxial growth layer 6. Next, as shown in FIG. 10, the epitaxial growth layer 6 is used after being used for foreign matter management.
If foreign matter is present on the surface of the epitaxial growth layer 6
By subjecting the surface of No. 1 to a mirror-polishing finish and passing through a washing process, it becomes possible to use it repeatedly as shown in FIG.
As a result, the cost can be reduced by reusing the foreign matter management semiconductor substrate having the epitaxially grown layer, which is relatively expensive.
【００３７】[0037]
【発明の効果】この発明に基づいた請求項１に記載の異
物管理用半導体基板によれば、チョクラルスキー（Ｃ
Ｚ）法により形成されたシリコン基板よりも、基板の内
部に形成される単結晶製造工程における結晶欠陥がすく
ない。そのため、異物管理用半導体基板の洗浄工程にお
いて、チョクラルスキー（ＣＺ）法により形成された異
物管理用半導体基板のような凹部や凸部が主表面に形成
されることがない。According to the semiconductor substrate for foreign matter management according to claim 1 of the present invention, the Czochralski (C
The crystal defects in the single crystal manufacturing process formed inside the substrate are smaller than those of the silicon substrate formed by the Z) method. Therefore, in the step of cleaning the foreign matter management semiconductor substrate, the concave portion or the convex portion unlike the foreign matter management semiconductor substrate formed by the Czochralski (CZ) method is not formed on the main surface.
【００３８】その結果、シリコン基板の主表面の異物検
査工程においても、誤認検査がなくなり、異物管理用半
導体基板表面に存在する０．１〜０．２μｍ程度の異物
管理を正確に行なうことが可能となる。As a result, even in the foreign substance inspection process on the main surface of the silicon substrate, false positive inspection is eliminated, and the foreign substance of 0.1 to 0.2 μm existing on the surface of the semiconductor substrate for foreign substance management can be accurately controlled. Becomes
【００３９】次に、この発明に基づいた請求項２に記載
の異物管理用半導体基板によれば、エピタキシャル成長
層が形成されているため、チョクラルスキー（ＣＺ）法
により製造されたシリコン基板に存在するような結晶欠
陥が少なく、また、表面が鏡面仕上げにより平坦化され
ている。そのため、半導体基板の洗浄工程においても、
チョクラルスキー（ＣＺ）法により製造されたシリコン
基板のみの場合のような凹部や凸部が形成されることは
ない。Next, according to the semiconductor substrate for foreign matter management according to claim 2 of the present invention, since the epitaxial growth layer is formed, it exists in the silicon substrate manufactured by the Czochralski (CZ) method. There are few such crystal defects, and the surface is flattened by mirror finishing. Therefore, even in the cleaning process of the semiconductor substrate,
No recesses or protrusions are formed unlike in the case of only a silicon substrate manufactured by the Czochralski (CZ) method.
【００４０】その結果、シリコン基板の主表面に存在す
る異物検査工程において、誤認検出がなくなり、異物管
理用半導体基板の主表面に存在する０．１〜０．２μｍ
程度の異物管理を正確に行なうことが可能となる。As a result, in the step of inspecting the foreign substance existing on the main surface of the silicon substrate, false detection is eliminated, and 0.1 to 0.2 μm existing on the main surface of the semiconductor substrate for foreign substance management is eliminated.
It becomes possible to accurately manage the degree of foreign matter.
【００４１】さらに、請求項１における異物管理用半導
体基板によれば、シリコン基板の最大径は、技術的に６
インチまでであるが、このチョクラルスキー（ＣＺ）法
によるシリコン基板を用いた半導体基板によれば、６イ
ンチ以上の大口径の異物管理用半導体基板を用いること
が可能となる。Further, according to the foreign matter management semiconductor substrate in claim 1, the maximum diameter of the silicon substrate is technically 6
Although it is up to inches, according to the semiconductor substrate using the silicon substrate by the Czochralski (CZ) method, it is possible to use a foreign substance management semiconductor substrate having a large diameter of 6 inches or more.
【００４２】次に、この発明に基づいた請求項３に記載
の異物管理用半導体基板によれば、再度エピタキシャル
成長層の主表面を鏡面仕上げし、洗浄を行なうことで、
この異物管理用半導体基板を繰返し使用することが可能
となる。その結果、比較的コストがかかるエピタキシャ
ル成長層を有する異物管理用半導体基板での異物管理
を、低コストで実現させることが可能となる。Next, according to the foreign matter management semiconductor substrate of the third aspect of the present invention, the main surface of the epitaxial growth layer is again mirror-finished and washed,
This foreign matter management semiconductor substrate can be repeatedly used. As a result, it becomes possible to realize the foreign matter management in the foreign matter management semiconductor substrate having the epitaxially grown layer, which is relatively costly, at low cost.
【図１】 この発明に基づいた第１の実施例における異
物管理用半導体基板を示す断面図である。FIG. 1 is a cross-sectional view showing a foreign substance management semiconductor substrate according to a first embodiment of the present invention.
【図２】 第１の実施例における異物管理用半導体基板
と従来技術における異物管理用半導体基板とのパーティ
クル粒径とパーティクル数との関係を示す図である。FIG. 2 is a diagram showing a relationship between a particle diameter and a particle number of a foreign matter management semiconductor substrate in the first embodiment and a conventional foreign matter management semiconductor substrate.
【図３】 この発明に基づいた第２の実施例における異
物管理用半導体基板の第１製造工程を示す断面図であ
る。FIG. 3 is a cross-sectional view showing a first manufacturing process of a foreign matter management semiconductor substrate according to a second embodiment of the present invention.
【図４】 この発明に基づいた第２の実施例における異
物管理用半導体基板の第２製造工程を示す断面図であ
る。FIG. 4 is a cross-sectional view showing a second manufacturing step of the foreign matter management semiconductor substrate according to the second embodiment of the present invention.
【図５】 この発明に基づいた第２の実施例における異
物管理用半導体基板の第３製造工程を示す断面図であ
る。FIG. 5 is a cross-sectional view showing a third manufacturing step of the foreign matter management semiconductor substrate in the second embodiment according to the present invention.
【図６】 この発明に基づいた第２の実施例における異
物管理用半導体基板の第４製造工程を示す断面図であ
る。FIG. 6 is a cross-sectional view showing a fourth manufacturing step of a foreign matter management semiconductor substrate according to the second embodiment of the present invention.
【図７】 この発明に基づいた第３の実施例における異
物管理用半導体基板の第１製造工程を示す断面図であ
る。FIG. 7 is a cross-sectional view showing a first manufacturing process of a semiconductor substrate for foreign matter management in a third embodiment according to the present invention.
【図８】 この発明に基づいた第３の実施例における異
物管理用半導体基板の第２製造工程を示す断面図であ
る。FIG. 8 is a cross-sectional view showing a second manufacturing step of the semiconductor substrate for foreign matter management in the third embodiment according to the present invention.
【図９】 この発明に基づいた第３の実施例における異
物管理用半導体基板の第３製造工程を示す断面図であ
る。FIG. 9 is a cross-sectional view showing a third manufacturing step of a foreign matter management semiconductor substrate in a third embodiment of the present invention.
【図１０】 この発明に基づいた第３の実施例における
異物管理用半導体基板の第４製造工程を示す断面図であ
る。FIG. 10 is a cross-sectional view showing a fourth manufacturing step of a semiconductor substrate for foreign matter management according to the third embodiment of the present invention.
【図１１】 この発明に基づいた第３の実施例における
異物管理用半導体基板の第５製造工程を示す断面図であ
る。FIG. 11 is a cross-sectional view showing a fifth manufacturing step of a foreign matter management semiconductor substrate according to a third embodiment of the present invention.
【図１２】 従来技術における異物管理用半導体基板の
問題点を示す断面図である。FIG. 12 is a cross-sectional view showing a problem of a semiconductor substrate for foreign matter management in the related art.
１ シリコン基板（ＦＺ法）、２ シリコン基板（ＣＺ
法）、３ 結晶欠陥、４，６ エピタキシャル成長層。
なお、各図中、同一符号は、同一または相当部分を示
す。1 Silicon substrate (FZ method) 2 Silicon substrate (CZ
Method) 3 crystal defects, 4, 6 epitaxial growth layer.
In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (3)
が形成される半導体装置の製造工程において、前記半導
体基板上の異物を管理するための異物管理用半導体基板
であって、 前記異物管理用半導体基板は、フロートゾーン（ＦＺ）
法により形成されたシリコン基板からなる、異物管理用
半導体基板。1. A foreign matter management semiconductor substrate for managing foreign matter on the semiconductor substrate in a manufacturing process of a semiconductor device in which a predetermined semiconductor element is formed on a main surface of the semiconductor substrate. The semiconductor substrate is a float zone (FZ)
A semiconductor substrate for foreign matter management, comprising a silicon substrate formed by a method.
されたシリコン基板と、 前記シリコン基板の上に形成されたエピタキシャル成長
層と、を備え、 前記エピタキシャル成長層は、鏡面研磨仕上げにより平
坦化された主表面を有する、異物管理用半導体基板。2. A silicon substrate formed by the Czochralski (CZ) method, and an epitaxial growth layer formed on the silicon substrate, wherein the epitaxial growth layer is flattened by mirror polishing. A semiconductor substrate for foreign matter management having a surface.
以上の厚さを有する、請求項２に記載の異物管理用半導
体基板。3. The epitaxial growth layer has a thickness of 10 μm.
The semiconductor substrate for foreign matter management according to claim 2, which has the above thickness.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31167794A JPH08167640A (en) | 1994-12-15 | 1994-12-15 | Semiconductor substrate for foreign matter management |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31167794A JPH08167640A (en) | 1994-12-15 | 1994-12-15 | Semiconductor substrate for foreign matter management |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167640A true JPH08167640A (en) | 1996-06-25 |
Family
ID=18020147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31167794A Pending JPH08167640A (en) | 1994-12-15 | 1994-12-15 | Semiconductor substrate for foreign matter management |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167640A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014783A1 (en) * | 1998-09-07 | 2000-03-16 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer and method for producing the same |
| JP2008306206A (en) * | 2008-08-04 | 2008-12-18 | Sumco Corp | Silicon epitaxial wafer, and manufacturing method thereof |
-
1994
- 1994-12-15 JP JP31167794A patent/JPH08167640A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014783A1 (en) * | 1998-09-07 | 2000-03-16 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer and method for producing the same |
| JP2008306206A (en) * | 2008-08-04 | 2008-12-18 | Sumco Corp | Silicon epitaxial wafer, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007234952A (en) | Compound semiconductor substrate surface treatment method, compound semiconductor manufacturing method, compound semiconductor substrate, and semiconductor wafer | |
| WO2017085903A1 (en) | Defect region determination method | |
| JP2002076082A (en) | Method for inspecting and manufacturing silicon wafer, method for manufacturing semiconductor device, and silicon wafer | |
| JP2010034128A (en) | Production method of wafer and wafer obtained by this method | |
| US20080153259A1 (en) | Soi wafer and method for producing it | |
| JPH10335402A (en) | Semiconductor wafer evaluation method, semiconductor device manufacturing method, and semiconductor device manufactured by the method | |
| Okamoto et al. | Detection of 30–40-nm particles on bulk-silicon and SOI wafers using deep UV laser scattering | |
| JP3202305B2 (en) | Manufacturing method and inspection method of mirror surface wafer | |
| US12394672B2 (en) | Method for evaluating of defect area of wafer | |
| JP4066202B2 (en) | Manufacturing method of semiconductor wafer | |
| JP3862116B2 (en) | Quality evaluation method of semiconductor wafer polishing using silicon wafer | |
| WO2007063677A1 (en) | Method for grinding surface of semiconductor wafer and method for manufacturing semiconductor wafer | |
| JP2006108151A (en) | Method of manufacturing silicon epitaxial wafer | |
| JPH08167640A (en) | Semiconductor substrate for foreign matter management | |
| KR100384680B1 (en) | A Method for detecting micro defects | |
| JP3784300B2 (en) | Evaluation method of micro-defects in silicon wafer | |
| JP6536502B2 (en) | Method of manufacturing wafer for particle counter calibration | |
| JPH1174493A (en) | SOI wafer defect inspection method | |
| JPH1154579A (en) | Evaluation method of semiconductor substrate | |
| JP2757069B2 (en) | Semiconductor wale for epitaxial growth and method of manufacturing the same | |
| JP2520316B2 (en) | Method for detecting minute pits on silicon wafers | |
| JP3994523B2 (en) | Inspection method of mirror chamfered part of silicon wafer | |
| JP2003209150A (en) | Method for evaluating silicon wafer and etching agent therefor | |
| JP2010034387A (en) | Method of manufacturing semiconductor wafer | |
| JPH08306752A (en) | Method for detecting defect in growth of single crystal silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020806 |