JPH08186376A - High-density thin-film multilayer wiring board, its mounting structure, and its manufacturing method - Google Patents
High-density thin-film multilayer wiring board, its mounting structure, and its manufacturing methodInfo
- Publication number
- JPH08186376A JPH08186376A JP6326606A JP32660694A JPH08186376A JP H08186376 A JPH08186376 A JP H08186376A JP 6326606 A JP6326606 A JP 6326606A JP 32660694 A JP32660694 A JP 32660694A JP H08186376 A JPH08186376 A JP H08186376A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- polymer
- wiring pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、計算機などに使用されるマル
チチップモジュールなどの高密度薄膜多層配線基板を高
信頼性でもって安価に製造できるようにした高密度薄膜
多層配線基板の製造方法及び高密度薄膜多層配線基板を
提供することにある。
【構成】本発明は、表面側に厚さが10〜30μmで、
Cu若しくはAu若しくはAlを主成分とする配線パタ
ーン4を形成し、裏面側に厚さが10〜30μmで、比
誘電率が2.2〜4.0で、硬化後前記配線パターンと
の線膨張率との差を8ppm/℃以下の接着層5を形成
した厚さが10〜50μmで、比誘電率が2.2〜4.
0で、硬化後前記配線パターンとの線膨張率との差を8
ppm/℃以下の有機樹脂フィルム(ポリマフィルム)
2を有する有機樹脂フィルム構成体15を、積層して熱
圧着によって層間接着と接着層の硬化を行って、高密度
薄膜多層配線基板20を製造することを特徴とする。
(57) [Summary] [Object] An object of the present invention is to provide a high-density thin-film multilayer wiring board capable of manufacturing a high-density thin-film multilayer wiring board such as a multi-chip module used in a computer with high reliability and at low cost. It is to provide a method of manufacturing a substrate and a high-density thin-film multilayer wiring substrate. [Constitution] The present invention has a thickness of 10 to 30 μm on the surface side,
A wiring pattern 4 containing Cu, Au, or Al as a main component is formed, the back surface has a thickness of 10 to 30 μm, a relative dielectric constant of 2.2 to 4.0, and a linear expansion with the wiring pattern after curing. The thickness of the adhesive layer 5 having a difference from the dielectric constant of 8 ppm / ° C. or less is 10 to 50 μm, and the relative dielectric constant is 2.2 to 4.
0, the difference from the coefficient of linear expansion with the wiring pattern after curing is 8
Organic resin film (polymer film) below ppm / ℃
The high-density thin-film multilayer wiring board 20 is manufactured by stacking the organic resin film constructs 15 including 2 and performing interlayer adhesion and curing of the adhesive layers by thermocompression bonding.
Description
【0001】[0001]
【産業上の利用分野】本発明は、計算機などに使用され
るマルチチップモジュールなどの高密度薄膜多層配線基
板並びにその実装構造体及びその製造方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-density thin-film multilayer wiring board such as a multi-chip module used in a computer and the like, a mounting structure thereof and a manufacturing method thereof.
【0002】[0002]
【従来技術】従来技術として、Fe−Ni系合金で形成
された基体の少なくとも片面に、熱膨張係数4×10~5
/℃以下のポリイミドフィルムからなる絶縁層と厚さ2
μmのAlの配線導体層とを交互に積み重ね、かつ配線
導体間をスルーホール内に充填された導体で接続し、前
記絶縁層を前記基体若しくは配線導体と熱膨張係数4×
10~5/℃以下のポリイミド樹脂接着層で接着した多層
配線板について、特開昭61−212096号公報にお
いて知られている。この従来技術としての多層配線板に
ついて、特開平5−82972号公報において記載され
ている。2. Description of the Related Art As a conventional technique, a coefficient of thermal expansion of 4 × 10 to 5 is provided on at least one surface of a substrate formed of an Fe--Ni alloy.
Insulating layer consisting of polyimide film below / ° C and thickness 2
.mu.m Al wiring conductor layers are alternately stacked, and the wiring conductors are connected by the conductors filled in the through holes, and the insulating layer is connected to the substrate or the wiring conductors to obtain a coefficient of thermal expansion of 4.times.
A multilayer wiring board adhered with a polyimide resin adhesive layer of 10 to 5 ° C. or less is known in JP-A-61-212096. This conventional multilayer wiring board is described in Japanese Patent Application Laid-Open No. 5-82972.
【0003】また従来技術として、ポリエステル積層フ
ィルムについては、特開昭57−95454号公報及び
特開昭57−144752号公報において知られてい
る。As a prior art, polyester laminated films are known in JP-A-57-95454 and JP-A-57-144752.
【0004】また従来技術としては、1層以上の配線層
を有し、配線間の絶縁材料として熱膨張率が3×10~5
/K以下のポリイミドを用いたLSIチップを搭載する
モジュール用配線基板について、特開昭61−1761
96号公報で知られている。The prior art has one or more wiring layers and has a coefficient of thermal expansion of 3 × 10 to 5 as an insulating material between wirings.
Regarding a wiring board for a module on which an LSI chip using a polyimide of / K or less is mounted, see JP-A-61-1761.
It is known from Japanese Patent Publication No. 96.
【0005】また従来技術として、特開昭62−512
94号公報及び特開平5−251626号公報が知られ
ている。As a conventional technique, Japanese Patent Laid-Open No. 62-512
Japanese Patent Laid-Open No. 94 and Japanese Patent Laid-Open No. 5-251626 are known.
【0006】[0006]
【発明が解決しようとする課題】近年計算機の高性能化
に伴いLSIを実装する基板の高性能化が求められ、従
来のプリント基板に代わって薄膜多層配線を用いたマル
チチップモジュール基板が用いられる様になった。上記
従来技術においては、計算機などに使用できるように伝
送速度を低下させることなく、また信頼性を確保して安
価に製造できるようにしたマルチチップモジュールなど
の高密度薄膜多層配線基板及びその製造方法については
考慮されていなかった。In recent years, as the performance of computers has become higher, the performance of boards for mounting LSIs has been required, and multi-chip module boards using thin film multilayer wiring have been used in place of conventional printed boards. It became like. In the above-mentioned prior art, a high-density thin-film multilayer wiring board such as a multi-chip module which can be manufactured at low cost without lowering the transmission speed so that it can be used in a computer and the like, and a manufacturing method thereof. Was not considered.
【0007】本発明の目的は、上記課題を解決すべく、
計算機などに使用できるように伝送速度を低下させるこ
となく、しかも配線密度を高め、信頼性を確保したマル
チチップモジュールなどの高密度薄膜多層配線基板を安
価に製造できるようにした高密度薄膜多層配線基板の製
造方法を提供することにある。An object of the present invention is to solve the above problems.
High-density thin-film multi-layer wiring that enables high-density thin-film multi-layer wiring boards such as multi-chip modules that ensure high reliability without lowering the transmission speed so that they can be used in computers, etc. It is to provide a method for manufacturing a substrate.
【0008】また本発明の他の目的は、計算機などに使
用できるように伝送速度を低下させることなく、しかも
配線密度を高め、信頼性を確保して簡素化された構成に
したマルチチップモジュールなどの高密度薄膜多層配線
基板を提供することにある。Another object of the present invention is to provide a multi-chip module having a simplified structure with a high wiring density and a high reliability without lowering the transmission speed so that it can be used in a computer or the like. To provide a high-density thin-film multilayer wiring board.
【0009】また本発明の他の目的は、マルチチップモ
ジュールなどの高密度薄膜多層配線基板の表面側にはL
SIを搭載し、裏面側は直接プリント基板に実装できる
ようにした高密度薄膜多層配線基板の実装構造体を提供
することにある。Another object of the present invention is to provide L on the surface side of a high density thin film multilayer wiring board such as a multi-chip module.
Another object of the present invention is to provide a mounting structure for a high-density thin-film multilayer wiring board, which is mounted with SI and can be directly mounted on the printed board on the back side.
【0010】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成するために、表面側に厚さが5μm〜30μmの配線
パターンを形成し、裏面側に厚さが10μm〜30μm
で、比誘電率が2.2〜4.0の接着層を形成した厚さ
が10μm〜50μmで、比誘電率が2.2〜4.0の
有機樹脂フィルムを有する有機樹脂フィルム構成体を、
積層して熱圧着によって層間接着と接着層の硬化を行っ
て高密度薄膜多層配線基板を製造することを特徴とする
高密度薄膜多層配線基板の製造方法である。In order to achieve the above object, the present invention forms a wiring pattern having a thickness of 5 μm to 30 μm on the front surface side and a thickness of 10 μm to 30 μm on the back surface side.
And an organic resin film construct having an organic resin film having a relative dielectric constant of 2.2 to 4.0 and having a thickness of 10 μm to 50 μm formed by forming an adhesive layer having a relative dielectric constant of 2.2 to 4.0. ,
A high-density thin-film multilayer wiring board is manufactured by stacking and thermo-compressing to perform interlayer adhesion and curing of an adhesive layer to manufacture a high-density thin-film multilayer wiring board.
【0011】また本発明は、表面側に厚さが5μm〜3
0μmで、Cu若しくはAu若しくはAlを主成分とす
る配線パターンを形成し、裏面側に厚さが10μm〜3
0μmで、比誘電率が2.2〜4.0で、硬化後前記配
線パターンとの線膨張率との差を8ppm/℃以下の接
着層を形成した厚さが10μm〜50μmで、比誘電率
が2.2〜4.0で、硬化後前記配線パターンとの線膨
張率との差を8ppm/℃以下の有機樹脂フィルムを有
する有機樹脂フィルム構成体を、積層して熱圧着によっ
て層間接着と接着層の硬化を行って高密度薄膜多層配線
基板を製造することを特徴とする高密度薄膜多層配線基
板の製造方法である。According to the present invention, the thickness of the surface side is 5 μm to 3 μm.
A wiring pattern containing Cu, Au, or Al as a main component is formed with a thickness of 0 μm, and a thickness of 10 μm to 3 on the back surface side.
0 μm, a relative dielectric constant of 2.2 to 4.0, a difference in linear expansion coefficient from the wiring pattern after curing of 8 ppm / ° C. or less with an adhesive layer formed is 10 μm to 50 μm, An organic resin film structure having an organic resin film having a rate of 2.2 to 4.0 and a coefficient of linear expansion after curing that is 8 ppm / ° C. or less is laminated and laminated by thermocompression bonding. And a method of manufacturing a high-density thin-film multilayer wiring board by curing an adhesive layer to manufacture a high-density thin-film multilayer wiring board.
【0012】また本発明は、前記高密度薄膜多層配線基
板の製造方法において、前記有機樹脂フィルム構成体
を、積層して熱圧着によって層間接着と接着層の硬化を
行った後、上層配線パターンと下層配線パターンとの間
においてスルホール配線接続を行うことを特徴とする。In the method for manufacturing a high-density thin-film multilayer wiring board according to the present invention, the organic resin film constituents are laminated and subjected to interlayer adhesion by thermocompression and curing of the adhesive layer, and then an upper wiring pattern is formed. It is characterized in that through-hole wiring connection is performed with the lower layer wiring pattern.
【0013】また本発明は、表面側に厚さが5μm〜3
0μmで、Cu若しくはAu若しくはAlを主成分とす
る配線パターンを形成し、裏面側に厚さが10μm〜3
0μmで、比誘電率が2.2〜4.0で、エポキシ重合
物若しくはベンゾシクロブテン重合物若しくはベンゾト
リアジン重合物若しくはマレイミド系の重合物のモノマ
ー又はオリゴマー並びに前記重合物のモノマー又はオリ
ゴマーとポリイミド若しくはポリエーテルイミド若しく
はポリエステルイミド若しくはポリアミドイミド若しく
はポリエーテルエーテルケトン若しくはポリスルホン若
しくはポリカーボネート若しくは液晶ポリマ若しくはポ
リフルオロカーボンとの混合物からなる接着層を形成し
た厚さが10μm〜50μmで、比誘電率が2.2〜
4.0のポリマフィルムを有するポリマフィルム構成体
を、積層して熱圧着によって層間接着と接着層の硬化を
行って高密度薄膜多層配線基板を製造することを特徴と
する高密度薄膜多層配線基板の製造方法である。Further, according to the present invention, the thickness of the surface side is 5 μm to 3 μm.
A wiring pattern containing Cu, Au, or Al as a main component is formed with a thickness of 0 μm, and a thickness of 10 μm to 3 on the back surface side.
Monomer or oligomer of epoxy polymer, benzocyclobutene polymer, benzotriazine polymer or maleimide polymer, and monomer or oligomer of the polymer and polyimide with 0 μm and relative permittivity of 2.2 to 4.0 Alternatively, an adhesive layer made of a mixture of polyetherimide, polyesterimide, polyamideimide, polyetheretherketone, polysulfone, polycarbonate, liquid crystal polymer, or polyfluorocarbon is formed and has a thickness of 10 μm to 50 μm and a relative dielectric constant of 2.2. ~
A high-density thin-film multilayer wiring board, characterized in that a high-density thin-film multilayer wiring board is manufactured by stacking polymer film constituents having a 4.0 polymer film, and performing thermoadhesion to perform interlayer adhesion and curing of the adhesive layer. Is a manufacturing method.
【0014】また本発明は、前記高密度薄膜多層基板の
製造方法において、ポリマフィルムとして、熱膨張率以
外の特性として引っ張り試験による破壊伸びが5%以
上、望ましくは10%以上であり、LSIなどの素子を
接続する際のはんだ工程などに対する耐熱性(重量減少
開始温度)が150℃以上、望ましくは200℃以上で
あることを特徴とする。In the method for manufacturing a high-density thin-film multilayer substrate according to the present invention, the polymer film has a breaking elongation by a tensile test of 5% or more, preferably 10% or more as a property other than a coefficient of thermal expansion. The heat resistance (weight reduction start temperature) to the soldering process when connecting the element is 150 ° C. or higher, preferably 200 ° C. or higher.
【0015】そして、ポリマフィルムの材料としては、
具体的にはポリイミド、ポリエーテルイミド、ポリエス
テルイミド、ポリアミドイミド、ポリエーテルエーテル
ケトン、ポリスルホン、ポリカーボネート、液晶ポリ
マ、ポリフルオロカーボン、エポキシ重合物、ベンゾシ
クロブテン重合物、ベンゾトリアジン重合物、マレイミ
ド系重合物またはこれらの混合物である。その中では、
延びに対する靭性、高耐熱性、および熱膨張率をモノマ
ーの分子構造および配合比で制御可能なことなどからポ
リイミドが最も適している。And as the material of the polymer film,
Specifically, polyimide, polyetherimide, polyesterimide, polyamideimide, polyetheretherketone, polysulfone, polycarbonate, liquid crystal polymer, polyfluorocarbon, epoxy polymer, benzocyclobutene polymer, benzotriazine polymer, maleimide polymer. Or a mixture of these. Among them,
Polyimide is most suitable because the toughness against elongation, high heat resistance, and coefficient of thermal expansion can be controlled by the molecular structure and compounding ratio of the monomer.
【0016】配線パターンとしては、一般的に銅が用い
られるが、これ以外にも金、アルミニュウムなどを用い
ることができる。また接着性の向上や耐食性に対する要
求から各種の金属、酸化物、有機物等を添加物、あるい
は保護層として使用することができる。Copper is generally used for the wiring pattern, but gold, aluminum, or the like can be used instead. In addition, various metals, oxides, organic substances and the like can be used as additives or as a protective layer in order to improve adhesiveness and corrosion resistance.
【0017】接着層としては、熱膨張率の制限以外に、
硬化後のフィルムの耐熱性(重量減少開始温度)が15
0℃以上、望ましくは200℃以上であり、比誘電率
2.2〜4.0、破壊伸びが5%以上望ましくは10%
以上となる熱硬化性樹脂または熱可塑性樹脂が適当であ
る。また、未硬化時(Bステージ)において溶融または
流動化する温度、および硬化温度が基材フィルムの耐熱
温度以下であることが望ましい。具体的にはエポキシ重
合物、ベンゾシクロブテン重合物、ベンゾトリアジン重
合物、マレイミド系重合物のモノマーまたはオリゴマ
ー、およびそれらとポリイミド、ポリエーテルイミド、
ポリエステルイミド、ポリアミドイミド、ポリエーテル
エーテルケトン、ポリスルホン、ポリカーボネート、液
晶ポリマ、ポリフルオロカーボンとの混合物である。ま
た、熱膨張率の調整、および機械的強度を確保する目的
で、ポリイミド、ポリアミド、各種のセラミック、酸化
物等の短繊維や粒子をフィラーとして混合することも有
効である。As the adhesive layer, in addition to limiting the coefficient of thermal expansion,
The heat resistance of the cured film (starting temperature for weight loss) is 15
0 ° C or higher, preferably 200 ° C or higher, relative permittivity of 2.2 to 4.0, fracture elongation of 5% or higher, preferably 10%
The above-mentioned thermosetting resin or thermoplastic resin is suitable. Further, it is desirable that the temperature at which the substrate is melted or fluidized when it is not cured (B stage) and the curing temperature are lower than the heat resistant temperature of the substrate film. Specifically, an epoxy polymer, a benzocyclobutene polymer, a benzotriazine polymer, a monomer or oligomer of a maleimide-based polymer, and a polyimide and polyether imide thereof,
It is a mixture of polyester imide, polyamide imide, polyether ether ketone, polysulfone, polycarbonate, liquid crystal polymer and polyfluorocarbon. Further, for the purpose of adjusting the coefficient of thermal expansion and ensuring the mechanical strength, it is also effective to mix short fibers or particles such as polyimide, polyamide, various ceramics and oxides as a filler.
【0018】また本発明は、表面側に厚さが5μm〜3
0μmで、Cu若しくはAu若しくはAlを主成分とす
る配線パターンを形成し、裏面側に厚さが10μm〜3
0μmで、比誘電率が2.2〜4.0で、エポキシ重合
物若しくはベンゾシクロブテン重合物若しくはベンゾト
リアジン重合物若しくはマレイミド系の重合物のモノマ
ー又はオリゴマー並びに前記重合物のモノマー又はオリ
ゴマーとポリイミド若しくはポリエーテルイミド若しく
はポリエステルイミド若しくはポリアミドイミド若しく
はポリエーテルエーテルケトン若しくはポリスルホン若
しくはポリカーボネート若しくは液晶ポリマ若しくはポ
リフルオロカーボンとの混合物からなる接着層を形成し
た厚さが10μm〜50μmで、比誘電率が2.2〜
4.0で、ポリイミド若しくはポリエーテルイミド若し
くはポリエーテルイミド若しくはポリエステルイミド若
しくはポリアミドイミド若しくはポリエーテルエーテル
ケトン若しくはポリスルホン若しくはポリカーボネート
若しくは液晶ポリマ若しくはポリフルオロカーボン若し
くはエポキシ重合物若しくはベンゾシクロブテン重合物
若しくはベンゾトリアジン重合物若しくはマレイミド系
の重合物若しくはこれらの混合物からなるポリマフィル
ムを有するポリマフィルム構成体を、積層して熱圧着に
よって層間接着と接着層の硬化を行って高密度薄膜多層
配線基板を製造することを特徴とする高密度薄膜多層配
線基板の製造方法である。According to the present invention, the thickness of the surface side is 5 μm to 3 μm.
A wiring pattern containing Cu, Au, or Al as a main component is formed with a thickness of 0 μm, and a thickness of 10 μm to 3 on the back surface side.
Monomer or oligomer of epoxy polymer, benzocyclobutene polymer, benzotriazine polymer or maleimide polymer, and monomer or oligomer of the polymer and polyimide with 0 μm and relative permittivity of 2.2 to 4.0 Alternatively, an adhesive layer made of a mixture of polyetherimide, polyesterimide, polyamideimide, polyetheretherketone, polysulfone, polycarbonate, liquid crystal polymer, or polyfluorocarbon is formed and has a thickness of 10 μm to 50 μm and a relative dielectric constant of 2.2. ~
4.0, polyimide, polyetherimide, polyetherimide, polyesterimide, polyamideimide, polyetheretherketone, polysulfone, polycarbonate, liquid crystal polymer, polyfluorocarbon, epoxy polymer, benzocyclobutene polymer, benzotriazine polymer Alternatively, a high-density thin-film multilayer wiring board is manufactured by laminating polymer film constituents having a polymer film made of a maleimide-based polymer or a mixture thereof, and performing interlayer adhesion and thermosetting of the adhesive layer by thermocompression bonding. And a method for manufacturing a high-density thin film multilayer wiring board.
【0019】また本発明は、表面側に厚さが5μm〜3
0μmで、Cu若しくはAu若しくはAlを主成分とす
る配線パターンを形成し、裏面側に厚さが10μm〜3
0μmで、比誘電率が2.2〜4.0で、硬化後前記配
線パターンとの線膨張率との差を8ppm/℃以下にし
て、エポキシ重合物若しくはベンゾシクロブテン重合物
若しくはベンゾトリアジン重合物若しくはマレイミド系
の重合物のモノマー又はオリゴマー並びに前記重合物の
モノマー又はオリゴマーとポリイミド若しくはポリエー
テルイミド若しくはポリエステルイミド若しくはポリア
ミドイミド若しくはポリエーテルエーテルケトン若しく
はポリスルホン若しくはポリカーボネート若しくは液晶
ポリマ若しくはポリフルオロカーボンとの混合物からな
る接着層を形成した厚さが10μm〜50μmで、比誘
電率が2.2〜4.0で、硬化後前記配線パターンとの
線膨張率との差を8ppm/℃以下にして、ポリイミド
若しくはポリエーテルイミド若しくはポリエーテルイミ
ド若しくはポリエステルイミド若しくはポリアミドイミ
ド若しくはポリエーテルエーテルケトン若しくはポリス
ルホン若しくはポリカーボネート若しくは液晶ポリマ若
しくはポリフルオロカーボン若しくはエポキシ重合物若
しくはベンゾシクロブテン重合物若しくはベンゾトリア
ジン重合物若しくはマレイミド系の重合物若しくはこれ
らの混合物からなるポリマフィルムを有するポリマフィ
ルム構成体を、積層して熱圧着によって層間接着と接着
層の硬化を行って高密度薄膜多層配線基板を製造するこ
とを特徴とする高密度薄膜多層配線基板の製造方法であ
る。Further, according to the present invention, the thickness on the surface side is 5 μm to 3 μm.
A wiring pattern containing Cu, Au, or Al as a main component is formed with a thickness of 0 μm, and a thickness of 10 μm to 3 on the back surface side.
0 μm, a relative dielectric constant of 2.2 to 4.0, and a difference in linear expansion coefficient from the wiring pattern after curing to 8 ppm / ° C. or less to obtain an epoxy polymer, a benzocyclobutene polymer, or a benzotriazine polymer. From a mixture of a monomer or oligomer of a polymer or a maleimide-based polymer and a monomer or oligomer of the polymer and a polyimide, a polyetherimide, a polyesterimide, a polyamideimide, a polyetheretherketone, a polysulfone, a polycarbonate, a liquid crystal polymer or a polyfluorocarbon. The thickness of the adhesive layer formed is 10 μm to 50 μm, the relative dielectric constant is 2.2 to 4.0, and the difference between the linear expansion coefficient of the cured wiring pattern and that of the wiring pattern is 8 ppm / ° C. or less. Polite Imide, polyether imide, polyester imide, polyamide imide, polyether ether ketone, polysulfone, polycarbonate, liquid crystal polymer, polyfluorocarbon, epoxy polymer, benzocyclobutene polymer, benzotriazine polymer, maleimide polymer, or these A high-density thin-film multilayer wiring board, characterized in that a high-density thin-film multilayer wiring board is manufactured by stacking polymer film constituents having a polymer film composed of a mixture, and performing thermoadhesion to perform interlayer adhesion and curing of the adhesive layer. Is a manufacturing method.
【0020】本発明は、表面側に厚さが5μm〜30μ
mで、Cu若しくはAu若しくはAlを主成分とする配
線パターンを形成し、裏面側に厚さが10μm〜30μ
mで、比誘電率が2.2〜4.0で、硬化後前記配線パ
ターンとの線膨張率との差を8ppm/℃以下にして、
エポキシ重合物若しくはベンゾシクロブテン重合物若し
くはベンゾトリアジン重合物若しくはマレイミド系の重
合物のモノマー又はオリゴマー並びに前記重合物のモノ
マー又はオリゴマーとポリイミド若しくはポリエーテル
イミド若しくはポリエステルイミド若しくはポリアミド
イミド若しくはポリエーテルエーテルケトン若しくはポ
リスルホン若しくはポリカーボネート若しくは液晶ポリ
マ若しくはポリフルオロカーボンとの混合物からなる接
着層を形成した厚さが10〜50μmで、比誘電率が
2.2〜4.0で、硬化後前記配線パターンとの線膨張
率との差を8ppm/℃以下にして、ポリイミドからな
るポリマフィルムを有するポリマフィルム構成体を、積
層して熱圧着によって層間接着と接着層の硬化を行って
高密度薄膜多層配線基板を製造することを特徴とする高
密度薄膜多層配線基板の製造方法である。The present invention has a thickness of 5 μm to 30 μm on the surface side.
m, a wiring pattern containing Cu, Au, or Al as a main component is formed, and the thickness is 10 μm to 30 μm on the back surface side.
m, the relative dielectric constant is 2.2 to 4.0, and the difference from the linear expansion coefficient with the wiring pattern after curing is set to 8 ppm / ° C. or less,
Monomers or oligomers of epoxy polymers, benzocyclobutene polymers, benzotriazine polymers or maleimide-based polymers, and monomers or oligomers of the above polymers with polyimides or polyetherimides or polyesterimides or polyamideimides or polyetheretherketones or An adhesive layer formed of a mixture of polysulfone, polycarbonate, liquid crystal polymer, or polyfluorocarbon has a thickness of 10 to 50 μm, a relative dielectric constant of 2.2 to 4.0, and a coefficient of linear expansion with the wiring pattern after curing. With a difference of 8 ppm / ° C. or less, a polymer film structure having a polymer film made of polyimide is laminated, and interlayer adhesion and curing of the adhesive layer are performed by thermocompression bonding to achieve high-density thin-film multilayer wiring. A method for producing a high-density thin-film multilayer wiring board, which comprises producing a plate.
【0021】また本発明は、前記高密度薄膜多層配線基
板の製造方法において、前記ポリマフィルム構成体を、
積層して熱圧着によって層間接着と接着層の硬化を行っ
た後、上層配線パターンと下層配線パターンとの間にお
いてスルホール配線接続を行うことを特徴とする。The present invention also provides the method of manufacturing a high-density thin-film multilayer wiring board according to the above-mentioned polymer film structure,
It is characterized in that after the layers are laminated and the interlayer adhesion and curing of the adhesive layer are performed by thermocompression bonding, through-hole wiring connection is performed between the upper layer wiring pattern and the lower layer wiring pattern.
【0022】また本発明は、10μm〜30μmの厚さ
の銅箔上にポリイミド前駆体の溶液を塗布して加熱硬化
して厚さが10μm〜50μmで、比誘電率が2.2〜
4.0のポリイミドフィルムからなる銅箔付きポリイミ
ドフィルムを作成する銅箔付きポリイミドフィルム作成
工程と、該銅箔付きポリイミドフィルム作成工程によっ
て作成された銅箔付きポリイミドフィルムにおいて銅箔
に対して配線パターンを形成し、更に前記銅箔側と対向
する側に厚さが10μm〜30μmで、比誘電率が2.
2〜4.0で、硬化後前記配線パターンとの線膨張率と
の差を8ppm/℃以下の接着層を形成してポリイミド
フィルム構成体を得るポリイミドフィルム構成体作成工
程と、該ポリイミドフィルム構成体作成工程で得られた
ポリイミドフィルム構成体を積層して熱圧着により層間
接着と接着層の硬化を行って高密度薄膜多層配線基板を
製造する積層・熱圧着工程とを有することを特徴とする
高密度薄膜多層配線基板の製造方法である。Further, according to the present invention, a solution of a polyimide precursor is applied on a copper foil having a thickness of 10 μm to 30 μm and cured by heating to have a thickness of 10 μm to 50 μm and a relative dielectric constant of 2.2 to 2.2.
Wiring pattern for copper foil in the polyimide film with copper foil produced by the step of producing a polyimide film with copper foil for producing a polyimide film with copper foil comprising a polyimide film of 4.0 and the polyimide film with copper foil And having a thickness of 10 μm to 30 μm and a relative dielectric constant of 2.
2 to 4.0, a polyimide film structure producing step for forming a polyimide film structure by forming an adhesive layer having a difference in linear expansion coefficient from the wiring pattern after curing of 8 ppm / ° C. or less, and the polyimide film structure. And a thermocompression bonding step of manufacturing the high-density thin-film multilayer wiring board by laminating the polyimide film constituents obtained in the body forming step and performing interlayer adhesion and curing of the adhesive layer by thermocompression bonding. A method for manufacturing a high-density thin-film multilayer wiring board.
【0023】また本発明は、厚さが10μm〜50μm
で、比誘電率が2.2〜4.0のポリイミド前駆体から
なるポリイミドフィルム上に5μm〜30μmの厚さの
銅薄膜を成膜して銅薄膜付きポリイミドフィルムを作成
する銅薄膜付きポリイミドフィルム作成工程と、該銅薄
膜付きポリイミドフィルム作成工程によって作成された
銅膜膜付きポリイミドフィルムにおいて銅薄膜に対して
配線パターンを形成し、更に前記銅薄膜側と対向する側
に厚さが10μm〜30μmで、比誘電率が2.2〜
4.0で、硬化後前記配線パターンとの線膨張率との差
を8ppm/℃以下の接着層を形成してポリイミドフィ
ルム構成体を得るポリイミドフィルム構成体作成工程
と、該ポリイミドフィルム構成体作成工程で得られたポ
リイミドフィルム構成体を積層して熱圧着により層間接
着と接着層の硬化を行って高密度薄膜多層配線基板を製
造する積層・熱圧着工程とを有することを特徴とする高
密度薄膜多層配線基板の製造方法である。The present invention also has a thickness of 10 μm to 50 μm.
Then, a polyimide film with a copper thin film for forming a polyimide film with a copper thin film by forming a copper thin film with a thickness of 5 μm to 30 μm on a polyimide film made of a polyimide precursor having a relative dielectric constant of 2.2 to 4.0 In the forming step and the polyimide film with a copper film formed by the copper thin film-containing polyimide film forming step, a wiring pattern is formed on the copper thin film, and the thickness is 10 μm to 30 μm on the side facing the copper thin film side. And the relative permittivity is 2.2 to
A polyimide film constructing step of obtaining an polyimide film construct by forming an adhesive layer having a difference in linear expansion coefficient between the cured wiring pattern and the wiring pattern of 8 ppm / ° C. or less at 4.0, and producing the polyimide film construct High density characterized by including a lamination / thermocompression bonding step of manufacturing the high-density thin-film multilayer wiring board by laminating the polyimide film structure obtained in the step, and performing interlayer adhesion and curing of the adhesive layer by thermocompression bonding. It is a method of manufacturing a thin film multilayer wiring board.
【0024】また本発明は、10μm〜30μmの厚さ
の銅箔と厚さが10μm〜50μmで、比誘電率が2.
2〜4.0のポリイミド前駆体からなるポリイミドフィ
ルムとを接着して銅箔付きポリイミドフィルムを作成す
る銅箔付きポリイミドフィルム作成工程と、該銅箔付き
ポリイミドフィルム作成工程によって作成された銅箔付
きポリイミドフィルムにおいて銅箔に対して配線パター
ンを形成し、更に前記銅箔側と対向する側に厚さが10
μm〜30μmで、比誘電率が2.2〜4.0で、硬化
後前記配線パターンとの線膨張率との差を8ppm/℃
以下の接着層を形成してポリイミドフィルム構成体を得
るポリイミドフィルム構成体作成工程と、該ポリイミド
フィルム構成体作成工程で得られたポリイミドフィルム
構成体を積層して熱圧着により層間接着と接着層の硬化
を行って高密度薄膜多層配線基板を製造する積層・熱圧
着工程とを有することを特徴とする高密度薄膜多層配線
基板の製造方法である。The present invention also provides a copper foil having a thickness of 10 μm to 30 μm, a thickness of 10 μm to 50 μm, and a relative dielectric constant of 2.
With a copper foil-made polyimide film producing step of making a polyimide film with a copper foil by adhering a polyimide film comprising a polyimide precursor of 2 to 4.0, and a copper foil produced by the copper foil-containing polyimide film producing step In the polyimide film, a wiring pattern is formed on the copper foil, and a thickness of 10 is formed on the side facing the copper foil side.
μm to 30 μm, relative permittivity of 2.2 to 4.0, difference in linear expansion coefficient from the wiring pattern after curing is 8 ppm / ° C.
A polyimide film structure forming step of forming a polyimide film structure by forming the following adhesive layer, and the polyimide film structure obtained in the polyimide film structure forming step is laminated to form an interlayer adhesion and an adhesive layer by thermocompression bonding. A method for manufacturing a high-density thin film multilayer wiring board, comprising: a lamination / thermocompression bonding step of curing to manufacture a high-density thin film multilayer wiring board.
【0025】また本発明は、前記高密度薄膜多層配線基
板の製造方法において、前記積層・熱圧着工程で得られ
た高密度薄膜多層配線基板において上層配線パターンと
下層配線パターンとの間においてスルホール配線接続を
行うスルホール配線接続工程とを有することを特徴とす
る。According to the present invention, in the method for manufacturing a high density thin film multilayer wiring board, through hole wiring is provided between an upper layer wiring pattern and a lower layer wiring pattern in the high density thin film multilayer wiring board obtained in the stacking / thermocompression bonding step. And a through hole wiring connecting step for connecting.
【0026】また本発明は、表面側に厚さが5μm〜3
0μmの配線パターンを形成し、裏面側に厚さが10μ
m〜30μmで、比誘電率が2.2〜4.0の接着層を
形成した厚さが5〜50μmで、比誘電率が2.2〜
4.0のポリマフィルムを有する有機樹脂フィルム構成
体が、層間接着と接着層の硬化により積層して構成され
たことを特徴とする高密度薄膜多層配線基板である。Further, according to the present invention, the thickness on the surface side is 5 μm to 3 μm.
Form a wiring pattern of 0 μm and have a thickness of 10 μm on the back side.
m to 30 μm, a thickness of 5 to 50 μm formed by forming an adhesive layer having a relative dielectric constant of 2.2 to 4.0, and a relative dielectric constant of 2.2 to
A high-density thin-film multilayer wiring board is characterized in that an organic resin film construct having a polymer film of 4.0 is laminated and formed by interlayer adhesion and curing of an adhesive layer.
【0027】また本発明は、表面側に厚さが5μm〜3
0μmの配線パターンを形成し、裏面側に厚さが10μ
m〜30μmで、比誘電率が2.2〜4.0の接着層を
形成した厚さが10μm〜50μmで、比誘電率が2.
2〜4.0のポリマフィルムを有する有機樹脂フィルム
構成体が、層間接着と接着層の硬化により積層して構成
され、上層配線パターンと下層配線パターンとの間にお
いてスルホール配線接続されたことを特徴とする高密度
薄膜多層配線基板である。Further, according to the present invention, the thickness on the surface side is 5 μm to 3 μm.
Form a wiring pattern of 0 μm and have a thickness of 10 μm on the back side.
The thickness of the adhesive layer having a relative dielectric constant of 2.2 to 4.0 is 10 μm to 50 μm, and the relative dielectric constant is 2.
An organic resin film constituent having a polymer film of 2 to 4.0 is laminated and formed by interlayer adhesion and curing of an adhesive layer, and through-hole wiring connection is made between an upper wiring pattern and a lower wiring pattern. It is a high-density thin film multilayer wiring board.
【0028】また本発明は、表面側に厚さが5μm〜3
0μmの配線パターンを形成し、裏面側に厚さが10μ
m〜30μmで、比誘電率が2.2〜4.0で、硬化後
前記配線パターンとの線膨張率との差を8ppm/℃以
下の接着層を形成した厚さが10μm〜50μmで、比
誘電率が2.2〜4.0で、硬化後前記配線パターンと
の線膨張率との差を8ppm/℃以下のポリマフィルム
を有する有機樹脂フィルム構成体が、層間接着と接着層
の硬化により積層して構成され、上層配線パターンと下
層配線パターンとの間においてスルホール配線接続され
たことを特徴とする高密度薄膜多層配線基板である。Further, according to the present invention, the thickness on the surface side is 5 μm to 3 μm.
Form a wiring pattern of 0 μm and have a thickness of 10 μm on the back side.
m to 30 μm, a relative dielectric constant of 2.2 to 4.0, and a thickness of 10 μm to 50 μm on which an adhesive layer having a difference in linear expansion coefficient from the wiring pattern after curing of 8 ppm / ° C. or less is formed. An organic resin film structure having a relative dielectric constant of 2.2 to 4.0 and a difference in linear expansion coefficient from the wiring pattern after curing of 8 ppm / ° C. or less is used for interlayer adhesion and curing of an adhesive layer. The high-density thin-film multilayer wiring board is characterized in that through-hole connection is made between the upper layer wiring pattern and the lower layer wiring pattern.
【0029】また本発明は、表面側に厚さが5μm〜3
0μmの配線パターンを形成し、裏面側に厚さが10μ
m〜30μmで、比誘電率が2.2〜4.0の接着層を
形成した厚さが10μm〜50μmで、比誘電率が2.
2〜4.0のポリマフィルムを有する有機樹脂フィルム
構成体が、層間接着と接着層の硬化により積層して構成
され、上層配線パターンと下層配線パターンとの間にお
いてスルホール配線接続された高密度薄膜多層配線基板
を備え、該高密度薄膜多層配線基板の表面側には、LS
Iが搭載されて形成したことを特徴とする高密度薄膜多
層配線基板実装構造体である。Further, according to the present invention, the thickness on the surface side is 5 μm to 3 μm.
Form a wiring pattern of 0 μm and have a thickness of 10 μm on the back side.
The thickness of the adhesive layer having a relative dielectric constant of 2.2 to 4.0 is 10 μm to 50 μm, and the relative dielectric constant is 2.
A high-density thin film in which an organic resin film constituent having a polymer film of 2 to 4.0 is laminated by interlayer adhesion and curing of an adhesive layer, and through-hole wiring is connected between an upper wiring pattern and a lower wiring pattern. A high-density thin film multilayer wiring board is provided with a LS
It is a high-density thin-film multilayer wiring board mounting structure characterized by being formed by mounting I.
【0030】また本発明は、表面側に厚さが5μm〜3
0μmの配線パターンを形成し、裏面側に厚さが10μ
m〜30μmで、比誘電率が2.2〜4.0の接着層を
形成した厚さが10μm〜50μmで、比誘電率が2.
2〜4.0のポリマフィルムを有する有機樹脂フィルム
構成体が、層間接着と接着層の硬化により積層して構成
され、上層配線パターンと下層配線パターンとの間にお
いてスルホール配線接続された高密度薄膜多層配線基板
を備え、該高密度薄膜多層配線基板の表面側にはLSI
が搭載され、前記高密度薄膜多層配線基板の裏面側は直
接プリント基板に実装されることを特徴とする高密度薄
膜多層配線基板実装構造体である。The present invention also has a thickness of 5 μm to 3 on the surface side.
Form a wiring pattern of 0 μm and have a thickness of 10 μm on the back side.
The thickness of the adhesive layer having a relative dielectric constant of 2.2 to 4.0 is 10 μm to 50 μm, and the relative dielectric constant is 2.
A high-density thin film in which an organic resin film constituent having a polymer film of 2 to 4.0 is laminated by interlayer adhesion and curing of an adhesive layer, and through-hole wiring is connected between an upper wiring pattern and a lower wiring pattern. A high-density thin film multilayer wiring board is provided with a multi-layer wiring board
Is mounted, and the back side of the high-density thin-film multilayer wiring board is directly mounted on a printed circuit board, which is a high-density thin-film multilayer wiring board mounting structure.
【0031】[0031]
【作用】前記構成により、計算機などに使用できるよう
にインピーダンスを配線パターンと同程度にして伝送速
度を低下させることなく、しかも配線密度を高め、そり
の発生を無くし、信頼性を確保したマルチチップモジュ
ールなどの高密度薄膜多層配線基板を容易にして安価に
製造することができる。With the above structure, a multi-chip that can be used in a computer or the like, has the same impedance as that of a wiring pattern and does not reduce the transmission speed, and also increases the wiring density, eliminates warpage, and ensures reliability. A high-density thin-film multilayer wiring board such as a module can be easily manufactured at low cost.
【0032】また、ポリフィルムおよび接着層の厚さ
を、Cu等の配線パターンの厚さとほぼ同程度にして、
しかもポリフィルムおよび接着層の比誘電率を2.2〜
4.0にしたことにより、インピーダンスを配線パター
ンと同程度にして伝送速度を早くすることができる。Further, the thickness of the poly film and the adhesive layer is set to be approximately the same as the thickness of the wiring pattern such as Cu,
Moreover, the relative permittivity of the poly film and the adhesive layer is 2.2 to
By setting the value to 4.0, the impedance can be made approximately the same as that of the wiring pattern and the transmission speed can be increased.
【0033】またCu等の配線パターンと接着層とを持
つポリフィルム構成体を、積層して熱圧着によって層間
接着と接着層の硬化を行う際、線膨張率の差に基づくカ
ールが発生することを防止することができ、その結果ポ
リフィルム構成体の積層接着を容易にすることができ
る。またポリフィルム構成体の不均一な伸縮を防止して
配線パターンのずれを減少することにより、ランドパタ
ーンを小さくすることが可能となり、配線密度を向上す
ることができる。Further, when a poly film structure having a wiring pattern such as Cu and an adhesive layer is laminated and subjected to interlayer adhesion by thermocompression and curing of the adhesive layer, curling occurs due to a difference in linear expansion coefficient. Can be prevented, and as a result, the lamination adhesion of the polyfilm structure can be facilitated. Further, by preventing uneven expansion and contraction of the polyfilm structure and reducing the deviation of the wiring pattern, it becomes possible to make the land pattern small and improve the wiring density.
【0034】以上説明したように、計算機などに使用で
きるマルチチップモジュールなどの高密度薄膜多層配線
基板を容易にして安価に製造することができる。また計
算機などに使用できる高信頼性を有する高密度なマルチ
チップモジュールなどの高密度薄膜多層配線基板を得る
ことができる。As described above, a high density thin film multilayer wiring board such as a multi-chip module that can be used in a computer can be easily manufactured at low cost. Further, it is possible to obtain a high-density thin-film multilayer wiring board such as a high-density multi-chip module having high reliability that can be used in a computer or the like.
【0035】また、マルチチップモジュールなどの高密
度薄膜多層配線基板を、直接プリント基板に実装するこ
とによって、非常に高価なセラミック配線基板をなくす
ことができる。By mounting a high-density thin-film multilayer wiring board such as a multi-chip module directly on a printed board, a very expensive ceramic wiring board can be eliminated.
【0036】[0036]
【実施例】本発明に係るマルチチップモジュールなどの
高密度薄膜多層基板及びその製造方法の実施例につい
て、図面を参照して具体的に説明する。EXAMPLES Examples of a high-density thin film multilayer substrate such as a multi-chip module and a manufacturing method thereof according to the present invention will be specifically described with reference to the drawings.
【0037】図1は、本発明に係るマルチチップモジュ
ールなどの高密度薄膜多層基板及びその製造工程を示す
断面図である。即ち、図1(a)に示すように、厚さ1
0〜30μm(最も望ましくは15〜25μm、例えば
18μm)の銅箔1上にポリイミド前駆体の溶液(以下
これをポリイミドワニスと呼ぶ)をカーテンコート装置
により塗布する。続いて、温風循環式ベーク炉(中央科
研製HC−40H)を使用して140℃,200℃,3
50℃各30分の加熱硬化を行ない銅箔付きポリイミド
フィルムを作成した。ここで使用したポリイミドワニス
は、低熱膨張のもので、ポリイミドフィルム2単独での
線膨張率(熱膨張率)は17ppm/℃である。ポリイ
ミドフィルム2の厚さは、銅箔1の厚さとほぼ同程度の
厚さ10〜50μm(最も望ましくは15〜25μm、
例えば20μm)であり、インピーダンスを銅箔から形
成される配線パターンから著しく低くすることなく、同
程度にする。またポリイミドフィルム2の比誘電率は、
2.2〜4.0であり、比誘電率を高める例えばガラス
等は混入していないものである。FIG. 1 is a sectional view showing a high density thin film multilayer substrate such as a multi-chip module according to the present invention and a manufacturing process thereof. That is, as shown in FIG.
A solution of a polyimide precursor (hereinafter referred to as a polyimide varnish) is applied onto a copper foil 1 having a thickness of 0 to 30 μm (most preferably 15 to 25 μm, for example, 18 μm) by a curtain coater. Then, using a warm air circulation type bake furnace (HC-40H manufactured by Chuo Kaken), 140 ° C, 200 ° C, 3
A polyimide film with a copper foil was prepared by heat curing at 50 ° C. for 30 minutes each. The polyimide varnish used here has a low thermal expansion coefficient, and the linear expansion coefficient (thermal expansion coefficient) of the polyimide film 2 alone is 17 ppm / ° C. The thickness of the polyimide film 2 is about 10 to 50 μm (most preferably 15 to 25 μm, which is almost the same as the thickness of the copper foil 1).
For example, it is 20 μm), and the impedance is set to the same level without being significantly lowered from the wiring pattern formed from the copper foil. The relative permittivity of the polyimide film 2 is
It is 2.2 to 4.0, and for example, glass or the like for increasing the relative dielectric constant is not mixed.
【0038】次に、図1(b)に示すように、銅箔1側
にフィルムレジストをラミネーターにより接着し、所定
の露光、現像操作を行なってフィルムレジストの配線パ
ターン3を形成する。このフィルムレジストの配線パタ
ーン3をマスクとして、塩化第二鉄溶液を用いて銅箔1
をエッチングし、水洗、乾燥後フィルムレジストの配線
パターン3を剥離して線幅20〜30μm、配線間隔4
0〜50μmの配線パターン4付きのポリイミドフィル
ムを形成した。Next, as shown in FIG. 1B, a film resist is adhered to the copper foil 1 side by a laminator, and predetermined exposure and development operations are performed to form a wiring pattern 3 of the film resist. Using the wiring pattern 3 of the film resist as a mask, a ferric chloride solution is used to form a copper foil 1
Is etched, washed with water and dried, and the wiring pattern 3 of the film resist is peeled off to have a line width of 20 to 30 μm and a wiring interval of 4
A polyimide film with a wiring pattern 4 of 0 to 50 μm was formed.
【0039】次に、図1(c)に示すように、このポリ
イミドフィルム2の配線パターン4の無い面に、エポキ
シ重合物のモノマー若しくはオリゴマーとポリイミド若
しくはポリアミドとの混合物からなる接着剤をカーテン
コーターにより塗布し、温風循環式ベーク炉により90
℃30分の乾燥を行ない、膜厚10〜30μm(最も望
ましくは15〜25μm、例えば20μm)で、比誘電
率が2.2〜4.0のBステージの接着層5を形成し
た。接着剤のみを熱硬化して得られたポリイミドフィル
ム構成体15の線膨張率は20ppm/℃であった。Next, as shown in FIG. 1 (c), an adhesive composed of a mixture of a monomer or oligomer of an epoxy polymer and a polyimide or a polyamide is applied to the surface of the polyimide film 2 where the wiring pattern 4 is not provided by a curtain coater. Applied by hot air circulation type bake oven to 90
After drying at 30 ° C. for 30 minutes, a B-stage adhesive layer 5 having a film thickness of 10 to 30 μm (most preferably 15 to 25 μm, for example, 20 μm) and a relative dielectric constant of 2.2 to 4.0 was formed. The linear expansion coefficient of the polyimide film structure 15 obtained by thermosetting only the adhesive was 20 ppm / ° C.
【0040】以上のようにしてポリイミドフィルム2の
表面に配線パターン4を持ち、裏面に接着層5を持つポ
リイミドフィルム構成体15を形成した。As described above, the polyimide film structure 15 having the wiring pattern 4 on the surface of the polyimide film 2 and the adhesive layer 5 on the back surface was formed.
【0041】次に、このポリイミドフィルム構成体15
を必要な層数作成し、図1(d)に示すように、治具6
のガイドピン7とポリイミドフィルム構成体15に形成
したガイド孔8を用いて位置あわせし、積層を行なう。
本実施例では10層を積層した。積層前のポリイミドフ
ィルム構成体15の反りは10cmあたり5mmであ
り、位置あわせと積層は問題なく行なえた。ここで、最
下層のポリイミドフィルム構成体のみは、接着層5を形
成せず、両面に銅の配線パターン4を形成している。Next, this polyimide film structure 15
The required number of layers is prepared, and the jig 6 is used as shown in FIG.
The guide pins 7 and the guide holes 8 formed in the polyimide film structure 15 are used for alignment and lamination.
In this embodiment, 10 layers are laminated. The warpage of the polyimide film structure 15 before lamination was 5 mm per 10 cm, and alignment and lamination could be performed without problems. Here, the adhesive layer 5 is not formed only on the lowermost polyimide film structure, and the copper wiring patterns 4 are formed on both surfaces.
【0042】次に積層したポリイミドフィルム構成体1
5を、油圧プレス装置を用いてプレス圧力1GPa、真
空雰囲気中で140℃30分、230℃1時間の熱間プ
レスを連続して行ない、層間接着と接着層の硬化を行な
った。Next, laminated polyimide film structure 1
5 was continuously hot-pressed at 140 ° C. for 30 minutes and 230 ° C. for 1 hour in a vacuum atmosphere at a press pressure of 1 GPa using a hydraulic press device to perform interlayer adhesion and curing of the adhesive layer.
【0043】次に、図1(e)に示すように、プレスの
終了した積層体の所定部分にドリルにより直径100μ
mの貫通孔9を形成し、両面にソルダレジスト10を形
成した。所定の露光、現像処理を行ない、表面のパッド
11上のレジストを除去し、ソルダレジストの熱硬化を
行なった。次に、貫通孔9側壁の粗化と活性化を行なっ
た後、無電解めっきを行ない、層間における配線パター
ンの電気的接続12を形成した。このように製造された
高密度薄膜多層配線基板20の断面を観察したところ不
均一な伸縮は観察されなかった。以上説明したように、
計算機などに用いられるマルチチップモジュールなどの
高密度薄膜多層配線基板20を得ることができる。図2
に示すように、この高密度薄膜多層配線基板20の最上
層表面に配線パターン4に接続したはんだ接続用パッド
21を形成し、この接続用パッド21と例えばはんだ接
続によって多数のLSI22が搭載される。また高密度
薄膜多層配線基板20の最下層裏面に配線パターン4に
接続したはんだ接続用パッドを形成し、この接続用パッ
ドに例えば接続ピン23をはんだ植設し、この接続ピン
23をプリント基板24と接続する。Next, as shown in FIG. 1 (e), a 100 μm diameter is drilled on a predetermined portion of the pressed laminate.
m through holes 9 were formed, and solder resists 10 were formed on both surfaces. Predetermined exposure and development were performed to remove the resist on the surface of the pad 11, and the solder resist was thermally cured. Next, after roughening and activating the side wall of the through hole 9, electroless plating was performed to form the electrical connection 12 of the wiring pattern between the layers. When the cross section of the high-density thin-film multilayer wiring board 20 manufactured in this way was observed, non-uniform expansion and contraction was not observed. As explained above,
It is possible to obtain a high-density thin-film multilayer wiring board 20 such as a multi-chip module used in a computer or the like. Figure 2
As shown in, a solder connection pad 21 connected to the wiring pattern 4 is formed on the uppermost layer surface of the high-density thin-film multilayer wiring board 20, and a large number of LSIs 22 are mounted by solder connection with the connection pad 21. . Further, solder connection pads connected to the wiring pattern 4 are formed on the back surface of the lowermost layer of the high-density thin-film multilayer wiring board 20, for example, connection pins 23 are soldered on the connection pads, and the connection pins 23 are connected to the printed board 24. Connect with.
【0044】次に、配線パターン4と絶縁層(ポリイミ
ドフィルム)2及び接着層5に用いる有機樹脂の熱膨張
率の差の許容範囲について説明する。即ち、図3は厚さ
18μmの銅箔1上に厚さ20μmのポリイミドフィル
ム2を形成した場合において発生する熱応力σを次に示
す(数1)式より求め、この熱応力σにより発生する反
り量dを次に示す(数2)式により計算したものであ
る。Next, the allowable range of the difference in the coefficient of thermal expansion of the organic resin used for the wiring pattern 4, the insulating layer (polyimide film) 2 and the adhesive layer 5 will be described. That is, in FIG. 3, the thermal stress σ generated when the polyimide film 2 having a thickness of 20 μm is formed on the copper foil 1 having a thickness of 18 μm is obtained from the following formula (Equation 1), and the thermal stress σ is generated. The warp amount d is calculated by the following formula (Formula 2).
【0045】[0045]
【数1】 [Equation 1]
【0046】[0046]
【数2】 [Equation 2]
【0047】ここで、aは反りの測定長、Es は銅箔の
ヤング率、Ef はポリイミドのヤング率、ts は銅箔の
厚さ、tf はポリイミドの厚さ、ΔTは工程における温
度差、αs は銅箔の熱膨張率、αf はポリイミドの熱膨
張率、νs ,νf は銅箔及びポリイミドのポアソン比で
ある。銅箔およびポリイミドの物性値については代表的
な値として、Es =110GPa,Ef =3.3GP
a,νs =0.25,νf =0.25,αs =17.8
ppm/℃を使用した。フィルムの大きさは0.1mと
した。ΔTは各種の工程における加熱温度と室温との温
度差になるが、ここでは200℃を用いた。Here, a is the warp measurement length, Es is the Young's modulus of the copper foil, Ef is the Young's modulus of the polyimide, ts is the thickness of the copper foil, tf is the thickness of the polyimide, ΔT is the temperature difference in the process, αs is the coefficient of thermal expansion of the copper foil, αf is the coefficient of thermal expansion of the polyimide, and νs and νf are the Poisson's ratios of the copper foil and the polyimide. Typical physical properties of copper foil and polyimide are Es = 110 GPa and Ef = 3.3 GP.
a, νs = 0.25, νf = 0.25, αs = 17.8
ppm / ° C was used. The size of the film was 0.1 m. ΔT is the temperature difference between the heating temperature and the room temperature in various steps, but 200 ° C. was used here.
【0048】図3からフィルムの反り量は、ポリイミド
の熱膨張率が銅箔の熱膨張率から離れるのに伴って大き
くなっている。ポリイミド以外の材料についても機械的
特性には大きな差は無いため、図3とほぼ同じ結果にな
る。また、上記の銅−ポリイミド積層フィルムに厚さ2
0μmの接着層5を積層した場合、ポリイミドと接着層
ではヤング率、ポアソン比について大きな差が無いこ
と、また銅箔のヤング率がポリイミドのヤング率より3
0倍以上大きく、反りに対するポリイミドの影響はほぼ
無視できることから、接着層を積層したことによる反り
の増加量も図3とほぼ同じと見てよい。フィルム構成体
15の反り量が100mmあたり10−15mmを超え
ると積層治具6への取付けなどに困難を生じることか
ら、硬化後において銅箔1に対するポリイミドフィルム
2、接着層5の熱膨張率の差は8ppm/℃以下、望ま
しくは5ppm/℃以下であることが必要である。以上
のことは、配線パターン4に用いる金属が銅以外の金、
アルミニウムなどであっても同様である。また接着性の
向上や耐食性に対する要求から各種の金属、酸化物、有
機物を添加物あるいは保護層として使用することができ
る。From FIG. 3, the amount of warpage of the film increases as the coefficient of thermal expansion of the polyimide deviates from the coefficient of thermal expansion of the copper foil. Since there is no great difference in mechanical properties between materials other than polyimide, the results are almost the same as in FIG. In addition, the above copper-polyimide laminated film has a thickness of 2
When the 0 μm adhesive layer 5 is laminated, there is no significant difference in Young's modulus and Poisson's ratio between the polyimide and the adhesive layer, and the Young's modulus of the copper foil is 3 more than that of the polyimide.
Since the influence of polyimide on the warp is almost negligible, the increase in the warp caused by stacking the adhesive layers can be considered to be almost the same as that in FIG. If the amount of warpage of the film structure 15 exceeds 10-15 mm per 100 mm, it may be difficult to attach the film structure 15 to the laminating jig 6, so that the thermal expansion coefficient of the polyimide film 2 and the adhesive layer 5 relative to the copper foil 1 after curing may be reduced. The difference must be 8 ppm / ° C or less, preferably 5 ppm / ° C or less. The above is that the metal used for the wiring pattern 4 is gold other than copper,
The same applies to aluminum and the like. In addition, various metals, oxides, and organic substances can be used as additives or protective layers in order to improve adhesiveness and corrosion resistance.
【0049】なお、前記実施例におけるポリイミドフィ
ルム2として、次に示す特性を有する材料で構成しても
良い。即ち、熱膨張率以外の特性として引っ張り試験に
よる破壊伸びが5%以上、望ましくは10%以上であ
り、LSI22などの素子を接続する際のはんだ工程な
どに対する耐熱性(重力減少開始温度)が150℃以
上、望ましくは200℃以上であり、比誘電率が2.2
〜4.0で、厚さが10〜50μm(最も望ましくは1
5〜25μm)のガラス等が混入していないポリマフィ
ルムが有効である。具体的には、ポリイミド、ポリエー
テルイミド、ポリエステルイミド、ポリアミドイミド、
ポリエーテルエーテルケトン、ポリスルホン、ポリカー
ボネート、液晶ポリマ、ポリフルオロカーボン、エポキ
シ重合物、ベンゾシクロブテン重合物、ベンゾトリアジ
ン重合物、マレイミド系重合物またはこれらの混合物で
ある。この中では、延びに対する靭性、高耐熱性および
熱膨張率をモノマーの分子構造および配合比で制御可能
なことから、ポリイミドが最も適している。上記ポリマ
フィルムには、ガラス等を混入させないで、比誘電率を
2.2〜4.0に低くして信号の伝送速度を早めること
が必要である。The polyimide film 2 in the above embodiment may be made of a material having the following characteristics. That is, as a property other than the coefficient of thermal expansion, the fracture elongation by a tensile test is 5% or more, preferably 10% or more, and the heat resistance (gravity reduction start temperature) to the soldering process when connecting elements such as the LSI 22 is 150. ℃ or more, preferably 200 ℃ or more, the relative dielectric constant is 2.2
~ 4.0, thickness 10-50 μm (most preferably 1
A polymer film of 5 to 25 μm) in which glass or the like is not mixed is effective. Specifically, polyimide, polyether imide, polyester imide, polyamide imide,
Polyether ether ketone, polysulfone, polycarbonate, liquid crystal polymer, polyfluorocarbon, epoxy polymer, benzocyclobutene polymer, benzotriazine polymer, maleimide polymer, or a mixture thereof. Among them, polyimide is most suitable because the toughness against elongation, high heat resistance and coefficient of thermal expansion can be controlled by the molecular structure and compounding ratio of the monomer. It is necessary to reduce the relative permittivity to 2.2 to 4.0 and increase the signal transmission rate without mixing glass or the like into the polymer film.
【0050】また前記実施例における接着層5として、
次に示す特性を有する材料で構成しても良い。即ち、熱
膨張率の制限以外に、硬化後のフィルム構成体15の耐
熱性(重量減少開始温度)が150℃以上、望ましくは
200℃以上であり、比誘電率2.2〜4.0、破壊伸
びが5%以上、望ましくは10%以上となる膜厚10〜
30μm(最も望ましくは15〜25μm)の熱硬化性
樹脂または熱可塑性樹脂が適当である。また未硬化時
(Bステージ)において溶融または流動化する温度およ
び硬化温度がポリイミドフィルム(基材ポリマフィル
ム)2の耐熱温度以下であることが望ましい。具体的に
は、エポキシ重合物、ペンゾシクロブテン重合物、ベン
ゾトリアジン重合物、マレイミド系重合物のモノマーま
たはオリゴマーおよびこれらとポリイミド、ポリエーテ
ルイミド、ポリエステルイミド、ポリアミドイミド、ポ
リエーテルエーテルケトン、ポリスルホン、ポリカーボ
ネート、液晶ポリマ、ポリフルオロカーボンとの混合物
である。また、熱膨張率の調整および機械的強度を確保
する目的で、ポリイミド、ポリアミド、各種のセラミッ
ク、酸化物等の短繊維や粒子をフィラーとして混合する
ことも有効である。しかし、上記接着層5においても、
信号の伝送速度を早めるために、ガラス等を混入させな
いで、比誘電率を2.2〜4.0にすることが必要であ
る。また、図1に示す実施例においては、銅箔1に配線
パターン4を形成した後ポリイミドフィルム2の配線パ
ターン4の無い面に接着層5を形成したが、ポリイミド
フィルム2の配線パターン4の無い面に接着層5を形成
した後銅箔1に配線パターン4を形成しても良い。As the adhesive layer 5 in the above embodiment,
You may comprise from the material which has the following characteristics. That is, in addition to limiting the coefficient of thermal expansion, the heat resistance (weight reduction start temperature) of the film structure 15 after curing is 150 ° C. or higher, preferably 200 ° C. or higher, and the relative dielectric constant is 2.2 to 4.0. Film thickness at which the breaking elongation is 5% or more, preferably 10% or more
A thermosetting resin or thermoplastic resin of 30 μm (most preferably 15 to 25 μm) is suitable. Further, it is desirable that the temperature at which the polyimide film (base polymer film) 2 is melted or fluidized and the curing temperature when it is not cured (B stage) is lower than or equal to the heat resistant temperature of the polyimide film (base polymer film) 2. Specifically, epoxy polymers, benzocyclobutene polymers, benzotriazine polymers, maleimide-based monomers or oligomers, and polyimides, polyetherimides, polyesterimides, polyamideimides, polyetheretherketones, polysulfones. , Polycarbonate, liquid crystal polymer, and polyfluorocarbon. Further, for the purpose of adjusting the coefficient of thermal expansion and ensuring the mechanical strength, it is also effective to mix short fibers or particles such as polyimide, polyamide, various ceramics and oxides as a filler. However, even in the adhesive layer 5,
In order to increase the signal transmission speed, it is necessary to set the relative dielectric constant to 2.2 to 4.0 without mixing glass or the like. Further, in the embodiment shown in FIG. 1, after forming the wiring pattern 4 on the copper foil 1, the adhesive layer 5 was formed on the surface of the polyimide film 2 where the wiring pattern 4 was not formed, but the wiring pattern 4 of the polyimide film 2 was not formed. The wiring pattern 4 may be formed on the copper foil 1 after forming the adhesive layer 5 on the surface.
【0051】また、図1に示す実施例においては、銅箔
1上にポリイミド前駆体の溶液(以下これをポリイミド
ワニスと呼ぶ)を塗布して加熱硬化を行って銅箔付きポ
リイミドフィルムを作成したが、ポリイミドフィルム
(ポリマフィルム)2上にスパッタリングによって厚さ
5〜30μm(最も望ましくは10〜20μm)の銅薄
膜を形成し、その後露光、現像を行って配線パターン4
を形成しても良い。In the example shown in FIG. 1, a solution of a polyimide precursor (hereinafter referred to as a polyimide varnish) was applied on the copper foil 1 and heat-cured to prepare a polyimide film with a copper foil. However, a copper thin film having a thickness of 5 to 30 μm (most preferably 10 to 20 μm) is formed on the polyimide film (polymer film) 2 by sputtering, and then exposed and developed to perform wiring pattern 4
May be formed.
【0052】以上説明した実施例によれば、ポリマフィ
ルムの表面に配線パターンを有し、ポリマフィルムの裏
面に接着層を有するポリマフィルム構成体において配線
パターンと接着層およびポリマフィルムとの熱膨張率の
差によるカールの発生を防止し、ポリマフィルム構成体
15の積層、加熱圧着を容易にすることができる。又、
ポリマフィルム構成体15を加熱圧着したさいの不均一
な伸縮を防止することができて配線パターンの位置精度
が向上する結果、配線パターンの密度を上げることがで
きる。According to the embodiments described above, in the polymer film structure having the wiring pattern on the front surface of the polymer film and the adhesive layer on the back surface of the polymer film, the coefficient of thermal expansion of the wiring pattern, the adhesive layer and the polymer film. It is possible to prevent the occurrence of curl due to the difference between the two and facilitate the lamination and thermocompression bonding of the polymer film structure 15. or,
It is possible to prevent uneven expansion and contraction when the polymer film structure 15 is heat-pressed and improve the positional accuracy of the wiring pattern, and as a result, it is possible to increase the density of the wiring pattern.
【0053】[0053]
【発明の効果】本発明によれば、計算機などに使用でき
るように信号の伝送速度を低下させることなく、しかも
配線密度を高め、信頼性を確保されたマルチチップモジ
ュールなどの高密度薄膜多層配線基板を安価に製造する
ことができる効果を奏する。According to the present invention, a high-density thin-film multi-layer wiring for a multi-chip module or the like, in which the wiring density is increased and the reliability is ensured without lowering the signal transmission rate so that it can be used in a computer or the like. The substrate can be manufactured at low cost.
【0054】また本発明によれば、計算機などに使用で
きるように信号の伝送速度を低下させることなく、しか
も配線密度を高め、信頼性を確保して簡素化された構成
のマルチチップモジュールなどの高密度薄膜多層配線基
板を実現することができる効果を奏する。Further, according to the present invention, a multi-chip module or the like having a simplified structure which does not reduce the signal transmission rate so that it can be used in a computer, etc. It is possible to realize a high-density thin-film multilayer wiring board.
【0055】また本発明によれば、表面側には、LSI
を搭載し、裏面側は、直接プリント基板に実装すること
ができる効果を奏する。Further, according to the present invention, the LSI is provided on the front surface side.
Is mounted, and the back side has an effect that it can be directly mounted on a printed circuit board.
【図1】本発明に係る高密度薄膜多層配線基板の製造方
法の一実施例を示す工程断面図である。FIG. 1 is a process sectional view showing an embodiment of a method for manufacturing a high-density thin-film multilayer wiring board according to the present invention.
【図2】本発明に係るLSIを搭載した高密度薄膜多層
配線基板をプリント基板に実装したものの一実施例を示
した部分正面図である。FIG. 2 is a partial front view showing an embodiment in which a high-density thin-film multilayer wiring board mounting an LSI according to the present invention is mounted on a printed board.
【図3】本発明に係る銅配線パターンとポリイミド2層
フィルムとにおけるポリイミドの熱膨張率とフィルムの
反りとの関係を示す図である。FIG. 3 is a diagram showing the relationship between the coefficient of thermal expansion of polyimide and the warpage of the film in the copper wiring pattern and the polyimide two-layer film according to the present invention.
1…銅箔、2…ポリイミドフィルム、4…配線パター
ン、5…接着層 6…積層治具、7…積層時の位置決めガイドピン、8…
位置決め用のガイド穴 9…貫通孔、10…ソルダレジスト、11…パッド、1
2…層間接続部 15…ポリイミドフィルム構成体(ポリマフィルム構成
体) 20…高密度薄膜多層配線基板、22…LSI、24…
プリント基板DESCRIPTION OF SYMBOLS 1 ... Copper foil, 2 ... Polyimide film, 4 ... Wiring pattern, 5 ... Adhesive layer 6 ... Laminating jig, 7 ... Positioning guide pin at the time of lamination, 8 ...
Positioning guide hole 9 ... Through hole, 10 ... Solder resist, 11 ... Pad, 1
2 ... Interlayer connection part 15 ... Polyimide film structure (polymer film structure) 20 ... High density thin film multilayer wiring board, 22 ... LSI, 24 ...
Printed board
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 C09J 5/06 JGV H05K 3/38 E 7511−4E // C09J 7/02 JHR JJR JLE JLH (72)発明者 外川 英男 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 京井 正之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location C09J 5/06 JGV H05K 3/38 E 7511-4E // C09J 7/02 JHR JJR JLE JLH (72 ) Inventor Hideo Togawa 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa, Ltd., Institute of Industrial Science, Hitachi, Ltd. (72) Masayuki Kyoi, 292, Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa, Ltd.
Claims (17)
ターンを形成し、裏面側に厚さが10μm〜30μm
で、比誘電率が2.2〜4.0の接着層を形成した厚さ
が10μm〜50μmで、比誘電率が2.2〜4.0の
有機樹脂フィルムを有する有機樹脂フィルム構成体を、
積層して熱圧着によって層間接着と接着層の硬化を行っ
て高密度薄膜多層配線基板を製造することを特徴とする
高密度薄膜多層配線基板の製造方法。1. A wiring pattern having a thickness of 5 μm to 30 μm is formed on the front surface side, and a thickness of 10 μm to 30 μm is formed on the back surface side.
And an organic resin film construct having an organic resin film having a relative dielectric constant of 2.2 to 4.0 and having a thickness of 10 μm to 50 μm formed by forming an adhesive layer having a relative dielectric constant of 2.2 to 4.0. ,
A method for manufacturing a high-density thin-film multilayer wiring board, which comprises stacking and thermo-compressing to perform interlayer adhesion and curing of the adhesive layer to manufacture a high-density thin-film multilayer wiring board.
若しくはAu若しくはAlを主成分とする配線パターン
を形成し、裏面側に厚さが10μm〜30μmで、比誘
電率が2.2〜4.0で、硬化後前記配線パターンとの
線膨張率との差を8ppm/℃以下の接着層を形成した
厚さが10μm〜50μmで、比誘電率が2.2〜4.
0で、硬化後前記配線パターンとの線膨張率との差を8
ppm/℃以下の有機樹脂フィルムを有する有機樹脂フ
ィルム構成体を、積層して熱圧着によって層間接着と接
着層の硬化を行って高密度薄膜多層配線基板を製造する
ことを特徴とする高密度薄膜多層配線基板の製造方法。2. A Cu layer having a thickness of 5 μm to 30 μm on the surface side.
Alternatively, a wiring pattern containing Au or Al as a main component is formed, the back surface has a thickness of 10 μm to 30 μm, a relative dielectric constant of 2.2 to 4.0, and a linear expansion coefficient with the wiring pattern after curing. Of 8 ppm / ° C. or less, the thickness is 10 μm to 50 μm, and the relative dielectric constant is 2.2 to 4.
0, the difference from the coefficient of linear expansion with the wiring pattern after curing is 8
A high density thin film multi-layer wiring board characterized by producing a high density thin film multilayer wiring board by laminating organic resin film constituents having an organic resin film of ppm / ° C. or less and thermocompressing to perform interlayer adhesion and curing of the adhesive layer. Manufacturing method of multilayer wiring board.
熱圧着によって層間接着と接着層の硬化を行った後、上
層配線パターンと下層配線パターンとの間においてスル
ホール配線接続を行うことを特徴とする請求項1又は2
記載の高密度薄膜多層配線基板の製造方法。3. The organic resin film construct is laminated, thermocompression-bonded, interlayer adhesion and curing of the adhesive layer are performed, and then through-hole wiring connection is performed between the upper layer wiring pattern and the lower layer wiring pattern. Claim 1 or 2
A method for manufacturing the high-density thin-film multilayer wiring board described.
若しくはAu若しくはAlを主成分とする配線パターン
を形成し、裏面側に厚さが10μm〜30μmで、比誘
電率が2.2〜4.0で、エポキシ重合物若しくはベン
ゾシクロブテン重合物若しくはベンゾトリアジン重合物
若しくはマレイミド系の重合物のモノマー又はオリゴマ
ー並びに前記重合物のモノマー又はオリゴマーとポリイ
ミド若しくはポリエーテルイミド若しくはポリエステル
イミド若しくはポリアミドイミド若しくはポリエーテル
エーテルケトン若しくはポリスルホン若しくはポリカー
ボネート若しくは液晶ポリマ若しくはポリフルオロカー
ボンとの混合物からなる接着層を形成した厚さが10μ
m〜50μmで、比誘電率が2.2〜4.0のポリマフ
ィルムを有するポリマフィルム構成体を、積層して熱圧
着によって層間接着と接着層の硬化を行って高密度薄膜
多層配線基板を製造することを特徴とする高密度薄膜多
層配線基板の製造方法。4. A Cu layer having a thickness of 5 μm to 30 μm on the surface side.
Alternatively, a wiring pattern containing Au or Al as a main component is formed, the back surface has a thickness of 10 μm to 30 μm, a relative dielectric constant of 2.2 to 4.0, an epoxy polymer, a benzocyclobutene polymer, or a benzo. A monomer or oligomer of a triazine polymer or a maleimide polymer and a monomer or oligomer of the polymer and a polyimide, a polyetherimide, a polyesterimide, a polyamideimide, a polyetheretherketone, a polysulfone, a polycarbonate, a liquid crystal polymer or a polyfluorocarbon. The thickness of the adhesive layer made of the mixture is 10μ
A high density thin film multilayer wiring board is obtained by laminating polymer film constituents having a polymer film of m to 50 μm and a relative dielectric constant of 2.2 to 4.0 and performing interlayer adhesion and thermosetting of the adhesive layer by thermocompression bonding. A method for manufacturing a high-density thin-film multilayer wiring board characterized by manufacturing.
若しくはAu若しくはAlを主成分とする配線パターン
を形成し、裏面側に厚さが10μm〜30μmで、比誘
電率が2.2〜4.0で、エポキシ重合物若しくはベン
ゾシクロブテン重合物若しくはベンゾトリアジン重合物
若しくはマレイミド系の重合物のモノマー又はオリゴマ
ー並びに前記重合物のモノマー又はオリゴマーとポリイ
ミド若しくはポリエーテルイミド若しくはポリエステル
イミド若しくはポリアミドイミド若しくはポリエーテル
エーテルケトン若しくはポリスルホン若しくはポリカー
ボネート若しくは液晶ポリマ若しくはポリフルオロカー
ボンとの混合物からなる接着層を形成した厚さが10μ
m〜50μmで、比誘電率が2.2〜4.0で、ポリイ
ミド若しくはポリエーテルイミド若しくはポリエーテル
イミド若しくはポリエステルイミド若しくはポリアミド
イミド若しくはポリエーテルエーテルケトン若しくはポ
リスルホン若しくはポリカーボネート若しくは液晶ポリ
マ若しくはポリフルオロカーボン若しくはエポキシ重合
物若しくはベンゾシクロブテン重合物若しくはベンゾト
リアジン重合物若しくはマレイミド系の重合物若しくは
これらの混合物からなるポリマフィルムを有するポリマ
フィルム構成体を、積層して熱圧着によって層間接着と
接着層の硬化を行って高密度薄膜多層配線基板を製造す
ることを特徴とする高密度薄膜多層配線基板の製造方
法。5. A Cu layer having a thickness of 5 μm to 30 μm on the surface side.
Alternatively, a wiring pattern containing Au or Al as a main component is formed, the back surface has a thickness of 10 μm to 30 μm, a relative dielectric constant of 2.2 to 4.0, an epoxy polymer, a benzocyclobutene polymer, or a benzo. A monomer or oligomer of a triazine polymer or a maleimide polymer and a monomer or oligomer of the polymer and a polyimide, a polyetherimide, a polyesterimide, a polyamideimide, a polyetheretherketone, a polysulfone, a polycarbonate, a liquid crystal polymer or a polyfluorocarbon. The thickness of the adhesive layer made of the mixture is 10μ
m to 50 μm, relative dielectric constant of 2.2 to 4.0, polyimide, polyether imide, polyether imide, polyester imide, polyamide imide, polyether ether ketone, polysulfone, polycarbonate, liquid crystal polymer, polyfluorocarbon or epoxy Polymer films or benzocyclobutene polymers, benzotriazine polymers, maleimide polymers, or polymer film constituents having a polymer film made of a mixture thereof are laminated, and interlayer adhesion and thermosetting of the adhesive layer are performed by thermocompression bonding. A method for manufacturing a high-density thin-film multilayer wiring board, which comprises manufacturing a high-density thin-film multilayer wiring board.
若しくはAu若しくはAlを主成分とする配線パターン
を形成し、裏面側に厚さが10μm〜30μmで、比誘
電率が2.2〜4.0で、硬化後前記配線パターンとの
線膨張率との差を8ppm/℃以下にして、エポキシ重
合物若しくはベンゾシクロブテン重合物若しくはベンゾ
トリアジン重合物若しくはマレイミド系の重合物のモノ
マー又はオリゴマー並びに前記重合物のモノマー又はオ
リゴマーとポリイミド若しくはポリエーテルイミド若し
くはポリエステルイミド若しくはポリアミドイミド若し
くはポリエーテルエーテルケトン若しくはポリスルホン
若しくはポリカーボネート若しくは液晶ポリマ若しくは
ポリフルオロカーボンとの混合物からなる接着層を形成
した厚さが10μm〜50μmで、比誘電率が2.2〜
4.0で、硬化後前記配線パターンとの線膨張率との差
を8ppm/℃以下にして、ポリイミド若しくはポリエ
ーテルイミド若しくはポリエーテルイミド若しくはポリ
エステルイミド若しくはポリアミドイミド若しくはポリ
エーテルエーテルケトン若しくはポリスルホン若しくは
ポリカーボネート若しくは液晶ポリマ若しくはポリフル
オロカーボン若しくはエポキシ重合物若しくはベンゾシ
クロブテン重合物若しくはベンゾトリアジン重合物若し
くはマレイミド系の重合物若しくはこれらの混合物から
なるポリマフィルムを有するポリマフィルム構成体を、
積層して熱圧着によって層間接着と接着層の硬化を行っ
て高密度薄膜多層配線基板を製造することを特徴とする
高密度薄膜多層配線基板の製造方法。6. A Cu layer having a thickness of 5 μm to 30 μm on the surface side.
Alternatively, a wiring pattern containing Au or Al as a main component is formed, the back surface has a thickness of 10 μm to 30 μm, a relative dielectric constant of 2.2 to 4.0, and a linear expansion coefficient with the wiring pattern after curing. Difference of 8 ppm / ° C. or less, monomer or oligomer of epoxy polymer, benzocyclobutene polymer, benzotriazine polymer or maleimide polymer and monomer or oligomer of the polymer and polyimide, polyetherimide or polyester An adhesive layer formed of a mixture of imide, polyamideimide, polyetheretherketone, polysulfone, polycarbonate, liquid crystal polymer, or polyfluorocarbon has a thickness of 10 μm to 50 μm and a relative dielectric constant of 2.2.
After curing, the difference between the coefficient of linear expansion with the wiring pattern after curing is 8 ppm / ° C. or less, and polyimide, polyetherimide, polyetherimide, polyesterimide, polyamideimide, polyetheretherketone, polysulfone, or polycarbonate is used. Alternatively, a polymer film structure having a polymer film comprising a liquid crystal polymer, polyfluorocarbon, an epoxy polymer, a benzocyclobutene polymer, a benzotriazine polymer, a maleimide polymer, or a mixture thereof,
A method for manufacturing a high-density thin-film multilayer wiring board, which comprises stacking and thermo-compressing to perform interlayer adhesion and curing of the adhesive layer to manufacture a high-density thin-film multilayer wiring board.
若しくはAu若しくはAlを主成分とする配線パターン
を形成し、裏面側に厚さが10μm〜30μmで、比誘
電率が2.2〜4.0で、硬化後前記配線パターンとの
線膨張率との差を8ppm/℃以下にして、エポキシ重
合物若しくはベンゾシクロブテン重合物若しくはベンゾ
トリアジン重合物若しくはマレイミド系の重合物のモノ
マー又はオリゴマー並びに前記重合物のモノマー又はオ
リゴマーとポリイミド若しくはポリエーテルイミド若し
くはポリエステルイミド若しくはポリアミドイミド若し
くはポリエーテルエーテルケトン若しくはポリスルホン
若しくはポリカーボネート若しくは液晶ポリマ若しくは
ポリフルオロカーボンとの混合物からなる接着層を形成
した厚さが10〜50μmで、比誘電率が2.2〜4.
0で、硬化後前記配線パターンとの線膨張率との差を8
ppm/℃以下にして、ポリイミドからなるポリマフィ
ルムを有するポリマフィルム構成体を、積層して熱圧着
によって層間接着と接着層の硬化を行って高密度薄膜多
層配線基板を製造することを特徴とする高密度薄膜多層
配線基板の製造方法。7. A Cu layer having a thickness of 5 μm to 30 μm on the surface side.
Alternatively, a wiring pattern containing Au or Al as a main component is formed, the back surface has a thickness of 10 μm to 30 μm, a relative dielectric constant of 2.2 to 4.0, and a linear expansion coefficient with the wiring pattern after curing. Difference of 8 ppm / ° C. or less, monomer or oligomer of epoxy polymer, benzocyclobutene polymer, benzotriazine polymer or maleimide polymer and monomer or oligomer of the polymer and polyimide, polyetherimide or polyester An adhesive layer made of a mixture of imide, polyamide imide, polyether ether ketone, polysulfone, polycarbonate, liquid crystal polymer, or polyfluorocarbon is formed to have a thickness of 10 to 50 μm and a relative dielectric constant of 2.2 to 4.
0, the difference from the coefficient of linear expansion with the wiring pattern after curing is 8
A high-density thin-film multilayer wiring board is manufactured by laminating polymer film constituents having a polymer film made of polyimide at ppm / ° C. or less and performing interlayer adhesion and curing of the adhesive layer by thermocompression bonding. Method for manufacturing high density thin film multilayer wiring board.
圧着によって層間接着と接着層の硬化を行った後、上層
配線パターンと下層配線パターンとの間においてスルホ
ール配線接続を行うことを特徴とする請求項4又は5又
は6又は7記載の高密度薄膜多層配線基板の製造方法。8. The polymer film structure is laminated, and after the interlayer adhesion and the curing of the adhesive layer are performed by thermocompression bonding, through-hole wiring connection is performed between the upper layer wiring pattern and the lower layer wiring pattern. The method for producing a high-density thin film multilayer wiring board according to claim 4, 5, 6 or 7.
イミド前駆体の溶液を塗布して加熱硬化して厚さが10
μm〜50μmで、比誘電率が2.2〜4.0のポリイ
ミドフィルムからなる銅箔付きポリイミドフィルムを作
成する銅箔付きポリイミドフィルム作成工程と、該銅箔
付きポリイミドフィルム作成工程によって作成された銅
箔付きポリイミドフィルムにおいて銅箔に対して配線パ
ターンを形成し、更に前記銅箔側と対向する側に厚さが
10μm〜30μmで、比誘電率が2.2〜4.0で、
硬化後前記配線パターンとの線膨張率との差を8ppm
/℃以下の接着層を形成してポリイミドフィルム構成体
を得るポリイミドフィルム構成体作成工程と、該ポリイ
ミドフィルム構成体作成工程で得られたポリイミドフィ
ルム構成体を積層して熱圧着により層間接着と接着層の
硬化を行って高密度薄膜多層配線基板を製造する積層・
熱圧着工程とを有することを特徴とする高密度薄膜多層
配線基板の製造方法。9. A solution of a polyimide precursor is applied onto a copper foil having a thickness of 10 μm to 30 μm and is heat-cured to have a thickness of 10 μm.
A polyimide film with a copper foil for producing a polyimide film with a copper foil, which is made of a polyimide film having a relative dielectric constant of 2.2 to 4.0, and a polyimide film with a copper foil. In the polyimide film with a copper foil, a wiring pattern is formed on the copper foil, and the side opposite to the copper foil side has a thickness of 10 μm to 30 μm and a relative dielectric constant of 2.2 to 4.0.
After curing, the difference from the linear expansion coefficient with the wiring pattern is 8 ppm
A polyimide film structure forming step for forming a polyimide film structure by forming an adhesive layer of / ° C or lower, and the polyimide film structure obtained in the polyimide film structure forming step are laminated and bonded by interlayer bonding by thermocompression bonding. Laminating and curing layers to produce high-density thin-film multilayer wiring boards
A method for manufacturing a high-density thin-film multilayer wiring board, which comprises a thermocompression bonding step.
が2.2〜4.0のポリイミド前駆体からなるポリイミ
ドフィルム上に5μm〜30μmの厚さの銅薄膜を成膜
して銅薄膜付きポリイミドフィルムを作成する銅薄膜付
きポリイミドフィルム作成工程と、該銅薄膜付きポリイ
ミドフィルム作成工程によって作成された銅膜膜付きポ
リイミドフィルムにおいて銅薄膜に対して配線パターン
を形成し、更に前記銅薄膜側と対向する側に厚さが10
μm〜30μmで、比誘電率が2.2〜4.0で、硬化
後前記配線パターンとの線膨張率との差を8ppm/℃
以下の接着層を形成してポリイミドフィルム構成体を得
るポリイミドフィルム構成体作成工程と、該ポリイミド
フィルム構成体作成工程で得られたポリイミドフィルム
構成体を積層して熱圧着により層間接着と接着層の硬化
を行って高密度薄膜多層配線基板を製造する積層・熱圧
着工程とを有することを特徴とする高密度薄膜多層配線
基板の製造方法。10. A copper thin film having a thickness of 10 μm to 50 μm and a copper thin film of 5 μm to 30 μm formed on a polyimide film made of a polyimide precursor having a relative dielectric constant of 2.2 to 4.0. Forming a polyimide film with a copper thin film with a copper thin film, a wiring pattern is formed on the copper thin film in the polyimide film with a copper film film created by the copper thin film with a polyimide film creating process, further the copper thin film side Thickness is 10 on the side facing
μm to 30 μm, relative permittivity of 2.2 to 4.0, difference in linear expansion coefficient from the wiring pattern after curing is 8 ppm / ° C.
A polyimide film structure forming step of forming a polyimide film structure by forming the following adhesive layer, and the polyimide film structure obtained in the polyimide film structure forming step is laminated to form an interlayer adhesion and an adhesive layer by thermocompression bonding. A method for manufacturing a high-density thin-film multilayer wiring board, comprising: a lamination / thermocompression bonding step of curing to manufacture a high-density thin-film multilayer wiring board.
が10μm〜50μmで、比誘電率が2.2〜4.0の
ポリイミド前駆体からなるポリイミドフィルムとを接着
して銅箔付きポリイミドフィルムを作成する銅箔付きポ
リイミドフィルム作成工程と、該銅箔付きポリイミドフ
ィルム作成工程によって作成された銅箔付きポリイミド
フィルムにおいて銅箔に対して配線パターンを形成し、
更に前記銅箔側と対向する側に厚さが10μm〜30μ
mで、比誘電率が2.2〜4.0で、硬化後前記配線パ
ターンとの線膨張率との差を8ppm/℃以下の接着層
を形成してポリイミドフィルム構成体を得るポリイミド
フィルム構成体作成工程と、該ポリイミドフィルム構成
体作成工程で得られたポリイミドフィルム構成体を積層
して熱圧着により層間接着と接着層の硬化を行って高密
度薄膜多層配線基板を製造する積層・熱圧着工程とを有
することを特徴とする高密度薄膜多層配線基板の製造方
法。11. A copper foil is adhered to a copper foil having a thickness of 10 μm to 30 μm and a polyimide film made of a polyimide precursor having a relative dielectric constant of 2.2 to 4.0 and having a thickness of 10 μm to 50 μm. A copper foil-containing polyimide film creating step for creating a polyimide film, and a wiring pattern is formed for the copper foil in the copper foil-containing polyimide film created by the copper foil-containing polyimide film creating step,
Further, a thickness of 10 μm to 30 μ is provided on the side facing the copper foil side.
and a relative dielectric constant of 2.2 to 4.0 and a difference in linear expansion coefficient from the wiring pattern after curing of 8 ppm / ° C. or less to form an adhesive layer to obtain a polyimide film structure. Stacking and thermocompression bonding for manufacturing a high-density thin-film multilayer wiring board by laminating the polyimide film constituent obtained in the polyimide film constituent manufacturing step and thermocompression bonding the interlayer adhesion and curing of the adhesive layer. A method for manufacturing a high-density thin-film multilayer wiring board, comprising:
薄膜多層配線基板において上層配線パターンと下層配線
パターンとの間においてスルホール配線接続を行うスル
ホール配線接続工程とを有することを特徴とする請求項
9又は10又は11記載の高密度薄膜多層配線基板の製
造方法。12. The high-density thin-film multilayer wiring board obtained in the laminating / thermocompression bonding step further comprises a through-hole wiring connecting step for connecting through-hole wiring between an upper wiring pattern and a lower wiring pattern. A method for manufacturing a high-density thin-film multilayer wiring board according to claim 9, 10 or 11.
パターンを形成し、裏面側に厚さが10μm〜30μm
で、比誘電率が2.2〜4.0の接着層を形成した厚さ
が5〜50μmで、比誘電率が2.2〜4.0のポリマ
フィルムを有する有機樹脂フィルム構成体が、層間接着
と接着層の硬化により積層して構成されたことを特徴と
する高密度薄膜多層配線基板。13. A wiring pattern having a thickness of 5 μm to 30 μm is formed on the front surface side and a thickness of 10 μm to 30 μm on the back surface side.
And an organic resin film construct having a polymer film having a relative dielectric constant of 2.2 to 4.0 and a thickness of 5 to 50 μm formed by forming an adhesive layer having a relative dielectric constant of 2.2 to 4.0, A high-density thin-film multilayer wiring board, characterized in that it is formed by stacking layers by adhesion between layers and curing of the bonding layer.
パターンを形成し、裏面側に厚さが10μm〜30μm
で、比誘電率が2.2〜4.0の接着層を形成した厚さ
が10μm〜50μmで、比誘電率が2.2〜4.0の
ポリマフィルムを有する有機樹脂フィルム構成体が、層
間接着と接着層の硬化により積層して構成され、上層配
線パターンと下層配線パターンとの間においてスルホー
ル配線接続されたことを特徴とする高密度薄膜多層配線
基板。14. A wiring pattern having a thickness of 5 μm to 30 μm is formed on the front surface side and a thickness of 10 μm to 30 μm on the back surface side.
And an organic resin film structure having a polymer film having a relative dielectric constant of 2.2 to 4.0 and a thickness of 10 μm to 50 μm formed by forming an adhesive layer having a relative dielectric constant of 2.2 to 4.0, A high-density thin-film multilayer wiring board, characterized in that it is formed by stacking layers by inter-layer adhesion and curing of an adhesive layer, and has through-hole wiring connection between an upper layer wiring pattern and a lower layer wiring pattern.
パターンを形成し、裏面側に厚さが10μm〜30μm
で、比誘電率が2.2〜4.0で、硬化後前記配線パタ
ーンとの線膨張率との差を8ppm/℃以下の接着層を
形成した厚さが10μm〜50μmで、比誘電率が2.
2〜4.0で、硬化後前記配線パターンとの線膨張率と
の差を8ppm/℃以下のポリマフィルムを有する有機
樹脂フィルム構成体が、層間接着と接着層の硬化により
積層して構成され、上層配線パターンと下層配線パター
ンとの間においてスルホール配線接続されたことを特徴
とする高密度薄膜多層配線基板。15. A wiring pattern having a thickness of 5 μm to 30 μm is formed on the front surface side and a thickness of 10 μm to 30 μm on the back surface side.
The relative dielectric constant is 2.2 to 4.0, and the difference in the coefficient of linear expansion from the wiring pattern after curing is 8 ppm / ° C. or less and the thickness is 10 μm to 50 μm. Is 2.
An organic resin film construct having a polymer film having a linear expansion coefficient after curing of 2 to 4.0 and having a linear expansion coefficient of 8 ppm / ° C. or less after curing is laminated by interlayer adhesion and curing of the adhesive layer. A high-density thin-film multilayer wiring board characterized in that through-hole wiring is connected between an upper wiring pattern and a lower wiring pattern.
パターンを形成し、裏面側に厚さが10μm〜30μm
で、比誘電率が2.2〜4.0の接着層を形成した厚さ
が10μm〜50μmで、比誘電率が2.2〜4.0の
ポリマフィルムを有する有機樹脂フィルム構成体が、層
間接着と接着層の硬化により積層して構成され、上層配
線パターンと下層配線パターンとの間においてスルホー
ル配線接続された高密度薄膜多層配線基板を備え、該高
密度薄膜多層配線基板の表面側には、LSIが搭載され
て形成したことを特徴とする高密度薄膜多層配線基板実
装構造体。16. A wiring pattern having a thickness of 5 μm to 30 μm is formed on the front surface side, and a thickness of 10 μm to 30 μm is formed on the back surface side.
And an organic resin film structure having a polymer film having a relative dielectric constant of 2.2 to 4.0 and a thickness of 10 μm to 50 μm formed by forming an adhesive layer having a relative dielectric constant of 2.2 to 4.0, A high-density thin-film multilayer wiring board, which is formed by stacking layers by inter-layer adhesion and curing of an adhesive layer, and through-hole wiring is connected between an upper-layer wiring pattern and a lower-layer wiring pattern, is provided on the front surface side of the high-density thin-film multilayer wiring board. Is a high-density thin-film multilayer wiring board mounting structure characterized by being formed by mounting an LSI.
パターンを形成し、裏面側に厚さが10μm〜30μm
で、比誘電率が2.2〜4.0の接着層を形成した厚さ
が10μm〜50μmで、比誘電率が2.2〜4.0の
ポリマフィルムを有する有機樹脂フィルム構成体が、層
間接着と接着層の硬化により積層して構成され、上層配
線パターンと下層配線パターンとの間においてスルホー
ル配線接続された高密度薄膜多層配線基板を備え、該高
密度薄膜多層配線基板の表面側にはLSIが搭載され、
前記高密度薄膜多層配線基板の裏面側は直接プリント基
板に実装されることを特徴とする高密度薄膜多層配線基
板実装構造体。17. A wiring pattern having a thickness of 5 μm to 30 μm is formed on the front surface side and a thickness of 10 μm to 30 μm on the back surface side.
And an organic resin film structure having a polymer film having a relative dielectric constant of 2.2 to 4.0 and a thickness of 10 μm to 50 μm formed by forming an adhesive layer having a relative dielectric constant of 2.2 to 4.0, A high-density thin-film multilayer wiring board, which is formed by stacking layers by inter-layer adhesion and curing of an adhesive layer, and through-hole wiring is connected between an upper-layer wiring pattern and a lower-layer wiring pattern, is provided on the front surface side of the high-density thin-film multilayer wiring board. Is equipped with an LSI,
A high-density thin-film multilayer wiring board mounting structure, wherein the back side of the high-density thin-film multilayer wiring board is directly mounted on a printed board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326606A JPH08186376A (en) | 1994-12-28 | 1994-12-28 | High-density thin-film multilayer wiring board, its mounting structure, and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326606A JPH08186376A (en) | 1994-12-28 | 1994-12-28 | High-density thin-film multilayer wiring board, its mounting structure, and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186376A true JPH08186376A (en) | 1996-07-16 |
Family
ID=18189697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6326606A Pending JPH08186376A (en) | 1994-12-28 | 1994-12-28 | High-density thin-film multilayer wiring board, its mounting structure, and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186376A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000015015A1 (en) * | 1998-09-03 | 2000-03-16 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing the same |
| WO2001059023A1 (en) * | 2000-02-08 | 2001-08-16 | Ajinomoto Co., Inc. | Adhesive film and method for manufacturing multilayer printed wiring board |
| WO2001063992A1 (en) * | 2000-02-24 | 2001-08-30 | Honeywell International Inc. | Alignment plate with matched thermal coefficient of expansion |
| WO2001076866A1 (en) * | 2000-04-12 | 2001-10-18 | Kaneka Corporation | Laminate and multilayer printed board manufactured by using the same |
| JP2002134926A (en) * | 2000-06-29 | 2002-05-10 | Internatl Business Mach Corp <Ibm> | Polymer/ceramic compound electronic substrate |
| JP2007317943A (en) * | 2006-05-26 | 2007-12-06 | Sumitomo Bakelite Co Ltd | Substrate, and semiconductor device |
| JP2009073087A (en) * | 2007-09-21 | 2009-04-09 | Seiko Epson Corp | Actuator device and liquid jet head |
| WO2012172776A1 (en) * | 2011-06-17 | 2012-12-20 | パナソニック株式会社 | Metal-clad laminated plate and printed wiring board |
| JP2022132145A (en) * | 2021-02-26 | 2022-09-07 | 荒川化学工業株式会社 | Adhesive composition, cured product, adhesive sheet, resin-coated copper foil, copper-clad laminate, printed wiring board |
-
1994
- 1994-12-28 JP JP6326606A patent/JPH08186376A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7415761B2 (en) | 1998-09-03 | 2008-08-26 | Ibiden Co., Ltd. | Method of manufacturing multilayered circuit board |
| US8148643B2 (en) | 1998-09-03 | 2012-04-03 | Ibiden Co., Ltd. | Multilayered printed circuit board and manufacturing method thereof |
| US7832098B2 (en) | 1998-09-03 | 2010-11-16 | Ibiden Co., Ltd. | Method of manufacturing a multilayered printed circuit board |
| US6591495B2 (en) | 1998-09-03 | 2003-07-15 | Ibiden Co., Ltd. | Manufacturing method of a multilayered printed circuit board having an opening made by a laser, and using electroless and electrolytic plating |
| WO2000015015A1 (en) * | 1998-09-03 | 2000-03-16 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing the same |
| WO2001059023A1 (en) * | 2000-02-08 | 2001-08-16 | Ajinomoto Co., Inc. | Adhesive film and method for manufacturing multilayer printed wiring board |
| WO2001063992A1 (en) * | 2000-02-24 | 2001-08-30 | Honeywell International Inc. | Alignment plate with matched thermal coefficient of expansion |
| US6560844B1 (en) | 2000-02-24 | 2003-05-13 | Honeywell International Inc. | Alignment plate with matched thermal coefficient of expansion |
| US6675456B2 (en) | 2000-02-24 | 2004-01-13 | Honeywell International Inc. | Alignment plate with matched thermal coefficient of expansion method |
| US7252881B2 (en) | 2000-04-12 | 2007-08-07 | Kaneka Corporation | Multilayer structure and multilayer wiring board using the same |
| WO2001076866A1 (en) * | 2000-04-12 | 2001-10-18 | Kaneka Corporation | Laminate and multilayer printed board manufactured by using the same |
| JP2002134926A (en) * | 2000-06-29 | 2002-05-10 | Internatl Business Mach Corp <Ibm> | Polymer/ceramic compound electronic substrate |
| JP2007317943A (en) * | 2006-05-26 | 2007-12-06 | Sumitomo Bakelite Co Ltd | Substrate, and semiconductor device |
| JP2009073087A (en) * | 2007-09-21 | 2009-04-09 | Seiko Epson Corp | Actuator device and liquid jet head |
| WO2012172776A1 (en) * | 2011-06-17 | 2012-12-20 | パナソニック株式会社 | Metal-clad laminated plate and printed wiring board |
| US10009997B2 (en) | 2011-06-17 | 2018-06-26 | Panasonic Intellectual Property Management Co., Ltd. | Metal-clad laminate and printed wiring board |
| JP2022132145A (en) * | 2021-02-26 | 2022-09-07 | 荒川化学工業株式会社 | Adhesive composition, cured product, adhesive sheet, resin-coated copper foil, copper-clad laminate, printed wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100517009B1 (en) | Multilayer Wiring Substrate and Manufacturing Method Thereof | |
| KR100868848B1 (en) | Metallic laminate and method for preparing the same | |
| JP3429734B2 (en) | Wiring board, multilayer wiring board, circuit component package, and method of manufacturing wiring board | |
| US6258449B1 (en) | Low-thermal expansion circuit board and multilayer circuit board | |
| JPH0828580B2 (en) | Wiring board structure and manufacturing method thereof | |
| JP2002261449A (en) | Component built-in module and manufacturing method thereof | |
| WO2007052799A1 (en) | Multilayer printed wiring board and process for producing the same | |
| JPH08186376A (en) | High-density thin-film multilayer wiring board, its mounting structure, and its manufacturing method | |
| KR20070087981A (en) | Flexible double-sided conductor laminate and its manufacturing method | |
| JP5000310B2 (en) | COF laminate, COF film carrier tape, and electronic device | |
| KR101378052B1 (en) | Laminate for cof, cof film carrier tape and electronic device | |
| JPH02237197A (en) | Multilayer circuit board, its manufacturing method, and its uses | |
| JP4642479B2 (en) | COF laminate and COF film carrier tape | |
| JP2000165052A (en) | Multilayer wiring board | |
| JPH0653684A (en) | Thin film multilayer wiring board and module using the same | |
| JP2749472B2 (en) | Multilayer thin-film wiring board, module using the board | |
| JPH11163522A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP3107535B2 (en) | Wiring board, circuit component mounted body, and method of manufacturing wiring board | |
| KR101190500B1 (en) | Thermoplastic polyimide film and its usage | |
| JPH10163594A (en) | Electronic circuit board and its manufacture | |
| JP2604533B2 (en) | Semiconductor device using low thermal expansion polyimide | |
| JP2005197532A (en) | Multilayer circuit board, manufacturing method thereof, and circuit substrate | |
| JPH0434838B2 (en) | ||
| JP2002076557A (en) | Circuit wiring board, multilayer circuit wiring board using the same, and method of manufacturing the same | |
| JPH04312999A (en) | Polyimide multilayer wiring board and manufacture thereof |