[go: up one dir, main page]

JPH08264109A - Particle emitter, and field emission type device, and their manufacture - Google Patents

Particle emitter, and field emission type device, and their manufacture

Info

Publication number
JPH08264109A
JPH08264109A JP8754695A JP8754695A JPH08264109A JP H08264109 A JPH08264109 A JP H08264109A JP 8754695 A JP8754695 A JP 8754695A JP 8754695 A JP8754695 A JP 8754695A JP H08264109 A JPH08264109 A JP H08264109A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
particle
electron emission
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8754695A
Other languages
Japanese (ja)
Inventor
Hidetoshi Watanabe
英俊 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8754695A priority Critical patent/JPH08264109A/en
Publication of JPH08264109A publication Critical patent/JPH08264109A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: To improve electron emission efficiency. CONSTITUTION: The principal part of an electron emission source is constituted by coating a cathode electrode 13 with an insulating layer 15 and a gate electrode 14 in order, and forming a very small hole 20 through the gate electrode 14 and the insulating layer 15. The thickness t1 of the insulating layer 15 is less than 1μm, for example, 0.3μm. The top of the cathode electrode 13 is flat, and the section 13A exposed with the very small hole 20 functions as an electron emission face. When voltage is impressed between both electrodes, an equipotential level surface Em is made in roughly parallel with the electron emission face 13A on this face. Since electrons e shifts in the vertical direction to this equipotential level, a great part of electrons e are emitted through the very small hole 20, and because the electron emission face 13A is flat, the quantity of emitted electrons becomes large.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、粒子放出装置(例え
ば、極薄型のディスプレイ装置に使用して好適な電子放
出源)、電界放出型装置(例えば、前記電子放出源を有
するディスプレイ装置)及びこれらの製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a particle emission device (for example, an electron emission source suitable for use in a very thin display device), a field emission device (for example, a display device having the electron emission source), and It relates to these manufacturing methods.

【0002】[0002]

【従来の技術】従来、例えば極薄型のディスプレイ装置
としては、電界放出型カソードを電子放出源とする電界
放出型ディスプレイ(FED:Field Emission Displa
y)が知られている。
2. Description of the Related Art Conventionally, as an ultra-thin display device, for example, a field emission display (FED) using a field emission cathode as an electron emission source.
y) is known.

【0003】公知のFEDでは、スクリーン内部に電子
放出源を設け、その各画素領域内に電子放出材料からな
る多数のマイクロチップを形成し、所定の電気信号に応
じて対応する画素領域のマイクロチップを励起すること
により、スクリーンの螢光面を発光させている。
In a known FED, an electron emission source is provided inside the screen, a large number of microchips made of an electron emission material are formed in each pixel area, and a microchip of the corresponding pixel area is formed according to a predetermined electric signal. The fluorescent surface of the screen is caused to emit light by exciting.

【0004】上記の電子放出源においては、帯状に形成
された複数本のカソード電極ラインと、このカソード電
極ラインの上部においてカソード電極ラインと交差して
帯状に形成された複数本のゲート電極ラインとが設けら
れ、上記カソード電極ラインの上記ゲート電極ラインと
の各交差領域がそれぞれ1画素領域として形成されてい
る。
In the above-mentioned electron emission source, a plurality of strip-shaped cathode electrode lines and a plurality of strip-shaped gate electrode lines intersecting the cathode electrode lines above the cathode electrode lines are formed. And each intersection region of the cathode electrode line with the gate electrode line is formed as one pixel region.

【0005】従来のスピント型と呼ばれる縦形の電子放
出源によれば、具体的には図24、図25に示すように、例
えばガラス材からなる下部基板101 の表面上に帯状の複
数本のカソード電極ライン103 が形成されている。
According to a conventional vertical electron emission source called Spindt type, specifically, as shown in FIGS. 24 and 25, a plurality of strip-shaped cathodes are formed on the surface of a lower substrate 101 made of, for example, a glass material. The electrode line 103 is formed.

【0006】これらのカソード電極ライン103 には各接
続部 103aを除いて絶縁層105 が成膜され、この上に各
カソード電極ライン103 と交差して帯状に複数本のゲー
ト電極ライン104 が形成されていて、各カソード電極ラ
イン103 と共にマトリクス構造を構成している。絶縁層
の厚さt3 は約1μmである。
An insulating layer 105 is formed on each of the cathode electrode lines 103 except for each connecting portion 103a, and a plurality of gate electrode lines 104 are formed in a strip shape so as to intersect with each cathode electrode line 103. In addition, a matrix structure is formed with each cathode electrode line 103. The thickness t 3 of the insulating layer is about 1 μm.

【0007】更に、各カソード電極ライン103 の接続端
部 103a及び各ゲート電極ライン104 の接続端部 104a
が制御手段107 に夫々接続され、電気的に導通してい
る。
Further, the connecting end portion 103a of each cathode electrode line 103 and the connecting end portion 104a of each gate electrode line 104 are connected.
Are connected to the control means 107 and are electrically connected.

【0008】ここで、各カソード電極ライン103 の各ゲ
ート電極ライン104 との各交差領域122 において、絶縁
層105 には、カソード電極ライン103 からゲート電極ラ
イン104 へ通じる孔径w2 の多数の円形の微小孔120 が
カソードホールとして形成され、これらの各孔内に電界
放出型カソードとしてのマイクロチップ(エミッタコー
ンとも呼ばれる。)106 が数μm以下の微小サイズに設
けられている。
Here, in each intersection region 122 of each cathode electrode line 103 with each gate electrode line 104, the insulating layer 105 has a large number of circular holes w 2 communicating from the cathode electrode line 103 to the gate electrode line 104. A micro hole 120 is formed as a cathode hole, and a micro chip (also called an emitter cone) 106 as a field emission type cathode is provided in each of these holes in a micro size of several μm or less.

【0009】これらの各マイクロチップ106 は、電子放
出材料、例えばモリブデンからなっていて、略円錐体に
形成され、夫々カソード電極ライン103 上に配されてい
る。そして、各マイクロチップ106 の円錐体の先端部
は、ゲート電極ライン104 に形成されている電子通過用
のゲート部 104bに略位置している。
Each of these microtips 106 is made of an electron emitting material, for example, molybdenum, is formed in a substantially conical shape, and is arranged on each cathode electrode line 103. The tip of the conical body of each microchip 106 is substantially located at the electron passage gate portion 104b formed in the gate electrode line 104.

【0010】このように、各カソード電極ライン103 の
各ゲート電極ライン104 との各交差領域122 には、多数
のマイクロチップ106 が設けられて画素領域が形成さ
れ、個々の画素領域が1つの画素(ピクセル)に対応し
ている。
As described above, a plurality of microchips 106 are provided in each intersection region 122 of each cathode electrode line 103 and each gate electrode line 104 to form a pixel region, and each pixel region is a pixel. It corresponds to (pixel).

【0011】上記のように構成された電子放出源(電界
放出型カソード)においては、制御手段107 により所定
のカソード電極ライン103 及びゲート電極ライン104 を
選択し、これらの間に所定の電圧を印加することによっ
て、この印加電圧を対応する画素領域内の各マイクロチ
ップ106 に印加すると、各マイクロチップ106 の先端か
らトンネル効果によって電子が放出される。なお、この
所定の印加電圧値は、各マイクロチップ106 がモリブデ
ンからなっている場合、各マイクロチップ106の円錐体
の先端部付近の電界の強さが108 〜1010V/mとなる程
度のものである。
In the electron emission source (field emission type cathode) configured as described above, the control means 107 selects a predetermined cathode electrode line 103 and a gate electrode line 104 and applies a predetermined voltage between them. Thus, when this applied voltage is applied to each microchip 106 in the corresponding pixel region, electrons are emitted from the tip of each microchip 106 by the tunnel effect. Note that this predetermined applied voltage value is such that, when each microchip 106 is made of molybdenum, the electric field strength near the tip of the conical body of each microchip 106 is 10 8 to 10 10 V / m. belongs to.

【0012】このとき、この電子放出源が内蔵されたデ
ィスプレイ装置(FED)においては、所定の画素領域
を励起することによって各マイクロチップ106 から放出
された電子が、制御手段107 によりカソード電極ライン
103 とアノード(螢光面パネルの透明電極)との間に印
加された電圧によって更に加速され、ゲート電極ライン
104 とアノードとの間に形成された真空部を通って螢光
面に到達する。そして、この電子線により螢光面から可
視光が放出される。
At this time, in the display device (FED) in which the electron emission source is built in, the electrons emitted from each microchip 106 by exciting a predetermined pixel region are controlled by the control means 107 to the cathode electrode line.
The gate electrode line is further accelerated by the voltage applied between 103 and the anode (transparent electrode of the fluorescent panel).
The fluorescent surface is reached through a vacuum formed between 104 and the anode. Visible light is emitted from the fluorescent surface by this electron beam.

【0013】ここで、図25においてこのディスプレイ装
置の構成を説明すると、例えばR(赤)、G(緑)、B
(青)の三原色の各螢光体素子がITO(Indium Tin O
xide:In及びSnの混合酸化物)等からなる透明電極
100R、 100G、 100Bを介してストライプ状に配列さ
れてカラー螢光面123 が形成された光透過性の螢光面パ
ネル114 と、電界放出型カソードを有する電極構体115
(電子放出源)が形成された背面パネル101 とがシール
材等により気密に封止され、所定の真空度に保持され
る。
Now, the structure of this display device will be described with reference to FIG. 25. For example, R (red), G (green), B
Each blue (blue) primary color phosphor element is an ITO (Indium Tin O
xide: a transparent electrode composed of a mixed oxide of In and Sn)
A light-transmissive fluorescent panel 114 having a color fluorescent surface 123 arranged in a stripe pattern through 100R, 100G, and 100B, and an electrode assembly 115 having a field emission cathode.
The rear panel 101 on which the (electron emission source) is formed is hermetically sealed with a sealing material or the like, and is maintained at a predetermined vacuum degree.

【0014】螢光面パネル114 と背面パネル101 とは、
その間隔を一定に保持するために所定の高さの柱(所謂
ピラー、図示省略)を介して封止される。
The fluorescent surface panel 114 and the rear panel 101 are
In order to keep the interval constant, the column is sealed via a pillar (so-called pillar, not shown) having a predetermined height.

【0015】このFEDによりカラー表示を行う方法と
しては、選択された交差部122 の各カソードと一色の螢
光体とを対応させる方法と、各カソードと複数の色の螢
光体とを対応させるいわゆる色選別方法がある。この場
合の色選別の動作を図26及び図27を用いて説明する。
As a method of performing color display by the FED, a method of associating each cathode of the selected intersection 122 with a phosphor of one color and a method of associating each cathode with a phosphor of a plurality of colors. There is a so-called color selection method. The color selection operation in this case will be described with reference to FIGS. 26 and 27.

【0016】図26において、螢光面パネル114 の内面の
複数のストライプ状の透明電極100上には各色に対応す
るR、G、Bの螢光体が順次配列されて形成され、各色
の電極はそれぞれ赤色は3R、緑色は3G、青色は3B
の端子に集約されて導出されている。
In FIG. 26, R, G, and B phosphors corresponding to respective colors are sequentially arranged and formed on a plurality of stripe-shaped transparent electrodes 100 on the inner surface of the fluorescent surface panel 114, and electrodes of respective colors are formed. Are 3R for red, 3G for green, and 3B for blue.
It is derived by being integrated into the terminal of.

【0017】対向する背面パネル101 上には、上記した
ようにカソード電極103 及びゲート電極104 が直交して
ストライプ状に設けられ、マイクロチップ先端に 108
1010V/mの電界がかかるようにカソード電極103 −ゲ
ート電極104 間に電圧を印加すると、各電極の交差部12
2 に形成されたマイクロチップ(電界放出型カソード)
106 から電子が放出される。
[0017] On the opposite back panel 101 is provided in stripes cathode electrode 103 and the gate electrode 104 as described above are orthogonal, 10 8 to the microchip tip
When a voltage is applied between the cathode electrode 103 and the gate electrode 104 so that an electric field of 10 10 V / m is applied, the intersection 12 of each electrode 12
Microchip formed on 2 (field emission cathode)
Electrons are emitted from 106.

【0018】一方、透明電極100(即ち、アノード電極)
とカソード電極103 との間には 100〜1000Vの電圧を印
加して、電子を加速し、螢光体を発光させる。図26の例
においては、赤色螢光体Rにのみ電圧を印加して、電子
を矢印eで示すように加速させた場合を示している。
On the other hand, the transparent electrode 100 (that is, the anode electrode)
A voltage of 100 to 1000 V is applied between the cathode and the cathode electrode 103 to accelerate electrons and cause the phosphor to emit light. In the example of FIG. 26, a voltage is applied only to the red fluorescent substance R to accelerate electrons as shown by an arrow e.

【0019】このように、三端子化された各色R、G、
Bを時系列で選択することによってカラー表示を行うこ
とができる。各カソード電極列上のある一点のカソー
ド、ゲート及びアノード(螢光体ストライプ)のNTS
C方式での色選別タイミングチャートを図27に示す。
As described above, the colors R, G, and
Color display can be performed by selecting B in time series. NTS of one point cathode, gate and anode (fluorescent stripe) on each cathode electrode row
FIG. 27 shows a timing chart of color selection in the C method.

【0020】各カソード電極103 を1Hの周期で線順次
駆動させるときに、各色螢光体R、G、Bに対しそれぞ
れ周期HのうちH/3ずつ+hVの信号を与える一方、
ゲート信号及びカソード信号をH/3周期でゲート信号
として+αV、カソード信号として−αV〜−βVを同
期してそれぞれ与え、ゲートカソード間電圧VPP=+2
αVのときに電子を放出する。かくして、H/3毎に選
択されるR、G、Bの各螢光体を発光させて色選別を行
うことができ、これによりフルカラー表示を行うことが
できる。
When each cathode electrode 103 is line-sequentially driven at a cycle of 1H, H / 3 signals of + HV are supplied to each of the color phosphors R, G, and B in the cycle H, while
The gate signal and the cathode signal are given as + αV as the gate signal and −αV to −βV as the cathode signal in synchronization with each other in the H / 3 cycle, and the gate-cathode voltage V PP = + 2
Electrons are emitted at αV. Thus, the R, G, and B phosphors selected for each H / 3 can be caused to emit light to perform color selection, and thus full color display can be performed.

【0021】しかしながら、本発明者が上記した電子放
出源について検討を加えた結果、以下に述べるような種
々の欠点が存在することを突き止めた。
However, as a result of the present inventor's examination of the electron emission source, it was found that there are various drawbacks as described below.

【0022】まず、図28に示すように、カソード電極10
3 上の微細孔120 内に配したマイクロチップ106 がほぼ
絶縁層105 の厚みに亘ってほぼ円錐体に形成されている
ために、ゲート電極104 −カソード電極103 間に電圧を
印加した際に等電位面EC はマイクロチップ106 の円錐
面に沿って微細孔120 内に形成されることになる。
First, as shown in FIG. 28, the cathode electrode 10
When the voltage is applied between the gate electrode 104 and the cathode electrode 103, the microchip 106 arranged in the micropores 120 above 3 is formed in a substantially conical shape over the thickness of the insulating layer 105. The potential surface E C is formed in the micropore 120 along the conical surface of the microchip 106.

【0023】この電子放出源は、 106V/cmオーダの電界
強度で電子が物質表面のポテンシャル障壁を通り抜けて
真空中に放出される現象を利用したものである。マイク
ロチップ106 の先端とゲート104 との距離をd2 、マイ
クロチップ先端の曲率半径をr、ゲート104 −カソード
103 間の印加電圧をVg 、マイクロチップ先端の電界強
度をF2 とすると、F2 は次の近似式で求めることがで
きる。 F2 =2Vg /{r・ln(2d/r)} ここで、d2 =0.5 μm、r=0.1 μm、Vg =100 V
とすると、F2 =8.7 ×106V/cm となり、電界放出が起
こることになる。
This electron emission source utilizes a phenomenon in which electrons are emitted into a vacuum through a potential barrier on the surface of a substance at an electric field intensity of the order of 10 6 V / cm. The distance between the tip of the microchip 106 and the gate 104 is d 2 , the radius of curvature of the tip of the microchip is r, and the gate 104-cathode
When the applied voltage across 103 is V g and the electric field strength at the tip of the microchip is F 2 , F 2 can be obtained by the following approximate expression. F 2 = 2V g / {r · ln (2d / r)} where d 2 = 0.5 μm, r = 0.1 μm, V g = 100 V
Then, F 2 = 8.7 × 10 6 V / cm, and field emission occurs.

【0024】ところが、マイクロチップ106 から放出さ
れる電子eは等電位面EC と直交して進行するので、孔
120 から放出される電子eの進路は大きく振れ、その振
れ角θは±30度にもなってしまう。この結果、螢光面で
は、電子ビームeが所定の螢光体(例えば赤色螢光体)
に到達せず、不所望な螢光体(例えば、隣接する緑色螢
光体)に到達し、ミスランディングを起こし易くなる。
これでは、目的とする色の発光が得られず、ディスプレ
イの性能が損なわれ、その精細化において問題となる。
However, since the electrons e emitted from the microchip 106 travel perpendicularly to the equipotential surface E C , the holes e
The path of the electron e emitted from 120 largely fluctuates, and the deflection angle θ becomes ± 30 degrees. As a result, on the fluorescent surface, the electron beam e is a predetermined fluorescent body (for example, a red fluorescent body).
To reach an undesired fluorescent body (for example, an adjacent green fluorescent body), and mislanding is likely to occur.
In this case, light emission of a desired color cannot be obtained, the performance of the display is impaired, and there is a problem in the definition thereof.

【0025】しかも、上記した電子放出源においては、
各マイクロチップ106 から放出される電子の量(即ち、
電流量)がばらつき、不均質なものとなり易い。このた
め、このようなディスプレイ装置はスクリーン上に生じ
る光輝点が不均質となり、非常に目障りなものとなる。
Moreover, in the above electron emission source,
The amount of electrons emitted from each microchip 106 (ie,
The amount of current) varies and tends to be inhomogeneous. Therefore, in such a display device, the bright spots generated on the screen become inhomogeneous, which is very annoying.

【0026】また、上記した電子放出源は、マイクロチ
ップが円錐形を呈し、その頂点から電子を放出するの
で、使用中に真空中の僅かなイオンによってスパッタさ
れて消耗し易く、電子放出能が変化したり、甚だしくは
破壊することがある。
In the electron emission source described above, since the microchip has a conical shape and emits electrons from the apex thereof, it is easily sputtered by a few ions in a vacuum during use, and has an electron emission capability. It can change, or even destroy.

【0027】更に、上記した電子放出源には、後に図29
〜図32によって説明する製造過程から、次のような問題
が在る。
Further, the above-mentioned electron emission source will be described later with reference to FIG.
From the manufacturing process described with reference to FIG. 32, there are the following problems.

【0028】円錐形のマイクロチップを形成するのに、
垂直方向からの蒸着によっているので、マイクロチップ
の形状がばらつき、正しい円錐形から可成り変形した形
状になることがある。
To form a conical microchip,
Since the deposition is performed from the vertical direction, the shape of the microchip may vary, and the shape may change from a correct conical shape to a considerably deformed shape.

【0029】また、上記した電子放出源は、金属粒子等
により、マイクロチップ106 とゲート電極ライン104 と
が接続されてカソード電極ライン103 とゲート電極ライ
ン104 とが短絡し、マイクロチップ106 が破壊される場
合があることが分かった。これに加えて、ゲート電極ラ
イン104 と螢光面114 との間の高真空領域130 に存在す
るイオンがマイクロチップ106 をスパッタし、ディスプ
レイとしての寿命を縮めることもある。
In the electron emission source described above, the microchip 106 and the gate electrode line 104 are connected by the metal particles or the like, the cathode electrode line 103 and the gate electrode line 104 are short-circuited, and the microchip 106 is destroyed. It turned out that there are cases where In addition, the ions existing in the high vacuum region 130 between the gate electrode line 104 and the fluorescent surface 114 may sputter the microchip 106 and shorten the life of the display.

【0030】また、1μm程度の高さのマイクロチップ
を蒸着で形成するのに長時間を要し、後述するリフトオ
フによる材料の無駄が大きい。
Further, it takes a long time to form a microchip having a height of about 1 μm by vapor deposition, and there is a large waste of material due to lift-off described later.

【0031】ディスプレイが大型になると蒸着装置が大
型になり、大型化を避けようとすると蒸着が甚だしく長
時間を要することになる。
If the display becomes large-sized, the vapor deposition apparatus becomes large-sized, and if it is attempted to avoid the large-sized display, the vapor deposition will take an extremely long time.

【0032】次に、上記の電子放出源の製造工程を、図
29〜図30によって説明する。まず図29に示すように、ガ
ラス等からなる下部基板101 上にニオブ等を材料として
厚さ約2000Å程度の導体膜103 を成膜し、その後、写真
製版法及び反応性イオンエッチング法により、この導体
膜をライン形状にパターニングしてカソード電極103と
する。
Next, the manufacturing process of the above electron emission source will be described with reference to FIG.
29 to FIG. 30. First, as shown in FIG. 29, a conductor film 103 having a thickness of about 2000 Å is formed by using niobium or the like as a material on a lower substrate 101 made of glass or the like, and thereafter, by photolithography and reactive ion etching, The conductor film is patterned into a line shape to form the cathode electrode 103.

【0033】そして、絶縁層105(例えば、二酸化珪素)
をスパッタリング又は化学蒸着法により上記導体膜上に
成膜し、この絶縁層105 上にゲート電極材料(例えば、
ニオブ)を成膜し、その後、写真製版法及び反応性イオ
ンエッチング法によりこの導体膜をカソード電極ライン
103 と交差するようなゲート電極ライン104 に加工す
る。しかる後、図30に示すように、ゲート電極ライン10
4 及び絶縁層105 を貫通する円形の微細孔120 を写真製
版法及び反応性イオンエッチング法により形成する。
Insulating layer 105 (eg, silicon dioxide)
Is deposited on the conductor film by sputtering or chemical vapor deposition, and a gate electrode material (for example,
Niobium) is formed, and then this conductor film is formed on the cathode electrode line by photolithography and reactive ion etching.
The gate electrode line 104 is processed so as to intersect with 103. Then, as shown in FIG. 30, the gate electrode line 10
The circular fine holes 120 penetrating the insulating layer 105 and the insulating layer 105 are formed by photolithography and reactive ion etching.

【0034】その後、図31に示すように、剥離層124(例
えば、アルミニウム)を電子放出源の主面部に対して斜
め方向から真空蒸着により成膜する。
After that, as shown in FIG. 31, a peeling layer 124 (for example, aluminum) is formed by vacuum vapor deposition from an oblique direction with respect to the main surface portion of the electron emission source.

【0035】そして、図32に示すように、微小孔120 中
のカソード電極103 上にモリブデンを円錐形に蒸着法に
より堆積させ、マイクロチップ106 を形成する。このと
き、剥離層124 上にモリブデン106 が堆積するが、この
堆積の進行に伴って孔120 の上方が堆積モリブデンによ
り徐々に閉じられ、これと同時にマイクロチップ106が
円錐状に堆積する。マイクロチップ106 は高さが1μm
程度であり、この形成には長時間を要する。
Then, as shown in FIG. 32, molybdenum is deposited in a conical shape on the cathode electrode 103 in the micropore 120 by a vapor deposition method to form a microchip 106. At this time, molybdenum 106 is deposited on the peeling layer 124, and with the progress of this deposition, the upper part of the hole 120 is gradually closed by the deposited molybdenum, and at the same time, the microchip 106 is deposited in a conical shape. The height of the microchip 106 is 1 μm
However, it takes a long time for this formation.

【0036】次いで、剥離層124 を溶解することによ
り、剥離層124 上のモリブデン106 を剥離し、除去(リ
フトオフ)し、図24に示した如き構造を作製する。この
リフトオフされるモリブデンは、マイクロチップよりも
大量であり、これが無駄になる。このため、モリブデン
(マイクロチップ材料)の利用率は、数%止まりで、と
きとして1%未満にもなる。
Then, the peeling layer 124 is melted to peel off the molybdenum 106 on the peeling layer 124 and remove (lift off) to form a structure as shown in FIG. This lift-off molybdenum is larger than microchips, which is wasted. Therefore, the utilization rate of molybdenum (microchip material) is only a few percent, and sometimes even less than 1%.

【0037】図32に示した方法では、マイクロチップの
形状にばらつきを生ずることが避け難い。例えば、図33
(a)に示すようにマイクロチップ106 が傾斜したり、
同図(b)に示すようにマイクロチップ周面に溝 106a
が生じたり、同図(c)に示すように頂点 106bが複数
形成されたり、同図(d)に平面図で示すように周面に
襞 106cが生じたりすることがある。これでは、電子放
出特性が悪くなってしまう。
In the method shown in FIG. 32, it is inevitable that the shape of the microchip will vary. For example, Figure 33
As shown in (a), the microchip 106 is inclined,
As shown in FIG. 3B, the groove 106a is formed on the peripheral surface of the microchip.
May occur, a plurality of vertices 106b may be formed as shown in FIG. 7C, or folds 106c may be formed on the peripheral surface as shown in a plan view of FIG. This will deteriorate the electron emission characteristics.

【0038】更に、図34に示すように、前述のリフトオ
フ時等に生じた金属片125 等がマイクロチップ106 とゲ
ート電極ライン104 との間に付着し、これらを短絡す
る。このため、作動時にカソード103 −ゲート104 間に
電圧を印加し、この電圧を上げていった場合に、マイク
ロチップ106 は非常に高温になり、ついには耐えきれな
いほどの温度となる。
Further, as shown in FIG. 34, the metal piece 125 or the like generated at the time of the above-mentioned lift-off or the like is attached between the microchip 106 and the gate electrode line 104 to short-circuit them. Therefore, when a voltage is applied between the cathode 103 and the gate 104 during operation and the voltage is increased, the temperature of the microchip 106 becomes extremely high and finally reaches an unbearable temperature.

【0039】この結果、図35に示すように、マイクロチ
ップ106 自体と、その周りの半径数十μmに亘る領域の
ゲート104 やカソード103 までも矢印126 のように溶断
され、破壊を生じてしまう。これでは、かなりの領域が
動作しなくなり、有効な領域が減少してしまう。
As a result, as shown in FIG. 35, the microchip 106 itself and the gate 104 and the cathode 103 in the region around the microchip 106 having a radius of several tens of μm are also fused as shown by the arrow 126, causing destruction. . This would result in a significant area of inactivity and a reduction in the effective area.

【0040】蒸着にあっては、小面積の蒸着源(蒸着タ
ーゲット)から蒸着材料を被蒸着材(ワーク)上に堆積
させるので、ディスプレイを大型化(即ちワークを大型
化)すると、蒸着ターゲットとワークとの距離を大きく
とらねばならず、蒸着装置が大型化する。これを図36に
よって説明する。
In vapor deposition, a vapor deposition material is deposited on a material to be vapor-deposited (workpiece) from a vapor deposition source (vapor deposition target) having a small area. The distance from the work must be increased, and the vapor deposition apparatus becomes larger. This will be described with reference to FIG.

【0041】相似形で表面積が異なるワーク131(表面積
1)、ワーク132(表面積S2)に対し、蒸着ターゲット13
0 から蒸着を行う場合を考えると、蒸着ターゲット130
から±α1 の角度範囲内で蒸着を行う場合、蒸着ターゲ
ット130 からのワーク131 、132 の距離L1 、L2 は、
ワーク表面積S1 、S2 と次のような関係になる。 S1 : S2 =L1 : L22 =(S2 /S1 )×L1 即ち、蒸着ターゲットとワークとの距離は、ワーク表面
積に比例して変化することになり、ディスプレイを大型
化しようとすれば蒸着装置が大型化することが理解でき
る。
The vapor deposition target 13 is applied to the workpieces 131 (surface area S 1 ) and 132 (surface area S 2 ) which are similar and have different surface areas.
Considering the case of performing vapor deposition from 0, the vapor deposition target 130
When performing vapor deposition within an angle range from ± α 1 to ± α 1 , the distances L 1 and L 2 of the workpieces 131 and 132 from the vapor deposition target 130 are
It has the following relationship with the work surface areas S 1 and S 2 . S 1 : S 2 = L 1 : L 2 L 2 = (S 2 / S 1 ) × L 1, that is, the distance between the vapor deposition target and the work changes in proportion to the work surface area, and the size of the display is large. It can be understood that the size of the vapor deposition apparatus will be increased if it is attempted.

【0042】ワークを大きくしかつ蒸着装置の大型化を
避けるためには、図37に示すように、一対のスリット13
3 、133 を用いて蒸着角度α2 を狭く絞り、ワーク132
を移動させながら蒸着を行うことが考えられる。然し、
この方法では装置を大型化せずに済むのであるが、所定
面積に蒸着を行うのに長時間を要することになる。即
ち、蒸着エリアの長さをr1 、ワーク132 の長さをr2
とすると、ワーク全面に同時に蒸着する場合に対し、r
2 /r1 倍の時間がかかることになる。その上、蒸着角
度をX、Y方向に同じα2 とするならば、ワークの移動
もX、Yの2方向に行わねばならず、蒸着に益々時間が
かかってしまう。
In order to increase the size of the work and avoid the enlargement of the vapor deposition apparatus, as shown in FIG.
Narrow the vapor deposition angle α 2 using 3 and 133 to work 132
It is conceivable to perform vapor deposition while moving the. However,
This method does not require an increase in the size of the apparatus, but it takes a long time to carry out vapor deposition on a predetermined area. That is, the length of the vapor deposition area is r 1 , and the length of the work 132 is r 2.
Then, in comparison with the case where the entire surface of the work is vapor-deposited simultaneously, r
It takes 2 / r 1 time. Moreover, if the vapor deposition angle is set to the same α 2 in the X and Y directions, the work must be moved in the two directions of X and Y, and vapor deposition will take more and more time.

【0043】電子放出源は、前記の方法によるほか、図
38(a)〜(g)に示す方法によって作製することがで
きる。
The electron emission source is not limited to the one described above,
38 (a) to 38 (g).

【0044】先ず、珪素の基板140 を熱酸化してその表
面に酸化珪素膜 144Aを形成し(図38(a))、次いで
酸化珪素膜をパターニングしてマスク 144Bとする(同
図(b))。次に珪素基板140 をエッチングしてマスク
144B下の珪素を略円形にし(図38(c))、次いで熱
酸化によって珪素表面に酸化珪素膜141 を形成する(度
同図(d))。次に酸化珪素膜141 上に絶縁層142 とゲ
ート金属膜(後にゲートとなる金属)143Aとを順次被着
し(図38(e))、次いで酸化珪素膜141 を弗酸でエッ
チング除去すると共に、マスク 144B及びその上に被着
した絶縁層部分とゲート金属膜部分とをリフトオフし、
マイクロチップ 140aを形成する(同図(f))。最後
にゲート金属の膜をパターニングしてゲート 143Bとす
る(図38(g))。
First, the silicon substrate 140 is thermally oxidized to form a silicon oxide film 144A on its surface (FIG. 38 (a)), and then the silicon oxide film is patterned to form a mask 144B (FIG. 38 (b)). ). Next, the silicon substrate 140 is etched to form a mask.
The silicon under 144B is made substantially circular (FIG. 38 (c)), and then a silicon oxide film 141 is formed on the silicon surface by thermal oxidation (FIG. 38 (d)). Next, an insulating layer 142 and a gate metal film (metal which will become a gate later) 143A are sequentially deposited on the silicon oxide film 141 (FIG. 38 (e)), and then the silicon oxide film 141 is removed by etching with hydrofluoric acid. , The mask 144B and the insulating layer portion and the gate metal film portion deposited on the mask 144B are lifted off,
The microchip 140a is formed ((f) in the same figure). Finally, the gate metal film is patterned to form a gate 143B (FIG. 38 (g)).

【0045】この方法は、マイクロチップの形状、寸法
にばらつきが生じ易い上に、作製に手数がかかる。
In this method, the shape and dimensions of the microchip are apt to vary, and in addition, it takes time to manufacture.

【0046】図39(a)〜(f)は、電子放出源の他の
作製方法を示す。
39 (a) to 39 (f) show another method for manufacturing an electron emission source.

【0047】先ず、絶縁基板150 上にタンタルの層151
を形成し、その上にSiO2 のマスク156 を形成し(図
39(a))、次いでタンタル層151 をエッチングしてマ
スク156 の下のタンタル部分を略円錐形にする(同図
(b))。次にタンタル層151を陽極酸化してタンタル
層151 上にTa2 3 の膜153 を形成し(図39
(c))、次いでTa2 3 の膜153 上にSiO2 の絶
縁層154 、クロムの膜(後にゲートとなる)155Aを順次
被着する(同図(d))。次にTa2 3 の膜153 の露
出部分をエッチング除去してマイクロチップ 151aを形
成すると共に、マスク156及びその上のSiO2 層部
分、クロム膜部分をリフトオフする(図39(e))。最
後にクロム膜 155Aをパターニングしてゲート 155Bと
する(図39(f))。
First, a tantalum layer 151 is formed on an insulating substrate 150.
And a SiO 2 mask 156 is formed thereon (see FIG.
39 (a)), and then the tantalum layer 151 is etched so that the tantalum portion under the mask 156 is formed into a substantially conical shape (FIG. 9 (b)). Next, the tantalum layer 151 is anodized to form a Ta 2 O 3 film 153 on the tantalum layer 151 (see FIG. 39).
(C)) Next, an SiO 2 insulating layer 154 and a chromium film (which will later become a gate) 155A are sequentially deposited on the Ta 2 O 3 film 153 (FIG. 3D). Next, the exposed portion of the Ta 2 O 3 film 153 is removed by etching to form the microchip 151a, and the mask 156 and the SiO 2 layer portion and the chromium film portion thereon are lifted off (FIG. 39 (e)). Finally, the chrome film 155A is patterned to form a gate 155B (FIG. 39 (f)).

【0048】この電子放出源も、図36の電子放出源と同
様の欠点を有している。
This electron emission source also has the same drawbacks as the electron emission source of FIG.

【0049】上記のほか、図40(a)〜(e)に示す種
々の電子放出源が在るが、これらは、珪素の異方性エッ
チングによってマイクロチップを形成している。図中、
Eはマイクロチップ(エミッタコーン)、Gはゲート、
Aはアノードを示す(後述の図41でも同じ)。これらの
タイプの電子放出源も、前記の図38、図39の電子放出源
におけると同様の欠点を有している。
In addition to the above, there are various electron emission sources shown in FIGS. 40 (a) to 40 (e), which form a microchip by anisotropic etching of silicon. In the figure,
E is a microchip (emitter cone), G is a gate,
A indicates an anode (the same applies to FIG. 41 described later). These types of electron emission sources also have the same drawbacks as the electron emission sources of FIGS. 38 and 39 described above.

【0050】以上説明した電子放出源は、スピント型の
ものであるが、これとは別の平面型の電子放出源が在
る。図41(a)〜(f)は平面型の電子放出源の要部を
示す概略斜視図である。
The electron emission source described above is of the Spindt type, but there is another plane type electron emission source other than this. 41 (a) to 41 (f) are schematic perspective views showing a main part of a flat type electron emission source.

【0051】このタイプの電子放出源は、平面的な微細
加工のみのプロセスによって作製でき、作製が容易であ
るが、平面的構造であるため、次のような欠点を有して
いる。
This type of electron emission source can be manufactured by a process of only planar fine processing and is easy to manufacture, but has the following drawbacks because of its planar structure.

【0052】カソードやエミッタの密度を高くするこ
とが困難であり、画素の高密度化に適さない。大面積
での均一加工が難しい。スピント型に較べて電界のか
かり方が複雑であり、電子放出の対称性が崩れる。エ
ミッタ部に高い電界強度をかけるのが困難である。
It is difficult to increase the density of the cathode and the emitter, and it is not suitable for increasing the density of pixels. Uniform processing in a large area is difficult. Compared to the Spindt type, the way the electric field is applied is more complicated, and the symmetry of electron emission is broken. It is difficult to apply high electric field strength to the emitter section.

【0053】[0053]

【発明が解決しようとする課題】本発明の目的は、上記
したような従来技術の欠点を解決し、電子等の放出能力
とその方向性を良好とし、低電圧駆動を可能にして、放
出される電流量の均質化を図り、しかも、高信頼性、長
寿命であり、極薄型ディスプレイ装置にも十分対応可能
であり、製造が容易な粒子放出装置、電界放出型装置及
びこれらの製造方法を提供することにある。
SUMMARY OF THE INVENTION The object of the present invention is to solve the above-mentioned drawbacks of the prior art, improve the emission capability of electrons and the like, and improve the directionality thereof, and enable low voltage driving to emit electrons. The present invention provides a particle emission device, a field emission device and a manufacturing method thereof, which are capable of homogenizing the amount of current flowing through the device, have high reliability and long life, and are sufficiently compatible with ultra-thin display devices. To provide.

【0054】[0054]

【課題を解決するための手段】本発明は、第一の電極
(例えば、後述のカソード電極13)と第二の電極(例え
ば、後述のゲート電極14)とが絶縁層(例えば、後述の
SiO2 層15)を介して互いに対向して設けられ、前記
第二の電極及び前記絶縁層を夫々貫通する微小孔(例え
ば、後述のカソードホール20)が形成され、前記第一の
電極と前記第二の電極との間に電圧を印加することによ
り、所定の粒子(特に電子)が前記第一の電極の粒子放
出面(特に電子放出面)から前記微小孔を通して放出さ
れるように構成されている粒子放出装置(例えば、電界
放出型カソード)において、前記絶縁層の厚さが1μm
未満であり、かつ、前記粒子放出面が実質的に平坦にな
っていることを特徴とする粒子放出装置に係る。
According to the present invention, a first electrode (for example, a cathode electrode 13 described later) and a second electrode (for example, a gate electrode 14 described later) have insulating layers (for example, SiO 2 described later). Micro holes (for example, a cathode hole 20 described later) that are provided so as to face each other with two layers 15) penetrating each of the second electrode and the insulating layer are formed, and the first electrode and the first electrode By applying a voltage between the second electrode and the second electrode, predetermined particles (especially electrons) are emitted from the particle emission surface (especially electron emission surface) of the first electrode through the micropores. In a particle emission device (for example, a field emission cathode), the insulating layer has a thickness of 1 μm.
And the particle emission surface is substantially flat.

【0055】本発明において、絶縁層の厚さが 0.5μm
以下であることが望ましい。
In the present invention, the thickness of the insulating layer is 0.5 μm.
The following is desirable.

【0056】また本発明において、絶縁層の厚さが、
0.1μm以上であることが望ましい。これが 0.1μm未
満であると、第一、第二の電極間にリークが起こり易く
なり、充分な電圧を印加し難くなる。
In the present invention, the thickness of the insulating layer is
It is preferably 0.1 μm or more. If this is less than 0.1 μm, leakage tends to occur between the first and second electrodes, making it difficult to apply a sufficient voltage.

【0057】本発明において、第一の電極の表面を粒子
放出面とすることができる。
In the present invention, the surface of the first electrode may be the particle emission surface.

【0058】また本発明において、粒子放出面が、第一
の電極を被覆しかつこの第一の電極の構成材料よりも仕
事関数が小さい粒子放出物質からなる薄膜(例えば、後
述の薄膜16)の表面であるように構成することができ
る。
Further, in the present invention, a thin film (for example, a thin film 16 described later) whose particle emission surface covers the first electrode and is made of a particle emission substance having a work function smaller than that of the constituent material of the first electrode. It can be configured to be a surface.

【0059】上記において、上記薄膜が微小孔下にのみ
設けられているように構成することかできる。
In the above, the thin film may be provided only under the micropores.

【0060】また、これとは異なって、上記薄膜が、少
なくとも第一の電極と第二の電極とが重なり合う領域の
略全域に亘って設けられているように構成することもで
きる。
Alternatively, the thin film may be provided over at least substantially the entire area where the first electrode and the second electrode overlap each other.

【0061】本発明は、前述した第一の電極、第二の電
極、複数の微小孔及び絶縁層を有する粒子放出装置にお
いて、前記絶縁層のうち、前記複数の微小孔間の領域が
除去された構造を少なくとも一部に有することを特徴と
する粒子放出装置をも提供するものである。
According to the present invention, in the particle emitting device having the above-mentioned first electrode, second electrode, a plurality of micropores and an insulating layer, a region between the plurality of micropores in the insulating layer is removed. The present invention also provides a particle emitting device having the above structure in at least a part thereof.

【0062】上記において、第一の電極と第二の電極と
が互いに重なり合う領域において絶縁層の実質的に全部
が除去されているように構成することもできる。
In the above, the insulating layer may be substantially entirely removed in the region where the first electrode and the second electrode overlap each other.

【0063】また、上記において、微小孔が設けられた
第二の電極がハニカム状又は格子状を呈しているように
構成することができる。
Further, in the above, the second electrode provided with the micropores may be configured to have a honeycomb shape or a lattice shape.

【0064】また、上記において、第一の電極と第二の
電極との間隙が1μm未満であることが望ましい。
Further, in the above, it is desirable that the gap between the first electrode and the second electrode is less than 1 μm.

【0065】また、上記において、第一の電極と第二の
電極との間隙が 0.5μm以下であることが一層望まし
い。
Further, in the above, it is more desirable that the gap between the first electrode and the second electrode is 0.5 μm or less.

【0066】更に上記において、第一の電極と第二の電
極との間隙が 0.1μm以上であることが前述したと同様
の理由から望ましい。
Further, in the above, it is desirable that the gap between the first electrode and the second electrode is 0.1 μm or more for the same reason as described above.

【0067】本発明は、前述した粒子放出面又は薄膜を
有し、かつ、絶縁層の少なくとも一部が除去された粒子
放出装置をも提供するものである。
The present invention also provides a particle emitting device having the above-mentioned particle emitting surface or thin film and having at least a part of the insulating layer removed.

【0068】本発明は、前述した粒子放出装置を具備す
る電界放出型装置をも提供するものである。
The present invention also provides a field emission device including the particle emission device described above.

【0069】本発明に基づく電界放出型装置は、カソー
ド電極ライン、ゲート電極ライン、これら両電極ライン
間の絶縁層及び粒子放出用の微小孔からなる第一のパネ
ルと、複数の発光体及びこれら発光体が夫々被着された
電極からなる第二のパネルとによって電界放出型発光装
置として構成することができる。
The field emission device according to the present invention comprises a first panel consisting of a cathode electrode line, a gate electrode line, an insulating layer between these electrode lines, and micropores for particle emission, a plurality of light-emitting bodies and these. A field emission light-emitting device can be formed by a second panel including electrodes to which light-emitters are attached.

【0070】上記において、発光体が螢光体である電界
放出型ディスプレイ装置として構成することができる。
In the above, a field emission type display device in which the light emitting body is a fluorescent body can be constructed.

【0071】本発明は、基体上に第一の電極を形成する
工程と、前記第一の電極上に絶縁層を形成する工程と、
前記絶縁層上に第二の電極を形成する工程と、前記第二
の電極及び前記絶縁層を夫々貫通する微小孔を形成する
工程とを有する、前記した粒子放出装置又は電界放出型
装置の製造方法をも提供するものである。
The present invention comprises a step of forming a first electrode on a substrate, a step of forming an insulating layer on the first electrode,
Manufacture of the particle emission device or field emission device described above, which comprises a step of forming a second electrode on the insulating layer, and a step of forming micropores penetrating the second electrode and the insulating layer, respectively. It also provides a method.

【0072】本発明は更に、基体上に第一の電極を形成
する工程と、前記第一の電極上に絶縁層を形成する工程
と、前記絶縁層上に第二の電極を形成する工程と、前記
第二の電極及び前記絶縁層を夫々貫通する複数の微小孔
を形成する工程と、前記絶縁層のうちの前記複数の微小
孔間の領域の少なくとも一部の絶縁層を除去する工程と
を有する、前記した絶縁層の少なくとも一部を除去した
粒子放出装置又は電界放出型装置の製造方法をも提供す
るものである。
The present invention further comprises the steps of forming a first electrode on the substrate, forming an insulating layer on the first electrode, and forming a second electrode on the insulating layer. A step of forming a plurality of fine holes penetrating the second electrode and the insulating layer, and a step of removing at least a part of the insulating layer in a region between the plurality of fine holes of the insulating layer. The present invention also provides a method for manufacturing a particle emission device or a field emission device, which has the above-mentioned insulating layer from which at least a part is removed.

【0073】上記の方法において、第二の電極の微小孔
を介してオーバーエッチングすることによって絶縁層部
分を除去することができる。
In the above method, the insulating layer portion can be removed by overetching through the fine holes of the second electrode.

【0074】[0074]

【実施例】以下、本発明の実施例を説明する。Embodiments of the present invention will be described below.

【0075】図1〜図7は、本発明を電子放出源(電界
放出型カソードを含む電極構体)及び極薄型のディスプ
レイ装置(FED)に適用した第一の実施例を示すもの
である。
FIGS. 1 to 7 show a first embodiment in which the present invention is applied to an electron emission source (an electrode structure including a field emission type cathode) and an extremely thin display device (FED).

【0076】本実施例によるディスプレイ装置は、図22
に示したものと同様に、図1に示す電子放出源(電界放
出型カソードを含む電極構体25)と、真空部を介して電
子放出源に対向したアノードとなる螢光面パネル3との
組み合わせによって構成され、既述したようにしてディ
スプレイ動作を行うものである。
The display device according to this embodiment is shown in FIG.
1, the combination of the electron emission source shown in FIG. 1 (the electrode structure 25 including the field emission type cathode) and the fluorescent surface panel 3 serving as an anode facing the electron emission source through the vacuum portion. The display operation is performed as described above.

【0077】電子放出源25においては、その要部を縦断
面で表す図1及び図23と同様の斜視図である図3に示す
ように、例えばガラス材からなる下部基板11の表面上に
帯状の複数本のカソード電極ライン13が形成されてい
る。
In the electron emission source 25, as shown in FIG. 3 which is a perspective view similar to FIG. 1 and FIG. 23 showing a longitudinal section of a main portion thereof, a strip-shaped strip is formed on the surface of the lower substrate 11 made of, for example, a glass material. A plurality of cathode electrode lines 13 are formed.

【0078】これらのカソード電極ライン13上に絶縁層
15と各カソード電極ライン13に対し領域22で交差した帯
状の複数本のゲート電極ライン14とが形成され、これら
のゲート電極ラインは各カソード電極ライン13と共にマ
トリクス構造を構成している。
An insulating layer is formed on these cathode electrode lines 13.
15 and a plurality of strip-shaped gate electrode lines 14 intersecting each cathode electrode line 13 in a region 22 are formed, and these gate electrode lines together with each cathode electrode line 13 form a matrix structure.

【0079】更に、各カソード電極ライン13の接続端部
(図示省略)及び各ゲート電極ライン14の接続端部(図
示省略)が制御手段(図17の107 と同様のもの)に夫々
接続され、電気的に導通している。
Furthermore, the connection end (not shown) of each cathode electrode line 13 and the connection end (not shown) of each gate electrode line 14 are connected to the control means (similar to 107 in FIG. 17), It is electrically conducting.

【0080】ここで、絶縁層15にはゲート電極ライン14
からカソード電極ライン13に達する孔径w1 の多数の円
形の微小孔20がカソードホールとして形成されている。
Here, the gate electrode line 14 is formed on the insulating layer 15.
A large number of circular micro holes 20 having a hole diameter w 1 reaching from the cathode electrode line 13 to the cathode electrode line 13 are formed as cathode holes.

【0081】カソード電極13は、高融点のモリブデン又
はタングステンからなる。ゲート電極14は、クロム、タ
ンタル、モリブデン、タングステン、WSix、アルミニ
ウム等で形成でき、その厚さは 0.1〜0.5 μmとしてい
る。絶縁層15は、SiO2 、Si3 4 等を真空蒸着、
スパッタ、CVD等により、厚さt1 が1μm未満(好
ましくは 0.1〜0.5 μm、この例では 0.3μm)として
形成されたものである。微小孔20は、径w1 が 0.1μm
〜数μmで、ピッチpを数μm〜数十μmとして、ゲー
ト電極14が格子状又はハニカム状になるように配列され
ている。
The cathode electrode 13 is made of high melting point molybdenum or tungsten. The gate electrode 14 can be formed of chromium, tantalum, molybdenum, tungsten, WSix , aluminum or the like, and its thickness is 0.1 to 0.5 μm. The insulating layer 15 is formed by vacuum deposition of SiO 2 , Si 3 N 4, etc.,
It is formed by sputtering, CVD or the like so that the thickness t 1 is less than 1 μm (preferably 0.1 to 0.5 μm, 0.3 μm in this example). The micropore 20 has a diameter w 1 of 0.1 μm
.About.several .mu.m and pitch p of several .mu.m to tens of .mu.m, the gate electrodes 14 are arranged so as to have a lattice shape or a honeycomb shape.

【0082】なお、螢光面パネル3側の基板2は、その
一主面である下面部において上記真空部を介して上記電
子放出源の主面部と対向して設けられている。この上部
基板の下面部には、螢光面が塗布され、各ゲート電極ラ
イン14と夫々平行な帯状の螢光面R、G、Bが夫々透明
電極1R、1G、1Bに被着形成されている。
The substrate 2 on the side of the fluorescent surface panel 3 is provided so as to face the main surface portion of the electron emission source through the vacuum portion on the lower surface portion which is one main surface. A fluorescent surface is coated on the lower surface of the upper substrate, and strip-shaped fluorescent surfaces R, G, B parallel to the respective gate electrode lines 14 are formed on the transparent electrodes 1R, 1G, 1B, respectively. There is.

【0083】上記電子放出源においては、上記制御手段
により所定のカソード電極ライン13及びゲート電極ライ
ン14を選択し、これらの間に所定の電圧を印加すること
によって、対応する画素領域内の各微小孔20内のカソー
ド電極13に所定の電界がかかると、各微小孔20内のカソ
ード電極13からトンネル効果によって電子が放出され
る。
In the electron emission source, a predetermined cathode electrode line 13 and a gate electrode line 14 are selected by the control means, and a predetermined voltage is applied between them, so that each microscopic area in the corresponding pixel region is selected. When a predetermined electric field is applied to the cathode electrode 13 in the hole 20, electrons are emitted from the cathode electrode 13 in each micro hole 20 by the tunnel effect.

【0084】このとき、上記電子放出源が内蔵されたデ
ィスプレイ装置において、所定の画素領域を励起するこ
とによって各微小孔20内のカソード電極13から放出され
た電子が上記制御手段によりカソード電極ライン13とア
ノードである螢光面パネル3の透明電極1R、1G又は
1Bとの間に印加された電圧によって更に加速され、ゲ
ート電極ライン14と螢光面パネル3との間に形成された
真空部30を通って螢光面に到達する。そして、この電子
線により螢光面R、G又はBから可視光が放出される。
At this time, in the display device in which the electron emission source is built in, the electrons emitted from the cathode electrode 13 in each micro hole 20 by exciting a predetermined pixel region are controlled by the control means to the cathode electrode line 13 And a vacuum portion 30 formed between the gate electrode line 14 and the fluorescent panel 3 by being further accelerated by a voltage applied between the transparent electrode 1R, 1G or 1B of the fluorescent panel 3 which is an anode. To reach the fluorescent surface. Visible light is emitted from the fluorescent surface R, G or B by this electron beam.

【0085】ここで、図2に示すように、カソード電極
13上の微細孔20内に露出した部分の上面13Aがフラット
であるために、ゲート電極14−カソード電極13間に電圧
を印加した際に等電位面Em は上面13Aに沿って略フラ
ットに微細孔20内に形成されることになる。
Here, as shown in FIG. 2, the cathode electrode
For the upper surface 13A of the exposed portion in the micropores 20 on 13 is flat, equipotential surfaces E m when a voltage is applied between the gate electrode 14 cathode electrode 13 is substantially flat along the upper surface 13A It will be formed in the fine holes 20.

【0086】従って、上面(電子放出面)13Aから放出
される電子eは等電位面Em と直交して進行するので、
微小孔20から放出される電子eは進路があまり振れるこ
となく、真空部(高真空領域)30を通して所定の螢光体
(例えば赤色螢光体R)に到達し、ミスランディングを
起こすことはない。この結果、常に目的とする色の発光
が得られ、ディスプレイの性能が向上し、高精細化が可
能になる。更に、電子eは、マイクロチップの頂点から
ではなく、カソード電極13の微小孔20に臨む部分の上面
13Aから放出されるので、放出電子の量が大きくなり、
高い効率を以て発光がなされる。その上、マイクロチッ
プの頂点のような1点にイオンが集中することがなく、
高真空領域に存在するイオンによるスパッタも激減し、
装置の耐久性が改善される。
Therefore, the electrons e emitted from the upper surface (electron emission surface) 13A travel perpendicularly to the equipotential surface E m ,
The electron e emitted from the minute hole 20 does not fluctuate its course, reaches a predetermined fluorescent body (for example, a red fluorescent body R) through the vacuum portion (high vacuum region) 30, and does not cause mislanding. . As a result, the desired color of light emission is always obtained, the performance of the display is improved, and high definition can be achieved. Further, the electrons e are not on the top of the microchip, but on the upper surface of the portion of the cathode electrode 13 that faces the micropore 20.
Since it is emitted from 13A, the amount of emitted electrons increases,
The light is emitted with high efficiency. Moreover, the ions do not concentrate at one point such as the top of the microchip,
Sputtering due to ions existing in the high vacuum region is also drastically reduced,
The durability of the device is improved.

【0087】更に、電子を放出する部分をカソード電極
13の微小孔20に臨む部分の上面13Aとしているので、こ
の上面13Aとゲート電極14との間が十分離れており、こ
れらの間に金属片が付着して短絡が生じることがない。
しかも、後述の製造方法から明らかなように、予め基板
11上に成膜しておけるから、リフトオフの必要がなく、
リフトオフ時に生じる金属片の問題もなくなる。この結
果、印加電圧を上昇させた場合に電極が溶断されること
はなく、信頼性の良い動作を行わせることができる。
Further, a portion for emitting electrons is a cathode electrode.
Since the upper surface 13A of the portion facing the minute hole 20 of 13 is provided, the upper surface 13A and the gate electrode 14 are sufficiently separated from each other, and a metal piece does not adhere between them to cause a short circuit.
Moreover, as is clear from the manufacturing method described later,
There is no need for lift-off because it can be formed on 11
The problem of metal pieces that occurs during lift-off is also eliminated. As a result, the electrodes are not blown when the applied voltage is increased, and reliable operation can be performed.

【0088】図4は、電子放出源と螢光面パネルとによ
って組み立てられてなるFEDの要部概略斜視図であ
る。電子放出源25と螢光面パネル3とは、多数のピラー
(柱状のスペーサ)4を介して対向し、周縁部がフリッ
トシール7によって封止される。そして、電子放出源25
と螢光面パネル3との間の空間(図1の30)は、排気管
8から排気されて10-6〜10-9Torr(10-4〜10-7Pa)の真
空度になる。カソード電極ライン13とゲート電極14と
は、夫々FPC(フレキシブルプリントサーキット)
5、6によって外部に電気的に導出される。
FIG. 4 is a schematic perspective view of an essential part of an FED assembled by an electron emission source and a fluorescent panel. The electron emission source 25 and the fluorescent surface panel 3 are opposed to each other via a large number of pillars (columnar spacers) 4, and the peripheral edge portion is sealed by a frit seal 7. And the electron emission source 25
The space (30 in FIG. 1) between the fluorescent surface panel 3 and the fluorescent surface panel 3 is exhausted from the exhaust pipe 8 to a vacuum degree of 10 −6 to 10 −9 Torr (10 −4 to 10 −7 Pa). The cathode electrode line 13 and the gate electrode 14 are respectively FPCs (flexible printed circuits).
It is electrically led to the outside by 5 and 6.

【0089】画素ピッチを 0.4mmとし、カソード電極、
ゲート電極の幅をいずれも 0.2mmとした(即ち、両電極
の交差部(図3の22)領域を 0.2mm×0.2mm とした)場
合、交差部から放出された電子が収束電極等の作用に頼
ることなく螢光体面に引きつけられるとすると、電子が
移動する経過は約±30度の角度範囲に広がる。放出電子
が、 0.4mmピッチで配された螢光体画素上に到達し、隣
の画素の螢光体には到達しない(即ち、クロストークを
起こさない)ようにするには、前記間隙は 0.3mm以下で
あることを要する。そこで、高さ 0.3mm以下のピラー
を、螢光体が存在しない箇所に形成配置する必要があ
る。
The pixel pitch is 0.4 mm, the cathode electrode,
When the width of each gate electrode is 0.2 mm (that is, the area of the intersection (22 in Fig. 3) of both electrodes is 0.2 mm x 0.2 mm), the electrons emitted from the intersection act as a focusing electrode. If they are attracted to the surface of the fluorescent body without relying on, the course of the electron movement spreads over an angular range of about ± 30 degrees. In order that the emitted electrons reach the phosphor pixels arranged at a pitch of 0.4 mm and do not reach the phosphors of the adjacent pixels (that is, do not cause crosstalk), the gap is 0.3 It must be less than mm. Therefore, it is necessary to form and arrange pillars with a height of 0.3 mm or less at locations where there are no fluorescent bodies.

【0090】次に、この例による電子放出源の作製手順
について説明する。
Next, a procedure for manufacturing the electron emission source according to this example will be described.

【0091】先ず、図5に示すように、ガラス基板11上
に、カソード電極13、絶縁層15、ゲート電極14を順次被
着した積層体を製造する。このとき、両電極を電極ライ
ンにパターニングしておく。絶縁層15は、両電極の交差
部にのみ設ける。次いで、ゲート電極14上に微小孔形成
のためのレジストマスク19を形成する。
First, as shown in FIG. 5, a laminated body in which a cathode electrode 13, an insulating layer 15, and a gate electrode 14 are sequentially deposited on a glass substrate 11 is manufactured. At this time, both electrodes are patterned into electrode lines. The insulating layer 15 is provided only at the intersection of both electrodes. Next, a resist mask 19 for forming fine holes is formed on the gate electrode 14.

【0092】次に、図6に示すように、反応性イオンエ
ッチング等の異方性エッチングにより、レジストマスク
19が存在しない箇所のゲート電極14の部分及び絶縁層15
の部分をエッチング除去し、微小孔20を形成する。
Next, as shown in FIG. 6, a resist mask is formed by anisotropic etching such as reactive ion etching.
The portion of the gate electrode 14 where there is no 19 and the insulating layer 15
The portions of are removed by etching to form the micropores 20.

【0093】次に、レジストマスク19を除去し、図1に
示した電子放出源25とする。この方法では、約1μmの
高さのマイクロチップを形成する工程やリフトオフの工
程が不要であり、製造が簡単で材料の甚だしい無駄も起
こらない。
Next, the resist mask 19 is removed to obtain the electron emission source 25 shown in FIG. This method does not require a step of forming a microchip having a height of about 1 μm or a step of lift-off, is easy to manufacture, and does not cause significant waste of material.

【0094】従来の電子放出源にあっては、後のマイク
ロチップ蒸着のために、絶縁層の微小孔をオーバーエッ
チしてゲート電極の微小孔よりも大きくする必要があっ
たが、本発明に基づく電子放出源では、図7(a)に示
すように、垂直に同径にエッチングして良く、仮想線で
示すように絶縁層部分を傾斜してエッチングしても良
い。また、図7(b)に示すように、オーバーエッチン
グしても良い。
In the conventional electron emission source, it was necessary to overetch the micropores of the insulating layer to make them larger than the micropores of the gate electrode for later microchip deposition. In the electron emission source based on this, as shown in FIG. 7A, etching may be performed vertically to the same diameter, or as shown by a virtual line, the insulating layer portion may be etched with an inclination. Further, as shown in FIG. 7B, overetching may be performed.

【0095】図8は、本発明の第二の実施例を示す図1
と同様の断面図である。
FIG. 8 shows the second embodiment of the present invention, which is shown in FIG.
It is a sectional view similar to FIG.

【0096】この例では、カソード電極13上に、カソー
ド電極の構成材料よりも仕事関数が小さい電子放出物質
からなる薄膜16を、少なくとも電極交差部22の略全域に
設けている。そして、薄膜16の微小孔20に臨む部分の上
面16Aが電子放出面となり、電子放出源35が構成され
る。
In this example, a thin film 16 made of an electron emitting substance having a work function smaller than that of the constituent material of the cathode electrode is provided on the cathode electrode 13 at least over substantially the entire electrode intersection portion 22. Then, the upper surface 16A of the portion of the thin film 16 which faces the minute hole 20 serves as an electron emission surface, and the electron emission source 35 is configured.

【0097】薄膜16を構成する電子放出物質の仕事関数
がカソード電極13の構成材料よりも小さくすることによ
り、電子の放出のためのカソード電極とゲート電極との
間に印加する電圧を低減(例えば数十Vに低減)するこ
とができ、低電圧駆動で必要な放出量を安定して得るこ
とができる。
By making the work function of the electron emitting material forming the thin film 16 smaller than that of the constituent material of the cathode electrode 13, the voltage applied between the cathode electrode and the gate electrode for emitting electrons is reduced (for example, It can be reduced to several tens of V), and a required emission amount can be stably obtained by driving at a low voltage.

【0098】また、電子を放出する部分を上記の薄膜と
し、この薄膜を少なくともカソード電極及びゲート電極
の重なり合う領域の略全域に亘って設けることにより、
この薄膜は、既述したようなマイクロホール120 の形成
後の蒸着によらずに、予め成膜した後に絶縁層の形成→
ゲート電極及び微小孔の形成といった簡単な工程を経る
ことができる。薄膜16は、図5、図6に仮想線で示して
ある。
Further, the electron-emitting portion is the above-mentioned thin film, and the thin film is provided at least over substantially the entire region where the cathode electrode and the gate electrode overlap each other.
This thin film is not formed by vapor deposition after the formation of the micro holes 120 as described above, but is formed in advance and then the insulating layer is formed.
It is possible to go through a simple process such as forming a gate electrode and a micro hole. The thin film 16 is shown in phantom in FIGS.

【0099】上記した粒子放出物質からなる薄膜が、絶
縁層の2分の1以下の厚みに設けられているのがよく、
例えば、絶縁層が1μmに近い厚みであれば、薄膜は50
00Å以下の厚みを有している。この薄膜の厚みは、上記
したこの例による作用効果を有効に発揮できるように設
定するのがよく、また、成膜時の蒸着量等によって制御
可能である。この例では、絶縁層の厚さt1 0.3μmに
対し、薄膜16の厚さを2000Åとしている。
It is preferable that the thin film made of the above-mentioned particle-releasing substance is provided in a thickness not more than half the thickness of the insulating layer.
For example, if the insulating layer has a thickness close to 1 μm, the thin film is 50
It has a thickness of 00Å or less. The thickness of this thin film is preferably set so that the action and effect of this example described above can be effectively exhibited, and can be controlled by the amount of vapor deposition during film formation. In this example, the thickness of the thin film 16 is 2000 Å for the thickness t 1 0.3 μm of the insulating layer.

【0100】上記した粒子放出物質の仕事関数は、カソ
ード電極の構成材料の仕事関数よりも小さいことが望ま
しく、 3.0eV以下であることが特に望ましく、 2.0e
V以下が更によい。これは、両電極(カソード電極及び
ゲート電極)間の印加電圧を低くし、特に数十Vでも必
要な電流量を得、例えばディスプレイ用として十分に動
作可能となるからである。なお、カソード電極の構成材
料としては、ニオブ(仕事関数4.02〜4.87eV)、モリ
ブデン(仕事関数4.53〜4.95eV)、クロム(仕事関数
4.5eV)等が挙げられる。
The work function of the above-mentioned particle emitting substance is preferably smaller than the work function of the constituent material of the cathode electrode, particularly preferably 3.0 eV or less, and 2.0 e
V or less is even better. This is because the applied voltage between both electrodes (cathode electrode and gate electrode) is lowered, and the required current amount can be obtained even at several tens of V, and the device can be sufficiently operated for a display, for example. In addition, as a constituent material of the cathode electrode, niobium (work function 4.02 to 4.87 eV), molybdenum (work function 4.53 to 4.95 eV), chromium (work function
4.5 eV) and the like.

【0101】こうした粒子放出物質としては、ダイヤモ
ンド(特にアモルファスダイヤモンド:仕事関数 1.0e
V以下)がよい。薄膜がアモルファスダイヤモンド薄膜
である場合には、5×107 V/m以下の電界の強さでデ
ィスプレイとして必要な電流量を得ることができるの
で、一層の低電圧駆動が可能となる。
As such a particle emission material, diamond (particularly amorphous diamond: work function 1.0e
V or less) is preferable. When the thin film is an amorphous diamond thin film, the amount of current required for a display can be obtained with an electric field strength of 5 × 10 7 V / m or less, so that further low voltage driving is possible.

【0102】また、こうしたアモルファスダイヤモンド
薄膜は電気的に抵抗体であるから、各微小孔内の薄膜か
ら放出される電流量の均質化を図ることができる。そし
て、アモルファスダイヤモンド薄膜は化学的に不活性で
あり、イオンによりスパッタリングされにくいので、安
定なエミッションを長い時間維持できる。
Further, since such an amorphous diamond thin film is an electrical resistor, it is possible to homogenize the amount of current emitted from the thin film in each micropore. Since the amorphous diamond thin film is chemically inert and is difficult to be sputtered by ions, stable emission can be maintained for a long time.

【0103】ダイヤモンド以外に使用可能な粒子放出物
質としては、LaB6 (仕事関数2.66〜2.76eV)、B
aO(仕事関数 1.6〜2.7 eV)、SrO(仕事関数1.
25〜1.6 eV)、Y2 3 (仕事関数 2.0eV)、Ca
O(仕事関数 1.6〜1.86eV)、BaS(仕事関数2.05
eV)、TiN(仕事関数2.92eV)、ZrN(仕事関
数2.92eV)等が挙げられる。
As the particle-releasing substances that can be used other than diamond, LaB 6 (work function 2.66 to 2.76 eV), B
aO (work function 1.6-2.7 eV), SrO (work function 1.
25 to 1.6 eV), Y 2 O 3 (work function 2.0 eV), Ca
O (work function 1.6 to 1.86 eV), BaS (work function 2.05
eV), TiN (work function 2.92 eV), ZrN (work function 2.92 eV) and the like.

【0104】こうした粒子放出物質は、既述したマイク
ロチップ106 の構成材料であるモリブデン(仕事関数
4.6eV)等に比べて仕事関数がかなり小さいことが特
徴的である。なお、この仕事関数は 3.0eV以下とする
のが望ましいが、これは両電極間の印加電圧との相関性
で決めることができ、仕事関数が小さめである場合は印
加電圧を低くでき(例えば、仕事関数を 2.0eV以下と
すれば印加電圧は 100V以下にでき)、或いは仕事関数
が大きめである場合は印加電圧を高くすればよい。
Such a particle emitting substance is molybdenum (work function) which is a constituent material of the microchip 106 described above.
It is characteristic that the work function is considerably smaller than that of 4.6 eV). This work function is preferably 3.0 eV or less, but this can be determined by the correlation with the applied voltage between both electrodes. If the work function is small, the applied voltage can be lowered (for example, If the work function is 2.0 eV or less, the applied voltage can be 100 V or less), or if the work function is large, the applied voltage can be increased.

【0105】この場合、カソード電極ライン13が冷陰極
薄膜16の微小冷陰極に被覆され、ゲート電極ライン14及
び絶縁層15を貫通する円形の微小孔20が形成されている
が、薄膜16が特にアモルファスダイヤモンドである場
合、冷陰極自体が抵抗体であるため、各微小孔20内の薄
膜16から放出される電流量が均質化される。この結果、
ディスプレイ装置のスクリーン上に生じる光輝点が均質
となり、見栄えが非常に良好なものとなる。
In this case, the cathode electrode line 13 is covered with the micro cold cathode of the cold cathode thin film 16 and the circular micro hole 20 penetrating the gate electrode line 14 and the insulating layer 15 is formed. In the case of amorphous diamond, since the cold cathode itself is a resistor, the amount of current emitted from the thin film 16 in each micropore 20 is homogenized. As a result,
The bright spots generated on the screen of the display device are uniform, and the appearance is very good.

【0106】更に、アモルファスダイヤモンド薄膜は化
学的に不活性であり、真空部30に生じるイオンによって
もスパッタリングされ難いので、安定なエミッションを
長い時間維持できる。こうしたスパッタリングについて
は、薄膜16自体が薄くて微小孔20の底面に存在している
ために、薄膜16はスパッタリングされ難い構造となって
いる。
Further, since the amorphous diamond thin film is chemically inert and is difficult to be sputtered by the ions generated in the vacuum portion 30, stable emission can be maintained for a long time. Regarding such sputtering, since the thin film 16 itself is thin and exists on the bottom surface of the micropore 20, the thin film 16 has a structure that is difficult to be sputtered.

【0107】その他は、前記第一の実施例におけると同
様である。
Others are the same as those in the first embodiment.

【0108】図9は、第三の実施例を示す図8と同様の
断面図である。
FIG. 9 is a sectional view similar to FIG. 8 showing the third embodiment.

【0109】この例では、カソード電極13の微小孔20に
臨む領域にのみ例えばアモルファスダイヤモンドの薄膜
36を真空蒸着によって形成し、その上面36Aを電子放出
面として電子放出源45を構成している。薄膜36は、微小
孔20を形成した後に設ける。この例にあっては、アルミ
ニウムの膜37(仮想線で示す)をゲート電極14上に形成
し、薄膜蒸着時にアルミニウム膜37上に堆積した薄膜材
料の堆積層38(仮想線で示す)をアルミニウム膜37を除
去すると共にリフトオフする。
In this example, a thin film of amorphous diamond, for example, is provided only in the region of the cathode electrode 13 facing the micropores 20.
An electron emission source 45 is formed by forming 36 by vacuum vapor deposition and using the upper surface 36A as an electron emission surface. The thin film 36 is provided after forming the micropores 20. In this example, an aluminum film 37 (shown in phantom lines) is formed on the gate electrode 14, and a thin film material deposition layer 38 (shown in phantom lines) deposited on the aluminum film 37 during thin film deposition is used as an aluminum film. The film 37 is removed and lifted off.

【0110】この例にあっては、低電圧駆動が可能であ
るという前記第二の実施例による効果に加えて、上記の
リフトオフ時に堆積層38の一部が微小孔20内に侵入した
としても、これは導電性ではないので何の障害にもなら
ない。その他は、前記第二の実施例におけると同様であ
る。
In this example, in addition to the effect of the second embodiment that low voltage driving is possible, even if a part of the deposition layer 38 enters the fine holes 20 at the time of lift-off described above. , It's not conductive so it won't hinder anything. Others are the same as those in the second embodiment.

【0111】図10は、第四の実施例を示す図9と同様の
断面図である。
FIG. 10 is a sectional view similar to FIG. 9 showing the fourth embodiment.

【0112】この例では、図9の薄膜36に替えて、絶縁
層15の高さよりも低い、例えばアモルファスダイヤモン
ドの円錐台形体46を形成し、その上面46Aを電子放出面
とし、電子放出源55を構成している。図10中、仮想線で
示す47はリフトオフ用のアルミニウム膜、仮想線で示す
48はアルミニウム膜47上に堆積した堆積物の層である。
In this example, instead of the thin film 36 of FIG. 9, a truncated cone 46 of amorphous diamond, which is lower than the height of the insulating layer 15, is formed, and its upper surface 46A serves as an electron emitting surface, and an electron emitting source 55. Are configured. In FIG. 10, the phantom line 47 indicates an aluminum film for lift-off, and the phantom line indicates
Reference numeral 48 is a layer of deposits deposited on the aluminum film 47.

【0113】この例にあっては、アモルファスダイヤモ
ンドの円錐台形体46の高さを高精度に制御する必要がな
く、製造が容易である。その他は、前記第三の実施例に
おけると同様である。
In this example, it is not necessary to control the height of the truncated cone-shaped body 46 of amorphous diamond with high precision, and the manufacture is easy. Others are the same as those in the third embodiment.

【0114】図11は第五の実施例を示す図1と同様の断
面図、図13は図3と同様の斜視図である。
FIG. 11 is a sectional view similar to FIG. 1 showing a fifth embodiment, and FIG. 13 is a perspective view similar to FIG.

【0115】この例にあっては、電子放出源65の電極交
差部22の絶縁層15を、交差部の周縁部を残してこの周縁
部に囲まれる領域の絶縁層部分が総って除去され、電子
放出源65が構成されている。残された絶縁層の厚さ(即
ち、カソード電極13とゲート電極14との間の間隙)t2
は、1μm程度でも良いのであるが、小さい方が望まし
く、この例にあっては、前記の各実施例におけると同様
に 0.3μmとしている。
In this example, the insulating layer 15 of the electrode crossing portion 22 of the electron emission source 65 is entirely removed except for the peripheral portion of the crossing portion, and the insulating layer portion in the region surrounded by this peripheral portion is removed. An electron emission source 65 is configured. The thickness of the remaining insulating layer (that is, the gap between the cathode electrode 13 and the gate electrode 14) t 2
May be about 1 .mu.m, but it is preferable that it is small, and in this example, it is set to 0.3 .mu.m as in the above-mentioned embodiments.

【0116】図12は電子放出の状況を示す図2と同様の
拡大断面図である。
FIG. 12 is an enlarged sectional view similar to FIG. 2 showing the state of electron emission.

【0117】この例にあっては、カソード電極13上に形
成される等電位面Em は、カソード電極13の微小孔20下
の領域の中央部でカソード電極表面と平行になり、同周
縁部及びこれに隣接するゲート電極14下の領域で上昇す
るように形成される。このため、放出電子eは、等電位
面Em と直交する方向に移動するため、等電位面の上昇
部分が恰もレンズのように作用して、ゲート電極14の微
小孔20に近い部分の下のカソード電極部分から放出する
電子も、微小孔20を通って螢光面パネルへ移動するよう
になる。
In this example, the equipotential surface E m formed on the cathode electrode 13 is parallel to the cathode electrode surface in the central portion of the region below the minute holes 20 of the cathode electrode 13, and the peripheral portion thereof is the same. And, it is formed so as to rise in a region below the gate electrode 14 adjacent thereto. For this reason, the emitted electrons e move in a direction orthogonal to the equipotential surface E m , so that the rising portion of the equipotential surface acts like a lens and the lower portion of the gate electrode 14 near the minute holes 20. The electrons emitted from the cathode electrode portion of the above also move to the fluorescent surface panel through the minute holes 20.

【0118】このため、螢光面パネルへ向かう有効な電
子を放出する電子放出面13Bは、ゲート電極下の部分の
一部に迄及ぶようになって、前記第一の実施例における
電子放出面13A(図2参照)よりも広くなり、有効な放
出電子の量が多くなる。
Therefore, the electron emitting surface 13B for emitting effective electrons toward the fluorescent surface panel reaches a part of the portion under the gate electrode, and the electron emitting surface in the first embodiment is the same. It becomes wider than 13A (see FIG. 2), and the amount of effective emitted electrons increases.

【0119】図12において、ゲート電極とカソード電極
との最短距離をd、両電極間の印加電圧をVg とする
と、電界強度F1 は、近似的に F1 =Vg /d1 で求められる。ここで、d1(即ち、t2)=0.3 μm、V
g =100 Vとすると、 F1 =3.4 ×10-6V/cm となり、電界放出が起こることになる。この電界強度F
1 は、先に図26で説明した従来のマイクロチップでの電
界強度F2 の半分以下(即ち、電界放出に要する電界強
度が半分以下)である。
In FIG. 12, assuming that the shortest distance between the gate electrode and the cathode electrode is d and the applied voltage between both electrodes is V g , the electric field strength F 1 is approximately calculated by F 1 = V g / d 1 . To be Where d 1 (that is, t 2 ) = 0.3 μm, V
When g = 100 V, F 1 = 3.4 × 10 −6 V / cm, and field emission occurs. This electric field strength F
1 is less than half of the electric field strength F 2 in the conventional microchip described above with reference to FIG. 26 (that is, the electric field strength required for field emission is less than half).

【0120】上記のように絶縁層15が交差部の周縁部の
みに存在しているので、多数の微小孔20が形成されたゲ
ート電極14は、製造中や使用中に応力を受けて捩れ易
く、間隙t2 が変化し易い。従って、ゲート電極14は、
図15(a)、(b)のように格子状としても良いが、寧
ろ図14(a)、(b)に示すように、ハニカム状とする
のが望ましい。また、ハニカム状にすることにより、微
小孔20の密度が高くなり、放出電子の量が多くなって好
都合である。
As described above, since the insulating layer 15 exists only at the peripheral portion of the intersecting portion, the gate electrode 14 having a large number of minute holes 20 is easily twisted due to stress during manufacture or use. , The gap t 2 is likely to change. Therefore, the gate electrode 14 is
Although it may have a lattice shape as shown in FIGS. 15 (a) and 15 (b), it is preferably a honeycomb shape as shown in FIGS. 14 (a) and 14 (b). Further, by forming the honeycomb shape, the density of the micropores 20 is increased and the amount of emitted electrons is increased, which is convenient.

【0121】上記の例では、ゲート電極とカソード電極
との間隙t2 を 0.3μmとしているが、この間隙を 1.0
μm程度にすることも可能である。図16の電子放出源66
は、上記間隙(符号t3 で示す)を 1.0μmとした例を
示す電子放出源65と同様の断面図である。
In the above example, the gap t 2 between the gate electrode and the cathode electrode is 0.3 μm, but this gap is 1.0 μm.
It is also possible to make it about μm. The electron emission source 66 of FIG.
FIG. 6 is a cross-sectional view similar to the electron emission source 65 showing an example in which the gap (designated by t 3 ) is 1.0 μm.

【0122】図11、図16の電子放出源は、図17〜図19に
示す手順で作製される。
The electron emission source shown in FIGS. 11 and 16 is manufactured by the procedure shown in FIGS.

【0123】先ず、図17に示すように、ガラス基板11上
に、カソード電極13、絶縁層15、ゲート電極14を順次被
着した積層体を製造する。このとき、両電極を電極ライ
ンにパターニングしておく。絶縁層15は両電極の交差部
にのみ設ける。次いで、ゲート電極14上に微小孔形成の
ためのレジストマスク99を形成する。
First, as shown in FIG. 17, a laminated body in which a cathode electrode 13, an insulating layer 15, and a gate electrode 14 are sequentially deposited on a glass substrate 11 is manufactured. At this time, both electrodes are patterned into electrode lines. The insulating layer 15 is provided only at the intersection of both electrodes. Next, a resist mask 99 for forming fine holes is formed on the gate electrode 14.

【0124】次に、図18に示すように、反応性イオンエ
ッチング等の異方性エッチングにより、レジストマスク
99が存在しない箇所のゲート電極14の部分及び絶縁層15
の部分をエッチング除去し、微小孔20を形成する。
Next, as shown in FIG. 18, a resist mask is formed by anisotropic etching such as reactive ion etching.
Part of the gate electrode 14 and insulating layer 15 where 99 does not exist
The portions of are removed by etching to form the micropores 20.

【0125】次に、図19に示すように、例えば弗酸を用
いての微小孔20からの等方性エッチングにより、交差部
の周縁部以外の領域の絶縁層を完全に除去する。
Next, as shown in FIG. 19, the insulating layer in the region other than the peripheral portion of the intersection is completely removed by isotropic etching from the micropores 20 using hydrofluoric acid, for example.

【0126】次に、レジストマスク99を除去し、図11、
図16に示した電子放出源65、66とする。
Next, the resist mask 99 is removed, and FIG.
The electron emission sources 65 and 66 shown in FIG. 16 are used.

【0127】その他は、前記第一の実施例におけると同
様である。
Others are the same as those in the first embodiment.

【0128】図20は第六の実施例を示す図11と同様の断
面図である。
FIG. 20 is a sectional view similar to FIG. 11 showing the sixth embodiment.

【0129】この例は、前記第二の実施例におけるカソ
ード電極上にこの構成材料よりも仕事関数の小さい材料
からなる薄膜を設けた構造を、前記第五の実施例に付加
した例である。
This example is an example in which the structure in which a thin film made of a material having a work function smaller than that of the constituent material is provided on the cathode electrode in the second embodiment is added to the fifth embodiment.

【0130】即ち、ニオブ、モリブデン、クロム等から
なるカソード電極13上の少なくとも電極交差部の全域に
亘ってアモルファスダイヤモンド等の薄膜16を被着し、
電極交差部の周縁部以外の領域で絶縁層を総て除去し、
電子放出源75としている。その他は、前記第二の実施例
及び前記第五の実施例におけると同様である。
That is, a thin film 16 of amorphous diamond or the like is deposited on the cathode electrode 13 made of niobium, molybdenum, chromium or the like at least over the entire electrode intersection.
Remove all insulating layers in the area other than the periphery of the electrode intersection,
The electron emission source is 75. Others are the same as those in the second embodiment and the fifth embodiment.

【0131】電子放出源75を上記のように構成すること
により、低電圧駆動が可能になるという前記第二の実施
例による効果と、電子放出面16Bが広くなって電子放出
量が増加するという前記第五の実施例による効果との双
方の効果が併せて奏せられる。
By configuring the electron emission source 75 as described above, the effect of the second embodiment that low voltage driving is possible and the electron emission surface 16B being widened and the amount of electron emission being increased. Both effects of the fifth embodiment can be obtained together.

【0132】図21は第七の実施例を示す図11と同様の断
面図である。
FIG. 21 is a sectional view similar to FIG. 11 showing the seventh embodiment.

【0133】この例は、前記第三の実施例におけるカソ
ード電極の微小孔下の部分に、カソード電極構成材料よ
りも仕事関数の小さい材料からなる薄膜を設けた構造
を、前記第五の実施例に付加した例である。
In this example, a structure in which a thin film made of a material having a work function smaller than that of the cathode electrode constituent material is provided in a portion under the minute hole of the cathode electrode in the third embodiment is the same as the fifth embodiment. It is an example added to.

【0134】即ち、ニオブ、モリブデン、クロム等から
なるカソード電極13上の微小孔20下の部分に、アモルフ
ァスダイヤモンド等の薄膜36を被着し、電極交差部の周
縁部以外の領域で絶縁層を総て除去し、電子放出源85と
している。その他は、前記第三の実施例及び前記第五の
実施例におけると同様である。
That is, a thin film 36 of amorphous diamond or the like is deposited on the portion of the cathode electrode 13 made of niobium, molybdenum, chromium or the like below the micropores 20, and an insulating layer is formed in the region other than the peripheral portion of the electrode intersection. All are removed and used as the electron emission source 85. Others are the same as those in the third embodiment and the fifth embodiment.

【0135】電子放出源85を上記のように構成すること
により、低電圧駆動が可能になるという前記第三の実施
例による効果と、薄膜36の上面36Aと薄膜36の周囲のカ
ソード電極上面13Cとによって電子放出面が形成され、
電子放出面が広くなって電子放出量が増加するという効
果との双方の効果が併せて奏せられる。
By constructing the electron emission source 85 as described above, the effect of the third embodiment that low voltage driving becomes possible, and the upper surface 36A of the thin film 36 and the cathode electrode upper surface 13C around the thin film 36 are obtained. The electron emission surface is formed by
Both the effect of increasing the electron emission surface and increasing the amount of electron emission can be obtained.

【0136】図22は第八の実施例を示す図11と同様の断
面図である。
FIG. 22 is a sectional view similar to FIG. 11 showing the eighth embodiment.

【0137】この例は、前記第四の実施例におけるカソ
ード電極13の微小孔20下の部分上に例えばアモルファス
ダイヤモンドの円錐台形体46を設けた構造を、前記第五
の実施例に付加した例である。
This example is an example in which the structure in which the truncated cone 46 of amorphous diamond is provided on the portion of the cathode electrode 13 under the micropores 20 in the fourth embodiment is added to the fifth embodiment. Is.

【0138】即ち、ニオブ、モリブデン、クロム等から
なるカソード電極13上の微小孔20下の部分に、アモルフ
ァスダイヤモンド等の円錐台形体46を設け、電極交差部
の周縁部以外の領域で絶縁層を総て除去し、電子放出源
95としている。その他は、前記第四の実施例及び前記第
五の実施例におけると同様である。
That is, a circular truncated cone 46 such as amorphous diamond is provided in the portion below the micropores 20 on the cathode electrode 13 made of niobium, molybdenum, chromium or the like, and an insulating layer is formed in a region other than the peripheral portion of the electrode intersection. All removed, electron emission source
It is 95. Others are the same as those in the fourth and fifth embodiments.

【0139】電子放出源95を上記のように構成すること
により、低電圧駆動が可能でかつ円錐台形体46の高さを
高精度に制御する必要がないという前記第四の実施例に
よる効果と、円錐台形体46の上面46Aと円錐台形体46の
周囲のカソード電極上面13Cとによって電子放出面が形
成され、電子放出面が広くなって電子放出量が増大する
という効果との双方の効果が併せて奏せられる。
By constructing the electron emission source 95 as described above, it is possible to drive at a low voltage and it is not necessary to control the height of the truncated cone body 46 with high precision. , The upper surface 46A of the truncated cone 46 and the cathode electrode upper surface 13C around the truncated cone 46 form an electron emission surface, and the electron emission surface is widened to increase the electron emission amount. It is played together.

【0140】図23は第九の実施例を示す図11と同様の断
面図である。
FIG. 23 is a sectional view similar to FIG. 11 showing the ninth embodiment.

【0141】この例では、前記第五の実施例において図
19に示した等方性エッチングを途中で中止し、カソード
電極13下に多数の絶縁層15を残し、電子放出源96として
いる。
In this example, the diagram in the fifth embodiment is used.
The isotropic etching shown in FIG. 19 is stopped halfway, and a large number of insulating layers 15 are left under the cathode electrode 13 to serve as an electron emission source 96.

【0142】電子放出源96を上記のように構成すること
により、カソード電極13は多数箇所で絶縁層15に支持さ
れるので、歪みが起こり易く、カソード電極を格子状と
しても応力に充分耐えられるようになる。その他は、前
記第五の実施例におけると同様である。なお、この例に
あって、前記第六、第七、第八の実施例におけると同様
に、カソード電極の交差部全面上にアモルファスダイヤ
モンド等の薄膜13、微小孔20下に薄膜36、円錐台形体46
(いずれも仮想線で示す)を設けて良いことは言う迄も
ない。
By configuring the electron emission source 96 as described above, since the cathode electrode 13 is supported by the insulating layer 15 at a large number of places, distortion is likely to occur, and even if the cathode electrode is formed in a lattice shape, it can sufficiently withstand stress. Like Others are the same as those in the fifth embodiment. In this example, as in the sixth, seventh, and eighth embodiments, a thin film 13 such as amorphous diamond is formed on the entire surface of the intersection of the cathode electrodes, a thin film 36 is formed under the micropores 20, and a truncated cone. Form 46
It goes without saying that (both are shown by virtual lines) may be provided.

【0143】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
Although the embodiments of the present invention have been described above, the above embodiments can be further modified based on the technical idea of the present invention.

【0144】例えば、上述した薄膜16の形成領域は、カ
ソード電極ラインとゲート電極ラインとの交差領域のみ
であってよいし、カソード電極ラインと略同一パターン
に設けてもよい。これ以外の領域にも薄膜16が存在して
いてもよく、場合によっては基板11の全面にあってもよ
い。
For example, the formation region of the above-mentioned thin film 16 may be only the intersection region of the cathode electrode line and the gate electrode line, or may be provided in substantially the same pattern as the cathode electrode line. The thin film 16 may be present in a region other than this, and may be on the entire surface of the substrate 11 in some cases.

【0145】薄膜16、カソード電極13等の材質や厚み、
その成膜方法等は種々変化させてよい。成膜方法には、
上述したCVD等だけでなく、レーザアブレーション法
(レーザ光照射によるエッチング現象を利用した堆積
法:ダイヤモンド薄膜の場合はターゲットはグラファイ
トが使用可能)、スパッタ法(例えばArガスを用いた
スパッタリング:ダイヤモンド薄膜の場合はターゲット
はグラファイトが使用可能)等がある。
Materials and thicknesses of the thin film 16, the cathode electrode 13, etc.,
The film forming method and the like may be variously changed. The film formation method includes
In addition to the above-mentioned CVD, etc., laser ablation method (deposition method utilizing etching phenomenon by laser light irradiation: graphite can be used as target in case of diamond thin film), sputtering method (eg sputtering using Ar gas: diamond thin film) In this case, the target can be graphite).

【0146】また、上述した電子放出源は、FEDに好
適であるが、対向する螢光面パネルの構造や各部のパタ
ーン及び材質等は上述したものに限られず、また、その
作製方法も種々採用できる。
The electron emission source described above is suitable for the FED, but the structure of the facing fluorescent panel, the pattern and material of each part, etc. are not limited to those described above, and various manufacturing methods are adopted. it can.

【0147】なお、上述した電子放出源の用途は、FE
D又はそれ以外のディスプレイ装置に限定されることは
なく、真空管(即ち、カソードから放出される電子流を
ゲート電極(グリッド)によって制御し、増幅又は整流
する電子管)に使用したり、或いは、カソードから放出
される電子を信号電流として取り出すための回路素子
(これには、上述したFEDの螢光面パネルに光電変換
素子を取付け、螢光面パネルの発光パターンを光電変換
素子で電気信号に変換する光通信用の素子も含まれ
る。)等にも応用可能である。
The use of the above-mentioned electron emission source is FE.
The present invention is not limited to D or other display devices, and is used for a vacuum tube (that is, an electron tube in which an electron flow emitted from the cathode is controlled by a gate electrode (grid) and amplified or rectified), or a cathode. A circuit element for taking out electrons emitted from the device as a signal current (a photoelectric conversion element is attached to the fluorescent surface panel of the FED described above, and the light emission pattern of the fluorescent surface panel is converted into an electric signal by the photoelectric conversion element. It is also applicable to a device for optical communication.

【0148】更に、放出される粒子は、通常は前記各実
施例におけるように電子であるが、必ずしも電子に限ら
れるものではなく、他の素粒子を対象としても良い。
Further, the particles to be emitted are usually electrons as in the above-mentioned embodiments, but the particles are not necessarily limited to electrons, and other elementary particles may be used.

【0149】[0149]

【発明の作用効果】本発明は、第一の電極と第二の電極
との間に位置する絶縁層の厚さが1μm未満であり、か
つ、第一の電極上に形成される粒子放出面を実質的に平
坦とすることにより、次の作用効果が奏せられる。
According to the present invention, the thickness of the insulating layer located between the first electrode and the second electrode is less than 1 μm, and the particle emission surface formed on the first electrode. By making the substantially flat, the following operational effects are exhibited.

【0150】粒子放出面が実質的に平坦となっているの
で、粒子放出面から放出される粒子は、平坦な粒子放出
面と略平行に形成される等電位面に対して垂直方向に移
動するので、第二の電極に引き付けられずに第二の電極
の微小孔を通って放出されるようになる。また、粒子
は、点からではなく面から放出されるので、放出粒子の
量が多くなり、粒子放出が効率的になされて信頼性が高
くなる上に、粒子放出面の寿命が延び、かつ、装置製造
が容易である。
Since the particle emission surface is substantially flat, the particles emitted from the particle emission surface move in the direction perpendicular to the equipotential surface formed substantially parallel to the flat particle emission surface. Therefore, they are not attracted to the second electrode and are emitted through the micropores of the second electrode. Also, since the particles are emitted from the surface rather than from a point, the amount of emitted particles is large, the particle emission is efficient and the reliability is high, and the life of the particle emission surface is extended, and, The device is easy to manufacture.

【0151】絶縁層の厚さが1μm未満と小さいため、
第一、第二の電極間の距離が小さく、第二の電極に引き
付けられずに微小孔を通って放出される放出粒子の量が
多くなり、これにより、前記の効果が増大する。また、
装置を薄型にできる。
Since the thickness of the insulating layer is as small as less than 1 μm,
The distance between the first and second electrodes is small and the amount of emitted particles that are not attracted to the second electrode and are emitted through the micropores is large, which increases the effect. Also,
The device can be made thin.

【0152】本発明は、絶縁層のうち、複数の微小孔間
の領域が除去された構造を少なくとも一部に有するよう
に構成することにより、更に次の作用効果が奏せられ
る。
According to the present invention, since the insulating layer has a structure in which at least a part of the region between the plurality of micropores is removed, the following operational effects can be obtained.

【0153】絶縁層が除去された領域では、第二の電極
の微小孔に近い部分の下で、等電位面が彎曲し、この彎
曲した等電位面が恰もレンズのように作用して放出粒子
の進路を曲げるようになる。そのため、微小孔を通って
放出される粒子には、第二の電極の微小孔に近い部分の
下に位置する第一の電極部分から放出される粒子が含ま
れるようになる。その結果、放出粒子の量が一層多くな
り、粒子放出が更に効率的になされる。
In the region where the insulating layer is removed, the equipotential surface is curved below the portion close to the micropores of the second electrode, and the curved equipotential surface acts like a lens to emit particles. You will start to bend the path. Therefore, the particles emitted through the micropores include the particles emitted from the first electrode portion located below the portion close to the micropores of the second electrode. As a result, the amount of emitted particles is higher and the particle emission is more efficient.

【図面の簡単な説明】[Brief description of drawings]

【図1】第一の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 1 is an enlarged partial sectional view of an essential part of a display device according to a first embodiment.

【図2】同電子放出源の電子放出性能を説明するための
拡大概略断面図である。
FIG. 2 is an enlarged schematic cross-sectional view for explaining the electron emission performance of the electron emission source.

【図3】同ディスプレイ装置の要部概略分解斜視図であ
る。
FIG. 3 is a schematic exploded perspective view of a main part of the display device.

【図4】同ディスプレイ装置の概略斜視図である。FIG. 4 is a schematic perspective view of the display device.

【図5】同電子放出源製造の第一ステップを示す拡大部
分断面図である。
FIG. 5 is an enlarged partial sectional view showing a first step of manufacturing the electron emission source.

【図6】同電子放出源製造の第二ステップを示す拡大部
分断面図である。
FIG. 6 is an enlarged partial cross-sectional view showing a second step of manufacturing the electron emission source.

【図7】第一の実施例の変形例を示す電子放出源の拡大
部分断面図である。
FIG. 7 is an enlarged partial sectional view of an electron emission source showing a modification of the first embodiment.

【図8】第二の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 8 is an enlarged partial sectional view of an essential part of a display device according to a second embodiment.

【図9】第三の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 9 is an enlarged partial sectional view of an essential part of a display device according to a third embodiment.

【図10】第四の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 10 is an enlarged partial sectional view of an essential part of a display device according to a fourth embodiment.

【図11】第五の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 11 is an enlarged partial sectional view of an essential part of a display device according to a fifth embodiment.

【図12】同電子放出源の電子放出性能を説明するための
拡大概略断面図である。
FIG. 12 is an enlarged schematic cross-sectional view for explaining the electron emission performance of the electron emission source.

【図13】同ディスプレイ装置の要部概略分解斜視図であ
る。
FIG. 13 is a schematic exploded perspective view of a main part of the display device.

【図14】同微小孔をハニカム状に配した電子放出源の部
分拡大平面図である。
FIG. 14 is a partially enlarged plan view of an electron emission source in which the same minute holes are arranged in a honeycomb shape.

【図15】同微小孔を格子状に配した電子放出源の部分拡
大平面図である。
FIG. 15 is a partially enlarged plan view of the electron emission source in which the micropores are arranged in a grid pattern.

【図16】第五の実施例の変形例によるディスプレイ装置
の要部拡大部分断面図である。
FIG. 16 is an enlarged partial sectional view of an essential part of a display device according to a modification of the fifth embodiment.

【図17】第五の実施例による電子放出源製造の第一ステ
ップを示す拡大部分断面図である。
FIG. 17 is an enlarged partial cross-sectional view showing a first step of manufacturing an electron emission source according to the fifth embodiment.

【図18】同電子放出源製造の第二ステップを示す拡大部
分断面図である。
FIG. 18 is an enlarged partial cross-sectional view showing a second step of manufacturing the electron emission source.

【図19】同電子放出源製造の第三ステップを示す拡大部
分断面図である。
FIG. 19 is an enlarged partial sectional view showing a third step of manufacturing the electron emission source.

【図20】第六の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 20 is an enlarged partial sectional view of an essential part of a display device according to a sixth embodiment.

【図21】第七の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 21 is an enlarged partial sectional view of an essential part of a display device according to a seventh embodiment.

【図22】第八の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 22 is an enlarged partial sectional view of an essential part of a display device according to an eighth embodiment.

【図23】第九の実施例によるディスプレイ装置の要部拡
大部分断面図である。
FIG. 23 is an enlarged partial sectional view of an essential part of a display device according to a ninth embodiment.

【図24】従来の電子放出源を適用したディスプレイ装置
の要部拡大部分断面図である。
FIG. 24 is an enlarged partial sectional view of a main part of a display device to which a conventional electron emission source is applied.

【図25】同ディスプレイ装置の要部概略分解斜視図であ
る。
FIG. 25 is a schematic exploded perspective view of a main part of the display device.

【図26】同ディスプレイ装置におけるR、G、B三端子
の切り換えによる色選別を説明するための一部分の概略
断面図である。
FIG. 26 is a partial schematic cross-sectional view for explaining color selection by switching the R, G, and B three terminals in the display device.

【図27】同色選別時のタイミングチャートである。FIG. 27 is a timing chart when the same color is selected.

【図28】同電子放出源の電子放出性能を説明するための
概略断面斜視図である。
FIG. 28 is a schematic cross-sectional perspective view for explaining the electron emission performance of the electron emission source.

【図29】同電子放出源製造の第一ステップを示す拡大部
分断面図である。
FIG. 29 is an enlarged partial cross-sectional view showing a first step in manufacturing the electron emission source.

【図30】同電子放出源製造の第二ステップを示す拡大部
分断面図である。
FIG. 30 is an enlarged partial sectional view showing a second step of manufacturing the electron emission source.

【図31】同電子放出源製造の第三ステップを示す拡大部
分断面図である。
FIG. 31 is an enlarged partial sectional view showing a third step of manufacturing the electron emission source.

【図32】同電子放出源製造の第四ステップを示す拡大部
分断面図である。
FIG. 32 is an enlarged partial sectional view showing a fourth step of manufacturing the electron emission source.

【図33】同マイクロチップ(エミッタコーン)を示し、
同図(a)、(b)、(c)は拡大正面図、同図(d)
は拡大平面図である。
FIG. 33 shows the same microchip (emitter cone),
(A), (b) and (c) of the same figure are enlarged front views and (d) of the same figure.
Is an enlarged plan view.

【図34】同電子放出源の製造工程の他のステップを示す
概略断面図である。
FIG. 34 is a schematic cross-sectional view showing another step in the manufacturing process of the electron emission source.

【図35】同電子放出源の製造工程において溶断が生じる
状況を示す概略断面図である。
FIG. 35 is a schematic cross-sectional view showing a situation where fusing occurs in the manufacturing process of the electron emission source.

【図36】同真空蒸着における被蒸着物のサイズと蒸発源
との関係を説明するための説明図である。
FIG. 36 is an explanatory diagram for explaining the relationship between the size of an object to be evaporated and an evaporation source in the same vacuum evaporation.

【図37】同被蒸着物を移動させながら蒸着を行う際の蒸
着源と蒸着領域との関係を説明するための説明図であ
る。
FIG. 37 is an explanatory diagram for explaining a relationship between a vapor deposition source and a vapor deposition region when performing vapor deposition while moving the vapor deposition target object.

【図38】他の従来の電子放出源の製造工程を示す概略断
面図である。
FIG. 38 is a schematic cross-sectional view showing the manufacturing process of another conventional electron emission source.

【図39】更に他の従来の電子放出源の製造工程を示す概
略断面図である。
FIG. 39 is a schematic cross-sectional view showing still another conventional electron-emitting source manufacturing process.

【図40】更に他の従来の電子放出源の数例を示す概略断
面図である。
FIG. 40 is a schematic cross-sectional view showing several examples of still another conventional electron emission source.

【図41】更に他の従来の電子放出源の数例を示す概略断
面図である。
FIG. 41 is a schematic cross-sectional view showing several examples of still another conventional electron emission source.

【符号の説明】[Explanation of symbols]

1R、1G、1B・・・透明電極 2、11・・・ガラス基板 3・・・螢光体パネル 13・・・カソード電極 13A、13B、13C、16A、16B、36A、46A・・・電子
放出面 14・・・ゲート電極 15・・・絶縁層 16、36・・・薄膜 19、99・・・レジストマスク 20・・・微小孔 22・・・電極交差部 25、35、45、55、65、66、75、85、95、96・・・電子放
出源 46・・・円錐台形体 t1 、t2 ・・・絶縁層の厚さ e・・・放出電子 Em ・・・等電位面 R、G、B・・・螢光体
1R, 1G, 1B ... Transparent electrodes 2, 11 ... Glass substrate 3 ... Fluorescent panel 13 ... Cathode electrodes 13A, 13B, 13C, 16A, 16B, 36A, 46A ... Electron emission Surface 14 ... Gate electrode 15 ... Insulating layer 16, 36 ... Thin film 19, 99 ... Resist mask 20 ... Micropore 22 ... Electrode intersection 25, 35, 45, 55, 65 the thickness e ... emitted electrons E m ... equipotential surface of 66,75,85,95,96 ... electron emission source 46 ... frustoconical body t 1, t 2 ... insulating layer R, G, B ... Fluorescent body

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 第一の電極と第二の電極とが絶縁層を介
して互いに対向して設けられ、前記第二の電極及び前記
絶縁層を夫々貫通する微小孔が形成され、前記第一の電
極と前記第二の電極との間に電圧を印加することによ
り、所定の粒子が前記第一の電極の粒子放出面から前記
微小孔を通して放出されるように構成されている粒子放
出装置において、前記絶縁層の厚さが1μm未満であ
り、かつ、前記粒子放出面が実質的に平坦になっている
ことを特徴とする粒子放出装置。
1. A first electrode and a second electrode are provided so as to face each other with an insulating layer interposed therebetween, and minute holes are formed so as to penetrate the second electrode and the insulating layer, respectively. In a particle emission device configured to emit predetermined particles from the particle emission surface of the first electrode through the micropores by applying a voltage between the electrode and the second electrode. The particle emitting device, wherein the insulating layer has a thickness of less than 1 μm, and the particle emitting surface is substantially flat.
【請求項2】 絶縁層の厚さが 0.5μm以下である、請
求項1に記載された粒子放出装置。
2. The particle emitting device according to claim 1, wherein the insulating layer has a thickness of 0.5 μm or less.
【請求項3】 絶縁層の厚さが 0.1μm以上である、請
求項1又は2に記載された粒子放出装置。
3. The particle emitting device according to claim 1, wherein the insulating layer has a thickness of 0.1 μm or more.
【請求項4】 粒子放出面が第一の電極の表面である、
請求項1、2又は3に記載された粒子放出装置。
4. The particle emitting surface is the surface of the first electrode,
The particle emitting device according to claim 1, 2 or 3.
【請求項5】 粒子放出面が、第一の電極を被覆しかつ
この第一の電極の構成材料よりも仕事関数が小さい粒子
放出物質からなる薄膜の表面である、請求項1、2又は
3に記載された粒子放出装置。
5. The particle emitting surface is the surface of a thin film made of a particle emitting substance which covers the first electrode and has a work function smaller than that of the constituent material of the first electrode. The particle emission device described in 1.
【請求項6】 薄膜が微小孔下にのみ設けられている、
請求項5に記載された粒子放出装置。
6. The thin film is provided only under the micropores,
The particle emitting device according to claim 5.
【請求項7】 薄膜が、少なくとも第一の電極と第二の
電極とが重なり合う領域の略全域に亘って設けられてい
る、請求項5に記載された粒子放出装置。
7. The particle emitting device according to claim 5, wherein the thin film is provided over substantially the entire region where at least the first electrode and the second electrode overlap.
【請求項8】 請求項1に記載された第一の電極、第二
の電極、複数の微小孔及び絶縁層を有する粒子放出装置
において、前記絶縁層のうち、前記複数の微小孔間の領
域が除去された構造を少なくとも一部に有することを特
徴とする粒子放出装置。
8. The particle emitting device having the first electrode, the second electrode, the plurality of micropores and the insulating layer according to claim 1, wherein a region of the insulating layer between the plurality of micropores. A particle emitting device having a structure from which is removed in at least a part thereof.
【請求項9】 第一の電極と第二の電極とが互いに重な
り合う領域において絶縁層の実質的に全部が除去されて
いる、請求項8に記載された粒子放出装置。
9. The particle emitting device according to claim 8, wherein substantially all of the insulating layer is removed in a region where the first electrode and the second electrode overlap each other.
【請求項10】 微小孔が設けられた第二の電極がハニカ
ム状又は格子状を呈している、請求項8又は9に記載さ
れた粒子放出装置。
10. The particle emitting device according to claim 8, wherein the second electrode provided with the micropores has a honeycomb shape or a lattice shape.
【請求項11】 第一の電極と第二の電極との間隙が1μ
m未満である、請求項8、9又は10に記載された粒子放
出装置。
11. The gap between the first electrode and the second electrode is 1 μm.
The particle emitting device according to claim 8, 9 or 10, which is less than m.
【請求項12】 第一の電極と第二の電極との間隙が 0.5
μm以下である、請求項11に記載された粒子放出装置。
12. The gap between the first electrode and the second electrode is 0.5.
12. The particle emitting device according to claim 11, having a size of less than or equal to μm.
【請求項13】 第一の電極と第二の電極との間隙が 0.1
μm以上である、請求項11又は12に記載された粒子放出
装置。
13. The gap between the first electrode and the second electrode is 0.1.
The particle emission device according to claim 11 or 12, which has a diameter of at least μm.
【請求項14】 請求項1〜7のいずれか1項に記載され
た粒子放出面又は薄膜を有する、請求項8〜13のいずれ
か1項に記載された粒子放出装置。
14. The particle emitting device according to claim 8, which has the particle emitting surface or the thin film according to any one of claims 1 to 7.
【請求項15】 請求項1〜14のいずれか1項に記載され
た粒子放出装置を具備する電界放出型装置。
15. A field emission device comprising the particle emission device according to claim 1.
【請求項16】 カソード電極ライン、ゲート電極ライ
ン、これら両電極ライン間の絶縁層及び粒子放出用の微
小孔からなる第一のパネルと、複数の発光体及びこれら
発光体が夫々被着された電極からなる第二のパネルとに
よって電界放出型発光装置として構成されている、請求
項15に記載された電界放出型装置。
16. A first panel comprising a cathode electrode line, a gate electrode line, an insulating layer between these electrode lines, and minute holes for emitting particles, a plurality of light emitters, and these light emitters, respectively. 16. The field emission device according to claim 15, which is configured as a field emission light emitting device with a second panel including electrodes.
【請求項17】 発光体が螢光体である電界放出型ディス
プレイ装置として構成されている、請求項16に記載され
た電界放出型装置。
17. The field emission device according to claim 16, which is configured as a field emission display device in which the light emitter is a phosphor.
【請求項18】 基体上に第一の電極を形成する工程と、
前記第一の電極上に絶縁層を形成する工程と、前記絶縁
層上に第二の電極を形成する工程と、前記第二の電極及
び前記絶縁層を夫々貫通する微小孔を形成する工程とを
有する、請求項1〜7のいずれか1項に記載された粒子
放出装置、又はこの粒子放出装置を具備する、請求項1
5、16若しくは17に記載された電界放出型装置の製造方
法。
18. A step of forming a first electrode on a substrate,
A step of forming an insulating layer on the first electrode, a step of forming a second electrode on the insulating layer, and a step of forming micropores penetrating the second electrode and the insulating layer, respectively. A particle emitting device according to any one of claims 1 to 7, or comprising the particle emitting device.
A method for manufacturing a field emission device according to 5, 16, or 17.
【請求項19】 基体上に第一の電極を形成する工程と、
前記第一の電極上に絶縁層を形成する工程と、前記絶縁
層上に第二の電極を形成する工程と、前記第二の電極及
び前記絶縁層を夫々貫通する複数の微小孔を形成する工
程と、前記絶縁層のうちの前記複数の微小孔間の領域の
少なくとも一部の絶縁層を除去する工程とを有する、請
求項8〜14のいずれか1項に記載さた粒子放出装置、又
はこの粒子放出装置を具備する、請求項15、16若しくは
17に記載された電界放出型装置の製造方法。
19. A step of forming a first electrode on a substrate,
Forming an insulating layer on the first electrode, forming a second electrode on the insulating layer, and forming a plurality of micropores penetrating the second electrode and the insulating layer, respectively. 15. The particle emitting device according to claim 8, further comprising: a step and a step of removing at least a part of the insulating layer in a region of the insulating layer between the plurality of micropores. Alternatively, it is provided with this particle emission device.
A method for manufacturing a field emission device according to item 17.
【請求項20】 第二の電極の微小孔を介してオーバーエ
ッチングすることによって絶縁層部分を除去する、請求
項19に記載された、粒子放出装置又は電界放出型装置の
製造方法。
20. The method for manufacturing a particle emission device or a field emission device according to claim 19, wherein the insulating layer portion is removed by overetching through the micropores of the second electrode.
JP8754695A 1995-03-20 1995-03-20 Particle emitter, and field emission type device, and their manufacture Pending JPH08264109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8754695A JPH08264109A (en) 1995-03-20 1995-03-20 Particle emitter, and field emission type device, and their manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8754695A JPH08264109A (en) 1995-03-20 1995-03-20 Particle emitter, and field emission type device, and their manufacture

Publications (1)

Publication Number Publication Date
JPH08264109A true JPH08264109A (en) 1996-10-11

Family

ID=13917991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8754695A Pending JPH08264109A (en) 1995-03-20 1995-03-20 Particle emitter, and field emission type device, and their manufacture

Country Status (1)

Country Link
JP (1) JPH08264109A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041348A1 (en) * 2000-11-20 2002-05-23 Nec Corporation Cnt film and field-emission cold cathode comprising the same
JP2002184300A (en) * 2000-12-13 2002-06-28 Japan Science & Technology Corp Field electron emission device and method of manufacturing the same
JP2003086080A (en) * 2001-09-14 2003-03-20 Sony Corp Cold cathode field emission device and cold cathode field emission display
US6624589B2 (en) 2000-05-30 2003-09-23 Canon Kabushiki Kaisha Electron emitting device, electron source, and image forming apparatus
US6683408B2 (en) 2000-09-14 2004-01-27 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus
US6848962B2 (en) 2000-09-01 2005-02-01 Canon Kabushiki Kaisha Electron-emitting device, electron source, image-forming apparatus, and method for producing electron-emitting device and electron-emitting apparatus
US6853126B2 (en) 2000-09-22 2005-02-08 Canon Kabushiki Kaisha Electron-emitting device, electron source, image forming apparatus, and electron-emitting apparatus
US6858990B2 (en) 2001-09-07 2005-02-22 Canon Kabushiki Kaisha Electron-emitting device, electron source, image forming apparatus, and method of manufacturing electron-emitting device and electron source
US6948995B2 (en) 2001-09-10 2005-09-27 Canon Kabushiki Kaisha Manufacture method for electron-emitting device, electron source, light-emitting apparatus, and image forming apparatus
US7012362B2 (en) 2000-09-01 2006-03-14 Canon Kabushiki Kaisha Electron-emitting devices, electron sources, and image-forming apparatus
US7034444B2 (en) 2000-09-01 2006-04-25 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device
US7074105B2 (en) 2001-03-27 2006-07-11 Canon Kabushiki Kaisha Catalyst used to form carbon fiber, method of making the same and electron emitting device, electron source, image forming apparatus, secondary battery and body for storing hydrogen
US7074102B2 (en) 2003-06-16 2006-07-11 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image display device
US7186160B2 (en) 2000-09-01 2007-03-06 Canon Kabushiki Kaisha Electron-emitting device, electron-emitting apparatus, image display apparatus, and light-emitting apparatus
JP2007109514A (en) * 2005-10-13 2007-04-26 Japan Aerospace Exploration Agency Electron emission device
US7276844B2 (en) 2001-06-15 2007-10-02 E. I. Du Pont De Nemours And Company Process for improving the emission of electron field emitters
US7435689B2 (en) 2005-09-05 2008-10-14 Canon Kabushiki Kaisha Process for fabricating electron emitting device, electron source, and image display device
US7449082B2 (en) 2000-06-21 2008-11-11 E.I. Du Pont De Nemours And Company Process for improving the emissions of electron field emitters
US7583016B2 (en) 2004-12-10 2009-09-01 Canon Kabushiki Kaisha Producing method for electron-emitting device and electron source, and image display apparatus utilizing producing method for electron-emitting device
US7682213B2 (en) 2003-06-11 2010-03-23 Canon Kabushiki Kaisha Method of manufacturing an electron emitting device by terminating a surface of a carbon film with hydrogen
JP2010092885A (en) * 2010-01-12 2010-04-22 Ulvac Japan Ltd Cathode substrate, and method of manufacturing the same
US7733006B2 (en) 2002-06-13 2010-06-08 Canon Kabushiki Kaisha Electron-emitting device and manufacturing method thereof
JP2010225318A (en) * 2009-03-19 2010-10-07 Fuji Heavy Ind Ltd Light emitting device
JP2011138795A (en) * 2011-04-11 2011-07-14 Nec Corp Method of manufacturing emitter, field emission cold cathode using this emitter, and plane image display device

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933664B2 (en) 2000-05-30 2005-08-23 Canon Kabushiki Kaisha Electron emitting device, electron source, and image forming apparatus
US6624589B2 (en) 2000-05-30 2003-09-23 Canon Kabushiki Kaisha Electron emitting device, electron source, and image forming apparatus
US8070906B2 (en) 2000-06-21 2011-12-06 E. I. Du Pont De Nemours And Company Process for improving the emission of electron field emitters
JP2011100737A (en) * 2000-06-21 2011-05-19 E I Du Pont De Nemours & Co Paste for manufacturing electron field emitter, and usage thereof
US7449082B2 (en) 2000-06-21 2008-11-11 E.I. Du Pont De Nemours And Company Process for improving the emissions of electron field emitters
US7591701B2 (en) 2000-09-01 2009-09-22 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device
US7227311B2 (en) 2000-09-01 2007-06-05 Canon Kabushiki Kaisha Electron-emitting device, electron-emitting apparatus, image display apparatus, and light-emitting apparatus
US7611394B2 (en) 2000-09-01 2009-11-03 Canon Kabushiki Kaisha Method of manufacturing electron-emitting element using catalyst to grow carbon fibers between opposite electrodes
US6848962B2 (en) 2000-09-01 2005-02-01 Canon Kabushiki Kaisha Electron-emitting device, electron source, image-forming apparatus, and method for producing electron-emitting device and electron-emitting apparatus
US7012362B2 (en) 2000-09-01 2006-03-14 Canon Kabushiki Kaisha Electron-emitting devices, electron sources, and image-forming apparatus
US7034444B2 (en) 2000-09-01 2006-04-25 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device
US7582001B2 (en) 2000-09-01 2009-09-01 Canon Kabushiki Kaisha Method for producing electron-emitting device and electron-emitting apparatus
US7459844B2 (en) 2000-09-01 2008-12-02 Canon Kabushiki Kaisha Electron-emitting device, electron-emitting apparatus, image display apparatus, and light-emitting apparatus
US7186160B2 (en) 2000-09-01 2007-03-06 Canon Kabushiki Kaisha Electron-emitting device, electron-emitting apparatus, image display apparatus, and light-emitting apparatus
US7198966B2 (en) 2000-09-01 2007-04-03 Canon Kabushiki Kaisha Electron-emitting device, electron source, image-forming apparatus, and method for producing electron-emitting device and electron-emitting apparatus
US7276842B2 (en) 2000-09-01 2007-10-02 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device
US6683408B2 (en) 2000-09-14 2004-01-27 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus
US6853126B2 (en) 2000-09-22 2005-02-08 Canon Kabushiki Kaisha Electron-emitting device, electron source, image forming apparatus, and electron-emitting apparatus
WO2002041348A1 (en) * 2000-11-20 2002-05-23 Nec Corporation Cnt film and field-emission cold cathode comprising the same
US7161285B2 (en) 2000-11-20 2007-01-09 Nec Corporation CNT film and field-emission cold cathode comprising the same
JP2002184300A (en) * 2000-12-13 2002-06-28 Japan Science & Technology Corp Field electron emission device and method of manufacturing the same
US7074105B2 (en) 2001-03-27 2006-07-11 Canon Kabushiki Kaisha Catalyst used to form carbon fiber, method of making the same and electron emitting device, electron source, image forming apparatus, secondary battery and body for storing hydrogen
US7276844B2 (en) 2001-06-15 2007-10-02 E. I. Du Pont De Nemours And Company Process for improving the emission of electron field emitters
US7399215B2 (en) 2001-09-07 2008-07-15 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device and electron source
US6858990B2 (en) 2001-09-07 2005-02-22 Canon Kabushiki Kaisha Electron-emitting device, electron source, image forming apparatus, and method of manufacturing electron-emitting device and electron source
US6948995B2 (en) 2001-09-10 2005-09-27 Canon Kabushiki Kaisha Manufacture method for electron-emitting device, electron source, light-emitting apparatus, and image forming apparatus
JP2003086080A (en) * 2001-09-14 2003-03-20 Sony Corp Cold cathode field emission device and cold cathode field emission display
US7733006B2 (en) 2002-06-13 2010-06-08 Canon Kabushiki Kaisha Electron-emitting device and manufacturing method thereof
US7811625B2 (en) 2002-06-13 2010-10-12 Canon Kabushiki Kaisha Method for manufacturing electron-emitting device
US7682213B2 (en) 2003-06-11 2010-03-23 Canon Kabushiki Kaisha Method of manufacturing an electron emitting device by terminating a surface of a carbon film with hydrogen
US7074102B2 (en) 2003-06-16 2006-07-11 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image display device
US7583016B2 (en) 2004-12-10 2009-09-01 Canon Kabushiki Kaisha Producing method for electron-emitting device and electron source, and image display apparatus utilizing producing method for electron-emitting device
US7435689B2 (en) 2005-09-05 2008-10-14 Canon Kabushiki Kaisha Process for fabricating electron emitting device, electron source, and image display device
JP2007109514A (en) * 2005-10-13 2007-04-26 Japan Aerospace Exploration Agency Electron emission device
JP2010225318A (en) * 2009-03-19 2010-10-07 Fuji Heavy Ind Ltd Light emitting device
JP2010092885A (en) * 2010-01-12 2010-04-22 Ulvac Japan Ltd Cathode substrate, and method of manufacturing the same
JP2011138795A (en) * 2011-04-11 2011-07-14 Nec Corp Method of manufacturing emitter, field emission cold cathode using this emitter, and plane image display device

Similar Documents

Publication Publication Date Title
JPH08264109A (en) Particle emitter, and field emission type device, and their manufacture
US6008576A (en) Flat display and process for producing cathode plate for use in flat display
KR100602071B1 (en) Field emission devices
JPH08115654A (en) Particle emission device, field emission type device, and their manufacture
US6794814B2 (en) Field emission display device having carbon nanotube emitter
JP3409468B2 (en) Particle emission device, field emission device, and manufacturing method thereof
US7473154B2 (en) Method for manufacturing carbon nanotube field emission display
JPH0896704A (en) Particulate emitting device, field emission type device and manufacture of these devices
KR20010062703A (en) Field emission cathode, electron emission device and electron emission device manufacturing method
JP2004259577A (en) Flat-plate type image display device
JP2000067736A (en) Electron emission element, its manufacture, and display device using the same
US20050242706A1 (en) Cathode substrate for electron emission device, electron emission device, and method of manufacturing the same
JP2635879B2 (en) Electron emission device and flat display device using the same
JP2000348602A (en) Electron emitting source and manufacture thereof, and display device using electron emitting source
JP4217933B2 (en) Electron emission source and method for manufacturing the same, and display device using the electron emission source
JP2000123713A (en) Electron emitting element, its manufacture and display device using it
JPH08111167A (en) Particle emitting device, field emission type device and manufacture of these
JPH0428138A (en) Electron emission element and manufacture thereof
JP2004087158A (en) Display device
JP2000348601A (en) Electron emitting source and manufacture thereof, and display device using electron emitting source
KR940011723B1 (en) Method of manufacturing fed
JP2000003664A (en) Field emission cathode, driving method and manufacturing method thereof
KR100434523B1 (en) Field effect electron-emitting device employing fixed spacers and manufacturing method
JP3000479B2 (en) Electron beam generator, image forming apparatus and optical signal donating apparatus using the same
KR100627255B1 (en) Field emission structure and manufacturing method thereof