JPH08272466A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH08272466A JPH08272466A JP7074263A JP7426395A JPH08272466A JP H08272466 A JPH08272466 A JP H08272466A JP 7074263 A JP7074263 A JP 7074263A JP 7426395 A JP7426395 A JP 7426395A JP H08272466 A JPH08272466 A JP H08272466A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- internal circuit
- mos transistor
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 230000000694 effects Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【構成】電源切り換え回路と降圧電源回路を有す半導体
装置。降圧回路100と内部回路102は直接接続さ
れ、電源VDDと内部回路102間にはMOSトランジ
スタ101を介在させている。スイッチ101がOFF
の場合、内部回路は降圧回路から供給される降圧電源で
動作する。また、電源VDDを内部回路の電源として使
用する場合は、スイッチ101のMOSトランジスタを
ONとする。このとき降圧電源も電源VDDと接続され
るため降圧電源とVDDで電源ショートが発生する。こ
れを回避するため、降圧回路出力部のトランジスタをO
FFとし、降圧電源がハイインピーダンス状態になるよ
うにしている。
【効果】降圧電源の使用できる電源電圧範囲が広がり、
低消費電力化が図れる。また、内部回路の電源を電源V
DDとする場合のスイッチ101の電圧低下について
は、バックゲート効果が発生しないため、ほとんど影響
を受けない。
(57) [Summary] [Configuration] A semiconductor device having a power supply switching circuit and a step-down power supply circuit. The step-down circuit 100 and the internal circuit 102 are directly connected, and the MOS transistor 101 is interposed between the power supply VDD and the internal circuit 102. Switch 101 is off
In this case, the internal circuit operates with the step-down power supply supplied from the step-down circuit. When the power supply VDD is used as the power supply for the internal circuit, the MOS transistor of the switch 101 is turned on. At this time, since the step-down power supply is also connected to the power supply VDD, a power supply short circuit occurs between the step-down power supply and VDD. In order to avoid this, the transistor of the step-down circuit output section is turned off.
FF is used so that the step-down power supply is in a high impedance state. [Effect] The usable power supply voltage range of the step-down power supply is expanded,
Low power consumption can be achieved. In addition, the power source of the internal circuit is the power source V
When the voltage is set to DD, the voltage drop of the switch 101 is hardly affected because the back gate effect does not occur.
Description
【0001】[0001]
【産業上の利用分野】本発明は、ICにおける電源切り
換え回路、降圧電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply switching circuit and a step-down power supply circuit in an IC.
【0002】[0002]
【従来の技術】従来の降圧電源回路は、電源切り換え回
路の状態に関係なく常に降圧された電圧を出力してい
る。また従来の電源切り換え回路は、図3に示す様に、
降圧電源回路110と内部回路113との間にMOSト
ランジスタ111を介在させており、MOSトランジス
タ部での電圧低下の影響を受けている。更にはMOSト
ランジスタ111のサブは、VDDと接続されているた
め、MOSトランジスタのバックゲート効果の影響でM
OSトランジスタ111のVthが大きくなりそれによ
る更なる電圧低下の影響も大きい。また、MOSプロセ
スでは、Vthがばらつくため、その影響もある。2. Description of the Related Art A conventional step-down power supply circuit always outputs a stepped-down voltage regardless of the state of a power supply switching circuit. In addition, the conventional power supply switching circuit, as shown in FIG.
The MOS transistor 111 is interposed between the step-down power supply circuit 110 and the internal circuit 113 and is affected by the voltage drop in the MOS transistor section. Furthermore, since the sub of the MOS transistor 111 is connected to VDD, M is affected by the back gate effect of the MOS transistor.
The Vth of the OS transistor 111 becomes large, and there is a large effect of further voltage drop. Further, in the MOS process, Vth varies, which also has an effect.
【0003】[0003]
【発明が解決しようとする課題】従来の電源切り換え回
路は前述したように、降圧電源と内部回路用電源供給ラ
イン間にMOSトランジスタを介在させていたため、M
OSトランジスタ部での電圧低下が著しく、降圧電源電
圧より、内部回路に供給される電源電圧は相当低下して
いる。内部回路が動作する電源電圧は、集積回路によっ
て決まっており、降圧電源が使用できる電源電圧は、例
えば1/n降圧の場合、(内部回路最低動作電圧)×n
+(MOSトランジスタによる低下電圧)△V×n以上
なければならない。通常、ICの電源電圧は決まってお
り、その電源電圧範囲内で降圧電源が使える電圧範囲が
広いほど、ICは低消費電力化が図れる。従来の電源電
圧切り換え回路には△V×nだけ降圧電源の使える電圧
範囲が狭くなり、ICの低消費電力化が図れなくなると
いう問題点を有する。また、降圧電源と内部回路用電源
ライン間に介在する図3の111で示すMOSトランジ
スタを無くして降圧電源と内部回路用電源ラインを直接
接続した場合は、従来の降圧電源回路は常に降圧された
電圧を出力しているため、ICの電源と電源ショートす
るという問題点も新たに発生する。As described above, in the conventional power supply switching circuit, the MOS transistor is interposed between the step-down power supply and the internal circuit power supply line.
The voltage drop in the OS transistor portion is remarkable, and the power supply voltage supplied to the internal circuit is considerably lower than the step-down power supply voltage. The power supply voltage at which the internal circuit operates is determined by the integrated circuit, and the power supply voltage that can be used by the step-down power supply is, for example, 1 / n step-down, (the minimum operation voltage of the internal circuit) × n.
+ (Voltage drop by MOS transistor) ΔV × n or more. Normally, the power supply voltage of the IC is fixed, and the wider the voltage range in which the step-down power supply can be used, the lower the power consumption of the IC. The conventional power supply voltage switching circuit has a problem that the voltage range in which the step-down power supply can be used is narrowed by ΔV × n, and the power consumption of the IC cannot be reduced. Further, when the step-down power supply and the internal circuit power supply line are directly connected without the MOS transistor 111 shown in FIG. 3 interposed between the step-down power supply and the internal circuit power supply line, the conventional step-down power supply circuit is always stepped down. Since the voltage is output, there is a new problem that the power source is short-circuited with the power source of the IC.
【0004】[0004]
【課題を解決するための手段】本発明の半導体装置は、
電源電圧を降圧する降圧回路と、前記降圧回路の出力電
圧と、前記電源電圧のどちらかを選択して動作する内部
回路と、前記降圧回路の出力端子と前記電源電圧の間に
設けられたスイッチを有し、前記スイッチはMOSトラ
ンジスタであり、前記MOSトランジスタは前記内部回
路によって制御され、前記スイッチ導通時には、前記内
部回路は前記降圧回路の出力端子をハイインピーダンス
状態にすることを特徴とする。According to the present invention, there is provided a semiconductor device comprising:
A step-down circuit that steps down the power supply voltage, an output voltage of the step-down circuit, an internal circuit that operates by selecting one of the power supply voltages, and a switch provided between the output terminal of the step-down circuit and the power supply voltage. And the switch is a MOS transistor, the MOS transistor is controlled by the internal circuit, and when the switch is conductive, the internal circuit sets the output terminal of the step-down circuit to a high impedance state.
【0005】[0005]
【実施例】本発明の第1の実施例として図1に電源切り
換え回路の回路図を示す。1 shows a circuit diagram of a power supply switching circuit as a first embodiment of the present invention.
【0006】図1において、ノード103で内部回路用
電源供給ラインと降圧電源出力部と電源切り換え用MO
Sトランジスタ101が接続されている。内部回路が降
圧電源で動作する場合は、前記MOSトランジスタ10
1はOFFし、電源VDDと降圧電源は分離される。こ
れにより、内部回路は降圧回路から供給される電源で動
作する。従来回路の図3と比較すると、従来回路は電源
切り換え用MOSトランジスタ111、112の2つが
使用されている。また111のMOSトランジスタのサ
ブ電位は、VDDに接続されていなければならない。こ
れを図5にて示す、図3のMOSトランジスタ111、
112のICの断面図に基づいて説明する。2つのMO
Sトランジスタのドレイン162、164がノード16
0にて接続されていることから、内部電源としてVDD
を使用した場合ゲート167がONし、ノード160の
ドレイン共通部がVDDの電圧になる。これにより16
6のMOSトランジスタのサブ電位を降圧された電源電
圧にしておくとドレイン164からサブ166へ順方向
のダイオードを通して電流が流れる。図5の様に166
のMOSトランジスタのサブをVDDに接続しておく
と、ドレイン164とサブ166が同電位のため電流は
流れない。しかしソース163とサブ166の電位が異
なるとMOSトランジスタにバックゲート効果が発生
し、図3で示す111のMOSトランジスタによる電圧
低下は更に大きくなる。また、MOSトランジスタは、
MOSプロセスによってVthがばらつくため、Vth
が大きいものでは、降圧電源が全く使用できない場合も
でる。従ってこの降圧電源と内部回路電源ライン間に図
3で示すMOSトランジスタ111をなくした本発明の
回路では、前記問題がすべて解決される。次に、電源V
DDを内部回路の電源として使用する場合は、本発明の
図1で示される101のMOSトランジスタがONし、
内部回路の電源ラインはVDDとなる。また降圧電源も
電源VDDと接続されるため降圧電源とVDDで電源シ
ョートが発生する。これは回避しなければならない。例
えば1/2降圧回路の出力段は、図4に示すような回路
で構成されている。動作は最初トランジスタ120、1
22がONし、121、123のトランジスタはOFF
している。これによりコンデンサ124、125は直列
接続される。次のステップでトランジスタ120、12
2はOFFし、121、123がONする。これにより
コンデンサ124、125は並列接続される。これをあ
る一定のサイクルで繰り返すことによってノード126
には安定的に1/2降圧された電圧(1/2VDD)が
出力される。このノード126に電源VDDが接続され
ていると、電源ショート状態となり、コンデンサを介し
てVSSへ常に無駄な電流が流れる。従って本発明で
は、内部回路の電源をVDDにする場合には、図4にお
けるトランジスタ120、123をOFF、またはトラ
ンジスタ120、122をOFF、またはトランジスタ
121、123をOFF、またはトランジスタ121、
122をOFF、またはトランジスタ120、121、
122、123すべてをOFFさせ、降圧電源がハイイ
ンピーダンス状態になるようにしている。ハイインピー
ダンス状態になるように降圧回路へ指示をだすのは、内
部回路で行い、図1で示すノード105の制御ラインへ
LOWレベルの信号を出力し、降圧回路の例えばトラン
ジスタ121、123を常時OFFさせる。これによっ
て降圧回路の出力端子はハイインピーダンス状態にな
り、電源VDDとのショートを回避することができる。
電源VDDを内部回路の電源として使用する場合には、
電源VDDと内部回路電源供給ライン間に介在する図1
のMOSトランジスタ101の電圧低下の影響もでる
が、バックゲート効果の影響もないことから、トランジ
スタのドライブ能力を上げておくことだけでほとんど電
圧低下の影響をなくすことができる。実施例図1では、
降圧回路1つを用いる場合の例であるが、複数用いた場
合でも同様となる。図2に本発明の第2の実施例として
降圧回路を複数用いた場合の電源切り換え回路の回路図
を示す。図2の場合、電源VDDを内部回路の電源とし
て使用する時には降圧回路(1)、(2)共にハイイン
ピーダンス状態になる。また各降圧回路は降圧回路同士
での電源ショートをなくすために例えば降圧回路(1)
が内部回路の電源として使用する場合は降圧回路(2)
はハイインピーダンス状態になる。以上の前記実施例で
は、電源VDDとPチャンネルMOSトランジスタを用
いての説明であるが、電源VSSとNチャンネルMOS
トランジスタを用いても同様である。In FIG. 1, at node 103, an internal circuit power supply line, a step-down power supply output section, and a power supply switching MO.
The S transistor 101 is connected. When the internal circuit operates with a step-down power supply, the MOS transistor 10
1 is turned off, and the power supply VDD and the step-down power supply are separated. As a result, the internal circuit operates with the power supply supplied from the step-down circuit. Compared with FIG. 3 of the conventional circuit, the conventional circuit uses two power supply switching MOS transistors 111 and 112. The sub-potential of the MOS transistor 111 must be connected to VDD. This is shown in FIG. 5, the MOS transistor 111 of FIG.
A description will be given based on the sectional view of the IC 112. Two MO
The drains 162 and 164 of the S transistors are the nodes 16
Since it is connected at 0, VDD is used as the internal power supply.
, The gate 167 is turned on, and the drain common portion of the node 160 becomes VDD voltage. This gives 16
When the sub-potential of the MOS transistor 6 is set to the stepped-down power supply voltage, a current flows from the drain 164 to the sub 166 through the forward diode. 166 as shown in FIG.
If the sub of the MOS transistor is connected to VDD, current does not flow because the drain 164 and the sub 166 have the same potential. However, when the potentials of the source 163 and the sub 166 are different, a back gate effect occurs in the MOS transistor, and the voltage drop due to the MOS transistor 111 shown in FIG. Also, the MOS transistor is
Since Vth varies due to the MOS process, Vth
If it is large, the step-down power supply cannot be used at all. Therefore, in the circuit of the present invention in which the MOS transistor 111 shown in FIG. 3 is eliminated between the step-down power supply and the internal circuit power supply line, all the above problems can be solved. Next, power supply V
When the DD is used as the power source of the internal circuit, the MOS transistor 101 shown in FIG. 1 of the present invention is turned on,
The power supply line of the internal circuit is VDD. Since the step-down power supply is also connected to the power supply VDD, a power supply short circuit occurs between the step-down power supply and VDD. This must be avoided. For example, the output stage of the 1/2 step-down circuit is composed of a circuit as shown in FIG. Operation is initially transistor 120, 1
22 is turned on, and transistors 121 and 123 are turned off
are doing. As a result, the capacitors 124 and 125 are connected in series. In the next step, transistors 120 and 12
2 turns off and 121 and 123 turn on. As a result, the capacitors 124 and 125 are connected in parallel. By repeating this in a certain cycle, the node 126
A voltage (1/2 VDD) that is stably stepped down by 1/2 is output to. When the power supply VDD is connected to the node 126, the power supply is in a short circuit state, and a useless current always flows to VSS via the capacitor. Therefore, in the present invention, when the power supply of the internal circuit is set to VDD, the transistors 120 and 123 in FIG. 4 are turned off, the transistors 120 and 122 are turned off, the transistors 121 and 123 are turned off, or the transistor 121,
122 is turned off, or the transistors 120, 121,
All 122 and 123 are turned off so that the step-down power supply is in a high impedance state. The instruction to the step-down circuit to be in the high impedance state is given by an internal circuit, a LOW level signal is output to the control line of the node 105 shown in FIG. 1, and the step-down circuit, for example, transistors 121 and 123 are always turned off. Let As a result, the output terminal of the step-down circuit is in a high impedance state, and it is possible to avoid a short circuit with the power supply VDD.
When using the power supply VDD as the power supply for the internal circuit,
FIG. 1 interposed between the power supply VDD and the internal circuit power supply line
Although there is an influence of the voltage drop of the MOS transistor 101, there is no influence of the back gate effect. Therefore, the influence of the voltage drop can be almost eliminated only by increasing the drive capability of the transistor. Example In FIG.
This is an example of using one step-down circuit, but the same applies when a plurality of step-down circuits are used. FIG. 2 shows a circuit diagram of a power supply switching circuit when a plurality of step-down circuits are used as a second embodiment of the present invention. In the case of FIG. 2, when the power supply VDD is used as the power supply of the internal circuit, both the step-down circuits (1) and (2) are in a high impedance state. In addition, each step-down circuit uses, for example, a step-down circuit (1) in order to eliminate a power supply short circuit between the step-down circuits.
Step-down circuit (2) when used as a power source for internal circuits
Becomes a high impedance state. In the above-mentioned embodiment, the power supply VDD and the P-channel MOS transistor are used for explanation, but the power supply VSS and the N-channel MOS are used.
The same applies when a transistor is used.
【0007】[0007]
【発明の効果】以上説明したように本発明によれば、降
圧電源回路を有し、前記降圧電源回路が出力する降圧電
源とICの電源とを切り変えて使用するICでは、降圧
電源の使用できる電源電圧範囲が広がり、低消費電力化
が図れる。これは、1/n降圧電源を使用すると、電力
消費はICの電源使用時に比較して1/nになるために
その効果は大きい。特に電池等を使用する場合、電池特
性は、使用時間と共に出力電圧が少しづつ下がっていく
ため、降圧回路の使用できる電源電圧が広ければ広いほ
ど長時間電池を使用できる。従って本発明では、降圧回
路を使用するメリットつまりICの低消費電力化を図る
という点に対して、それを最大限引き出すことを可能に
している。As described above, according to the present invention, the step-down power supply circuit is used, and the step-down power supply output by the step-down power supply circuit and the power supply of the IC are switched to each other. The power supply voltage range that can be expanded is widened and low power consumption can be achieved. This is very effective when the 1 / n step-down power supply is used, because the power consumption is 1 / n compared to when the IC power supply is used. In particular, when a battery or the like is used, the output voltage of the battery gradually decreases with use time. Therefore, the wider the power supply voltage that can be used by the step-down circuit, the longer the battery can be used. Therefore, according to the present invention, it is possible to maximize the advantage of using the step-down circuit, that is, to reduce the power consumption of the IC.
【図1】本発明の第1の実施例を示す電源切り換え回路
の回路図である。FIG. 1 is a circuit diagram of a power supply switching circuit showing a first embodiment of the present invention.
【図2】本発明の第2の実施例を示す電源切り換え回路
の回路図である。FIG. 2 is a circuit diagram of a power supply switching circuit showing a second embodiment of the present invention.
【図3】第1の従来例を示す電源切り換え回路の回路図
である。FIG. 3 is a circuit diagram of a power supply switching circuit showing a first conventional example.
【図4】本発明の第1の実施例を示す降圧回路出力部の
回路図である。FIG. 4 is a circuit diagram of a step-down circuit output section showing a first embodiment of the present invention.
【図5】第1の従来例を示す電源切り換え回路のトラン
ジスタ部のIC断面図である。FIG. 5 is an IC cross-sectional view of a transistor portion of a power supply switching circuit showing a first conventional example.
100、110、200、207 降圧回路 102、113、202 内部回路 101、111、112、120、121、122、1
23、201 MOSトランジスタ 124、125 コンデンサ 104、116、117、127、128、129、1
30、167、168、204 MOSトランジスタの
ゲート 161、163 MOSトランジスタのソース 162、164 MOSトランジスタのドレイン 106、118、119、165、166、169、1
70、206 MOSトランジスタのサブ 171 ICの基板部分 172 降圧電源電圧 103、105、114、115、126、131、1
32、160、203、205、208 接続ノード100, 110, 200, 207 Step-down circuit 102, 113, 202 Internal circuit 101, 111, 112, 120, 121, 122, 1
23, 201 MOS transistors 124, 125 capacitors 104, 116, 117, 127, 128, 129, 1
30, 167, 168, 204 MOS transistor gate 161, 163 MOS transistor source 162, 164 MOS transistor drain 106, 118, 119, 165, 166, 169, 1
70, 206 MOS transistor sub 171 IC substrate portion 172 Step-down power supply voltage 103, 105, 114, 115, 126, 131, 1
32, 160, 203, 205, 208 Connection node
Claims (3)
圧回路の出力電圧と、前記電源電圧のどちらかを選択し
て動作する内部回路と、前記降圧回路の出力端子と前記
電源電圧の間に設けられたスイッチを有することを特徴
とする半導体装置。1. A step-down circuit that steps down a power supply voltage, an output voltage of the step-down circuit, an internal circuit that operates by selecting one of the power supply voltage, and an output terminal of the step-down circuit and the power supply voltage. A semiconductor device having a switch provided in.
り、前記MOSトランジスタは前記内部回路によって制
御されることを特徴とする半導体装置。2. The semiconductor device, wherein the switch is a MOS transistor, and the MOS transistor is controlled by the internal circuit.
は前記降圧回路の出力端子をハイインピーダンス状態に
することを特徴とする請求項1または2記載の半導体装
置。3. The semiconductor device according to claim 1, wherein the internal circuit sets an output terminal of the step-down circuit in a high impedance state when the switch is turned on.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07426395A JP3505837B2 (en) | 1995-03-30 | 1995-03-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07426395A JP3505837B2 (en) | 1995-03-30 | 1995-03-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272466A true JPH08272466A (en) | 1996-10-18 |
| JP3505837B2 JP3505837B2 (en) | 2004-03-15 |
Family
ID=13542078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07426395A Expired - Fee Related JP3505837B2 (en) | 1995-03-30 | 1995-03-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505837B2 (en) |
-
1995
- 1995-03-30 JP JP07426395A patent/JP3505837B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3505837B2 (en) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191615B1 (en) | Logic circuit having reduced power consumption | |
| US6075404A (en) | Substrate biasing circuit and semiconductor integrated circuit device | |
| KR100327815B1 (en) | Semiconductor integrated circuit | |
| JP3954198B2 (en) | Output circuit, level converter circuit, logic circuit, and operational amplifier circuit | |
| US5973552A (en) | Power savings technique in solid state integrated circuits | |
| JP3337344B2 (en) | CMOS circuit | |
| JP3239867B2 (en) | Semiconductor device | |
| KR19980081521A (en) | Output buffer circuit with low breakdown voltage | |
| US7466187B2 (en) | Booster circuit | |
| JPH02215154A (en) | Voltage control circuit | |
| US6741098B2 (en) | High speed semiconductor circuit having low power consumption | |
| US6016073A (en) | BiCMOS negative charge pump | |
| US8269547B2 (en) | Bootstrap circuit | |
| JP2006121654A (en) | Level conversion circuit | |
| US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
| JP3927953B2 (en) | Amplitude conversion circuit | |
| JPH09321259A (en) | Semiconductor device | |
| JPH0252460B2 (en) | ||
| US20030169224A1 (en) | Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit | |
| JP2788890B2 (en) | Level shift circuit | |
| JPH09204798A (en) | Signal generation circuit | |
| JP3554638B2 (en) | Semiconductor circuit | |
| JPH0677804A (en) | Output circuit | |
| JP3386661B2 (en) | Output buffer | |
| JP3935266B2 (en) | Voltage detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |