JPH08286972A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH08286972A JPH08286972A JP9353795A JP9353795A JPH08286972A JP H08286972 A JPH08286972 A JP H08286972A JP 9353795 A JP9353795 A JP 9353795A JP 9353795 A JP9353795 A JP 9353795A JP H08286972 A JPH08286972 A JP H08286972A
- Authority
- JP
- Japan
- Prior art keywords
- addressing mode
- addressing
- system firmware
- central processing
- firmware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000013507 mapping Methods 0.000 claims abstract description 7
- 230000010365 information processing Effects 0.000 claims description 23
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、情報処理装置に関し、
特に、アドレッシングモードの異なる複数のオペレーテ
ィングシステムを運用可能な情報処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing device,
In particular, the present invention relates to an information processing device capable of operating a plurality of operating systems having different addressing modes.
【０００２】[0002]
【従来の技術】一般に、従来の情報処理装置における中
央処理部のアドレッシングモードは、単一のアドレッシ
ングモード固定でのみ動作可能であり、実行されるオペ
レーティングシステムも中央処理部のアドレッシングモ
ードに応じて設計されている。2. Description of the Related Art Generally, an addressing mode of a central processing unit in a conventional information processing apparatus can operate only with a single fixed addressing mode, and an operating system to be executed is designed according to the addressing mode of the central processing unit. Has been done.
【０００３】[0003]
【発明が解決しようとする課題】ところが、近年、複数
のオペレーティングシステムを使用するユーザが増加し
てきており、同一の情報処理装置において、複数のアド
レッシングモードにて設計されたオペレーティングシス
テムの実行を可能にすることが要望されている。However, in recent years, the number of users who use a plurality of operating systems is increasing, and it becomes possible to execute operating systems designed in a plurality of addressing modes in the same information processing apparatus. Is required to do so.
【０００４】尚、特開昭６２−１８４５３６号公報に
は、プログラムを固定記憶した第１のＲＯＭと、変更後
のプログラムを記憶する第２のＲＯＭとを有するプログ
ラム変更方式が開示されている。このプログラム変更方
式によれば、ＲＯＭの交換を必要とせずに、プログラム
の修正・変更が可能である。しかし、このプログラム変
更方式では、同一アドレッシングモードのＲＯＭ内のプ
ログラムの修正・変更が可能であるに過ぎない。JP-A-62-184536 discloses a program changing system having a first ROM in which a program is fixedly stored and a second ROM in which a changed program is stored. According to this program changing method, the program can be modified or changed without the need to replace the ROM. However, this program changing method can only correct / change the program in the ROM in the same addressing mode.
【０００５】本発明の課題は、異なる中央処理部のアド
レッシングモードにて設計された複数のオペレーティン
グシステムを動作させることができる情報処理装置を提
供することである。An object of the present invention is to provide an information processing apparatus capable of operating a plurality of operating systems designed in different central processing unit addressing modes.
【０００６】[0006]
【課題を解決するための手段】本発明によれば、複数の
アドレッシングモードのいずれかに設定可能であると共
に、設定されたアドレッシングモードにて動作可能な中
央処理部と、前記複数のアドレッシングモードのそれぞ
れに対応する複数のシステムファームウエアを備えた制
御記憶部と、前記設定されたアドレッシングモードとシ
ステムバス配下の周辺装置のアドレッシングモードとが
異なる場合にデータ転送時の双方向のアドレス整合を行
うと共に、本情報処理装置のリセット時に前記中央処理
部にて実行するシステムファームウエアへのマッピング
として前記設定されたアドレッシングモードに対応した
システムファームウエアに切り替えるシステムバス制御
部とを有し、前記複数のシステムファームウエアはそれ
ぞれ、前記システムバス制御部によって切り替えられた
ときに、自らおよび前記設定されたアドレッシングモー
ドに対応するソフトウエアにて使用されるシステム固有
情報を切り替えると共に、設定されたアドレッシングモ
ードに対応するソフトウエアを選択することを特徴とす
る情報処理装置が得られる。According to the present invention, it is possible to set one of a plurality of addressing modes, a central processing unit operable in the set addressing mode, and a plurality of the addressing modes. A control storage unit having a plurality of system firmware corresponding to each of them, and bidirectional address matching at the time of data transfer when the set addressing mode and the addressing mode of a peripheral device under the system bus are different from each other A system bus controller that switches to system firmware corresponding to the set addressing mode as mapping to system firmware executed by the central processing unit when the information processing apparatus is reset, and the plurality of systems The firmware is When switching by the bus control unit, the system specific information used by itself and the software corresponding to the set addressing mode is switched, and the software corresponding to the set addressing mode is selected. A characteristic information processing apparatus can be obtained.
【０００７】[0007]
【実施例】以下、図面を参照して、本発明の一実施例に
よる情報処理装置を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An information processing apparatus according to an embodiment of the present invention will be described below with reference to the drawings.
【０００８】図１は、本発明の一実施例による情報処理
装置を示すブロック図である。図１において、本情報処
理装置は、中央処理部１と、システムバス制御部２と、
メインメモリ３と、制御記憶部４と、不揮発性メモリ５
と、外部記憶部６と、周辺装置群７とを有している。中
央処理部１およびメインメモリ３は、システムバス制御
部２を介してシステムバス８配下の制御記憶部４、不揮
発性メモリ５、外部記憶部６、および周辺装置群７と接
続されている。FIG. 1 is a block diagram showing an information processing apparatus according to an embodiment of the present invention. In FIG. 1, the information processing apparatus includes a central processing unit 1, a system bus control unit 2,
Main memory 3, control storage unit 4, and non-volatile memory 5
The external storage unit 6 and the peripheral device group 7 are included. The central processing unit 1 and the main memory 3 are connected to the control storage unit 4, the non-volatile memory 5, the external storage unit 6, and the peripheral device group 7 under the system bus 8 via the system bus control unit 2.
【０００９】制御記憶部４は、後述する複数（本実施例
では、２種類）のアドレッシングモードのそれぞれに対
応する複数のシステムファームウエア、即ち、第１およ
び第２のシステムファームウエア４１および４２を備え
ている。The control storage unit 4 stores a plurality of system firmware corresponding to a plurality of (two types in this embodiment) addressing modes described later, that is, first and second system firmware 41 and 42. I have it.
【００１０】中央処理部１は、複数のアドレッシングモ
ードのいずれかを設定するアドレッシングモード切り替
え手段１１を備えている。The central processing unit 1 comprises addressing mode switching means 11 for setting any of a plurality of addressing modes.
【００１１】システムバス制御部２は、アドレッシング
モード切り替え手段１１により設定されたアドレッシン
グモードとシステムバス８配下の周辺装置群７のアドレ
ッシングモードとが異なる場合に、データ転送時の双方
向のアドレス整合を行うアドレス整合手段２２と、本情
報処理装置のリセット時に中央処理部１にて実行される
システムファームウエアへのマッピングとして設定され
たアドレッシングモードに対応したシステムファームウ
エアに切り替えるシステムファームウエア切り替え手段
２１とを備えている。When the addressing mode set by the addressing mode switching means 11 and the addressing mode of the peripheral device group 7 under the system bus 8 are different, the system bus control unit 2 performs bidirectional address matching during data transfer. An address matching means 22 for performing, and a system firmware switching means 21 for switching to system firmware corresponding to an addressing mode set as mapping to system firmware executed by the central processing unit 1 when the information processing apparatus is reset. Is equipped with.
【００１２】第１および第２のシステムファームウエア
４１、４２はそれぞれ、システムバス制御部２によって
切り替えられたときに、自らおよび設定されたアドレッ
シングモードに対応するソフトウエアにて使用されるシ
ステム固有情報５１（不揮発性メモリ５に格納されてい
る）を切り替えるシステム固有情報切り替え手段４１
２、４２２と、設定されたアドレッシングモードに対応
するソフトウエアを選択するソフトウエア選択手段４１
１、４２１とを備えている。The first and second system firmware 41 and 42 are system-specific information used by itself and software corresponding to the set addressing mode when switched by the system bus controller 2. System-specific information switching means 41 for switching 51 (stored in the non-volatile memory 5)
2, 422 and software selecting means 41 for selecting software corresponding to the set addressing mode
1, 421.
【００１３】次に、本情報処理装置の動作を説明するこ
とにより、本装置をさらに詳しく説明する。Next, the operation of the information processing apparatus will be described to explain the apparatus in more detail.
【００１４】尚、本実施例では、中央処理部１のアドレ
ッシングモードとしては、ビッグエンディアンモードお
よびリトルエンディアンモードで動作可能であり、制御
記憶部４に格納された第１システムファームウエア４１
はリトルエンディアンモードに対応したコードを有し、
第２システムファームウエア４２はビッグエンディアン
モードに対応したコードを有している。また、システム
バス８配下のアドレッシングモードは、常にリトルエン
ディアンモードにて動作する。In this embodiment, the central processing unit 1 can operate in the big endian mode and the little endian mode as the addressing mode, and the first system firmware 41 stored in the control storage unit 4 is used.
Has a code corresponding to little endian mode,
The second system firmware 42 has a code corresponding to the big endian mode. The addressing mode under the system bus 8 always operates in the little endian mode.
【００１５】さて、現在の中央処理部１のアドレッシン
グモードがリトルエンディアンモードであった場合、電
源投入におけるパワーオンリセット実行時に中央処理部
１のベクタアドレスは制御記憶部４に格納された第１シ
ステムファームウエア４１にマッピングされており、中
央処理部１は第１システムファームウエア４１上の命令
の実行を開始する。If the current addressing mode of the central processing unit 1 is the little endian mode, the vector address of the central processing unit 1 is stored in the control storage unit 4 when the power-on reset is executed when the power is turned on. It is mapped to the firmware 41, and the central processing unit 1 starts executing the instruction on the first system firmware 41.
【００１６】次に、第１システムファームウエア４１内
のソフトウエア選択手段４１１は、オペレータから実行
ソフトウエアの切り替え指示があった場合は、選択され
たソフトウエアのアドレッシングモードをチェックす
る。チェックの結果、ビッグエンディアンモードであれ
ばシステム固有情報切り替え手段４１２に制御を移す。Next, the software selecting means 411 in the first system firmware 41 checks the addressing mode of the selected software when the execution software switching instruction is issued from the operator. As a result of the check, if it is the big endian mode, the control is transferred to the system unique information switching means 412.
【００１７】システム固有情報切り替え手段４１２は、
現在運用されている第１システムファームウエア４１お
よびオペレーティングシステムにて使用されている不揮
発性メモリ５上のシステム固有情報５１を、外部記憶部
６にリトルエンディアンシステム用データとしてストア
後、外部記憶部６にストアされているビッグエンディア
ンシステム用のシステム固有情報５１を不揮発性メモリ
５にロードする。The system unique information switching means 412 is
After storing the system-specific information 51 on the non-volatile memory 5 used in the currently operating first system firmware 41 and the operating system in the external storage unit 6 as little endian system data, the external storage unit 6 is stored. The system unique information 51 for the big endian system stored in the memory is loaded into the non-volatile memory 5.
【００１８】次に、第１システムファームウエア４１
は、システムバス制御部２上のシステムファームウエア
切り替え手段２１にて、中央処理部１におけるリセット
時のベクタアドレスのマッピングを第１システムファー
ムウエア４１から第２システムファームウエア４２に切
り替える。尚、中央処理部１におけるリセット時のベク
タアドレスの第２システムファームウエア４２へのマッ
ピング情報は、電源断後も常にシステムバス制御部２に
て保持される。Next, the first system firmware 41
The system firmware switching unit 21 on the system bus control unit 2 switches the vector address mapping at the time of reset in the central processing unit 1 from the first system firmware 41 to the second system firmware 42. The mapping information of the vector address at the time of reset in the central processing unit 1 to the second system firmware 42 is always held in the system bus control unit 2 even after the power is turned off.
【００１９】次に、第１システムファームウエア４１
は、中央処理部１上のアドレッシングモード切り替え手
段１１により、中央処理部１のアドレッシングモードを
リトルエンディアンモードからビッグエンディアンモー
ドに切り替える。尚、中央処理部１のアドレッシングモ
ードは、電源断後も常に中央処理部１にて保持される。Next, the first system firmware 41
The addressing mode switching means 11 on the central processing unit 1 switches the addressing mode of the central processing unit 1 from the little endian mode to the big endian mode. The addressing mode of the central processing unit 1 is always retained by the central processing unit 1 even after the power is turned off.
【００２０】アドレッシングモード切り替え手段１１に
おけるアドレッシングモードの切り替え完了後、第１シ
ステムファームウエア４１は、本情報処理装置のリセッ
トを行う。After the addressing mode switching means 11 completes the addressing mode switching, the first system firmware 41 resets the information processing apparatus.
【００２１】リセット完了後、中央処理部１のアドレッ
シングモードはビッグエンディアンモードであり、リセ
ット時のベクタアドレスは制御記憶部４に格納された第
２システムファームウエア４２にマッピングされている
ため、中央処理部１は第２システムファームウエア４２
上の命令の実行を開始する。After the reset is completed, the addressing mode of the central processing unit 1 is the big endian mode, and the vector address at the time of reset is mapped to the second system firmware 42 stored in the control storage unit 4, so that the central processing is performed. Part 1 is the second system firmware 42
Start executing the above instructions.
【００２２】第２システムファームウエア４２は、不揮
発性メモリ５に格納されたシステム固有情報５１を基に
動作し、ビッグエンディアンモードにて設計されたオペ
レーティングシステムの起動までを行う。また、第２シ
ステムファームウエア４２では第１システムファームウ
エア４１と同様にソフトウエア選択手段４２１およびシ
ステム固有情報切り替え手段４２２を有しており、ビッ
グエンディアンシステムからリトルエンディアンシステ
ムへの切り替えが可能である。The second system firmware 42 operates based on the system unique information 51 stored in the non-volatile memory 5, and starts up the operating system designed in the big endian mode. Further, the second system firmware 42 has a software selection means 421 and a system unique information switching means 422 like the first system firmware 41, and can switch from a big endian system to a little endian system. .
【００２３】ここで、中央処理部１からシステムバス８
配下の周辺装置群７にデータを送受信する際、およびシ
ステムバス８配下の周辺装置群７からメインメモリ３に
直接データを送受信する際、中央処理部１がビッグエン
ディアンモードである場合は、システムバス８配下の周
辺装置群７とアドレッシングモードが異なるため、シス
テムバス制御部２内のアドレス整合手段２２にてアドレ
スの整合が行われる。Here, from the central processing unit 1 to the system bus 8
When the central processing unit 1 is in the big endian mode when transmitting / receiving data to / from the subordinate peripheral device group 7 and directly transmitting / receiving data from the peripheral device group 7 under the system bus 8 to the main memory 3, Since the addressing mode differs from that of the peripheral device group 7 under the control of 8, the address matching means 22 in the system bus control unit 2 performs address matching.
【００２４】[0024]
【発明の効果】本発明よる情報処理装置は、同一の情報
処理装置においてアドレッシングモードの異なる複数の
オペレーティングシステムを容易に切り替えて運用する
ことができるため、様々なソフトウエア資源を有効に活
用することができる。また、ハードウエアの生産時にお
いて、異なるアドレッシングモードの複数の情報処理装
置としてではなく、同一の情報処理装置として取り扱う
ことが可能となる。The information processing apparatus according to the present invention can easily switch and operate a plurality of operating systems having different addressing modes in the same information processing apparatus, so that various software resources can be effectively utilized. You can Further, it is possible to handle the hardware as the same information processing device rather than as a plurality of information processing devices in different addressing modes.
【図１】本発明の一実施例による情報処理装置を示すブ
ロック図である。FIG. 1 is a block diagram showing an information processing apparatus according to an embodiment of the present invention.
１ 中央処理部 ２ システムバス制御部 ３ メインメモリ ４ 制御記憶部 ５ 不揮発性メモリ ６ 外部記憶部 ７ 周辺装置群 ８ システムバス １１ アドレッシングモード切り替え手段 ２１ システムファームウエア切り替え手段 ２２ アドレス整合手段 ４１ 第１システムファームウエア ４２ 第２システムファームウエア ５１ システム固有情報 ４１１ ソフトウエア選択手段 ４１２ システム固有情報切り替え手段 ４２１ ソフトウエア選択手段 ４２２ システム固有情報切り替え手段 1 central processing unit 2 system bus control unit 3 main memory 4 control storage unit 5 non-volatile memory 6 external storage unit 7 peripheral device group 8 system bus 11 addressing mode switching unit 21 system firmware switching unit 22 address matching unit 41 first system Firmware 42 Second system firmware 51 System unique information 411 Software selecting means 412 System unique information switching means 421 Software selecting means 422 System unique information switching means
Claims (3)
に設定可能であると共に、設定されたアドレッシングモ
ードにて動作可能な中央処理部と、前記複数のアドレッ
シングモードのそれぞれに対応する複数のシステムファ
ームウエアを備えた制御記憶部と、前記設定されたアド
レッシングモードとシステムバス配下の周辺装置のアド
レッシングモードとが異なる場合にデータ転送時の双方
向のアドレス整合を行うと共に、本情報処理装置のリセ
ット時に前記中央処理部にて実行するシステムファーム
ウエアへのマッピングとして前記設定されたアドレッシ
ングモードに対応したシステムファームウエアに切り替
えるシステムバス制御部とを有し、前記複数のシステム
ファームウエアはそれぞれ、前記システムバス制御部に
よって切り替えられたときに、自らおよび前記設定され
たアドレッシングモードに対応するソフトウエアにて使
用されるシステム固有情報を切り替えると共に、設定さ
れたアドレッシングモードに対応するソフトウエアを選
択することを特徴とする情報処理装置。1. A central processing unit which can be set to any of a plurality of addressing modes and which can operate in the set addressing mode, and a plurality of system firmware corresponding to each of the plurality of addressing modes. When the control storage unit provided and the set addressing mode and the addressing mode of the peripheral device under the system bus are different from each other, bidirectional address matching is performed at the time of data transfer, and the central part is provided at the time of resetting the information processing device. A system bus controller that switches to system firmware corresponding to the set addressing mode as mapping to the system firmware executed by the processing unit, and each of the plurality of system firmware has the system bus controller. Switched by Information processing apparatus, which switches system-specific information used by itself and software corresponding to the set addressing mode, and selects software corresponding to the set addressing mode. .
シングモードのいずれかを設定するアドレッシングモー
ド切り替え手段を備え、前記システムバス制御部は、前
記設定されたアドレッシングモードとシステムバス配下
の周辺装置のアドレッシングモードとが異なる場合にデ
ータ転送時の双方向のアドレス整合を行うアドレス整合
手段と、本情報処理装置のリセット時に前記中央処理部
にて実行されるシステムファームウエアへのマッピング
として前記設定されたアドレッシングモードに対応した
システムファームウエアに切り替えるシステムファーム
ウエア切り替え手段とを備え、前記制御記憶部における
前記複数のシステムファームウエアはそれぞれ、前記シ
ステムバス制御部によって切り替えられたときに、自ら
および前記設定されたアドレッシングモードに対応する
ソフトウエアにて使用されるシステム固有情報を切り替
えるシステム固有情報切り替え手段と、設定されたアド
レッシングモードに対応するソフトウエアを選択するソ
フトウエア選択手段とを備える請求項１記載の情報処理
装置。2. The central processing unit includes addressing mode switching means for setting one of the plurality of addressing modes, and the system bus control unit controls the set addressing mode and peripheral devices under the system bus. The address matching means that performs bidirectional address matching when data is transferred when the addressing mode is different and the mapping to the system firmware that is executed by the central processing unit when the information processing apparatus is reset are set. System firmware switching means for switching to system firmware compatible with an addressing mode, wherein each of the plurality of system firmware in the control storage unit is set by itself and the setting when switched by the system bus control unit. The system unique information switching means for switching the system unique information used by the software corresponding to the addressing mode, and the software selecting means for selecting the software corresponding to the set addressing mode. Information processing equipment.
リに格納されている請求項１または２記載の情報処理装
置。3. The information processing apparatus according to claim 1, wherein the system unique information is stored in a non-volatile memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9353795A JPH08286972A (en) | 1995-04-19 | 1995-04-19 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9353795A JPH08286972A (en) | 1995-04-19 | 1995-04-19 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08286972A true JPH08286972A (en) | 1996-11-01 |
Family
ID=14085035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9353795A Pending JPH08286972A (en) | 1995-04-19 | 1995-04-19 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08286972A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079155A (en) * | 2004-09-07 | 2006-03-23 | Hitachi Ltd | Information processing device |
| KR100832824B1 (en) * | 2006-08-18 | 2008-05-28 | 후지쯔 가부시끼가이샤 | System controller, data processor, and input output request control method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148244A (en) * | 1988-11-30 | 1990-06-07 | Nec Ic Microcomput Syst Ltd | Microprocessor |
| JPH04140829A (en) * | 1990-10-01 | 1992-05-14 | Nec Corp | Command type operating system switching system |
| JPH04352231A (en) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | Personal computer |
| JPH06208525A (en) * | 1993-01-11 | 1994-07-26 | Nec Software Ltd | Method for switching operation mode of processor |
| JPH06236286A (en) * | 1993-02-09 | 1994-08-23 | Seiko Epson Corp | Information processing equipment |
| US5408664A (en) * | 1992-06-19 | 1995-04-18 | Silicon Graphics, Incorporated | System and Method for booting computer for operation in either of two byte-order modes |
-
1995
- 1995-04-19 JP JP9353795A patent/JPH08286972A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148244A (en) * | 1988-11-30 | 1990-06-07 | Nec Ic Microcomput Syst Ltd | Microprocessor |
| JPH04140829A (en) * | 1990-10-01 | 1992-05-14 | Nec Corp | Command type operating system switching system |
| JPH04352231A (en) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | Personal computer |
| US5408664A (en) * | 1992-06-19 | 1995-04-18 | Silicon Graphics, Incorporated | System and Method for booting computer for operation in either of two byte-order modes |
| JPH07234781A (en) * | 1992-06-19 | 1995-09-05 | Silicon Graphics Inc | Both endian firmware system for computer boot |
| JPH06208525A (en) * | 1993-01-11 | 1994-07-26 | Nec Software Ltd | Method for switching operation mode of processor |
| JPH06236286A (en) * | 1993-02-09 | 1994-08-23 | Seiko Epson Corp | Information processing equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079155A (en) * | 2004-09-07 | 2006-03-23 | Hitachi Ltd | Information processing device |
| KR100832824B1 (en) * | 2006-08-18 | 2008-05-28 | 후지쯔 가부시끼가이샤 | System controller, data processor, and input output request control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08286972A (en) | Information processor | |
| EP0923010B1 (en) | Programmable controller | |
| JPH02253440A (en) | Time division multitask execution device | |
| JPH07182261A (en) | Information processor | |
| JP3195102B2 (en) | Print control apparatus and method | |
| JPH086679A (en) | Small-scale information processing system | |
| JP2003131884A (en) | Network-connected pet robot system | |
| JP3496436B2 (en) | Programmable controller | |
| JPH01245346A (en) | Information down loading system | |
| JPH09244888A (en) | Information processor | |
| JP2505052B2 (en) | How to register the unit | |
| JPS62224143A (en) | Transmission interface device | |
| JP2001265610A (en) | Device control method | |
| JPH0610401Y2 (en) | Program timer | |
| JPH0410031A (en) | Microprogram controller | |
| JPH0895895A (en) | Controller for serial port i/q equipment of information processor | |
| JP2000267864A (en) | Microcomputer | |
| JPH04246729A (en) | Memory selection control method in i/o adaptor | |
| JPH064310A (en) | System for switching plural operating system | |
| JPS62154102A (en) | Program writer | |
| JPS5878234A (en) | Microprogram controller | |
| JPH103443A (en) | Input/output controller | |
| JPH0993812A (en) | Distribution system controller | |
| JPH04358227A (en) | Microprocessor | |
| JPH0377134A (en) | Optimum environment setting program for computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |