JPH08329866A - Image forming device - Google Patents
Image forming deviceInfo
- Publication number
- JPH08329866A JPH08329866A JP15408195A JP15408195A JPH08329866A JP H08329866 A JPH08329866 A JP H08329866A JP 15408195 A JP15408195 A JP 15408195A JP 15408195 A JP15408195 A JP 15408195A JP H08329866 A JPH08329866 A JP H08329866A
- Authority
- JP
- Japan
- Prior art keywords
- conduction electron
- surface conduction
- electron
- image forming
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 表面伝導型電子放出素子間の配線抵抗によっ
て生じる電圧降下を一定にし、電子ビーム量を均一にし
て、高品位な画像の画像形成装置を得る。
【構成】 表面伝導型電子放出素子間の配線抵抗値を少
なくとも2種以上の異なる値にする。
(57) [Summary] [Object] To obtain a high-quality image forming apparatus in which the voltage drop caused by the wiring resistance between surface conduction electron-emitting devices is made constant and the electron beam amount is made uniform. A wiring resistance value between surface conduction electron-emitting devices is set to at least two different values.
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数の表面伝導型電子
放出素子を電気的接続した電子源を用いた画像形成装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus using an electron source in which a plurality of surface conduction electron-emitting devices are electrically connected.
【0002】[0002]
【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface.
【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば1
V/1分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。As a typical example of the structure of the surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects between a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. The thing which formed the electron emission part by the electricity supply process is mentioned. Forming is performed by applying a DC voltage or a very slow rising voltage across the conductive thin film, for example, 1
It is usually carried out by applying and energizing a rising voltage of about V / 1 minute to locally destroy, deform or alter the conductive thin film to change the structure and form an electron emitting portion in an electrically high resistance state. It is a process to do. The electron emission is performed from the vicinity of the crack generated in the electron emitting portion by applying a voltage to the conductive thin film in which the electron emitting portion is formed and flowing a current.
【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that a large number of arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a display device.
【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開平1−31332号公報、同1−2837
49号公報、同2−257552号公報)。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている(アメリカ特許第5066
883号明細書)。Conventionally, as an example in which a large number of surface conduction electron-emitting devices are formed in an array, surface conduction electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source in which a large number of rows connected by (also called common wiring) are arranged (also called a ladder arrangement) is disclosed (Japanese Patent Laid-Open Nos. 1-33132 and 1-2837).
No. 49, No. 2-257552). Further, particularly in the case of a display device, a large number of surface conduction electron-emitting devices can be used as a self-luminous display device that can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,506).
883).
【0006】[0006]
【発明が解決しようとする課題】ところで、表面伝導型
電子放出素子を画像形成装置に応用した場合、一般に
は、基板上に多数の表面伝導型電子放出素子を配列し、
各素子間を薄膜もしくは厚膜の電極で電気的に配線し、
マルチ電子線源として用いていたが、配線抵抗で生じる
電圧降下のために各素子ごとに印加される電圧がばらつ
いてしまうという現象が起きている。その結果、各表面
伝導型電子放出素子から放出される電子線の電流量にば
らつきが生じ、形成される画像に濃度むらが起きるとい
う問題が発生していた。By the way, when the surface conduction electron-emitting device is applied to an image forming apparatus, generally, a large number of surface conduction electron-emitting devices are arranged on a substrate,
Electrical wiring between each element with thin or thick film electrodes,
Although it was used as a multi-electron beam source, there is a phenomenon in which the voltage applied to each element varies due to a voltage drop caused by wiring resistance. As a result, the amount of current of the electron beam emitted from each surface conduction electron-emitting device varies, which causes a problem that density unevenness occurs in the formed image.
【0007】図14及び図15はこの問題をより詳しく
説明するための図で両図とも(a)は表面伝導型電子放
出素子と配線抵抗及び電源を含む等価回路図であり、
(b)は各表面伝導型電子放出素子の正極と負極の電位
を示す図、(c)は各表面伝導型電子放出素子の正負極
間に印加される電圧を示す図である。14 and 15 are views for explaining this problem in more detail. In both figures, (a) is an equivalent circuit diagram including a surface conduction electron-emitting device, a wiring resistance and a power source.
(B) is a figure which shows the electric potential of the positive electrode and negative electrode of each surface conduction electron-emitting device, (c) is a figure which shows the voltage applied between the positive and negative electrodes of each surface conduction electron-emitting device.
【0008】図14(a)は、並列接続されたN個の表
面伝導型電子放出素子D1 〜DN と電源VE とを接続し
た回路を示すもので、電源の正極と表面伝導型電子放出
素子D1 の正極を、また電源の負極と表面伝導型電子放
出素子DN の負極を接続したものである。また、各表面
伝導型電子放出素子を並列に結ぶ共通配線は、図に示す
ように隣接する表面伝導型電子放出素子間でrの抵抗成
分を有するものとする(画像形成装置では、電子線のタ
ーゲットとなる画素は、通常等ピッチで配列されてい
る。従って、表面伝導型電子放出素子間も空間的に等間
隔をもって配列されており、これらを結ぶ配線は幅や膜
厚が製造上ばらつかない限り、表面伝導型電子放出素子
間で等しい抵抗を持つ。)。FIG. 14A shows a circuit in which N surface-conduction electron-emitting devices D 1 to DN connected in parallel are connected to a power supply V E. The positive electrode of the power supply and the surface-conduction electron are shown. the positive electrode of the discharge device D 1, also is obtained by connecting the negative electrode and the negative electrode of the surface conduction electron-emitting devices D N of the power supply. Further, the common wiring connecting the surface conduction electron-emitting devices in parallel has a resistance component of r between the adjacent surface conduction electron-emitting devices as shown in the figure (in the image forming apparatus, the Since the target pixels are normally arranged at equal pitches, the surface conduction electron-emitting devices are also arranged at equal intervals spatially, and the wiring connecting these may vary in width and film thickness due to manufacturing. Unless they have the same resistance between the surface conduction electron-emitting devices.
【0009】また、表面伝導型電子放出素子D1 〜DN
は、ほぼ等しい抵抗値Rdを各々有するものとする。Further, the surface conduction electron-emitting devices D 1 to D N
Have substantially equal resistance values Rd.
【0010】図14(a)の回路において、各表面伝導
型電子放出素子の正極及び負極の電位を示したのが図1
4(b)である。図の横軸はD1 〜DN の素子番号を示
し、縦軸は電位を示す。●印は各表面伝導型電子放出素
子の正極電位を、■印は負極電位を表しており、電位分
布の傾向を見易くするため、便宜的に●印(■印)を実
線で結んでいる。In the circuit of FIG. 14A, the potentials of the positive and negative electrodes of each surface conduction electron-emitting device are shown in FIG.
4 (b). The horizontal axis of the figure shows the element numbers D 1 to DN , and the vertical axis shows the potential. The ● mark represents the positive electrode potential of each surface conduction electron-emitting device, and the ■ mark represents the negative electrode potential, and the ● mark (■ mark) is connected by a solid line for convenience in order to make it easier to see the tendency of the potential distribution.
【0011】本図から明らかなように、配線抵抗rによ
る電圧降下は、一様に起こるわけではなく、正極側の場
合は表面伝導型電子放出素子D1に近い程急峻であり、
逆に負極側では、D1 に近い程配線抵抗rを流れる電流
が大きく、また負極側では、逆にDN に近い程大きな電
流が流れるためである。As is apparent from this figure, the voltage drop due to the wiring resistance r does not occur uniformly, and on the positive electrode side, it becomes steeper as it gets closer to the surface conduction electron-emitting device D1.
On the other hand, on the negative electrode side, the current flowing through the wiring resistance r is larger as it is closer to D 1, and on the negative electrode side, the larger current is flowing as it is closer to D N.
【0012】これから各表面伝導型電子放出素子の負極
間に印加される電圧を示したのが、図14(c)であ
る。縦軸は印加電圧を各々示し、図14(b)と同様傾
向を見易くするために、便宜的に○を実線で結んでい
る。FIG. 14 (c) shows the voltage applied between the negative electrodes of the surface conduction electron-emitting devices. The vertical axis represents the applied voltage, and the circles are connected by a solid line for the sake of convenience in order to make it easier to see the same tendency as in FIG.
【0013】本図から明らかなように、図14(a)の
ような回路の場合には、両端の表面伝導型電子放出素子
(D1 及びDN )に近い程大きな電圧が印加され、中央
部付近の表面伝導型電子放出素子では印加電圧が小さく
なる。従って、各表面伝導型電子放出素子から放出され
る電子線は、両端の表面伝導型電子放出素子程放出電流
が大きくなり、画像形成装置に応用した場合、極めて不
都合であった(例えば、両端に近い部分の画像は濃度が
濃く、中央付近の濃度は淡くなってしまう。)。As is apparent from this figure, in the case of the circuit as shown in FIG. 14A, the larger the voltage is applied to the surface conduction electron-emitting devices (D 1 and D N ) at both ends, the larger voltage is applied to the center. The applied voltage is small in the surface conduction electron-emitting device near the portion. Therefore, the electron beam emitted from each surface conduction electron-emitting device has a larger emission current as the surface conduction electron-emitting devices at both ends are applied, which is extremely inconvenient when applied to an image forming apparatus (for example, at both ends). The image in the near area has a high density, and the density in the vicinity of the center becomes light.)
【0014】一方、図15に示すのは、並列接続された
素子列の片面(本図では表面伝導型電子放出素子D1
側)に電源の正負極を接続した場合である。このような
回路の場合には、正極側の電位、負極側の電位は図15
(b)に示したようになる。On the other hand, FIG. 15 shows one side of a device array connected in parallel (in this figure, a surface conduction electron-emitting device D 1
Side) is connected to the positive and negative electrodes of the power supply. In the case of such a circuit, the potential on the positive electrode side and the potential on the negative electrode side are shown in FIG.
It becomes as shown in (b).
【0015】従って、各表面伝導型電子放出素子に印加
される電圧は、同図(c)に示すようにD1 に近い程大
きなものとなり、画像形成装置として応用するには極め
て不都合であった。Therefore, the voltage applied to each surface conduction electron-emitting device becomes larger as it approaches D 1 as shown in FIG. 2C, which is extremely inconvenient for application as an image forming apparatus. .
【0016】以上二つの例で示したような表面伝導型電
子放出素子ごとの印加電圧のばらつきの程度は、並列接
続される表面伝導型電子放出素子の総数Nや、素子抵抗
Rdと配線抵抗rの比(=Rd/r)や、あるいは電源
の接続位置により異なるが、一般にはNが大きい程、R
d/rが小さい程ばらつきは顕著となり、また図14よ
りも図15の接続方法の方が、表面伝導型電子放出素子
に印加される電圧のばらつきが大きい。The degree of variation in the applied voltage for each surface conduction electron-emitting device as shown in the above two examples depends on the total number N of surface conduction electron-emitting devices connected in parallel, the device resistance Rd and the wiring resistance r. Ratio (= Rd / r) or the connection position of the power source, but generally, the larger N is, the more R
The smaller d / r is, the more remarkable the variation is, and the connection method of FIG. 15 has a greater variation of the voltage applied to the surface conduction electron-emitting device than that of FIG.
【0017】例えば、図14の接続方法で素子抵抗Rd
=1kΩ、r=10mΩの場合、N=100であれば、
印加電圧の最も大きな表面伝導型電子放出素子と最も小
さな表面伝導型電子放出素子を比較すると、Vmax:
Vmin=102:100程度であるが、N=1000
であれば、Vmax:Vmin=472:100と、ば
らつきの割合は大きくなる。For example, in the connection method of FIG.
= 1 kΩ, r = 10 mΩ, and N = 100,
Comparing the surface conduction electron-emitting device having the largest applied voltage and the surface conduction electron-emitting device having the smallest applied voltage, Vmax:
Vmin = 102: 100, but N = 1000
Then, Vmax: Vmin = 472: 100, and the ratio of variation becomes large.
【0018】また、N=1000、Rd=1kΩ、r=
1mΩの場合には、Vmax:Vmin=127:10
0程度であるが、r=10mΩの配線抵抗の場合には、
Vmax:Vmin=472:100程度というように
ばらつきの程度は大きくなる。Further, N = 1000, Rd = 1 kΩ, r =
In the case of 1 mΩ, Vmax: Vmin = 127: 10
Although it is about 0, in the case of a wiring resistance of r = 10 mΩ,
The degree of variation becomes large as Vmax: Vmin = 472: 100.
【0019】以上説明したように、特性の等しい表面伝
導型電子放出素子を複数個並列に接続した場合には、配
線抵抗により生ずる電圧降下のため、各表面伝導型電子
放出素子に実効的に印加される電圧は表面伝導型電子放
出素子ごとにばらついてしまい、電子ビームの放出量が
不均一となり、画像形成装置として応用する場合に不都
合であった。As described above, when a plurality of surface-conduction type electron-emitting devices having the same characteristics are connected in parallel, the voltage drop caused by the wiring resistance effectively applies the voltage to each surface-conduction type electron-emitting device. The generated voltage varies depending on the surface conduction electron-emitting device, and the emission amount of the electron beam becomes non-uniform, which is inconvenient when applied as an image forming apparatus.
【0020】特に、画素数の多い(すなわちNの大き
い)大容量表示装置を実現しようとする場合には、上記
ばらつきの割合は顕著となり、画像の濃度むらが大きな
問題となっていた。In particular, when trying to realize a large-capacity display device having a large number of pixels (that is, a large N), the ratio of the above-mentioned variation becomes remarkable, and the uneven density of the image becomes a serious problem.
【0021】本発明は、表面伝導型電子放出素子間の配
線抵抗によって生じる電圧降下を一定して各表面伝導型
電子放出素子に印加される電圧のばらつきを小さくする
ことにより、各表面伝導型電子放出素子から放出される
電子ビーム量を均一にして、高品位な画像が得られる画
像形成装置を得ることを目的とする。According to the present invention, the voltage drop caused by the wiring resistance between the surface conduction electron-emitting devices is made constant to reduce the variation in the voltage applied to each surface conduction electron-emitting device, so that each surface conduction electron An object of the present invention is to obtain an image forming apparatus capable of obtaining a high quality image by making the amount of electron beams emitted from the emitting element uniform.
【0022】[0022]
【課題を解決するための手段及び作用】本発明の画像形
成装置は、基板上の素子電極間に導電性薄膜を形成した
表面伝導型電子放出素子が複数電気的に接続された電子
源を用いた画像形成装置において、表面伝導型電子放出
素子間の配線抵抗値を少なくとも2種以上の異なる値に
する点に特徴を有し、配線抵抗値を異なる値にするため
の手段が、配線幅、配線厚さ又は配線組成を変えること
により成されるものである。The image forming apparatus of the present invention uses an electron source in which a plurality of surface conduction electron-emitting devices each having a conductive thin film formed between device electrodes on a substrate are electrically connected. In the image forming apparatus described above, the wiring resistance value between the surface conduction electron-emitting devices is made different by at least two or more different values, and means for making the wiring resistance value different is a wiring width, It is made by changing the wiring thickness or the wiring composition.
【0023】更に詳しくは、並列接続された複数の表面
伝導型電子放出素子の正極側取り出し電極が素子列の正
極側電極の一端に配置され、負極側取り出し電極が素子
列の負極側電極の他端に配置されており、表面伝導型電
子放出素子素子間の配線抵抗値が取り出し電極から遠く
なるにしたがって大きくなる点に特徴を有するものであ
る。More specifically, the positive electrode side extraction electrode of the plurality of surface conduction electron-emitting devices connected in parallel is arranged at one end of the positive electrode side electrode of the element array, and the negative electrode side extraction electrode is the other of the negative electrode side electrode of the element array. It is characterized in that the wiring resistance value between the surface conduction electron-emitting device elements is arranged at the end and increases as the distance from the extraction electrode increases.
【0024】或いは、正極側電極が取り出されている側
からi番目とi+1番目の表面伝導型電子放出素子を結
ぶ正極側配線の抵抗値をri 、負極側配線の抵抗値を
r’N-i と表したとき、抵抗値が(N−i)ri =(N
−i)r’i =rN-i =r’N-i の関係を満たすもので
ある。Alternatively, the resistance value of the positive electrode side wiring connecting the i-th and (i + 1) th surface conduction electron-emitting devices from the side where the positive electrode side electrode is taken out is r i , and the resistance value of the negative electrode side wiring is r ′ Ni . When expressed, the resistance value is (N−i) r i = (N
-I) satisfy the relation of r 'i = r Ni = r ' Ni.
【0025】図1は、本発明の画像形成装置をより詳し
く説明するための図で、(a)は表面伝導型電子放出素
子と配線抵抗及び電源を含む等価回路図であり、(b)
は各表面伝導型電子放出素子の正極と負極の電位を示す
図である。FIG. 1 is a diagram for explaining the image forming apparatus of the present invention in more detail. FIG. 1A is an equivalent circuit diagram including a surface conduction electron-emitting device, a wiring resistance and a power source, and FIG.
FIG. 3 is a diagram showing the potentials of the positive electrode and the negative electrode of each surface conduction electron-emitting device.
【0026】図1(a)は、並列接続されたN個の表面
伝導型電子放出素子D1 〜DN と電源VE とを接続した
回路を示すもので、電源の正極と表面伝導型電子放出素
子D1 の正極を、また電源の負極と表面伝導型電子放出
素子DN の負極を接続したものである。FIG. 1A shows a circuit in which N surface-conduction electron-emitting devices D 1 to DN connected in parallel are connected to a power supply V E. The positive electrode of the power supply and the surface-conduction electron are shown. the positive electrode of the discharge device D 1, also is obtained by connecting the negative electrode and the negative electrode of the surface conduction electron-emitting devices D N of the power supply.
【0027】また、表面伝導型電子放出素子D1 〜DN
は、ほぼ等しい抵抗値Rdを各々有するものとする。Further, the surface conduction electron-emitting devices D 1 to D N
Have substantially equal resistance values Rd.
【0028】本発明においては、各表面伝導型電子放出
素子を並列に結ぶ共通配線は、図9(a)に示すよう
に、隣接する表面伝導型電子放出素子Di 及びDi+1 間
で、正極側でri 、負極側でr’N-i の抵抗成分を有
し、これらの抵抗成分の間には、rN-1 =2rN-2 =…
=(N−i)ri =…=(N−2)r2 =(N−1)r
1=r’N-1 =2r’N-2 =…=(N−i)r’i =…
=(N−2)r’2 =(N−1)r’1 の関係が成り立
っている。In the present invention, the common wiring connecting the surface conduction electron-emitting devices in parallel is, as shown in FIG. 9A, between adjacent surface conduction electron-emitting devices D i and D i + 1 . , R i on the positive electrode side and r ′ Ni on the negative electrode side, and r N-1 = 2r N-2 = ... Between these resistance components.
= (N-i) r i = ... = (N-2) r 2 = (N-1) r
1 = r 'N-1 = 2r' N-2 = ... = (N-i) r 'i = ...
= (N-2) r ' 2 = (N-1) r' 1 holds.
【0029】このとき各表面伝導型電子放出素子に電流
jが流れるとすると、隣接する表面伝導型電子放出素子
Di −Di+1 間での電圧降下ΔVi は正極側で ΔVi =(N−i)jri =(N−i)j×ri /(N−i)=jrN-1 負極で、 ΔVi =ijr’N-i =ij×r’N-1 /{N−(N−i)} =ij×r’N-1 /i=jr’N-1 となり、電圧降下ΔVi は表面伝導型電子放出素子の位
置と無関係に一定の値となる。If a current j flows through each surface conduction electron-emitting device at this time, the voltage drop ΔV i between adjacent surface conduction electron-emitting devices D i -D i + 1 is ΔV i = ( N−i) jr i = (N−i) j × r i / (N−i) = jr N−1 negative electrode, ΔV i = ijr ′ Ni = ij × r ′ N−1 / {N− (N -I)} = ij × r ′ N−1 / i = jr ′ N−1 , and the voltage drop ΔV i has a constant value regardless of the position of the surface conduction electron-emitting device.
【0030】このことを各表面伝導型電子放出素子の正
極及び負極の電位で示したのが、図1(b)である。図
の横軸はD1 〜DN の素子番号を示し、縦軸は電位を示
す。●印は各表面伝導型電子放出素子の正極電位を、■
印は負極電位を表しており、電位分布の傾向を見易くす
るため、便宜的に●印(■印)を実線で結んでいる。こ
れから、各表面伝導型電子放出素子の正負極間に印加さ
れる電圧をプロットしたのが、図1(c)である。図の
横軸はD1 〜DN の素子番号を示し、縦軸は表面伝導型
電子放出素子に印加される電圧を示している。FIG. 1 (b) shows this by the potentials of the positive electrode and the negative electrode of each surface conduction electron-emitting device. The horizontal axis of the figure shows the element numbers D 1 to DN , and the vertical axis shows the potential. ● indicates the positive electrode potential of each surface conduction electron-emitting device.
The mark represents the negative electrode potential, and in order to make it easy to see the tendency of the potential distribution, the solid circles (●) are connected for convenience. From this, the voltage applied between the positive and negative electrodes of each surface conduction electron-emitting device is plotted in FIG. 1 (c). The horizontal axis of the figure shows the element numbers D 1 to DN , and the vertical axis shows the voltage applied to the surface conduction electron-emitting device.
【0031】また、本発明の画像形成装置には、以下に
説明するような表面伝導型電子放出素子、及びこれを複
数個配置した電子源が用いられる。Further, the image forming apparatus of the present invention uses a surface conduction electron-emitting device as described below and an electron source in which a plurality of such devices are arranged.
【0032】表面伝導型電子放出素子には平面型と垂直
型があり、平面型の表面伝導型電子放出素子の基本的な
構成について説明する。There are two types of surface conduction electron-emitting devices, a planar type and a vertical type, and the basic structure of a planar type surface conduction electron-emitting device will be described.
【0033】図2(a)、(b)は、平面型の表面伝導
型電子放出素子の基本的な構成を示す図である。FIGS. 2A and 2B are views showing the basic structure of a flat surface conduction electron-emitting device.
【0034】図2において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極である。In FIG. 2, 1 is a substrate, 2 is an electron emitting portion,
Reference numeral 3 is a conductive thin film, and 4 and 5 are device electrodes.
【0035】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。The substrate 1 is, for example, quartz glass or Na.
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a laminated body obtained by laminating SiO 2 on soda lime glass by a sputtering method, and ceramics such as alumina.
【0036】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In2 O3 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。As the material of the device electrodes 4 and 5 facing each other,
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd-Ag
A printed conductor composed of a metal or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon are appropriately selected.
【0037】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed according to the applied form.
【0038】素子電極間隔Lは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極4,5間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。The device electrode spacing L is preferably several hundred angstroms to several hundreds of micrometers, and more preferably several micrometers to several tens of micrometers depending on the voltage applied between the device electrodes 4 and 5. .
【0039】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚dは、
数百オングストロームから数マイクロメートルである。The device electrode length W is preferably several micrometers to several hundreds of micrometers in consideration of the electrode resistance and electron emission characteristics, and the device electrode thickness d is
Hundreds of Angstroms to a few micrometers.
【0040】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性薄膜3の順
に積層されたものとなっているが、基板1上に、導電性
薄膜3、素子電極4,5の順に積層したものとしてもよ
い。In the surface conduction electron-emitting device shown in FIG. 1, the device electrodes 4, 5 and the conductive thin film 3 are laminated on the substrate 1 in this order. The conductive thin film 3 and the device electrodes 4 and 5 may be laminated in this order.
【0041】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数オングストロームから
数千オングストロームで、特に好ましくは10オングス
トロームから500オングストロームであり、その抵抗
値は、10の3乗から10の7乗オーム/□のシート抵
抗値である。The conductive thin film 3 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The thickness of the conductive thin film 3 depends on the step coverage of the device electrodes 4 and 5 and the device. It is appropriately selected depending on the resistance value between the electrodes 4 and 5 and the forming conditions described later. The conductive thin film 3 has a thickness of preferably several angstroms to several thousand angstroms, particularly preferably 10 angstroms to 500 angstroms, and its resistance value is 10 3 to 10 7 ohm / square sheet. It is the resistance value.
【0042】導電性薄膜3を構成する材料としては、例
えばPd、Pt、Ru、Ag、Au、Ti、In、C
u、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属、PdO、SnO2 、In2 O3 、PbO、Sb2 O
3 等の酸化物、HfB2 、ZrB2 、LaB6 、CeB
6 、YB4 、GdB4 等の硼化物、TiC、ZrC、H
fC、TaC、SiC、WCなどの炭化物、TiN、Z
rN、HfN等の窒化物、Si、Ge等の半導体、カー
ボン等が挙げられる。Examples of the material forming the conductive thin film 3 include Pd, Pt, Ru, Ag, Au, Ti, In and C.
Metals such as u, Cr, Fe, Zn, Sn, Ta, W and Pb, PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O
Oxides such as 3 , HfB 2 , ZrB 2 , LaB 6 , CeB
Boride such as 6 , YB 4 , GdB 4 , TiC, ZrC, H
Carbides such as fC, TaC, SiC, WC, TiN, Z
Examples thereof include nitrides such as rN and HfN, semiconductors such as Si and Ge, and carbon.
【0043】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは10オングストロームから200オングス
トロームである。The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are individually dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island shape). Including). In the case of a fine particle film, the particle diameter of the fine particles is preferably several angstroms to several thousand angstroms, and particularly preferably 10 angstroms to 200 angstroms.
【0044】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図2に示されるような位置及び形状に特定されるもの
ではない。A crack is included in the electron emitting portion 2, and the electron is emitted from the vicinity of this crack. The electron emitting portion 2 including the crack and the crack itself are formed depending on the film thickness of the conductive thin film 3, the film quality, the material, the forming conditions described later, and the like. Therefore, the position and shape of the electron emitting portion 2 are not limited to the position and shape as shown in FIG.
【0045】亀裂は、数オングストロームから数百オン
グストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性薄膜3を構成する材料
の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部2及びその近傍の導電性薄膜
3は炭素及び炭素化合物を有することもある。The crack may have conductive fine particles having a particle diameter of several angstroms to several hundred angstroms. The conductive fine particles are the same as some or all of the elements of the material forming the conductive thin film 3. Further, the electron emitting portion 2 including a crack and the conductive thin film 3 in the vicinity thereof may contain carbon and a carbon compound.
【0046】次に、垂直型の表面伝導型電子放出素子の
基本的な構成について説明する。Next, the basic structure of the vertical type surface conduction electron-emitting device will be described.
【0047】図3は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中21は段差形成部材
で、その他図1と同じ符号は同じ部材を示すものであ
る。FIG. 3 is a view showing a basic structure of a vertical type surface conduction electron-emitting device. In the figure, reference numeral 21 denotes a step forming member, and the same reference numerals as those in FIG. 1 denote the same members.
【0048】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型の表面伝導型電子放
出素子と同様の材料で構成されたものである。The substrate 1, the electron emitting portion 2, the conductive thin film 3 and the device electrodes 4 and 5 are made of the same material as that of the above-mentioned plane type surface conduction electron emitting device.
【0049】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔L(図2参照)に対応するもので、段差形
成部材21の作成法や素子電極4,5間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。The step forming member 21 is formed by, for example, a vacuum vapor deposition method,
It is made of an insulating material such as SiO 2 attached by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode interval L (see FIG. 2) of the flat surface conduction electron-emitting device described above. It is set by the voltage applied between the first and second electrodes, but is preferably several hundred angstroms to several tens of micrometers, and particularly preferably several hundred angstroms to several micrometers.
【0050】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型の表面伝導型
電子放出素子の説明においても述べたように、電子放出
部2の形成は、導電性薄膜3の膜厚、膜質、材料及び後
述するフォーミング条件等の製法に依存するので、その
位置及び形状は図3に示されるような位置及び形状に特
定されるものではない。Since the conductive thin film 3 is usually formed after the device electrodes 4, 5 are formed, it is laminated on the device electrodes 4, 5, but after the conductive thin film 3 is formed, the device electrodes 4, 5 are formed. It is also possible to make it so that the device electrodes 4 and 5 are laminated on the conductive thin film 3. Further, as described in the description of the planar type surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the film thickness of the conductive thin film 3, the film quality, the material, and the manufacturing method such as forming conditions described later. Therefore, the position and shape are not limited to the position and shape shown in FIG.
【0051】尚、以下の説明は、上述の平面型の表面伝
導型電子放出素子と垂直型の表面伝導型電子放出素子の
内、平面型を例にして説明するが、平面型の表面伝導型
電子放出素子に代えて垂直型の表面伝導型電子放出素子
としてもよい。In the following description, of the above-mentioned planar type surface conduction electron-emitting device and vertical type surface conduction type electron emission device, the planar type is taken as an example. A vertical surface conduction electron-emitting device may be used instead of the electron-emitting device.
【0052】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図4ないし図6に
基づいて説明する。尚、図4において図2と同じ符号は
同じ部材を示すものである。Various methods can be considered as a method of manufacturing the surface conduction electron-emitting device, and one example thereof will be described with reference to FIGS. 4 to 6. In FIG. 4, the same symbols as those in FIG. 2 indicate the same members.
【0053】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
4(a))。1) After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then a device is formed on the surface of the substrate 1 by a photolithography technique. The electrodes 4 and 5 are formed (FIG. 4A).
【0054】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜3の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜3を形成
する(図4(b))。2) The element electrode 4 is formed by applying an organic metal solution on the substrate 1 on which the element electrodes 4 and 5 are provided and leaving it to stand.
And the device electrode 5 are connected to form an organometallic thin film.
The organic metal solution is a solution of an organic compound whose main element is a metal that is a constituent material of the conductive thin film 3 described above. Then, the organic metal thin film is heated and baked to form the conductive thin film 3 which is patterned by lift-off, etching or the like (FIG. 4B).
【0055】上記加熱焼成時に加熱温度を所定の温度に
制御することにより、導電性薄膜3の構成材料が、酸化
物と金属の2相混合状態か、あるいは非化学量論組成を
有する酸化物を有する状態にすることが好ましい。これ
は再酸化又は再還元によって抵抗値の調整を広範囲で行
えるためである。By controlling the heating temperature at a predetermined temperature during the above heating and firing, the constituent material of the conductive thin film 3 is either a two-phase mixed state of an oxide and a metal or an oxide having a non-stoichiometric composition. It is preferable to have it. This is because the resistance value can be adjusted over a wide range by re-oxidation or re-reduction.
【0056】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。Although the organic metal solution coating method has been described here, the present invention is not limited to this. For example, vacuum vapor deposition method, sputtering method, chemical vapor deposition method, dispersion coating method, dipping method, spinner method, etc. It is also possible to form an organic metal film.
【0057】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に不図示の電源より通電
すると、導電性薄膜3の部位に構造の変化した電子放出
部2が形成される(図4(c))。この通電処理により
導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部2である。3) Subsequently, an energization process called forming is performed. When electricity is applied between the device electrodes 4 and 5 from a power source (not shown), the electron emitting portion 2 having a changed structure is formed at the site of the conductive thin film 3 (FIG. 4C). By this energization treatment, the conductive thin film 3 is locally destroyed, deformed or altered, and the electron-emissive portion 2 is a portion whose structure is changed.
【0058】フォーミングの電圧波形の例を図5に示
す。FIG. 5 shows an example of the voltage waveform of forming.
【0059】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図5(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図5(b))とがあ
る。The voltage waveform is particularly preferably a pulse waveform,
There are a case where a voltage pulse whose pulse peak value is a constant voltage is continuously applied (FIG. 5A), and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 5B).
【0060】まず、パルス波高値を定電圧とした場合に
ついて図5(a)で説明する。First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.
【0061】図5(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔であり、例えば、T1を1マ
イクロ秒〜10ミリ秒、T2を10マイクロ秒〜100
ミリ秒とし、波高値(フォーミング時のピーク電圧)を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気下で、数秒から数十
分印加する。尚、印加する電圧波形は、図示される三角
波に限定されるものではなく、矩形波等の所望の波形を
用いることができる。In FIG. 5A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, for example, T1 is 1 microsecond to 10 milliseconds and T2 is 10 microseconds to 100.
It is set to millisecond, and the peak value (peak voltage during forming) is appropriately selected according to the form of the surface conduction electron-emitting device described above, and applied for several seconds to several tens of minutes in a vacuum atmosphere with an appropriate degree of vacuum. The voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.
【0062】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図5(b)で説明する。Next, the case of applying the voltage pulse while increasing the pulse crest value will be described with reference to FIG.
【0063】図5(b)におけるT1及びT2は図5
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図5(a)の説明と同様の適当な真空雰囲気下で印加す
る。T1 and T2 in FIG. 5B are shown in FIG.
Similar to (a), the crest value (peak voltage during forming) is increased by, for example, about 0.1 V step,
Application is performed in an appropriate vacuum atmosphere similar to the description of FIG.
【0064】尚、パルス間隔T2中に、導電性薄膜3を
局所的に破壊、変形もしくは変質させない程度の電圧、
例えば0.1V程度の電圧で素子電流を測定して抵抗値
を求め、例えば1Mオーム以上の抵抗を示したときにフ
ォーミングを終了することが好ましい。During the pulse interval T2, a voltage that does not locally destroy, deform, or alter the conductive thin film 3,
For example, it is preferable to measure the device current at a voltage of about 0.1 V to obtain a resistance value, and terminate the forming when a resistance of, for example, 1 M ohm or more is exhibited.
【0065】上記フォーミング工程からそれ以降の工程
は、図6に示されるような測定評価系内で行われるもの
である。この測定評価系について説明する。The steps from the forming step onward are performed in a measurement / evaluation system as shown in FIG. This measurement evaluation system will be described.
【0066】図6において、図2と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノード電極、53はアノード電極54に電圧を印加す
るための高圧電源、52は電子放出部2より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプ、57はガス導入口である。6, the same reference numerals as those in FIG. 2 indicate the same members. Further, 51 is a power supply for applying a device voltage Vf to the device, 50 is an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5, and 54 is an electron emitting portion 2. The anode electrode 53 for trapping the emission current Ie to be generated, 53 is a high voltage power source for applying a voltage to the anode electrode 54, 52 is an ammeter for measuring the emission current Ie emitted from the electron emission portion 2, 55 Is a vacuum device, 56 is an exhaust pump, and 57 is a gas inlet.
【0067】表面伝導型電子放出素子及びアノード電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。The surface conduction electron-emitting device, the anode electrode 54 and the like are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
The surface conduction electron-emitting device can be measured and evaluated under a desired vacuum.
【0068】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネルの組み立て段階において、表示パネル及
びその内部を真空装置55及びその内部として構成する
ことで、フォーミング工程及び後述するそれ以後の工程
における測定評価及び処理に応用されるものである。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated up to about 200 ° C. by a heater. This measurement and evaluation system configures the display panel and its inside as the vacuum device 55 and its inside at the stage of assembling the display panel as will be described later, so that the measurement and evaluation in the forming step and the subsequent steps described later are performed. It is applied to processing.
【0069】4)このように作成した表面伝導型電子放
出素子に活性化工程を施すことが好ましい。4) It is preferable to subject the surface conduction electron-emitting device thus produced to an activation step.
【0070】活性化工程とは、例えば10の−4乗〜1
0の−5乗torr程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部2に堆積させることで、素子電流、放出
電流の状態を著しく向上させることができる工程であ
る。この活性化工程は、例えば素子電流や放出電流を測
定しながら行って、例えば放出電流が飽和した時点で終
了するようにすれば効果的であるので好ましい。また、
活性化工程でのパルス波高値は、好ましくは駆動電圧の
波高値である。The activation process is, for example, 10 −4 to 1
It is a process of repeating the application of pulses with a pulse peak value of a constant voltage at a vacuum degree of 0 −5 torr.
By depositing carbon and carbon compounds in the electron emission portion 2 from an organic substance existing in a vacuum atmosphere, the device current and emission current can be significantly improved. It is effective to perform this activation step while measuring the device current and the emission current, for example, and to end it when the emission current is saturated, because it is effective. Also,
The pulse peak value in the activation step is preferably the peak value of the driving voltage.
【0071】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500オングストローム以下、より好ましくは3
00オングストローム以下である。The carbon and the carbon compound are graphite (both single crystal and polycrystal) and amorphous carbon (amorphous carbon and a mixture thereof with polycrystal graphite). The deposited film thickness is preferably 500 angstroms or less, more preferably 3 angstroms or less.
It is less than 00 angstrom.
【0072】5)更に、この表面伝導型電子放出素子
を、フォーミング工程、活性化工程での真空度より高い
真空度の真空雰囲気下で動作駆動する、安定化工程を施
すことが好ましい。より好ましくは、この高い真空度の
真空雰囲気下で、80〜150℃の加熱の後、動作駆動
する。5) Further, it is preferable to carry out a stabilizing step of operating and driving the surface conduction electron-emitting device in a vacuum atmosphere having a vacuum degree higher than those in the forming step and the activation step. More preferably, in a vacuum atmosphere having a high degree of vacuum, after heating at 80 to 150 ° C., the operation is driven.
【0073】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約10の−
6乗torr以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。A vacuum atmosphere having a vacuum degree higher than that in the forming step and the activation step means, for example, about −10
It is a vacuum atmosphere having a vacuum degree of 6th torr or more,
More preferably, it is an ultra-high vacuum system, and the degree of vacuum is such that carbon and carbon compounds are hardly newly deposited.
【0074】即ち、表面伝導型電子放出素子を上記真空
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流If、放出電流Ieが安定する。That is, by encapsulating the surface conduction electron-emitting device in the above-mentioned vacuum atmosphere, it becomes possible to suppress further deposition of carbon and carbon compounds, whereby the device current If and the emission current Ie can be suppressed. Is stable.
【0075】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.
【0076】以下に述べる表面伝導型電子放出素子の基
本特性は、図6の測定評価系のアノード電極54の電圧
を1kV〜10kVとし、アノード電極54と表面伝導
型電子放出素子の距離Hを2〜8mmとして行った測定
に基づくものである。The basic characteristics of the surface conduction electron-emitting device described below are that the voltage of the anode electrode 54 of the measurement / evaluation system in FIG. 6 is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 It is based on the measurement performed as ~ 8 mm.
【0077】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfとの関係の典型的な例を図7に示す。尚、
図7の(a)において、放出電流Ieは素子電流Ifに
比べて著しく小さいので、任意単位で示されている。First, the emission current Ie and the device current If,
FIG. 7 shows a typical example of the relationship with the element voltage Vf. still,
In FIG. 7A, since the emission current Ie is significantly smaller than the device current If, it is shown in arbitrary units.
【0078】図7の(a)から明らかなように、表面伝
導型電子放出素子は、放出電流Ieに対する次の3つの
特徴的特性を有する。As is apparent from FIG. 7A, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.
【0079】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図7の(a)中のVt
h)を超える素子電圧Vfを印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieが殆ど検出されない。即ち、放出電流Ieに対す
る明確なしきい値電圧Vthを持った非線形素子であ
る。First, the surface conduction electron-emitting device has a certain voltage (called a threshold voltage: Vt in FIG. 7A).
When the device voltage Vf exceeding h) is applied, the emission current Ie rapidly increases, while at the threshold voltage Vth or less, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0080】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。Secondly, since the emission current Ie has a characteristic of monotonically increasing with respect to the element voltage Vf (called MI characteristic), the emission current Ie can be controlled by the element voltage Vf.
【0081】第3に、アノード電極54(図6参照)に
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。Thirdly, the emitted charges trapped in the anode electrode 54 (see FIG. 6) depend on the time for applying the device voltage Vf. That is, the amount of charges captured by the anode electrode 54 can be controlled by the time for which the device voltage Vf is applied.
【0082】放出電流Ieが素子電圧Vfに対してMI
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図7の(a)で示す特性
である。一方、図7の(b)で示すように、素子電流I
fは素子電圧Vfに対して電圧制御型負性抵抗特性(V
CNR特性と呼ぶ)を示す場合もある。いずれの特性を
示すかは、表面伝導型電子放出素子の製法及び測定時の
測定条件等に依存する。但し、素子電流Ifが素子電圧
Vfに対してVCNR特性を有する表面伝導型電子放出
素子でも、上記3つの特性上の特徴を有する。The emission current Ie is MI with respect to the device voltage Vf.
At the same time as having the characteristics, the element current If may also have the MI characteristics with respect to the element voltage Vf. An example of the characteristics of such a surface conduction electron-emitting device is the characteristics shown in FIG. On the other hand, as shown in FIG. 7B, the device current I
f is a voltage control type negative resistance characteristic (V
In some cases, it may be referred to as a CNR characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device and the measurement conditions at the time of measurement. However, the surface conduction electron-emitting device in which the device current If has a VCNR characteristic with respect to the device voltage Vf also has the above three characteristic features.
【0083】次に、上記表面伝導型電子放出素子を複数
配列した電子源及びこれを用いた本発明の画像形成装置
の一例について図8及び図9を用いて説明する。Next, an example of an electron source in which a plurality of surface conduction electron-emitting devices are arranged and an image forming apparatus of the present invention using the same will be described with reference to FIGS. 8 and 9.
【0084】図8において、1は基板、104は表面伝
導型電子放出素子、304は表面伝導型電子放出素子1
04を接続する共通配線で10本設けられており、各々
外部端子D1〜D10を有している。In FIG. 8, 1 is a substrate, 104 is a surface conduction electron-emitting device, 304 is a surface conduction electron-emitting device 1.
There are 10 common wirings for connecting 04, each having external terminals D1 to D10.
【0085】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子列と呼
ぶ。そしてこの素子列が複数行配置されて電子源を構成
している。The surface conduction electron-emitting device 104 is the substrate 1
A plurality of them are arranged in parallel on the top. This is called an element array. A plurality of rows of the element columns are arranged to form an electron source.
【0086】各素子列の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子列にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子列にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子列間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。Each element row can be independently driven by applying an appropriate drive voltage between the common wiring 304 of each element column (for example, the common wiring 304 of the external terminals D1 and D2). That is, a voltage higher than the threshold voltage may be applied to the element array in which the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element array in which the electron beam is not desired to be emitted. The application of such a driving voltage is performed on the common wirings D2 to D9 located between the respective element columns by adjoining the common wirings 304 adjacent to each other, that is, the external terminals D2 and D3, D4 and D5, D6 and D7, respectively. The common wiring 304 for D8 and D9 can also be formed as an integrated single wiring.
【0087】図9は、上記電子源を備えた表示パネル3
01の構造を示す図である。FIG. 9 shows a display panel 3 provided with the above electron source.
It is a figure which shows the structure of 01.
【0088】図9中302はグリッド電極、303は電
子が通過するための開口、D1〜Dmは各表面伝導型電
子放出素子に電圧を印加するための外部端子、G1〜G
nはグリッド電極302に接続された外部端子である。
また、各素子行間の共通配線304は一体の同一配線と
して基板1上に形成されている。In FIG. 9, 302 is a grid electrode, 303 is an opening through which electrons pass, D1 to Dm are external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to G.
n is an external terminal connected to the grid electrode 302.
Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.
【0089】図8において、111はリアプレート、1
12は支持枠、116はフェースプレート、118は外
囲器である。In FIG. 8, 111 is a rear plate and 1 is a rear plate.
Reference numeral 12 is a support frame, 116 is a face plate, and 118 is an envelope.
【0090】基板1とフェースプレート116の間に
は、グリッド電極302が設けられている。このグリッ
ド電極302は、表面伝導型電子放出素子104から放
出された電子ビームを変調することができるもので、梯
型配置の素子列と直行して設けられたストライプ状の電
極に、電子ビームを通過させるために、各表面伝導型電
子放出素子104に対応して1個ずつ円形の開口303
を設けたものとなっている。A grid electrode 302 is provided between the substrate 1 and the face plate 116. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and the electron beam is applied to a stripe-shaped electrode that is orthogonal to the ladder-shaped arrangement of the device rows. A circular opening 303 corresponding to each surface-conduction type electron-emitting device 104 is formed in order to allow passage.
Is provided.
【0091】グリッド電極302の形状や配置位置は、
必ずしも図9に示すようなものでなければならないもの
ではなく、開口303をメッシュ状に多数設けることも
あり、またグリッド電極302を、例えば表面伝導型電
子放出素子104の周囲や近傍に設けてもよい。The shape and position of the grid electrode 302 are
It does not necessarily have to be as shown in FIG. 9, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.
【0092】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the columns of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one column at a time, irradiation of each electron beam to the fluorescent film 114 is performed. The image can be displayed line by line.
【0093】以上のように、本発明の画像形成装置は、
梯型配置の電子源を用いて得ることができ、上述したテ
レビジョン放送の表示装置のみならず、テレビ会議シス
テム、コンピューター等の表示装置として好適な画像形
成装置が得られる。更には、感光ドラムとで構成した光
プリンターの露光装置としても用いることができるもの
である。As described above, the image forming apparatus of the present invention is
It is possible to obtain an image forming apparatus that can be obtained by using a trapezoidal arrangement of electron sources and is suitable not only for the above-mentioned display device for television broadcasting but also for a display device such as a video conference system and a computer. Further, it can also be used as an exposure device of an optical printer configured with a photosensitive drum.
【0094】[0094]
【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。EXAMPLES The present invention will be described in more detail below with reference to examples.
【0095】実施例1 図10は、実施例1の画像形成装置に用いられる並列接
続された表面伝導型電子放出素子の平面図である。図1
0において、1は基板、3は導電性薄膜、11は正極側
電極、12は負極側電極である。Example 1 FIG. 10 is a plan view of surface-conduction type electron-emitting devices connected in parallel used in the image forming apparatus of Example 1. FIG.
In 0, 1 is a substrate, 3 is a conductive thin film, 11 is a positive electrode, and 12 is a negative electrode.
【0096】表面伝導型電子放出素子はD1 〜D1000ま
で1000個形成されており、図10(a)では中央部
を省略している。また、図10(b)は素子部を拡大し
た図であって、aは素子電極間距離を、bは導電性薄膜
3の幅を表している。 1000 surface-conduction electron-emitting devices D 1 to D 1000 are formed, and the central portion is omitted in FIG. 10A. Further, FIG. 10B is an enlarged view of the element portion, where a is the distance between the element electrodes and b is the width of the conductive thin film 3.
【0097】まず、清浄化した基板1に、通常のフォト
リソグラフィー技術を用いて電極11,12を形成す
る。配線部の幅は、正極側ではD1 側からD1000側へい
くにしたがって次第に細くなっており、一方、負極側で
はD1000側からD1 側へいくにしたがって次第に細くな
っている。その値は、D1 −D2 間の正極側配線幅W1
が1ミリメートル、負極側配線幅W’1 が1マイクロメ
ートルで、D999 −D1000間の正極側配線幅W999 が1
マイクロメートル、負極側配線幅W’999 が1ミリメー
トルである。また、素子部の素子電極間距離aは2マイ
クロメートルとした。First, the electrodes 11 and 12 are formed on the cleaned substrate 1 by the usual photolithography technique. The width of the wiring portion gradually decreases from the D 1 side to the D 1000 side on the positive electrode side, and gradually decreases from the D 1000 side to the D 1 side on the negative electrode side. The value is the wiring width W 1 on the positive electrode side between D 1 and D 2.
Is 1 mm, the wiring width W ′ 1 on the negative electrode side is 1 μm, and the wiring width W 999 on the positive electrode side between D 999 and D 1000 is 1.
Micrometers, the negative-side wiring width W '999 is 1 millimeter. Moreover, the distance a between the element electrodes of the element portion was set to 2 micrometers.
【0098】次に、電極11,12を形成した基板1上
に有機Pd(ccp4230奥野製薬(株)社製)をス
ピンナーにより回転塗布し、250℃で10分間の加熱
焼成処理をした。尚、ここで述べる微粒子膜とは、前述
したように、複数の微粒子が集合した膜であり、その微
細構造として、微粒子が個々に分散配置した状態のみな
らず、微粒子が互いに隣接、あるいは、重なり合った状
態(島状も含む)の膜をさし、その粒径とは、この状態
で粒子形状が認識可能な微粒子ついての径をいう。Next, organic Pd (ccp4230 manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated on the substrate 1 on which the electrodes 11 and 12 were formed by a spinner, and heated and baked at 250 ° C. for 10 minutes. Incidentally, the fine particle film described here is a film in which a plurality of fine particles are gathered as described above, and as a fine structure thereof, not only the fine particles are individually dispersed and arranged, but also the fine particles are adjacent to each other or overlap each other. (Including islands), the particle size refers to the diameter of the fine particles whose particle shape can be recognized in this state.
【0099】そして、焼成後の薄膜3を通常のフォトリ
ソグラフィー技術を用いて、図10(b)に示すよう
に、導電性薄膜3の幅bが300マイクロメートルにな
るようにパターンニングを行い、電子放出部を形成し
た。Then, the thin film 3 after firing is patterned by using a normal photolithography technique so that the width b of the conductive thin film 3 becomes 300 μm, as shown in FIG. 10B. The electron emitting portion was formed.
【0100】次に、基板1上に5ミリメートル厚のガラ
ススペーサを設け、スペーサ上に一様に蛍光体を塗布し
た蛍光体基板を設けた後、全体を図の測定評価系内に収
容して1×10の−6乗torr程度の真空度に保持
し、加速電圧1kVで電子放出特性を確認した。尚、電
源の接続方法は、電極11,12のD1 側を正極、D
1000側をアースとした。Next, a glass spacer having a thickness of 5 mm was provided on the substrate 1, and a phosphor substrate in which a phosphor was uniformly applied was provided on the spacer 1, and then the whole was placed in the measurement and evaluation system shown in the figure. The electron emission characteristics were confirmed at an acceleration voltage of 1 kV while maintaining a vacuum degree of about 1 × 10 −6 torr. The connection method of the power supply, the positive electrode of the D 1 side of the electrode 11, 12, D
The 1000 side was grounded.
【0101】その結果、各放出部に対応した輝点が観察
され、各輝点の輝度は目視でほぼ均一であった。また、
各輝度のばらつきをスポット輝度計を用いて測定したと
ころ、ばらつきは5%以内であった。As a result, bright spots corresponding to each emitting portion were observed, and the brightness of each bright spot was visually almost uniform. Also,
When the variation in each luminance was measured using a spot luminance meter, the variation was within 5%.
【0102】実施例2 図11は、実施例2の画像形成装置に用いられる並列接
続された表面伝導型電子放出素子の平面図である。図1
0と同一の符号は同一の部材を示す。Example 2 FIG. 11 is a plan view of surface-conduction type electron-emitting devices connected in parallel used in the image forming apparatus of Example 2. FIG.
The same reference numerals as 0 indicate the same members.
【0103】表面伝導型電子放出素子はD1 〜D1000ま
で1000個形成されており、図11では中央部を省略
している。また、図11(b)は正極側電極の配線部の
断面図であり、図11(c)は負極側電極の配線部の断
面図である。 1000 surface-conduction electron-emitting devices D 1 to D 1000 are formed, and the central portion is omitted in FIG. 11B is a sectional view of the wiring portion of the positive electrode, and FIG. 11C is a sectional view of the wiring portion of the negative electrode.
【0104】正極側電極は、D1 側からD1000側にいく
にしたがって次第に薄くなっており、D1 −D2 間での
厚さが100マイクロメートル、D999 −D1000間での
厚さが0.1マイクロメートルである。一方、負極側電
極は、D1000側からD1 側にいくにしたがって次第に薄
くなっており、D999 −D1000間での厚さが100マイ
クロメートル、D1 −D2 間での厚さが0.1マイクロ
メートルである。The positive electrode side electrode becomes gradually thinner from the D 1 side to the D 1000 side, the thickness between D 1 and D 2 is 100 μm, and the thickness between D 999 and D 1000 is 100 μm. Is 0.1 micrometer. On the other hand, the electrode on the negative electrode side is gradually thinner from the D 1000 side to the D 1 side, and the thickness between D 999 and D 1000 is 100 μm, and the thickness between D 1 and D 2 is 100 μm. It is 0.1 micrometer.
【0105】次に、実施例2の画像形成装置の製造手順
を説明する。Next, the manufacturing procedure of the image forming apparatus of the second embodiment will be described.
【0106】まず、清浄化した基板1に、通常のフォト
リソグラフィー技術を用いて電極11,12を形成す
る。このときの電極11,12の厚さは100マイクロ
メートルとし、また、素子部の素子電極間距離aは22
マイクロメートルとした。First, the electrodes 11 and 12 are formed on the cleaned substrate 1 by the usual photolithography technique. At this time, the thickness of the electrodes 11 and 12 is 100 micrometers, and the distance a between the element electrodes of the element portion is 22.
It was set to micrometer.
【0107】次に、電極11,12の厚さを図11
(b)(c)に示したようにするため、エッチング処理
を行った。まず、負極側電極12をレジスト膜で保護し
て、正極側電極11のエッチングを行った。このとき、
D1000−D999 間の厚さを0.1マイクロメートル、D
1 −D2 間の厚さを100マイクロメートルにするため
に、基板1をエッチング液に浸漬する際に、D1000側か
ら徐々に漬けていき、D1000側とD1 側とでエッチング
時間を変えることによって電極11の厚さを制御した。
同様にして、正極側電極11をレジスト膜で保護して、
負極側電極12のエッチングを行った。この場合は、基
板1をエッチング液に浸漬する際に、D1 側から徐々に
漬けていった。Next, the thicknesses of the electrodes 11 and 12 are shown in FIG.
An etching process was performed in order to obtain the patterns shown in (b) and (c). First, the negative electrode 12 was protected by a resist film, and the positive electrode 11 was etched. At this time,
The thickness between D 1000 and D 999 is 0.1 micrometer, D
The thickness of between 1 -D 2 to 100 micrometers, when immersing the substrate 1 in an etching solution, gradually soaked from D 1000 side, the etching time and D 1000 side and the D 1 side The thickness of the electrode 11 was controlled by changing it.
Similarly, the positive electrode 11 is protected by a resist film,
The negative electrode 12 was etched. In this case, when the substrate 1 was dipped in the etching solution, it was gradually dipped from the D 1 side.
【0108】次に、電極11,12を形成した基板1上
に有機Pd(ccp4230奥野製薬(株)社製)をス
ピンナーにより回転塗布し、250℃で10分間の加熱
焼成処理をした。Next, organic Pd (ccp4230 manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated by a spinner on the substrate 1 on which the electrodes 11 and 12 were formed, and heated and baked at 250 ° C. for 10 minutes.
【0109】そして、焼成後の薄膜3を通常のフォトリ
ソグラフィー技術を用いて、図10(b)に示したと同
様に、導電性薄膜3の幅bが300マイクロメートルに
なるようにパターンニングを行い、電子放出部を形成し
た。Then, the thin film 3 after firing is patterned by using a normal photolithography technique so that the width b of the conductive thin film 3 becomes 300 μm, as shown in FIG. 10B. The electron emission part was formed.
【0110】こうして得られた基板1上に図9に示した
ようにガラススペーサを介して蛍光体基板を設け、その
間に変調手段としてのグリッド電極302を設けた後、
外囲器118内に収容し、内部を1×10の−6乗to
rr程度の真空度に排気して表示パネル301を作成し
た尚、電源の接続方法は、電極11,12のD1 側を正
極、D1000側をアースとして、電源電圧15V、加速電
圧1kVで駆動したところ、各放出部に対応した輝点が
観察され、その輝度のばらつきは5%以内であった。On the thus obtained substrate 1, a phosphor substrate is provided via a glass spacer as shown in FIG. 9, and a grid electrode 302 as a modulating means is provided between them,
It is housed in the envelope 118, and the inside is 1 × 10 −6 to
The display panel 301 was created by evacuating to a vacuum degree of about rr. The power supply connection method is as follows. The electrodes 11 and 12 are driven at a power supply voltage of 15 V and an acceleration voltage of 1 kV with the D 1 side being the positive electrode and the D 1000 side being the ground. As a result, bright spots corresponding to each emitting portion were observed, and the variation in the luminance was within 5%.
【0111】実施例3 図12は、実施例3の画像形成装置に用いられる並列接
続された表面伝導型電子放出素子の平面図である。図1
0と同一の符号は同一の部材を示す。Example 3 FIG. 12 is a plan view of surface-conduction type electron-emitting devices connected in parallel used in the image forming apparatus of Example 3. FIG.
The same reference numerals as 0 indicate the same members.
【0112】表面伝導型電子放出素子はD1 〜D1000ま
で1000個形成されており、図13では中央部を省略
している。また、電極11,12はリンをドープした多
結晶シリコンで作成され、抵抗値を変えるためのリン濃
度は場所により異なっている。 1000 surface conduction electron-emitting devices D 1 to D 1000 are formed, and the central portion is omitted in FIG. The electrodes 11 and 12 are made of phosphorus-doped polycrystalline silicon, and the phosphorus concentration for changing the resistance value differs depending on the location.
【0113】次に、実施例3の画像形成装置の製造手順
を説明する。Next, the manufacturing procedure of the image forming apparatus of the third embodiment will be described.
【0114】まず、清浄化した基板1に、通常のフォト
リソグラフィー技術を用いて多結晶シリコンの電極1
1,12を形成する。次に、イオン打ち込み法により、
電極11,12にリンをドープした。電極11,12中
のリン濃度は場所によって異なり、1×10の20乗c
m-3から1×10の18乗cm-3の範囲で、1×10の
20乗cm-3のときの抵抗率は1×10の−2乗Ω・c
mで、1×10の18乗cm-3のときの抵抗率は10Ω
・cmである。First, on the cleaned substrate 1, an electrode 1 made of polycrystalline silicon is formed by using a normal photolithography technique.
1, 12 are formed. Next, by the ion implantation method,
The electrodes 11 and 12 were doped with phosphorus. The phosphorus concentration in the electrodes 11 and 12 varies depending on the location, and is 1 × 10 20 c
Within the range of m −3 to 1 × 10 18 cm −3 , the resistivity at 1 × 10 20 cm −3 is 1 × 10 −2 Ω · c.
m, the resistivity at 1 × 10 18 cm -3 is 10 Ω
・ Cm.
【0115】そして、正極側電極11ではD1 側からD
1000側へ、負極側電極12ではD1000側からD1 側へい
くにしたがって、リン濃度が1×10の20乗cm-3か
ら1×10の18乗cm-3へと淡くなっており、それと
ともに抵抗率も1×10の−2乗Ω・cmから10Ω・
cmへと大きくなっている。Then, in the positive electrode 11 from the D 1 side to D
To the 1000 side, and in the negative electrode 12 from the D 1000 side to the D 1 side, the phosphorus concentration becomes lighter from 1 × 10 20 cm −3 to 1 × 10 18 cm −3 , At the same time, the resistivity is 1 × 10 −2 Ω · cm to 10 Ω ·
It has grown to cm.
【0116】次に、電極11,12を形成した基板1上
に有機Pd(ccp4230奥野製薬(株)社製)をス
ピンナーにより回転塗布し、250℃で10分間の加熱
焼成処理をした。Next, organic Pd (ccp4230 manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated on the substrate 1 on which the electrodes 11 and 12 were formed by a spinner and heated and baked at 250 ° C. for 10 minutes.
【0117】そして、焼成後の薄膜3を通常のフォトリ
ソグラフィー技術を用いて、図10(b)に示したと同
様に、導電性薄膜3の幅bが300マイクロメートルに
なるようにパターンニングを行い、電子放出部を形成し
た。Then, the fired thin film 3 is patterned by using a normal photolithography technique so that the width b of the conductive thin film 3 becomes 300 μm as in the case shown in FIG. 10B. The electron emission part was formed.
【0118】次に、基板1上に5ミリメートル厚のガラ
ススペーサを設け、スペーサ上に一様に蛍光体を塗布し
た蛍光体基板を設けた後、全体を図の測定評価系内に収
容して1×10の−6乗torr程度の真空度に保持
し、加速電圧1kVで電子放出特性を確認した。尚、電
源の接続方法は、電極11,12のD1 側を正極、D
1000側をアースとした。Next, a glass spacer having a thickness of 5 mm is provided on the substrate 1, and a phosphor substrate in which a phosphor is uniformly applied is provided on the spacer 1, and then the whole is housed in the measurement and evaluation system shown in the figure. The electron emission characteristics were confirmed at an acceleration voltage of 1 kV while maintaining a vacuum degree of about 1 × 10 −6 torr. The connection method of the power supply, the positive electrode of the D 1 side of the electrode 11, 12, D
The 1000 side was grounded.
【0119】その結果、各放出部に対応した輝点が観察
され、各輝点の輝度は目視でほぼ均一であった。また、
各輝度のばらつきをスポット輝度計を用いて測定したと
ころ、ばらつきは5%以内であった。As a result, bright spots corresponding to each emitting portion were observed, and the brightness of each bright spot was visually almost uniform. Also,
When the variation in each luminance was measured using a spot luminance meter, the variation was within 5%.
【0120】実施例4 図13は、前述の表面伝導型電子放出素子を電子源とし
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。Embodiment 4 FIG. 13 shows a display panel using the above-mentioned surface conduction electron-emitting device as an electron source, and can display image information provided from various image information sources such as television broadcasting. It is a diagram showing an example of an image forming apparatus of the present invention configured as described above.
【0121】図中16100はディスプレイパネル、1
6101はディスプレイパネルの駆動回路、16102
はディスプレイコントローラ、16103はマルチプレ
クサ、16104はデコーダ、16105は入出力イン
ターフェース回路、16106はCPU、16107は
画像生成回路、16108及び16109及び1611
0は画像メモリーインターフェース回路、16111は
画像入力インターフェース回路、16112及び161
13はTV信号受信回路、16114は入力部である。In the figure, 16100 is a display panel, 1
Reference numeral 6101 denotes a display panel drive circuit, and 16102.
Is a display controller, 16103 is a multiplexer, 16104 is a decoder, 16105 is an input / output interface circuit, 16106 is a CPU, 16107 is an image generation circuit, 16108, 16109 and 1611.
0 is an image memory interface circuit, 16111 is an image input interface circuit, 16112 and 161.
Reference numeral 13 is a TV signal receiving circuit, and 16114 is an input unit.
【0122】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。When receiving a signal including both video information and audio information, such as a television signal, the present image forming apparatus naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, etc. of audio information not directly related to the features of the present invention will be omitted.
【0123】以下、画像信号の流れに沿って各部の機能
を説明する。The functions of the respective parts will be described below along the flow of the image signal.
【0124】まず、TV信号受信回路16113は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるTV信号を受信するための回路である。First, the TV signal receiving circuit 16113 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.
【0125】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。The TV signal system to be received is not particularly limited, and examples thereof include NTSC system, PAL system and SEC.
Any method such as AM method may be used. Further, a TV signal having a larger number of scanning lines than these, for example, a so-called high-definition TV such as the MUSE system, is a signal suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Is the source.
【0126】TV信号受信回路16113で受信された
TV信号は、デコーダ16104に出力される。The TV signal received by the TV signal receiving circuit 16113 is output to the decoder 16104.
【0127】TV信号受信回路16112は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるTV信号を受信するための回路である。前
記TV信号受信回路16113と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ16104に出力され
る。The TV signal receiving circuit 16112 is a circuit for receiving a TV signal transmitted using a wire transmission system such as a coaxial cable or an optical fiber. A TV for receiving, similar to the TV signal receiving circuit 16113.
The signal system is not particularly limited, and the TV signal received by this circuit is also output to the decoder 16104.
【0128】画像入力インターフェース回路16111
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ16104に
出力される。Image input interface circuit 16111
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 16104.
【0129】画像メモリーインターフェース回路161
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ16104に出力され
る。Image memory interface circuit 161
10 is a video tape recorder (hereinafter abbreviated as VTR)
The circuit for fetching the image signal stored in is output to the decoder 16104.
【0130】画像メモリーインターフェース回路161
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
16104に出力される。Image memory interface circuit 161
Reference numeral 09 denotes a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 16104.
【0131】画像メモリーインターフェース回路161
08は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ16104に入
力される。Image memory interface circuit 161
Reference numeral 08 denotes a circuit for taking in an image signal from a device that stores still image data, such as a still image disc,
The captured still image data is input to the decoder 16104.
【0132】入出力インターフェース回路16105
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によっては
本画像形成装置の備えるCPU16106と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。Input / output interface circuit 16105
Is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 16106 of the image forming apparatus and the outside. .
【0133】画像生成回路16107は、前記入出力イ
ンターフェース回路16105を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはCPU1
6106より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。The image generation circuit 16107 is used to input image data, character / graphic information, or the CPU 1 from the outside via the input / output interface circuit 16105.
6106 is a circuit for generating display image data based on image data and character / graphic information output from the 6106. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes, a processor for image processing, etc. , And the circuits necessary for image generation are incorporated.
【0134】本回路により生成された表示用画像データ
は、デコーダ16104に出力されるが、場合によって
は前記入出力インターフェース回路16105を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。The display image data generated by this circuit is output to the decoder 16104, but in some cases, it may be output to an external computer network or printer via the input / output interface circuit 16105.
【0135】CPU16106は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。The CPU 16106 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.
【0136】例えば、マルチプレクサ16103に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
16102に対して制御信号を発生し、画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)や一画面の走査線の数など表示装置の動作を適宜
制御する。また、前記画像生成回路16107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路16105を介して
外部のコンピュータやメモリーをアクセスして画像デー
タや文字・図形情報を入力する。For example, a control signal is output to the multiplexer 16103 to appropriately select or combine image signals to be displayed on the display panel. In that case, a control signal is generated to the display panel controller 16102 according to the image signal to be displayed, and the display frequency of the display device, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, and the like of the display device. The operation is controlled appropriately. In addition, the image data or the character / graphic information is directly output to the image generation circuit 16107, or the external computer or memory is accessed through the input / output interface circuit 16105 to display the image data or the character / graphic information. input.
【0137】尚、CPU16106は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路161
05を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。It should be noted that the CPU 16106 may be involved in work for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 161
It is also possible to connect to an external computer network via 05 and collaborate with an external device for work such as numerical calculation.
【0138】入力部16114は、前記CPU1610
6に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。The input unit 16114 is the CPU 1610.
6 is for the user to input commands, programs, data, etc., and various input devices such as a joystick, a bar code reader, a voice recognition device, etc. can be used in addition to the keyboard and mouse. .
【0139】デコーダ16104は、前記16107な
いし16113より入力される種々の画像信号を3原色
信号、又は輝度信号とI信号、Q信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
16104は内部に画像メモリーを備えるのが望まし
い。これは、例えばMUSE方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。The decoder 16104 is a circuit for inversely converting various image signals input from the above 16107 to 16113 into three primary color signals, or luminance signals and I signals and Q signals. It is desirable that the decoder 16104 has an image memory therein, as indicated by a dotted line in the figure. This is for handling a television signal which requires an image memory for reverse conversion, for example, including the MUSE system.
【0140】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1610
7及びCPU16106と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。The provision of the image memory makes it easy to display a still image. Alternatively, the image generation circuit 1610
7 and the CPU 16106, there is an advantage that image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition are facilitated.
【0141】マルチプレクサ16103は、前記CPU
16106より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ16
103はデコーダ16104から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
16101に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。The multiplexer 16103 is the CPU
The display image is appropriately selected based on the control signal input from the 16106. That is, the multiplexer 16
103 selects a desired image signal from the inversely converted image signals input from the decoder 16104 and outputs it to the drive circuit 16101. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .
【0142】ディスプレイパネルコントローラ1610
2は、前記CPU16106より入力される制御信号に
基づき、駆動回路16101の動作を制御するための回
路である。Display panel controller 1610
Reference numeral 2 is a circuit for controlling the operation of the drive circuit 16101 based on the control signal input from the CPU 16106.
【0143】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路16101に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)を制御するための信号を駆動回路16101
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路16101に対して
出力する場合もある。As a signal related to the basic operation of the display panel, for example, a signal for controlling the operation sequence of a power supply (not shown) for driving the display panel is output to the drive circuit 16101. As a signal relating to the display panel driving method, for example, a signal for controlling a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is supplied to the driving circuit 16101.
Output to Further, in some cases, a control signal relating to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driver circuit 16101.
【0144】駆動回路16101は、ディスプレイパネ
ル16100に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ16103から入力される
画像信号と、前記ディスプレイパネルコントローラ16
102より入力される制御信号に基づいて動作するもの
である。The drive circuit 16101 is a circuit for generating a drive signal to be applied to the display panel 16100, and the image signal input from the multiplexer 16103 and the display panel controller 16 are provided.
It operates based on a control signal input from 102.
【0145】以上、各部の機能を説明したが、図13に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル16100に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
16104におて逆変換された後、マルチプレクサ16
103において適宜選択され、駆動回路16101に入
力される。一方、デイスプレイコントローラ16102
は、表示する画像信号に応じて駆動回路16101の動
作を制御するための制御信号を発生する。駆動回路16
101は、上記画像信号と制御信号に基づいてディスプ
レイパネル16100に駆動信号を印加する。これによ
り、ディスプレイパネル16100において画像が表示
される。これらの一連の動作は、CPU16106によ
り統括的に制御される。Although the functions of the respective parts have been described above, the image information input from various image information sources can be displayed on the display panel 16100 in the present image forming apparatus with the configuration illustrated in FIG. . That is, various image signals such as television broadcast are inversely converted by the decoder 16104 and then the multiplexer 16
It is appropriately selected in 103 and input to the driving circuit 16101. On the other hand, the display controller 16102
Generates a control signal for controlling the operation of the drive circuit 16101 according to the image signal to be displayed. Drive circuit 16
Reference numeral 101 applies a drive signal to the display panel 16100 based on the image signal and the control signal. As a result, the image is displayed on the display panel 16100. These series of operations are controlled by the CPU 16106 as a whole.
【0146】本画像形成装置においては、前記デコーダ
16104に内蔵する画像メモリや、画像生成回路16
107及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。In this image forming apparatus, the image memory built in the decoder 16104 and the image generation circuit 16 are included.
In addition to displaying the selected information from 107 and the information, the image information to be displayed may be enlarged or reduced, for example.
Image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, combining, erasing,
It is also possible to perform image editing such as connection, replacement, and fitting. Although not particularly mentioned in the description of this embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-mentioned image processing and image editing.
【0147】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。Therefore, the present image forming apparatus includes a display device for television broadcasting, a terminal device for video conference, an image editing device for handling still images and moving images, a terminal device for computer,
It is possible to combine the functions of office terminals such as word processors, game machines, etc., with a very wide range of applications for industrial or consumer use.
【0148】尚、図13は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。Note that FIG. 13 shows only an example of the configuration in the case of an image forming apparatus using a display panel having a surface conduction electron-emitting device as an electron beam source. It goes without saying that the present invention is not limited to this.
【0149】例えば図13の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。For example, among the constituent elements shown in FIG. 13, circuits relating to functions unnecessary for the purpose of use may be omitted.
On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the display device is applied as a videophone, a TV camera, a voice microphone,
It is preferable to add a illuminator, a transmission / reception circuit including a modem, and the like to the components.
【0150】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。In this image forming apparatus, since the surface conduction electron-emitting device is used as the electron source, the display panel can be easily thinned and the depth of the image forming apparatus can be reduced. In addition, a display panel using a surface conduction electron-emitting device as an electron beam source can easily have a large screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus has a realistic and powerful image. Can be displayed with good visibility.
【0151】[0151]
【発明の効果】以上説明したように、本発明によれば、
表面伝導型電子放出素子間の配線抵抗によって生じる電
圧降下を一定にして、各表面伝導型電子放出素子間に印
加される電圧のばらつきを小さくすることにより、各表
面伝導型電子放出素子から放出される電子ビーム量を均
一にして高品位な画像を有する表示装置等の画像形成装
置が得られるものである。As described above, according to the present invention,
The voltage drop caused by the wiring resistance between the surface conduction electron-emitting devices is made constant to reduce the variation in the voltage applied between the surface conduction electron-emitting devices, so that the electrons are emitted from each surface conduction electron-emitting device. Thus, an image forming apparatus such as a display apparatus having a high quality image can be obtained by making the amount of electron beams to be uniform.
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明において、表面伝導型電子放出素子を並
列接続した場合の等価回路、電位、印加電圧を示す説明
図である。FIG. 1 is an explanatory diagram showing an equivalent circuit, potentials, and applied voltages when surface conduction electron-emitting devices are connected in parallel in the present invention.
【図2】本発明の平面型表面伝導型電子放出素子を示す
概略的構成図である。FIG. 2 is a schematic configuration diagram showing a planar surface conduction electron-emitting device of the present invention.
【図3】本発明の垂直型表面伝導型電子放出素子を示す
概略的構成図である。FIG. 3 is a schematic configuration diagram showing a vertical surface conduction electron-emitting device of the present invention.
【図4】本発明の表面伝導型電子放出素子の製造方法を
示す図である。FIG. 4 is a diagram showing a method for manufacturing a surface conduction electron-emitting device of the present invention.
【図5】フォーミング波形の例を示す図である。FIG. 5 is a diagram showing an example of forming waveforms.
【図6】本発明の表面伝導型電子放出素子の測定評価系
の一例を示す概略的構成図である。FIG. 6 is a schematic configuration diagram showing an example of a measurement / evaluation system of the surface conduction electron-emitting device of the present invention.
【図7】本発明の表面伝導型電子放出素子の放出電流−
素子電圧特性(I−V特性)を示す図である。FIG. 7: Emission current of the surface conduction electron-emitting device of the present invention-
It is a figure which shows an element voltage characteristic (IV characteristic).
【図8】梯型配置の電子源の概略的平面図である。FIG. 8 is a schematic plan view of an electron source in a ladder arrangement.
【図9】梯型配置の電子源を用いた本発明の画像形成装
置に用いる表示パネルの概略的構成図である。FIG. 9 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using a trapezoidal electron source.
【図10】実施例1における画像形成装置を示す概略構
成図である。FIG. 10 is a schematic configuration diagram illustrating an image forming apparatus according to a first exemplary embodiment.
【図11】実施例2における画像形成装置を示す概略構
成図である。FIG. 11 is a schematic configuration diagram illustrating an image forming apparatus according to a second exemplary embodiment.
【図12】実施例3における画像形成装置を示す概略構
成図である。FIG. 12 is a schematic configuration diagram illustrating an image forming apparatus according to a third exemplary embodiment.
【図13】実施例4における画像形成装置を示すブロッ
ク図である。FIG. 13 is a block diagram illustrating an image forming apparatus according to a fourth exemplary embodiment.
【図14】従来例に従って表面伝導型電子放出素子を並
列接続した場合の等価回路、電位、印加電圧を示す説明
図である。FIG. 14 is an explanatory diagram showing an equivalent circuit, a potential, and an applied voltage when surface conduction electron-emitting devices are connected in parallel according to a conventional example.
【図15】他の従来例に従って表面伝導型電子放出素子
を並列接続した場合の等価回路、電位、印加電圧を示す
説明図である。FIG. 15 is an explanatory diagram showing an equivalent circuit, potentials, and applied voltages when surface conduction electron-emitting devices are connected in parallel according to another conventional example.
1 基体 2 電子放出部 3 薄膜 4,5 素子電極 11 正極側電極 12 負極側電極 21 段差形成部材 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 57 ガス導入管 111 リアプレート 112 支持枠 116 フェースプレート 118 外囲器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 16100 ディスプレイパネル 16101 駆動回路 16102 ディスプレイコントローラ 16103 マルチプレクサ 16104 デコーダ 16105 入出力インターフェース回路 16106 CPU 16107 画像生成回路 16108 画像メモリーインターフェース回路 16109 画像メモリーインターフェース回路 16110 画像メモリーインターフェース回路 16111 画像入力インターフェース回路 16112 TV信号受信回路 16113 TV信号受信回路 16114 入力部 DESCRIPTION OF SYMBOLS 1 Base 2 Electron emission part 3 Thin film 4,5 Element electrode 11 Positive electrode 12 Electrode 21 Step forming member 50 Ammeter 51 for measuring element current If 51 Power supply 52 Ammeter 53 for measuring emission current Ie High-voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 57 Gas introduction pipe 111 Rear plate 112 Support frame 116 Face plate 118 Enclosure 301 Display panel 302 Grid electrode 303 Open 304 Common wiring 16100 Display panel 16101 Drive circuit 16102 Display controller 16103 Multiplexer 16104 Decoder 16105 Input / output interface circuit 16106 CPU 16107 Image generation circuit 16108 Image memory interface circuit 16109 Image memory interface Face circuit 16110 image input memory interface circuit 16111 image input interface circuit 16112 TV signal reception circuit 16113 TV signal reception circuit 16114 input
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 一郎 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 鱸 英俊 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 河手 信一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Ichiro Nomura 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Hidetoshi Haru 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Incorporated (72) Inventor Shinichi Kawate 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.
Claims (6)
した表面伝導型電子放出素子が複数電気的に接続された
電子源を用いた画像形成装置において、 表面伝導型電子放出素子間の配線抵抗値を少なくとも2
種以上の異なる値にすることを特徴とする画像形成装
置。1. An image forming apparatus using an electron source in which a plurality of surface conduction electron-emitting devices, each having a conductive thin film formed between device electrodes on a substrate, are electrically connected to each other. At least 2 wiring resistance
An image forming apparatus having different values of at least one kind.
が、配線幅を変えることにより成されることを特徴とす
る請求項1の画像形成装置。2. The image forming apparatus according to claim 1, wherein the means for setting the wiring resistance value to a different value is formed by changing the wiring width.
が、配線厚さを変えることにより成されることを特徴と
する請求項1の画像形成装置。3. The image forming apparatus according to claim 1, wherein the means for changing the wiring resistance value is different by changing the wiring thickness.
が、配線組成を変えることにより成されることを特徴と
する請求項1の画像形成装置。4. The image forming apparatus according to claim 1, wherein the means for adjusting the wiring resistance values to different values is formed by changing the wiring composition.
出素子の正極側取り出し電極が素子列の正極側電極の一
端に配置され、負極側取り出し電極が素子列の負極側電
極の他端に配置されており、表面伝導型電子放出素子素
子間の配線抵抗値が取り出し電極から遠くなるにしたが
って大きくなることを特徴とする請求項1ないし4いず
れかの画像形成装置。5. The positive electrode side extraction electrode of a plurality of surface conduction electron-emitting devices connected in parallel is arranged at one end of the positive electrode side electrode of the element array, and the negative electrode side extraction electrode is formed at the other end of the negative electrode side electrode of the element array. The image forming apparatus according to any one of claims 1 to 4, wherein the wiring resistance value between the surface conduction electron-emitting device elements is increased as the distance from the extraction electrode increases.
した表面伝導型電子放出素子がN個電気的に接続された
電子源を用いた画像形成装置において、 並列接続されたN個の表面伝導型電子放出素子の正極側
取り出し電極が素子列の正極側電極の一端に配置され、
負極側取り出し電極が素子列の負極側電極の他端に配置
されており、正極側電極が取り出されている側からi番
目とi+1番目の表面伝導型電子放出素子を結ぶ正極側
配線の抵抗値をri 、負極側配線の抵抗値をr’N-i と
表したとき、抵抗値が(N−i)ri =(N−i)r’
i =rN-i =r’N-i の関係を満たすことを特徴とする
請求項1ないし4いずれかの画像形成装置。6. An image forming apparatus using an electron source in which N surface-conduction electron-emitting devices, each having a conductive thin film formed between device electrodes on a substrate, are electrically connected to each other. The positive electrode side extraction electrode of the surface conduction electron-emitting device is arranged at one end of the positive electrode side electrode of the device row,
The negative electrode side extraction electrode is arranged at the other end of the negative electrode side electrode of the element array, and the resistance value of the positive electrode side wiring connecting the i-th and (i + 1) th surface conduction electron-emitting devices from the side where the positive electrode side electrode is taken out. Is represented by r i and the resistance value of the negative electrode side wiring is represented by r ′ Ni , the resistance value is (N−i) r i = (N−i) r ′
5. The image forming apparatus according to claim 1, wherein the relationship of i = r Ni = r ′ Ni is satisfied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15408195A JPH08329866A (en) | 1995-05-30 | 1995-05-30 | Image forming device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15408195A JPH08329866A (en) | 1995-05-30 | 1995-05-30 | Image forming device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08329866A true JPH08329866A (en) | 1996-12-13 |
Family
ID=15576482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15408195A Withdrawn JPH08329866A (en) | 1995-05-30 | 1995-05-30 | Image forming device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08329866A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281686A (en) * | 2000-03-27 | 2001-10-10 | Internatl Business Mach Corp <Ibm> | Liquid crystal display device, wiring structure, voltage supply method, and computer |
| JP2004504193A (en) * | 2000-07-24 | 2004-02-12 | ヒューレット・パッカード・カンパニー | Ink jet printhead having a ground bus overlapping the transistor operating area |
-
1995
- 1995-05-30 JP JP15408195A patent/JPH08329866A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281686A (en) * | 2000-03-27 | 2001-10-10 | Internatl Business Mach Corp <Ibm> | Liquid crystal display device, wiring structure, voltage supply method, and computer |
| JP2004504193A (en) * | 2000-07-24 | 2004-02-12 | ヒューレット・パッカード・カンパニー | Ink jet printhead having a ground bus overlapping the transistor operating area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555957B1 (en) | Electron beam apparatus and image-forming apparatus | |
| US6236167B1 (en) | Apparatus for and method of driving elements, apparatus for and method of driving electron source, and image forming apparatus | |
| KR100209046B1 (en) | Electronic source and image forming device | |
| JPH0896700A (en) | Electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JP3416261B2 (en) | Forming method of electron source | |
| JPH08329866A (en) | Image forming device | |
| JP3472016B2 (en) | Drive circuit for multi-electron beam source and image forming apparatus using the same | |
| JP2932240B2 (en) | Electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2909702B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2961499B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP3413027B2 (en) | Image forming device | |
| JP2961500B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP2866312B2 (en) | Electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2909706B2 (en) | Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2866307B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2946178B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP3372689B2 (en) | Electron beam generator and image display | |
| JPH08329829A (en) | Surface conduction electron-emitting device, electron source using the same, image forming apparatus and manufacturing method thereof | |
| JPH0950256A (en) | Electron source and image forming apparatus using the same | |
| JPH07326287A (en) | Method of forming electron emission portion, multi-cold-cathode electron source, and image display device | |
| JPH0945219A (en) | Image forming device | |
| JPH08329827A (en) | Electron emitting device, electron source using the same, and image forming apparatus | |
| JPH0945222A (en) | Electron emitting device, electron source using the same, and image forming apparatus | |
| JPH08162013A (en) | Electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JPH08250017A (en) | Electron emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |