JPH0878358A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0878358A JPH0878358A JP23943894A JP23943894A JPH0878358A JP H0878358 A JPH0878358 A JP H0878358A JP 23943894 A JP23943894 A JP 23943894A JP 23943894 A JP23943894 A JP 23943894A JP H0878358 A JPH0878358 A JP H0878358A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- metal
- layer
- cobalt
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000010941 cobalt Substances 0.000 claims abstract description 31
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 31
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000010936 titanium Substances 0.000 claims abstract description 30
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 24
- 239000000956 alloy Substances 0.000 claims abstract description 21
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 abstract description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 27
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 53
- 238000006243 chemical reaction Methods 0.000 description 27
- 238000009792 diffusion process Methods 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- 229910010069 TiCo Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- NNSIWZRTNZEWMS-UHFFFAOYSA-N cobalt titanium Chemical compound [Ti].[Co] NNSIWZRTNZEWMS-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- -1 that is Chemical compound 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、特にシリコン表面にサ
リサイド（セルフアライン シリサイド）層を有する半
導体装置の製造に好適な方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method suitable for manufacturing a semiconductor device having a salicide (self-aligned silicide) layer on a silicon surface.
【０００２】[0002]
【従来の技術】半導体回路、特にＭＯＳ集積回路の高速
動作を実現するためには、トランジスタの電流駆動能力
の向上や、回路を構成する配線などの容量および抵抗の
抑制が必要である。抵抗の抑制について着目すると、ト
ランジスタのゲート電極に使用され、また配線の一部と
しても利用されるポリシリコン層の低抵抗化や、トラン
ジスタのソース・ドレイン領域の寄生抵抗となる不純物
拡散層の低抵抗化が一つの課題となっている。従来、こ
のような抵抗抑制の解決策の一つとして、例えばポリシ
リコン層を低抵抗化するには、図３に示すように、ポリ
シリコン膜３の上に金属（タングステン等）のシリサイ
ド層４を積層するいわゆるポリサイド構造を形成するこ
とが一般に採用されている。なお、図３中において符号
１はシリコン基板、２はゲート酸化膜、５はソース・ド
レイン領域を示している。2. Description of the Related Art In order to realize a high-speed operation of a semiconductor circuit, particularly a MOS integrated circuit, it is necessary to improve the current driving capability of a transistor and to suppress the capacitance and resistance of wirings which form the circuit. Focusing on the suppression of resistance, the resistance of the polysilicon layer used for the gate electrode of the transistor and also used as part of the wiring is lowered, and the impurity diffusion layer that becomes the parasitic resistance of the source / drain region of the transistor is lowered. Resistance is one of the challenges. Conventionally, as one of the solutions for such resistance suppression, for example, in order to reduce the resistance of a polysilicon layer, as shown in FIG. 3, a silicide layer 4 of metal (tungsten or the like) is formed on the polysilicon film 3. It is generally adopted to form a so-called polycide structure in which the layers are laminated. In FIG. 3, reference numeral 1 is a silicon substrate, 2 is a gate oxide film, and 5 is a source / drain region.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、タング
ステンポリサイドはそれ自体が充分に低抵抗のものであ
るとはいえないことから、このポリサイド構造だけでは
半導体装置全体において要求されるだけの低抵抗化が充
分されず、しかもこのポリサイド構造では、ソース・ド
レイン領域の拡散層の低抵抗下に対しては何等有効な対
策が得られておらず、したがってより低抵抗化を達成し
得る新たな技術の提供が望まれていた。However, since it cannot be said that the tungsten polycide itself has a sufficiently low resistance, the polycide structure alone can reduce the resistance required for the entire semiconductor device. However, in this polycide structure, no effective measures have been taken against the low resistance of the diffusion layer in the source / drain regions, and therefore, there is a new technology that can achieve lower resistance. It was desired to be provided.
【０００４】このような背景から、ゲートポリシリコン
膜上とソース・ドレイン領域の拡散層上とに自己整合的
にシリサイド層を形成する、いわゆるサリサイド構造が
提案され、一部に実施されている。このサリサイド構造
については、例えば特開平５−１４５０６８号公報記載
の技術が知られており、この技術によれば、ポリシリコ
ンと前記拡散層との同時低抵抗化が実現でき、かつ、タ
ングステンシリサイドに比べ抵抗が低いチタンシリサイ
ドを用いることにより、低抵抗化の度合いを高めること
ができるとされている。From this background, a so-called salicide structure in which a silicide layer is formed on the gate polysilicon film and the diffusion layers of the source / drain regions in a self-aligned manner has been proposed and partially implemented. Regarding this salicide structure, for example, a technique described in Japanese Patent Application Laid-Open No. 5-145068 is known. According to this technique, it is possible to simultaneously reduce the resistance of polysilicon and the diffusion layer, and to use tungsten silicide. It is said that the degree of resistance reduction can be increased by using titanium silicide having a lower resistance.
【０００５】しかしながら、このような技術にあって
は、自己整合的にシリサイドを形成することが困難であ
り、また、特にチタンシリサイドを形成した場合、ゲー
ト酸化膜耐圧に劣化が生じるといった問題がある。すな
わち、シリコンとチタンとの反応においては、形成され
たシリサイド中をシリコンが拡散種として拡散してゆ
き、チタンと反応するため、反応が進んで欲しくないゲ
ート酸化膜上にまでシリサイドが形成される可能性があ
るからである。そして、このような拡散反応によってゲ
ートとドレインのショートが発生してしまうおそれがあ
り、さらには、チタンの反応性が強いことから、チタン
がゲートポリシリコン中の粒界を通ってゲート酸化膜に
到達し、ゲート、ゲート酸化膜の破壊あるいは耐圧劣化
を引き起こすといった不都合を生じてしまうのである。However, in such a technique, it is difficult to form a silicide in a self-aligned manner, and particularly, when titanium silicide is formed, the breakdown voltage of the gate oxide film is deteriorated. . That is, in the reaction between silicon and titanium, silicon diffuses in the formed silicide as a diffusion species and reacts with titanium, so that the reaction proceeds and silicide is formed even on the gate oxide film which is not desired. Because there is a possibility. Then, such a diffusion reaction may cause a short circuit between the gate and the drain. Furthermore, since titanium has a strong reactivity, titanium passes through a grain boundary in the gate polysilicon to form a gate oxide film. When it arrives, there arises a disadvantage that the gate and the gate oxide film are destroyed or the breakdown voltage is deteriorated.
【０００６】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、低抵抗なシリサイドを形
成することができ、しかもゲート酸化膜耐圧の劣化をも
抑制することのできる、半導体装置の製造方法を提供す
ることにある。The present invention has been made in view of the above circumstances, and it is an object of the present invention to form a low-resistance silicide and to suppress deterioration of a gate oxide film breakdown voltage. It is to provide a method of manufacturing a device.
【０００７】[0007]
【課題を解決するための手段】本発明の半導体装置の製
造方法では、シリコン基体表面または多結晶シリコン表
面上に第１の金属からなる第１の金属層を堆積させる工
程と、該第１の金属層の上に第２の金属からなる第２の
金属層を堆積させる工程と、これら第１、第２の金属層
と前記シリコン基体または多結晶シリコンと反応させて
シリコン合金物を形成する工程と、シリコン上に残され
た未反応の金属あるいは合金層を除去する工程とを備え
たことを前記課題の解決手段とした。In a method of manufacturing a semiconductor device according to the present invention, a step of depositing a first metal layer made of a first metal on a surface of a silicon substrate or a surface of polycrystalline silicon, and the first step of depositing the first metal layer. Depositing a second metal layer of a second metal on the metal layer, and reacting the first and second metal layers with the silicon substrate or polycrystalline silicon to form a silicon alloy. And a step of removing the unreacted metal or alloy layer left on the silicon are the means for solving the above problems.
【０００８】[0008]
【作用】本発明によれば、シリコン上に堆積され積層さ
れた第１の金属層と第二の金属層とを例えば熱処理する
ことにより、これら金属が合金になるとともにシリサイ
ド化されてシリコン合金物を形成する。例えば、第１の
金属をコバルト、第二の金属をチタンとした場合に、シ
リコン上に堆積されたコバルト層とチタン層からなる積
層膜に約６００℃の熱を加えると、コバルトとチタンの
相互拡散による合金化と並行してシリサイド化反応が始
まる。このとき、コバルトはシリコン側に拡散してシリ
コン−シリサイド界面で反応し、チタンはあまり拡散せ
ずにシリサイド中を拡散してきたシリコンと反応してシ
リサイドを形成する。したがって、チタンコバルト合金
とシリコンとの反応では、コバルトとシリコンとがそれ
ぞれ相互拡散して反応が進む。According to the present invention, the first metal layer and the second metal layer deposited and laminated on silicon are heat-treated, for example, so that these metals become an alloy and are silicidized to form a silicon alloy material. To form. For example, when cobalt is used as the first metal and titanium is used as the second metal, when heat of about 600 ° C. is applied to the laminated film composed of the cobalt layer and the titanium layer deposited on silicon, the mutual effect of cobalt and titanium is increased. A silicidation reaction starts in parallel with alloying by diffusion. At this time, cobalt diffuses to the silicon side and reacts at the silicon-silicide interface, and titanium does not diffuse much and reacts with the silicon diffused in the silicide to form a silicide. Therefore, in the reaction between the titanium-cobalt alloy and silicon, cobalt and silicon are mutually diffused and the reaction proceeds.
【０００９】このため、シリコンが拡散種として反応が
進む場合に見られる、過剰な拡散によるシリサイドの過
剰な成長や、シリコンが大量に移動することによって発
生するシリコン基体または多結晶シリコンでのストレス
の発生が、本発明では、コバルトのシリサイド化反応に
より、すなわちコバルトが拡散種としてシリコンを消費
しまたは反応が基体の厚み方向に進むことにより、チタ
ンとの反応によって基体側から吸い出されるシリコンを
補償するように作用し、結果として過剰な反応やストレ
スの発生が抑えられ、良好な制御性のもとでシリサイド
が形成されるのである。For this reason, excessive growth of silicide due to excessive diffusion, which is observed when the reaction proceeds as silicon as a diffusion species, and stress in the silicon substrate or polycrystalline silicon generated due to the large amount of migration of silicon occurs. In the present invention, the silicon is compensated for by the silicidation reaction of cobalt, that is, cobalt consumes silicon as a diffusion species or the reaction proceeds in the thickness direction of the substrate, so that the silicon sucked from the substrate side by the reaction with titanium is compensated. As a result, excessive reaction and stress are suppressed from occurring, and silicide is formed under good controllability.
【００１０】また、形成されたシリサイド層は、シリコ
ン基体側または多結晶シリコン側の界面付近でコバルト
の割合が大きくなり、このため、コバルトとシリコンと
の格子定数の差が小さいことから、シリサイド層とシリ
コンとの界面でのストレスが小さくなる。さらに、主に
コバルトがシリコン側へ拡散してゆくため、このシリサ
イド層を例えばＭＯＳトランジスタのゲート電極とする
ことにより、ゲートポリシリコンの下にチタンが浸入す
ることによって生じるゲート破壊が防止される。In the formed silicide layer, the proportion of cobalt increases near the interface on the silicon substrate side or the polycrystalline silicon side, and therefore the difference in lattice constant between cobalt and silicon is small. The stress at the interface between silicon and silicon is reduced. Further, since cobalt mainly diffuses to the silicon side, by using this silicide layer as a gate electrode of a MOS transistor, for example, gate breakdown caused by infiltration of titanium under the gate polysilicon can be prevented.
【００１１】[0011]
【実施例】以下、本発明を実施例に基づいて詳しく説明
する。まず、本発明の半導体装置の製造方法を説明する
に先立ち、本発明方法によって得られる半導体装置の一
例について説明する。図１（ｄ）は、本発明の製造方法
をＭＯＳトランジスタの製造に適用して得られたものの
構造を示す断面図であり、図１（ｄ）中符号１１はシリ
コン基板である。このシリコン基板１１表面にはゲート
酸化膜１２が形成され、ゲート酸化膜１２の上にはゲー
ト電極としてのポリシリコン膜１３がパターニングされ
ている。ポリシリコン膜１３の両側壁側にはサイドウォ
ール１４が形成され、ゲート電極（ポリシリコン膜１
３）の両わきのシリサイド基板１１にはソース・ドレイ
ン拡散層１５が形成されている。EXAMPLES The present invention will be described in detail below based on examples. First, prior to describing the method for manufacturing a semiconductor device of the present invention, an example of a semiconductor device obtained by the method of the present invention will be described. FIG. 1D is a cross-sectional view showing the structure of a structure obtained by applying the manufacturing method of the present invention to the manufacture of a MOS transistor. Reference numeral 11 in FIG. 1D is a silicon substrate. A gate oxide film 12 is formed on the surface of the silicon substrate 11, and a polysilicon film 13 as a gate electrode is patterned on the gate oxide film 12. Sidewalls 14 are formed on both side walls of the polysilicon film 13, and the gate electrode (polysilicon film 1
Source / drain diffusion layers 15 are formed on the silicide substrates 11 on both sides of 3).
【００１２】そして、これらポリシリコン膜１３および
ソース・ドレイン拡散層１５のそれぞれの表面には、チ
タン（Ｔｉ）とコバルト（Ｃｏ）とシリコン（Ｓｉ）と
の合金でなるＴｉＣｏＳｉX 合金層１６が形成されてい
る。さらに、層間絶縁膜１７が形成され、この層間絶縁
膜１７に形成された開口を介して、ソース・ドレイン拡
散層１５上のＴｉＣｏＳｉX 合金層１６に接続する電極
１８が形成されている。なお、このＴｉＣｏＳｉX 合金
層１６はＴｉＣｏＳｉ4 で表される組成の合金層となっ
ており、そのシート抵抗は５Ω／□以下となっている。Then, a TiCoSi X alloy layer 16 made of an alloy of titanium (Ti), cobalt (Co) and silicon (Si) is formed on the surfaces of the polysilicon film 13 and the source / drain diffusion layer 15, respectively. Has been done. Further, an interlayer insulating film 17 is formed, and an electrode 18 connected to the TiCoSi X alloy layer 16 on the source / drain diffusion layer 15 is formed through the opening formed in the interlayer insulating film 17. The TiCoSi X alloy layer 16 is an alloy layer having a composition represented by TiCoSi 4 , and its sheet resistance is 5Ω / □ or less.
【００１３】次に、図１（ａ）〜（ｄ）を用いてこのＭ
ＯＳトランジスタの製造方法を説明する。まず、シリコ
ン基板１１の表面にゲート酸化膜１２を形成し、このゲ
ート酸化膜１２の上に、例えばＣＶＤ法によって膜厚２
０ｎｍのポリシリコン酸化膜１３を堆積させる。そし
て、フォトリソグラフィー技術および異方性エッチング
技術を用い、図１（ａ）に示すようなゲートパターンを
形成する。次に、ポリシリコン膜１３を注入マスクとし
てＬＤＤ用のイオン注入を行って低濃度不純物層を形成
し、続いて、全面にシリコン酸化膜を堆積させてこれを
エッチバックし、これによりポリシリコン膜１３の側壁
にサイドウォール１４を形成する。なお、サイドウォー
ル１４についてはその幅を例えば１０ｎｍとする。そし
て、ポリシリコン膜１３およびサイドウォール１４を注
入マスクとしてイオン注入を行い、ソース・ドレイン拡
散層１５を形成する。Next, referring to FIGS. 1 (a) to 1 (d), this M
A method of manufacturing the OS transistor will be described. First, a gate oxide film 12 is formed on the surface of a silicon substrate 11, and a film thickness of 2 is formed on the gate oxide film 12 by, for example, a CVD method.
A 0 nm polysilicon oxide film 13 is deposited. Then, a photolithography technique and an anisotropic etching technique are used to form a gate pattern as shown in FIG. Next, using the polysilicon film 13 as an implantation mask, ion implantation for LDD is performed to form a low-concentration impurity layer, and subsequently, a silicon oxide film is deposited on the entire surface and etched back to thereby form a polysilicon film. A sidewall 14 is formed on the sidewall of 13. The sidewall 14 has a width of, for example, 10 nm. Then, ion implantation is performed using the polysilicon film 13 and the sidewall 14 as an implantation mask to form a source / drain diffusion layer 15.
【００１４】次いで、図１（ｂ）に示すように、全面に
蒸着法等でＣｏ金属膜１９を例えば１０ｎｍの膜厚に形
成し、さらにその上に蒸着法でＴｉ金属膜２０を例えば
１０ｎｍの膜厚に形成する。続いて、約６００℃でアニ
ール処理を行ってＴｉ金属膜２０とＣｏ金属膜１９と、
ソース・ドレイン拡散層１５を形成するシリコン、ある
いはポリシリコン膜１３とを反応させ、図１（ｃ）に示
すようにソース・ドレイン拡散層１５およびポリシリコ
ン膜１３の表面にＴｉＣｏＳｉX 合金層１６を形成す
る。なおここでは、ＴｉＣｏＳｉX はＴｉＣｏＳｉ2 に
近い組成を有したものとなっている。また、ソース・ド
レイン拡散層１５上、およびポリシリコン膜１３に位置
しない、Ｔｉ金属膜２０とＣｏ金属膜１９とは、シリコ
ンを含まずにＴｉＣｏ合金膜２１を形成している。Next, as shown in FIG. 1B, a Co metal film 19 having a film thickness of 10 nm, for example, is formed on the entire surface by a vapor deposition method or the like, and a Ti metal film 20 having a film thickness of 10 nm, for example, is further formed thereon. It is formed to a film thickness. Then, an annealing treatment is performed at about 600 ° C. to form the Ti metal film 20 and the Co metal film 19,
By reacting with the silicon forming the source / drain diffusion layer 15 or the polysilicon film 13, a TiCoSi X alloy layer 16 is formed on the surface of the source / drain diffusion layer 15 and the polysilicon film 13 as shown in FIG. 1C. Form. Here, TiCoSi x has a composition close to that of TiCoSi 2 . Further, the Ti metal film 20 and the Co metal film 19 which are not located on the source / drain diffusion layer 15 and the polysilicon film 13 form the TiCo alloy film 21 containing no silicon.
【００１５】このようにシリコン上に堆積され積層され
たＣｏ金属層１９とＴｉ金属層２０とを約６００℃で熱
処理すると、これら金属が合金になるとともにシリサイ
ド化反応を開始する。このとき、コバルトはシリコン側
に拡散してシリコン−シリサイド界面で反応し、チタン
はあまり拡散せずにシリサイド中を拡散してきたシリコ
ンと反応してシリサイドを形成する。したがって、チタ
ンコバルト合金とシリコンとの反応では、コバルトとシ
リコンとがそれぞれ相互拡散して反応が進む。When the Co metal layer 19 and the Ti metal layer 20 thus deposited and laminated on silicon are heat-treated at about 600 ° C., these metals become an alloy and a silicidation reaction starts. At this time, cobalt diffuses to the silicon side and reacts at the silicon-silicide interface, and titanium does not diffuse much and reacts with the silicon diffused in the silicide to form a silicide. Therefore, in the reaction between the titanium-cobalt alloy and silicon, cobalt and silicon are mutually diffused and the reaction proceeds.
【００１６】このため、シリコンのみが拡散種として反
応が進む場合に見られる、過剰な拡散によるシリサイド
の過剰な成長や、シリコンが大量に移動することによっ
て生じるシリコン基体または多結晶シリコンでのストレ
スの発生が、本実施例では、コバルトのシリサイド化反
応により、すなわちコバルトが拡散種としてシリコンを
消費しまたは反応が基体の厚み方向に進むことにより、
チタンとの反応によって基体側から吸い出されるシリコ
ンを補償するように作用し、結果として過剰な反応やス
トレスの発生が抑えられるのである。For this reason, the excessive growth of silicide due to excessive diffusion, which is observed when the reaction proceeds only as silicon as a diffusion species, and the stress in the silicon substrate or polycrystalline silicon caused by the large amount of movement of silicon. In the present embodiment, the generation is caused by the silicidation reaction of cobalt, that is, cobalt consumes silicon as a diffusion species or the reaction proceeds in the thickness direction of the substrate.
The reaction with titanium acts to compensate for silicon sucked from the substrate side, and as a result, excessive reaction and stress are suppressed from occurring.
【００１７】次いで、シリコンあるいはポリシリコンと
未反応のＴｉＣｏ合金膜２１をアンモニア、過酸化水素
水などを用いたウェットエッチングで除去し、続いて、
改めて８５０℃で２０分間のアニールを行い、ＴｉＣｏ
ＳｉX 合金層１６の反応を促進させ、その組成をＴｉＣ
ｏＳｉ4 に変化させる。その後、図１（ｄ）に示すよう
に、層間絶縁膜１７を堆積させた後、ソース・ドレイン
拡散層１５上のＴｉＣｏＳｉX 合金層１６を露出させる
開口を形成し、この開口を介して例えばＡｌからなる電
極１８を形成し、ＭＯＳトランジスタを得る。Next, the TiCo alloy film 21 that has not reacted with silicon or polysilicon is removed by wet etching using ammonia, hydrogen peroxide solution, etc.
Anneal again for 20 minutes at 850 ° C.
The reaction of the Si x alloy layer 16 is promoted and its composition is changed to TiC.
Change to oSi 4 . After that, as shown in FIG. 1D, after depositing an interlayer insulating film 17, an opening for exposing the TiCoSi X alloy layer 16 on the source / drain diffusion layer 15 is formed and, for example, Al is formed through this opening. An electrode 18 made of is formed to obtain a MOS transistor.
【００１８】ここで、コバルトシリサイドはチタンシリ
サイドに次いで抵抗が低く、結晶構造、反応温度なども
チタンシリサイドにほぼ同じである。また、コバルトシ
リサイドは立方晶の結晶構造を有しており、シリコンの
格子定数に近いものであるから、シリコン上へのエピタ
キシャル成長も可能であり、またエピタキシャル成長し
ない場合でも界面へのひずみ、ストレスが小さいという
特徴がある。さらに、コバルトとシリコンとの反応では
コバルトが拡散種となり反応が進むことや、コバルトは
シリコン酸化膜に対する反応性が小さいことが知られて
いる。そして、本発明は、このようなコバルトシリサイ
ドにチタンを含有させたサリサイドを形成するものとな
っている。Here, the resistance of cobalt silicide is next to that of titanium silicide, and the crystal structure and reaction temperature are almost the same as those of titanium silicide. Further, since cobalt silicide has a cubic crystal structure and is close to the lattice constant of silicon, it can be epitaxially grown on silicon, and even if it is not epitaxially grown, the strain and stress on the interface are small. There is a feature called. Further, it is known that in the reaction between cobalt and silicon, cobalt becomes a diffusing species and the reaction proceeds, and that cobalt has a low reactivity with a silicon oxide film. Then, the present invention forms salicide in which titanium is contained in such cobalt silicide.
【００１９】したがって、このようなＭＯＳトランジス
タの製造方法にあっては、前述したようにコバルトが拡
散種としてシリコンを消費しまたは反応が基体の厚み方
向に進むことにより、チタンとの反応によって基体側か
ら吸い出されるシリコンを補償するようにコバルトが作
用し、結果として過剰な反応やストレスの発生が抑える
ことができる。よって、シリサイド形成反応の制御性が
容易なものとなり、しかもポリシリコン膜１３、ソース
・ドレイン拡散層１５の低抵抗化を実現して電気特性に
優れたトランジスタを製造することができるようにな
る。Therefore, in the method of manufacturing such a MOS transistor, as described above, cobalt consumes silicon as a diffusion species or the reaction proceeds in the thickness direction of the substrate, so that the reaction with titanium causes the substrate side. Cobalt acts to compensate for the silicon that is sucked out of it, and as a result, excessive reaction and stress can be suppressed. Therefore, the controllability of the silicide formation reaction is facilitated, and the resistance of the polysilicon film 13 and the source / drain diffusion layer 15 can be reduced to manufacture a transistor having excellent electrical characteristics.
【００２０】また、このようにして形成されたシリサイ
ド層は、そのシート抵抗が５Ω／□以下と小さく、しか
もシリコン（またはポリシリコン）側界面付近でコバル
トの割合が大きくなり、このため、コバルトとシリコン
との格子定数の差が小さいことから、シリサイド層とシ
リコンとの界面でのストレスが小さくなる。また、主に
コバルトがシリコン側へ拡散してゆくため、このシリサ
イド層を例えばＭＯＳトランジスタのゲート電極とする
ことにより、ゲートポリシリコンの下にチタンが浸入す
ることによって生じるゲート破壊を防止することができ
る。The thus formed silicide layer has a sheet resistance as small as 5 Ω / □ or less, and has a large proportion of cobalt near the silicon (or polysilicon) side interface. Since the difference in the lattice constant from silicon is small, the stress at the interface between the silicide layer and silicon is small. Further, since cobalt mainly diffuses to the silicon side, by using this silicide layer as a gate electrode of a MOS transistor, for example, it is possible to prevent gate breakdown caused by infiltration of titanium under the gate polysilicon. it can.
【００２１】なお、前記実施例では第１の金属としてコ
バルトを、第２の金属としてチタンを用いたが、これら
を入れ換えて第１の金属としてチタンを、第２の金属と
してコバルトを用いてもよく、さらには、これら金属に
代えてニッケルやタングステンを用いてもよい。ただ
し、タングステンはチタン、コバルト、ニッケルに比べ
その抵抗が高いことから、これを用いた場合には最も抵
抗の低いチタンを組み合わせるのが望ましい。In the above embodiment, cobalt was used as the first metal and titanium was used as the second metal. However, by replacing them, titanium may be used as the first metal and cobalt may be used as the second metal. Of course, nickel or tungsten may be used instead of these metals. However, since tungsten has a higher resistance than titanium, cobalt, and nickel, it is desirable to combine titanium having the lowest resistance when using this.
【００２２】また、前記実施例ではソース・ドレイン拡
散層１５をＴｉＣｏＳｉX 合金層１６の形成前に行った
が、これを、ＴｉＣｏＳｉX 合金層１６の形成後にイオ
ン注入、アニールによって行うこともできる。その場合
には、イオン注入による損傷がＴｉＣｏＳｉX 合金層１
６中におさまるように、例えばヒ素（Ａｓ）イオンの加
速電圧を２５ｋｅＶとし、その後１０００℃程度のアニ
ールにより、シリコン中に拡散させればよい。この方法
は、基本的に不純物の固相拡散でありシリコンへのダメ
ージがないので、リーク電流の小さい良好なＰＮ接合を
形成する方法として有利である。また、前記実施例では
本発明をＭＯＳトランジスタの製造に適用した例につい
て説明したが、本発明はこれに限定されることなく、そ
の他各種の半導体装置に本発明を適用することが可能で
ある。Although the source / drain diffusion layer 15 is formed before the formation of the TiCoSi X alloy layer 16 in the above-described embodiment, it may be formed by ion implantation and annealing after the formation of the TiCoSi X alloy layer 16. In that case, damage caused by ion implantation is caused by the TiCoSi X alloy layer 1
For example, the acceleration voltage of arsenic (As) ions may be set to 25 keV so as to be set within 6 and then annealed at about 1000 ° C. to diffuse into the silicon. This method is basically solid phase diffusion of impurities and does not damage silicon. Therefore, this method is advantageous as a method of forming a good PN junction with a small leak current. Further, in the above-described embodiment, an example in which the present invention is applied to the manufacture of a MOS transistor has been described, but the present invention is not limited to this, and the present invention can be applied to various other semiconductor devices.
【００２３】[0023]
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、半導体装置のシリコン基板あるいは多結
晶シリコンの表面に低抵抗で低ストレスな合金シリサイ
ド層（シリコン合金物）を形成することができるものと
なる。また、例えば第一の金属、第二の金属としてそれ
ぞれコバルト、チタンを選択した場合に、その製造に際
して、チタンのシリコンとの反応によるシリコン酸化膜
への到達を抑制することができ、これによりゲート酸化
膜耐圧の劣化を抑制することができる。このように本発
明によれば、シリサイド形成反応の制御性を容易にし、
しかもシリコン基体または多結晶シリコンの低抵抗化を
実現して電気特性に優れた半導体装置を製造することが
でき、これにより従来の方法に比べ実際のデバイスへの
適用のし易さなどを大幅に改善することができる。As described above, according to the method of manufacturing a semiconductor device of the present invention, an alloy silicide layer (silicon alloy material) having low resistance and low stress is formed on the surface of the silicon substrate or polycrystalline silicon of the semiconductor device. Will be possible. In addition, for example, when cobalt and titanium are selected as the first metal and the second metal, respectively, it is possible to prevent the titanium from reaching the silicon oxide film due to the reaction of titanium with the silicon during the production thereof. It is possible to suppress deterioration of the oxide film withstand voltage. As described above, according to the present invention, the controllability of the silicide formation reaction is facilitated,
In addition, it is possible to manufacture a semiconductor device with excellent electrical characteristics by reducing the resistance of the silicon substrate or polycrystalline silicon, which greatly improves the ease of application to actual devices compared to conventional methods. Can be improved.
【図１】（ａ）〜（ｄ）は本発明の製造方法をＭＯＳト
ランジスタの製造方法に適用した場合の一実施例を説明
するための製造工程図である。1A to 1D are manufacturing process diagrams for explaining an embodiment in which the manufacturing method of the present invention is applied to a manufacturing method of a MOS transistor.
【図２】本発明におけるシリサイド化の機構を説明する
ための模式図である。FIG. 2 is a schematic diagram for explaining a silicidation mechanism in the present invention.
【図３】従来のＭＯＳトランジスタの構造を示す断面図
である。FIG. 3 is a sectional view showing the structure of a conventional MOS transistor.
１１ シリコン基板（シリコン基体） １２ ゲート酸化膜 １３ ポリシリコン膜（多結晶シリコン） １４ サイドウォール １５ ソース・ドレイン拡散層 １６ ＴｉＣｏＳｉX 合金層（シリコン合金物 １９ Ｃｏ金属膜（第１の金属層） ２０ Ｔｉ金属膜（第２の金属層）11 Silicon Substrate (Silicon Substrate) 12 Gate Oxide Film 13 Polysilicon Film (Polycrystalline Silicon) 14 Sidewall 15 Source / Drain Diffusion Layer 16 TiCoSi X Alloy Layer (Silicon Alloy 19 Co Metal Film (First Metal Layer) 20 Ti metal film (second metal layer)
Claims (2)
表面上に、第１の金属からなる第１の金属層を堆積させ
る工程と、該第１の金属層の上に第２の金属からなる第
２の金属層を堆積させる工程と、これら第１、第２の金
属層と前記シリコン基体または多結晶シリコンとを反応
させてシリコン合金物を形成する工程と、シリコン上に
残された未反応の金属あるいは合金層を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。1. A step of depositing a first metal layer made of a first metal on a surface of a silicon substrate or a surface of polycrystalline silicon, and a second step made of a second metal on the first metal layer. A step of depositing a metal layer of the above, a step of reacting the first and second metal layers with the silicon substrate or polycrystalline silicon to form a silicon alloy, and an unreacted metal left on the silicon. Or a step of removing the alloy layer, the method for manufacturing a semiconductor device.
から選択されたいずれか一方の金属であり、第２の金属
が、他方の金属である請求項１記載の半導体装置の製造
方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the first metal is one of metals selected from titanium and cobalt, and the second metal is the other metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23943894A JPH0878358A (en) | 1994-09-06 | 1994-09-06 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23943894A JPH0878358A (en) | 1994-09-06 | 1994-09-06 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878358A true JPH0878358A (en) | 1996-03-22 |
Family
ID=17044779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23943894A Pending JPH0878358A (en) | 1994-09-06 | 1994-09-06 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878358A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284732A (en) * | 1997-04-07 | 1998-10-23 | Lsi Logic Corp | Method of forming an improved cobalt silicide layer on an integrated circuit structure using two capping layers |
| KR100400288B1 (en) * | 1996-12-31 | 2003-12-31 | 주식회사 하이닉스반도체 | Method for manufacturing transistor of semiconductor device |
| KR100465056B1 (en) * | 2002-07-04 | 2005-01-06 | 매그나칩 반도체 유한회사 | Method of manufacturing semiconductor device |
| KR100653689B1 (en) * | 2004-06-09 | 2006-12-04 | 삼성전자주식회사 | Salicide process using a double metal layer and a method of manufacturing a semiconductor device using the same |
-
1994
- 1994-09-06 JP JP23943894A patent/JPH0878358A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400288B1 (en) * | 1996-12-31 | 2003-12-31 | 주식회사 하이닉스반도체 | Method for manufacturing transistor of semiconductor device |
| JPH10284732A (en) * | 1997-04-07 | 1998-10-23 | Lsi Logic Corp | Method of forming an improved cobalt silicide layer on an integrated circuit structure using two capping layers |
| KR100465056B1 (en) * | 2002-07-04 | 2005-01-06 | 매그나칩 반도체 유한회사 | Method of manufacturing semiconductor device |
| KR100653689B1 (en) * | 2004-06-09 | 2006-12-04 | 삼성전자주식회사 | Salicide process using a double metal layer and a method of manufacturing a semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857006B2 (en) | Self-aligned cobalt silicide on MOS integrated circuits. | |
| KR100530401B1 (en) | Semiconductor device having a low-resistance gate electrode | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| JPH10173177A (en) | Method for manufacturing MIS transistor | |
| KR100310494B1 (en) | Method of manufaturing semiconductor device using phase transition | |
| JPH07161663A (en) | Method for manufacturing semiconductor device | |
| JP3626773B2 (en) | Conductive layer of semiconductor device, MOSFET, and manufacturing method thereof | |
| JP2877104B2 (en) | Method for manufacturing semiconductor device | |
| JP4509026B2 (en) | Nickel silicide film forming method, semiconductor device manufacturing method, and nickel silicide film etching method | |
| JPH11284179A (en) | Semiconductor device and manufacture thereof | |
| JPH0794731A (en) | Semiconductor device and manufacturing method thereof | |
| JP2930042B2 (en) | Method for manufacturing semiconductor device | |
| JPH0878358A (en) | Manufacture of semiconductor device | |
| JP3376158B2 (en) | Method for manufacturing semiconductor device | |
| JPH05304108A (en) | Semiconductor device and fabrication thereof | |
| JP4730993B2 (en) | Method for forming conductive line of semiconductor element | |
| JP3976577B2 (en) | Method for manufacturing gate electrode | |
| JP4011434B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2746100B2 (en) | Method for manufacturing semiconductor device | |
| JP3076243B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JPH07201777A (en) | Method for manufacturing semiconductor device | |
| JPH07193237A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0536632A (en) | Manufacture of semiconductor device | |
| JP2900897B2 (en) | Method for manufacturing semiconductor device | |
| JPH0822989A (en) | Semiconductor device and its manufacture |