[go: up one dir, main page]

JPH0888311A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH0888311A
JPH0888311A JP22537094A JP22537094A JPH0888311A JP H0888311 A JPH0888311 A JP H0888311A JP 22537094 A JP22537094 A JP 22537094A JP 22537094 A JP22537094 A JP 22537094A JP H0888311 A JPH0888311 A JP H0888311A
Authority
JP
Japan
Prior art keywords
electrode pad
electrode
semiconductor device
lead
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22537094A
Other languages
Japanese (ja)
Inventor
Eiji Nohara
英司 野原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22537094A priority Critical patent/JPH0888311A/en
Publication of JPH0888311A publication Critical patent/JPH0888311A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 パッケージタイプの半導体装置に関し、パッ
ケージサイズの小型化とリード端子の変形抑制を同時に
実現して生産性向上を図る。 【構成】 半導体チップ12の電極パッド12aに繋が
る外部接続域を除いた表裏面を含む全周囲が樹脂パッケ
ージされてなる半導体装置であって、電極パッドのそれ
ぞれに接続された状態で各電極パッド近傍に配置されて
いるリード片23の電極パッドより大きい外部接続部
を、電極パッド形成面側の樹脂表面より凹んだ状態2a
で露出するように樹脂パッケージする。
(57) [Summary] (Correction) [Purpose] With regard to package type semiconductor devices, the miniaturization of the package size and the suppression of lead terminal deformation are simultaneously realized to improve productivity. A semiconductor device in which the entire periphery including the front and back surfaces excluding an external connection area connected to an electrode pad 12a of a semiconductor chip 12 is resin-packaged, and the vicinity of each electrode pad in a state of being connected to each of the electrode pads State 2a in which the external connection portion larger than the electrode pad of the lead piece 23 arranged at is recessed from the resin surface on the electrode pad formation surface side.
Resin package so that it is exposed at.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はパッケージタイプの半導
体装置に係り、特にパッケージとしての実装サイズの小
型化と外力によるリード端子の変形抑制とを同時に実現
して生産性向上を図った半導体装置とその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package type semiconductor device, and more particularly, to a semiconductor device in which the mounting size of the package is reduced and the deformation of the lead terminals due to an external force is simultaneously realized to improve the productivity. The manufacturing method is related.

【0002】最近の電子機器装置の分野では、回路基板
上における半導体装置の実装密度向上要求に対する小型
化と価格低減化とに対応させるため、リードフレームの
ステージに搭載して実装した半導体チップの周囲を該リ
ードフレーム主要部と共に樹脂モールドして構成するパ
ッケージタイプの半導体装置が多用されるようになって
いる。
In the field of electronic equipment in recent years, in order to meet the demand for higher packaging density of semiconductor devices on a circuit board and to meet the demand for smaller size and lower prices, the periphery of a semiconductor chip mounted on a lead frame stage is mounted. A package type semiconductor device is often used, which is formed by resin-molding with the main part of the lead frame.

【0003】なお以下の文中における半導体装置はパッ
ケージタイプの半導体装置を示すこととする。
The semiconductor devices in the following texts are package type semiconductor devices.

【0004】[0004]

【従来の技術】図6は通常の半導体装置の構成を説明す
る図であり、(6-1) は樹脂パッケージ前の状態をまた(6
-2) は樹脂パッケージ後の状態を断面で示したものであ
る。
2. Description of the Related Art FIG. 6 is a diagram for explaining the structure of a normal semiconductor device, in which (6-1) shows the state before the resin package (6
-2) is a cross section showing the state after resin packaging.

【0005】図6の(6-1) で、樹脂パッケージ前の半導
体装置本体1は 42-アロイ合金板等からなるリードフレ
ーム11とそのステージ11a 上の所定位置に銀ペースト等
で搭載固定されている半導体チップ(以下文中でば単に
チップとする)12とで構成されている。
In FIG. 6 (6-1), the semiconductor device body 1 before the resin package is mounted and fixed at a predetermined position on the lead frame 11 made of a 42-alloy alloy plate or the like and the stage 11a with silver paste or the like. It is composed of a semiconductor chip (which will be simply referred to as a chip in the following text) 12 and.

【0006】なおこの場合のチップ12は、表面の長手方
向で対向する二辺に沿って複数の電極パッド12a が形成
されているものであり、該電極パッド12a を除く全面は
例えばポリイミド樹脂等の絶縁被膜で被覆されている。
In this case, the chip 12 has a plurality of electrode pads 12a formed along two sides facing each other in the longitudinal direction of the surface, and the entire surface excluding the electrode pads 12a is made of, for example, polyimide resin or the like. It is covered with an insulating film.

【0007】この内リードフレーム11は、例えば厚さ
0.25mm の帯状素材に通常のプレス工程等で連続成形し
た破線Aで示す個々のリードパターン領域の所要域に銀
メッキ処理等を施して形成したものである。
The lead frame 11 has a thickness of, for example,
It is formed by subjecting a required area of each lead pattern area shown by a broken line A formed by continuous molding to a 0.25 mm band-shaped material to a silver plating treatment or the like.

【0008】そしてこの場合の該リードパターン領域A
には、所要のチップ12を搭載するに足る面積を持つステ
ージ11a と、その外側周囲の所定位置すなわち該ステー
ジ11a にチップ12を搭載したときの該チップ12の各電極
パッド12a と対応する位置を始点として放射状に拡がる
インナリード11b と、外部接続端子としてのアウタリー
ド11c とが、該帯状素材の幅方向両端辺の連結部材11′
に繋がった状態で形成されている。
The lead pattern area A in this case
Includes a stage 11a having an area large enough to mount the required chip 12, and a predetermined position on the outer periphery thereof, that is, a position corresponding to each electrode pad 12a of the chip 12 when the chip 12 is mounted on the stage 11a. An inner lead 11b that spreads radially as a starting point and an outer lead 11c that serves as an external connection terminal are connected to each other by connecting members 11 'on both side edges in the width direction of the strip-shaped material.
It is formed in a state of being connected to.

【0009】そこで、上記ステージ11a の上面にチップ
12を上述した方法で搭載固定した後、該チップ12の各電
極パッド12a とそれに対応するインナリード11b の各端
部との間を図示されないボンディングマシンでワイヤ接
続することで、図に示す半導体装置本体1を得ることが
できる。
Therefore, a chip is mounted on the upper surface of the stage 11a.
After mounting and fixing 12 according to the method described above, each electrode pad 12a of the chip 12 and each end of the corresponding inner lead 11b are wire-connected by a bonding machine (not shown) to obtain the semiconductor device shown in the figure. The body 1 can be obtained.

【0010】次いで、該半導体装置本体1の一点鎖線B
で囲まれた領域がステージ11a の裏面側からボンディン
グ・ワイヤ13までを含めた高さで内蔵し得る大きさのキ
ャビティを持つ図示されない樹脂モールド金型に該半導
体装置本体1をセットし、通常の射出成形技術で成形樹
脂を注入した後該金型を取り外すことで(6-2) に示す如
く連結部材11′に繋がった樹脂パッケージ半導体装置1
5′が構成できるので、二点鎖線Cで示すように該連結
部材11′を切除することでアウタリード11c のみが露出
した所要の樹脂パッケージ半導体装置15を得ることがで
きる。
Next, the alternate long and short dash line B of the semiconductor device body 1
The semiconductor device main body 1 is set in a resin molding die (not shown) having a cavity with a size that can be built in at a height including the back surface side of the stage 11a to the bonding wire 13 surrounded by The resin package semiconductor device 1 connected to the connecting member 11 'as shown in (6-2) by injecting the molding resin by the injection molding technique and then removing the mold.
Since 5'can be formed, the required resin package semiconductor device 15 in which only the outer leads 11c are exposed can be obtained by cutting off the connecting member 11 'as shown by the chain double-dashed line C.

【0011】従って、以下この露出する各アウタリード
11c をステージ側へ直角曲げしたりオフセット曲げして
回路基板等に容易に実装し得る半導体装置を構成するよ
うにしている。
Therefore, the exposed outer leads will be described below.
The semiconductor device that can be easily mounted on a circuit board or the like is configured by bending the 11c at a right angle or offset to the stage side.

【0012】かかる半導体装置では、外部接続端子とな
る上記アウタリード11c をチップ上の電極パッドより大
きくし得るので回路基板等への実装の容易化が図れるメ
リットがある。
In such a semiconductor device, since the outer lead 11c serving as an external connection terminal can be made larger than the electrode pad on the chip, there is an advantage that mounting on a circuit board or the like can be facilitated.

【0013】[0013]

【発明が解決しようとする課題】しかし、かかる構成に
なる半導体装置ではチップ12の平面視的周囲にインナリ
ード11b とアウタリード11c が位置しているため、パッ
ケージとしての実装面積がチップ12のサイズに比して大
型化なり易く半導体装置としての小型化要求に対応し切
れないことがあると言う問題があり、また表面から突出
する上記アウタリード11c が爾後の諸工程途中での外力
印加等によって変形することがあると言う問題があっ
た。
However, in the semiconductor device having such a configuration, since the inner lead 11b and the outer lead 11c are located around the chip 12 in plan view, the mounting area as a package is equal to the size of the chip 12. In comparison, there is a problem that the size tends to increase, and it may not be possible to meet the demands for downsizing as a semiconductor device, and the outer leads 11c protruding from the surface are deformed by the application of external force during the subsequent steps. There was a problem that there was something.

【0014】[0014]

【課題を解決するための手段】上記課題は、半導体チッ
プの電極パッドに繋がる外部接続域を除いた表裏面を含
む全周囲が樹脂パッケージされてなる半導体装置であっ
て、前記電極パッドのそれぞれに接続された状態で該各
電極パッド近傍に配置されているリード片の該電極パッ
ドより大きい外部接続部が、電極パッド形成面側の樹脂
表面より凹んだ状態で露出するように樹脂パッケージさ
れている半導体装置によって解決される。
SUMMARY OF THE INVENTION The above-mentioned problem is a semiconductor device in which the entire periphery including the front and back surfaces excluding the external connection area connected to the electrode pads of the semiconductor chip is resin-packaged. A resin package is formed such that an external connection portion, which is larger than the electrode pad, of the lead piece arranged near each electrode pad in a connected state is exposed in a state of being recessed from the resin surface on the electrode pad formation surface side. It is solved by a semiconductor device.

【0015】また、半導体チップの表裏面を含む全周囲
が該半導体チップの電極パッドに繋がる外部接続域を除
いて樹脂パッケージされてなる半導体装置の製造方法で
あって、半導体チップ搭載固定用のステージを備えたリ
ードフレームの該ステージに、電極パッド形成面を上側
とした半導体チップを搭載して固定する工程と、該電極
パッド形成面の電極パッドを除く絶縁層上に、該電極パ
ッドへの接続域となる電極部と該電極部より大きい外部
接続部とが一体化された平面視凸形のリード片を、その
電極部端辺が電極パッド近傍に位置するように配置せし
めて固定する工程と、各電極パッドとそれに対応するリ
ード片の電極部間をワイヤボンディング接続する工程
と、上記リードフレームのステージから上記ボンディン
グワイヤまでを含めた半導体チップの全周囲を、上記リ
ード片の外部接続部に設けた上記電極パッドより大きい
開口部を除いて樹脂パッケージする工程と、上記リード
フレームのステージに繋がるタイ・バーの該樹脂パッケ
ージ表面から突出する領域を切断する工程と、を含める
半導体装置の製造方法によって解決される。
A method for manufacturing a semiconductor device in which the entire periphery including the front and back surfaces of the semiconductor chip is resin-packaged except for an external connection area connected to the electrode pads of the semiconductor chip, the stage for mounting and mounting the semiconductor chip A step of mounting and fixing a semiconductor chip with the electrode pad forming surface as the upper side on the stage of a lead frame provided with, and connecting to the electrode pad on the insulating layer excluding the electrode pad on the electrode pad forming surface A step of arranging and fixing a lead piece having a convex shape in plan view in which an electrode portion to be a region and an external connection portion larger than the electrode portion are integrated so that the end side of the electrode portion is located near the electrode pad. Including the step of wire-bonding connection between each electrode pad and the corresponding electrode portion of the lead piece, and from the stage of the lead frame to the bonding wire. A step of resin-packing the entire circumference of the semiconductor chip except for an opening larger than the electrode pad provided in the external connection portion of the lead piece; and a step of projecting from the resin package surface of a tie bar connected to the stage of the lead frame. This is solved by a method of manufacturing a semiconductor device including a step of cutting a region to be processed.

【0016】[0016]

【作用】チップの領域内に該チップの電極パッドより大
きい外部接続電極域を形成すると、回路基板等への実装
性を落とすことなく上述したインナリードとアウタリー
ドをなくすことができるのでパッケージとしての実装面
積を従来より小さくすることができる。
When the external connection electrode area larger than the electrode pad of the chip is formed in the area of the chip, the inner lead and the outer lead described above can be eliminated without deteriorating the mountability on the circuit board, etc. The area can be made smaller than before.

【0017】また上記外部接続電極をパッケージ表面か
ら突出させないように形成すると、上述した爾後の諸工
程途中における外力印加による端子としての変形を抑制
することができる。
Further, if the external connection electrodes are formed so as not to project from the package surface, it is possible to suppress the deformation of the terminals due to the application of an external force during the subsequent steps.

【0018】そこで本発明では、チップの電極パッドに
接続される電極部とそれより面積的に大きい外部接続部
とからなる凸字形のリード片を該パッドの上方対応位置
に配置し電極パッドと上記電極部とを接続した後、該リ
ード片の外部接続部がパッケージ表面より凹んだ状態で
露出するように該リード片を上記チップと共に樹脂パッ
ケージして、半導体装置としての小型化を実現するよう
にしている。
Therefore, in the present invention, a convex lead piece composed of an electrode portion connected to the electrode pad of the chip and an external connection portion having a larger area than that is arranged at a position corresponding to the upper side of the pad and the electrode pad and After connecting the electrode portion, the lead piece is resin-packaged together with the chip so that the external connection portion of the lead piece is exposed in a state of being recessed from the surface of the package, thereby realizing miniaturization as a semiconductor device. ing.

【0019】このことは、チップの各電極パッドに繋が
るリード片が該チップ領域内に位置せしめられることを
意味するので上述したインナリードとアウタリードとが
なくせることを示している。
This means that the lead pieces connected to the respective electrode pads of the chip are located in the chip area, and therefore the inner lead and the outer lead described above can be eliminated.

【0020】従って、従来よりも実装面積が小さく更に
表面から突出するアウタリードを持たない半導体装置を
容易に構成することができて、顧客要求の充足による生
産性向上を期待することができる。
Therefore, it is possible to easily construct a semiconductor device which has a smaller mounting area than before and does not have an outer lead protruding from the surface, and it is expected that productivity is improved by satisfying customer requirements.

【0021】[0021]

【実施例】図1は本発明になる半導体装置を製造工程と
共に説明する図(その1)、図2は本発明になる半導体
装置を製造工程と共に説明する図(その2)である。
1 is a view (No. 1) for explaining a semiconductor device according to the present invention together with a manufacturing process, and FIG. 2 is a view (No. 2) for explaining a semiconductor device according to the present invention together with a manufacturing process.

【0022】また図3は本発明の半導体装置の回路基板
への実装方法を示す図であり、図4は他の半導体装置を
製造工程と共に説明する図(その1)、図5は他の半導
体装置を製造工程と共に説明する図(その2)である。
FIG. 3 is a diagram showing a method of mounting a semiconductor device on a circuit board according to the present invention, FIG. 4 is a diagram (No. 1) for explaining another semiconductor device together with manufacturing steps, and FIG. 5 is another semiconductor. It is FIG. (2) explaining an apparatus with a manufacturing process.

【0023】なお図1と図2ではいずれも図6で説明し
た半導体装置の場合を例としているので、図6と同じ対
象部材や部位には同一の記号を付すと共に重複する説明
についてはそれを省略する。
1 and 2, the case of the semiconductor device described with reference to FIG. 6 is taken as an example. Therefore, the same target members and parts as those in FIG. Omit it.

【0024】図1の(1-1) で、本発明になる半導体装置
を実現するリードフレーム21は、図6で説明したチップ
12を搭載するに足る面積を持つステージ21a が、例えば
厚さ0.1mm〜0.2mm の 42-アロイ合金板からなる帯状素
材の幅方向両側辺の連結部材21″に繋がる複数(図の場
合では4個)のタイ・バー21′を介して形成されている
ものである。
In (1-1) of FIG. 1, the lead frame 21 for realizing the semiconductor device according to the present invention is the chip described in FIG.
A plurality of stages 21a having a sufficient area for mounting 12 are connected to the connecting members 21 ″ on both sides in the width direction of the strip-shaped material made of a 42-alloy alloy plate having a thickness of 0.1 mm to 0.2 mm (4 in the case of FIG. Individual tie bars 21 '.

【0025】そこで、上記ステージ21a の所要域に銀ペ
ースト等を使用して上記チップ12を矢印Eのように搭載
固定して(1-1) の(A)に示す状態とする。ここで、予
め準備しておく凸形の第1のリード片22とそれより長い
凸形の第2のリード片23の形状と大きさの一例を図の(1
-2) で説明する。
Therefore, the chip 12 is mounted and fixed in the required area of the stage 21a by using silver paste or the like as shown by the arrow E, and the state shown in (1-1) (A) is obtained. Here, an example of the shape and size of the convex first lead piece 22 and the convex second lead piece 23 longer than that, which are prepared in advance, is shown in the figure (1
-2).

【0026】なお理解し易くするため先に第2のリード
片23を説明する。すなわち、上記ステージ21a と同じ 4
2-アロイ合金板をエッチング技術等で形成した第2のリ
ード片23は、電極部23a の幅w1が上記チップ12の電極パ
ッド12aの縦横幅wとほぼ等しく、ほぼ正方形状をなす
外部接続部23b の縦横幅w2は該チップ12の電極パッド間
ピッチpより僅かに小さく形成され、更に上記電極部23
aの端辺から該外部接続部23b の端辺までの全長l1は該
電極部23a の端辺を上記電極パッド12a の近傍に位置せ
しめた状態で外部接続部23b の端辺がチップ12の幅方向
中心線Dの直前に位置するような長さに設定されてい
る。
For ease of understanding, the second lead piece 23 will be described first. That is, the same as in stage 21a above 4
In the second lead piece 23 formed by etching the 2-alloy alloy plate, the width w 1 of the electrode portion 23a is substantially equal to the vertical and horizontal width w of the electrode pad 12a of the chip 12, and a substantially square external connection is formed. The vertical and horizontal width w 2 of the portion 23b is formed to be slightly smaller than the pitch p between the electrode pads of the chip 12, and the electrode portion 23
The total length l 1 from the edge of a to the edge of the external connection portion 23b is such that the edge of the external connection portion 23b is the tip 12 of the chip 12 with the edge of the electrode portion 23a positioned near the electrode pad 12a. The length is set so as to be located immediately before the center line D in the width direction.

【0027】一方第1のリード片22は、電極部22a の幅
は上記第2のリード片23の電極部23a の幅w1と等しく、
ほぼ正方形状をなす外部接続部22b の縦横幅w3と電極部
22aの端辺から該外部接続部22b の端辺までの全長l2
は上記第2のリード片23を一つおきの電極パッド12a と
対応するようにチップ12に載置したときに隣接する該リ
ード片23の電極部23a と外部接続部23b とで形成される
空間域に該リード片23と接触することなく収容し得るよ
うな寸法にそれぞれ設定されている。
On the other hand, in the first lead piece 22, the width of the electrode portion 22a is equal to the width w 1 of the electrode portion 23a of the second lead piece 23,
The vertical and horizontal width w 3 of the external connection part 22b, which has a substantially square shape, and the electrode part
The entire length l 2 from the edge of 22a to the edge of the external connection portion 22b is adjacent when the second lead piece 23 is placed on the chip 12 so as to correspond to every other electrode pad 12a. The dimensions are set so that the lead piece 23 can be accommodated in the space formed by the electrode portion 23a and the external connection portion 23b without contacting the lead piece 23.

【0028】そこで、例えば両面接着性ポリイミドテー
プ等が片面に添着された該第1のリード片22と上記第2
のリード片23とを図示されないエアピンセット等に吸着
せしめ、各リード片の電極部端辺が対応する電極パッド
12a の近傍に位置するように図(1-3) の矢印F1,F2のよ
うに上記チップ12上に交互にハンドリング添着すること
で、図(1-3) の(B)の状態にすることができる。
Therefore, for example, the first lead piece 22 having a double-sided adhesive polyimide tape or the like attached on one side and the second lead piece 22.
Adhere the lead pieces 23 of the above to an unillustrated air tweezers and the like, and make the electrode pad corresponding to the end side of the electrode portion of each lead piece.
By alternately handling and attaching it onto the chip 12 as shown by arrows F 1 and F 2 in Fig. (1-3) so that it is located in the vicinity of 12a, the state of (B) in Fig. (1-3) is obtained. can do.

【0029】次いで、対応する電極パッドと各リード片
電極部との間を通常のワイヤボンディング技術でボンデ
ィング接続すると、チップ12の各電極パッド12a とそれ
に対応するリード片22,23 (図の場合ではリード片22)
がボンディングワイヤ24で接続された半導体装置本体
2′を、矢印G〜G′での断面視した図2の(2-1) で示
すように構成することができる。
Next, when the corresponding electrode pad and each lead piece electrode portion are bonded and connected by a normal wire bonding technique, each electrode pad 12a of the chip 12 and the corresponding lead pieces 22, 23 (in the case of the figure, (Lead piece 22)
The semiconductor device main body 2'connected by the bonding wires 24 can be constructed as shown in (2-1) of FIG. 2 in a sectional view taken along arrows G to G '.

【0030】そこで、上述した各リード片22,23 の各外
部接続部22b,23b に上記電極パッド12a より大きい露出
部ができるように形成した開口部2aを除く該半導体装置
本体2′の上記ステージ21a からボンディングワイヤ24
までを含む全周囲すなわち図(2-2) の二点鎖線Hで囲ま
れた図のドット領域を図6で説明した樹脂モールド技術
で樹脂成形することで、タイ・バー21′で連結部材21″
に繋がった樹脂パッケージ形の半導体装置2を(2-3) に
示すように構成することができる。
Therefore, the stage of the semiconductor device body 2'excluding the opening 2a formed so as to have an exposed portion larger than the electrode pad 12a in each external connection portion 22b, 23b of each lead piece 22, 23 described above. 21a to bonding wire 24
The entire periphery including up to, that is, the dot area surrounded by the two-dot chain line H in FIG. 2-2 is resin-molded by the resin molding technique described in FIG. ″
The resin package type semiconductor device 2 connected to can be constructed as shown in (2-3).

【0031】従って、以下矢印I1,I2のようにタイ・バ
ー21′の領域で該半導体装置2を切り離すことで所要の
半導体装置2を得ることができる。かかる構成になる半
導体装置2では、半導体チップ12の電極パッド12a より
大きい樹脂モールドの各開口部2aにチップ12の各電極パ
ッド12a に繋がるリード片22,23 の外部接続部領域が露
出しているので、該各開口部2aのリード片露出域をその
まま外部接続用端子として使用することができる。
[0031] Accordingly, it is possible to obtain the required semiconductor device 2 by disconnecting the semiconductor device 2 in the area of tie bar 21 'as follows arrow I 1, I 2. In the semiconductor device 2 having such a configuration, the external connection portion regions of the lead pieces 22 and 23 connected to the electrode pads 12a of the chip 12 are exposed in the openings 2a of the resin mold which are larger than the electrode pads 12a of the semiconductor chip 12. Therefore, the exposed area of the lead piece of each opening 2a can be used as it is as a terminal for external connection.

【0032】そしてこの場合には、図6で説明した半導
体装置1におけるインナリード11bやアウターリード11c
が不要なるため、パッケージサイズのチップ12に対す
る小型化を実現することができる。
In this case, the inner lead 11b and the outer lead 11c in the semiconductor device 1 described with reference to FIG.
Since it is unnecessary, the package 12 can be downsized.

【0033】なお上述した半導体装置2ではチップ上の
電極パッドが対向する二辺のみに形成されている場合を
例示しているが、該電極パッドがチップの全周辺すなわ
ち四周に形成されている場合にも各辺ごとに例えば上記
2種類のリード片を上述したように組み合わせて使用す
ることでパッケージとしての小型化を実現することがで
きる。
Although the semiconductor device 2 described above exemplifies the case where the electrode pads on the chip are formed only on two opposite sides, the case where the electrode pads are formed on the entire periphery of the chip, that is, on the four sides. Further, by using, for example, the above-mentioned two kinds of lead pieces in combination for each side as described above, it is possible to realize miniaturization as a package.

【0034】上記半導体装置2の回路基板への実装方法
を示す図3で、(3-1) は実装前の状態を示し、また(3-
2) は実装後の状態を断面視して示したものである。す
なわち図の(3-1) で回路基板3は、上記半導体装置2の
各開口部2aと対応するそれぞれの位置に図示されない回
路に繋がる導体パターン3aの接続電極部が形成されてい
るものである。
In FIG. 3 showing the method of mounting the semiconductor device 2 on the circuit board, (3-1) shows the state before mounting, and (3-)
2) is a cross-sectional view of the state after mounting. That is, in (3-1) of the figure, the circuit board 3 has connection electrode portions of the conductor pattern 3a connected to a circuit (not shown) formed at respective positions corresponding to the openings 2a of the semiconductor device 2. .

【0035】そこで該各接続電極部に、上記半導体装置
2の各開口深さより高さが高い例えばはんだボールを圧
着して該導体パターン面から突出するバンプ状の接続電
極31を形成する。
Then, for example, a solder ball having a height higher than each opening depth of the semiconductor device 2 is pressure-bonded to each connection electrode portion to form a bump-shaped connection electrode 31 protruding from the conductor pattern surface.

【0036】しかる後に、図2で説明した半導体装置2
を開口部2aと該接続電極31とを対応させて矢印Jの如く
搭載し更に通常の加熱炉等で所要温度に加熱すること
で、図の(3-2) に示すように該半導体装置2を回路基板
3に実装することができる。
Then, the semiconductor device 2 described with reference to FIG.
The opening 2a and the connecting electrode 31 are mounted in correspondence with each other as shown by an arrow J, and further heated to a required temperature in an ordinary heating furnace or the like, so that the semiconductor device 2 is heated as shown in (3-2) of FIG. Can be mounted on the circuit board 3.

【0037】なお上記はんだボール等を回路基板側でな
く、半導体装置2の各開口部のリード片露出部に固定さ
せても上記同様に実装することができる。本発明になる
半導体装置の他の構成例を説明する図4と図5では、チ
ップに形成されている電極パッドが一列である場合を例
として説明する。
The solder balls or the like can be mounted in the same manner as above by fixing the solder balls or the like to the exposed lead pieces of the openings of the semiconductor device 2 instead of the circuit board side. 4 and 5 for explaining another configuration example of the semiconductor device according to the present invention, the case where the electrode pads formed on the chip are in one row will be described as an example.

【0038】すなわち図4の(4-1) で、樹脂パッケージ
前のチップ41はその幅方向中心線上に図6同様の複数の
電極パッド41a が同一ピッチp1で整列して形成されてい
るものであり、図6におけるチップ12と同様に該電極パ
ッド41a を除く全面はポリイミド樹脂等の絶縁被膜で被
覆されている。
That is, in (4-1) of FIG. 4, the chip 41 before the resin package has a plurality of electrode pads 41a similar to those of FIG. 6 aligned on the center line in the width direction at the same pitch p 1 . As with the chip 12 in FIG. 6, the entire surface except the electrode pad 41a is covered with an insulating film such as polyimide resin.

【0039】また上記チップ41を保持する第1のリード
フレーム42は、上記チップ41を搭載するに足る面積を持
つステージ42a が、図1のリードフレーム21と同じ材質
からなる帯状素材の幅方向両側辺の連結部材42″に繋が
る4個のタイ・バー42′を介して形成されているもので
ある。
In the first lead frame 42 holding the chip 41, the stage 42a having an area large enough to mount the chip 41 has a strip material made of the same material as the lead frame 21 of FIG. It is formed through four tie bars 42 'connected to the side connecting members 42 ".

【0040】そこで、矢印Kのように上記ステージ42a
の所要域に銀ペースト等で上記チップ41を搭載固定する
ことで、(4-1) の(C)の状態にすることができる。こ
こで、図1同様に予め準備しておく第2のリードフレー
ム43を図の(4-2) で説明する。
Therefore, as indicated by arrow K, the stage 42a
By mounting and fixing the chip 41 in the required area of (1) with silver paste or the like, the state of (C) of (4-1) can be obtained. Here, the second lead frame 43 prepared in advance as in FIG. 1 will be described with reference to (4-2) in the figure.

【0041】すなわち第1のリードフレーム42と同じ材
料からなる帯状素材を連続ブレス技術等で形成する該第
2のリードフレーム43は、幅方向両側辺の連結部材43″
間を平行して結ぶ2個のタイ・バー43′で挟まれた領域
を個々の上記チップ41に対応するパターン領域とするも
のであり、1個の該パターン領域を注目したときの右側
に位置するタイ・バー43′a には上記ピッチp1の2倍す
なわちピッチ“2p1”で櫛刃状に左側に突出して形成さ
れている舌片43a の先端に本発明を実現するリード片44
が形成され、左側に位置するタイ・バー43′b にも上記
舌片43a とピッチp1だけずれた位置に上記ピッチ“2
p1”で右側に櫛刃状に突出して形成されている舌片43b
の先端に上記同様のリード片44が形成されているもので
ある。
That is, the second lead frame 43, which is made of a strip-shaped material made of the same material as that of the first lead frame 42 by the continuous breathing technique, has the connecting members 43 ″ on both sides in the width direction.
A region sandwiched by two tie bars 43 'connecting in parallel is used as a pattern region corresponding to each of the chips 41, and one pattern region is located on the right side when attention is paid. reeds 44 for implementing the present invention the tip of the tongue 43a which are formed to protrude to the left side in a comb-teeth shape in the double or pitch "2p 1" of pitch p 1 in the tie bar 43'a to
Is formed, and the tie bar 43'b located on the left side also has the pitch "2" at a position displaced by the pitch p 1 from the tongue 43a.
Tongue 43b formed by comb-like protrusion to the right at p 1 "
A lead piece 44 similar to the above is formed at the tip of the.

【0042】そしこの場合の各リード片44は抽出した円
内拡大図(a) に示す如く、図1で説明した第1,第2の
各リード片22,23 と同様に、電極部44a とほぼ正方形状
の外部接続部44b とからなる凸形をなすものであり、上
記各舌片43a,43b (図の場合では舌片43b)とは外部接続
部44b の領域で繋がれている。
In this case, as shown in the enlarged circled drawing (a) of the extracted lead pieces 44, the electrode portions 44a are formed in the same manner as the first and second lead pieces 22 and 23 described in FIG. The tongue pieces 43a and 43b (in the case of the figure, the tongue piece 43b) are connected to each other in the region of the external connecting portion 44b, which is a convex shape including the substantially square external connecting portion 44b.

【0043】そして、電極部44a の幅w4は上記チップ41
の電極パッド41a の縦横幅wに対応し、外部接続部44b
の縦横幅w5は該電極パッド41a 間ピッチp1より僅かに小
さく形成され、更に電極部44a の端辺から外部接続部44
b の端辺すなわち上記舌片43a,43b との接続位置までの
全長L3は電極部44a の端辺を電極パッド41a の近傍に位
置せしめたときに外部接続部44b の端辺がチップ41の幅
方向端辺を越えないような長さに設定されている。
The width w 4 of the electrode portion 44a is set to the above-mentioned chip 41.
Corresponding to the vertical and horizontal width w of the electrode pad 41a of
The vertical and horizontal widths w 5 of the electrodes are formed slightly smaller than the pitch p 1 between the electrode pads 41a.
The end side of b, that is, the total length L 3 up to the connection position with the tongue pieces 43a, 43b, is such that when the end side of the electrode part 44a is positioned near the electrode pad 41a, the end side of the external connection part 44b is the chip 41. The length is set so that it does not exceed the edge in the width direction.

【0044】そこで、例えば両面接着性ポリイミドテー
プ等を介在させて該第2のリードフレーム43を矢印Lの
ように(4-1) で説明した第1のリードフレーム42のチッ
プ41上に添着すると(4-3) の(D)の状態にすることが
できる。
Therefore, for example, if the second lead frame 43 is attached to the chip 41 of the first lead frame 42 described in (4-1) with the double-sided adhesive polyimide tape or the like interposed, as shown by the arrow L. The condition (D) of (4-3) can be achieved.

【0045】次いで、対応する電極パッド41a と各リー
ド片44の電極部44a とを図6同様にボンディング接続す
ると、チップ41の各電極パッド41a とそれに対応するリ
ード片44がボンディングワイヤ24で接続された半導体装
置本体4′を、矢印M〜M′で断面視した図5の(5-1)
で示すように構成することができる。
Next, the corresponding electrode pad 41a and the electrode portion 44a of each lead piece 44 are connected by bonding as in FIG. 6, and each electrode pad 41a of the chip 41 and the corresponding lead piece 44 are connected by the bonding wire 24. (5-1) of FIG. 5 which is a cross-sectional view of the semiconductor device body 4 ′ taken along arrows M to M ′.
Can be configured as shown in.

【0046】そこで、チップ41から突出する上記第2の
リードフレーム43の舌片領域を矢印Nのように切断して
(5-2) の状態にした後、上記電極パッド41a より大きい
露出部ができるように形成した開口部4aを除く該半導体
装置本体4′のステージ42aから上記ボンディングワイ
ヤ24までを含む全周囲すなわち図(5-3) の二点鎖線Oで
囲まれたドット領域を図2同様に樹脂成形することで、
(5-4) に示すようにタイ・バー42′で連結部材42″に繋
がれた樹脂パッケージ形の半導体装置4を得ることがで
きる。
Then, the tongue piece region of the second lead frame 43 protruding from the chip 41 is cut as shown by an arrow N.
After the state of (5-2), the entire circumference including the stage 42a of the semiconductor device body 4'from the bonding wire 24 except the opening 4a formed so as to form an exposed portion larger than the electrode pad 41a, that is, By molding the dot area surrounded by the chain double-dashed line O in Fig. (5-3) as in Fig. 2,
As shown in (5-4), the resin package type semiconductor device 4 connected to the connecting member 42 ″ by the tie bar 42 ′ can be obtained.

【0047】従って、以下図2同様に矢印P1,P2の如く
に該タイ・バー42′を切断して該半導体装置4を切り離
すことで所要の半導体装置4を取り出すことができる。
かかる構成になる半導体装置4では、半導体チップ41の
電極パッド41a より大きい各開口部4aに該各電極パッド
41a に繋がるリード片44の外部接続部44b が露出してい
るので、その露出域をそのまま外部接続用端子として使
用することができる。
Therefore, the required semiconductor device 4 can be taken out by cutting the semiconductor device 4 by cutting the tie bar 42 'as indicated by arrows P 1 and P 2 as in FIG.
In the semiconductor device 4 having such a configuration, each electrode pad is formed in each opening 4a larger than the electrode pad 41a of the semiconductor chip 41.
Since the external connection portion 44b of the lead piece 44 connected to 41a is exposed, the exposed region can be used as it is as an external connection terminal.

【0048】[0048]

【発明の効果】上述の如く本発明により、パッケージと
しての実装サイズの小型化と外力によるリード端子の変
形抑制とを同時に実現して生産性向上を図った半導体装
置を提供することができる。
As described above, according to the present invention, it is possible to provide a semiconductor device in which the miniaturization of the mounting size of a package and the suppression of the deformation of the lead terminal due to an external force are simultaneously realized to improve the productivity.

【0049】なお本発明の説明では半導体チップを搭載
固定するリードフレームと外部接続部を形成するリード
片を同じ材質で形成した場合を説明しているが、外部に
対する接続部となる上記リード片に金メッキ等の如く接
触性が安定した表面処理を施しても同等の効果が得られ
ることは明らかである。
In the description of the present invention, the case where the lead frame for mounting and fixing the semiconductor chip and the lead piece forming the external connecting portion are made of the same material has been described. It is clear that the same effect can be obtained even if a surface treatment with stable contact such as gold plating is performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明になる半導体装置を製造工程と共に説
明する図(その1)。
FIG. 1 is a diagram (No. 1) for explaining a semiconductor device according to the present invention together with manufacturing steps.

【図2】 本発明になる半導体装置を製造工程と共に説
明する図(その2)。
FIG. 2 is a diagram (No. 2) for explaining the semiconductor device according to the present invention together with the manufacturing process.

【図3】 本発明の半導体装置の回路基板への実装方法
を示す図。
FIG. 3 is a diagram showing a method for mounting a semiconductor device of the present invention on a circuit board.

【図4】 他の半導体装置を製造工程と共に説明する図
(その1)。
FIG. 4 is a diagram (No. 1) explaining another semiconductor device together with the manufacturing process.

【図5】 他の半導体装置を製造工程と共に説明する図
(その2)。
FIG. 5 is a diagram (No. 2) explaining another semiconductor device together with the manufacturing process.

【図6】 通常の半導体装置の構成を説明する図。FIG. 6 illustrates a structure of a normal semiconductor device.

【符号の説明】[Explanation of symbols]

2,4 半導体装置 2′,4′ 半導体装置本体 2a,4a 開口部 3 回路基板 3a 導体パ
ターン 12,41 半導体チップ 12a,41a 電極パ
ッド 21 リードフレーム 21a,42a ステー
ジ 21′, 42′, 43′, 43′a, 43′b タイ・バー 21″, 42″,43 ″ 連結部材 22,23,44 リード片 22a,23a 電極部 22b,23b 外部接
続部 24 ボンディング・ワイヤ 31 接続電極 42 第1のリードフレーム 43 第2のリードフレーム 43a,43b 舌片 44a 電極部 44b 外部接
続部
2,4 Semiconductor device 2 ', 4' Semiconductor device main body 2a, 4a Opening 3 Circuit board 3a Conductor pattern 12,41 Semiconductor chip 12a, 41a Electrode pad 21 Lead frame 21a, 42a Stage 21 ', 42', 43 ', 43'a, 43'b Tie bar 21 ", 42", 43 "Connecting member 22,23,44 Lead piece 22a, 23a Electrode part 22b, 23b External connection part 24 Bonding wire 31 Connection electrode 42 First lead Frame 43 Second lead frame 43a, 43b Tongue piece 44a Electrode section 44b External connection section

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの電極パッドに繋がる外部
接続域を除いた表裏面を含む全周囲が樹脂パッケージさ
れてなる半導体装置であって、 前記電極パッドのそれぞれに接続された状態で該各電極
パッド近傍に配置されているリード片の該電極パッドよ
り大きい外部接続部が、電極パッド形成面側の樹脂表面
より凹んだ状態で露出するように樹脂パッケージされて
いることを特徴とする半導体装置。
1. A semiconductor device in which the entire periphery including the front and back surfaces except an external connection area connected to an electrode pad of a semiconductor chip is resin-packaged, and each electrode is connected to each of the electrode pads. A semiconductor device characterized in that a lead package arranged in the vicinity of a pad is resin-packaged so that an external connection portion larger than the electrode pad is exposed in a state of being recessed from a resin surface on the electrode pad formation surface side.
【請求項2】 半導体チップの表裏面を含む全周囲が該
半導体チップの電極パッドに繋がる外部接続域を除いて
樹脂パッケージされてなる半導体装置の製造方法であっ
て、 半導体チップ搭載固定用のステージを備えたリードフレ
ームの該ステージに、電極パッド形成面を上側とした半
導体チップを搭載して固定する工程と、 該電極パッド形成面の電極パッドを除く絶縁層上に、該
電極パッドへの接続域となる電極部と該電極部より大き
い外部接続部とが一体化された平面視凸形のリード片
を、その電極部端辺が電極パッド近傍に位置するように
配置せしめて固定する工程と、 各電極パッドとそれに対応するリード片の電極部間をワ
イヤボンディング接続する工程と、 上記リードフレームのステージから上記ボンディングワ
イヤまでを含めた半導体チップの全周囲を、上記リード
片の外部接続部に設けた上記電極パッドより大きい開口
部を除いて樹脂パッケージする工程と、 上記リードフレームのステージに繋がるタイ・バーの該
樹脂パッケージ表面から突出する領域を切断する工程
と、 を含めることを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, wherein the entire periphery including the front and back surfaces of a semiconductor chip is resin-packaged except for an external connection area connected to an electrode pad of the semiconductor chip, the stage for mounting and mounting a semiconductor chip. A step of mounting a semiconductor chip with the electrode pad formation surface as an upper side on the stage of a lead frame provided with, and connecting to the electrode pad on the insulating layer excluding the electrode pad on the electrode pad formation surface. A step of arranging and fixing a lead piece having a convex shape in plan view in which an electrode portion to be a region and an external connection portion larger than the electrode portion are integrated so that the end side of the electrode portion is located near the electrode pad. Including the step of wire-bonding connection between each electrode pad and the corresponding electrode portion of the lead piece, from the stage of the lead frame to the bonding wire. A step of resin-packing the entire circumference of the conductor chip except for an opening larger than the electrode pad provided in the external connection portion of the lead piece; and a step of projecting from the resin package surface of a tie bar connected to the stage of the lead frame. A method of manufacturing a semiconductor device, comprising: cutting a region to be cut.
【請求項3】 請求項2記載のリード片の配置を、前記
電極パッドへの接続域となる電極部と該電極部より大き
い外部接続部とが一体化された平面視凸形の1種類のリ
ード片若しくは該凸形の電極部の長さのみが異なる2種
類のリード片の組合せで行うことを特徴とする半導体装
置の製造方法。
3. The arrangement of the lead pieces according to claim 2 is one type of convex shape in plan view in which an electrode portion serving as a connection area to the electrode pad and an external connection portion larger than the electrode portion are integrated. A method of manufacturing a semiconductor device, characterized in that a lead piece or a combination of two types of lead pieces having different lengths of the convex electrode portion is used.
JP22537094A 1994-09-20 1994-09-20 Semiconductor device and manufacturing method thereof Withdrawn JPH0888311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22537094A JPH0888311A (en) 1994-09-20 1994-09-20 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22537094A JPH0888311A (en) 1994-09-20 1994-09-20 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH0888311A true JPH0888311A (en) 1996-04-02

Family

ID=16828292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22537094A Withdrawn JPH0888311A (en) 1994-09-20 1994-09-20 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0888311A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526667B1 (en) * 1997-10-27 2005-12-21 오끼 덴끼 고오교 가부시끼가이샤 Resin sealed-type semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526667B1 (en) * 1997-10-27 2005-12-21 오끼 덴끼 고오교 가부시끼가이샤 Resin sealed-type semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
US6861734B2 (en) Resin-molded semiconductor device
US6410363B1 (en) Semiconductor device and method of manufacturing same
JP3521758B2 (en) Method for manufacturing semiconductor device
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
US5652461A (en) Semiconductor device with a convex heat sink
JP3704304B2 (en) Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device using the lead frame
JP3046024B1 (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JP2004014823A (en) Semiconductor device and its fabricating method
JP3655069B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2004247613A (en) Semiconductor device and its manufacturing process
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP3843654B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JPH04352436A (en) semiconductor equipment
JPH0888311A (en) Semiconductor device and manufacturing method thereof
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP2002164496A (en) Semiconductor device and manufacturing method thereof
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JPH07249708A (en) Semiconductor device and its mounting structure
JPH0555430A (en) Lead frame and resin-sealed semiconductor device using same
JP2001077271A (en) Lead frame and manufacture of resin sealed semiconductor device using the same
JP2001077273A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120