[go: up one dir, main page]

JPH09130013A - Fabrication of printed wiring board and substrate for multiple patterns - Google Patents

Fabrication of printed wiring board and substrate for multiple patterns

Info

Publication number
JPH09130013A
JPH09130013A JP28220695A JP28220695A JPH09130013A JP H09130013 A JPH09130013 A JP H09130013A JP 28220695 A JP28220695 A JP 28220695A JP 28220695 A JP28220695 A JP 28220695A JP H09130013 A JPH09130013 A JP H09130013A
Authority
JP
Japan
Prior art keywords
printed wiring
substrate
crack
pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28220695A
Other languages
Japanese (ja)
Inventor
Emi Kato
恵美 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP28220695A priority Critical patent/JPH09130013A/en
Publication of JPH09130013A publication Critical patent/JPH09130013A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To surely prevent enlargement and spreading of crack of resin layer resulting from molding of metal dies. SOLUTION: A substrate 1 for multiple pattern having a plurality of product areas 4 in which the conductor patterns are formed is fabricated. In this case, a crack preventing wall is previously formed of a metal material in the region R2 outside the pattern forming region R1 in the product areas 4. The crack preventing wall is for example dummy conductor patterns 13, 14. Thereafter, a plurality sheets of the printed wiring boards 2 can be fabricated from one substrate 1 by cutting the board along the external line of the product areas 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プリント配線板及
びその製造のための多数個どり用基板に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board and a multi-piece board for manufacturing the same.

【0002】[0002]

【従来の技術】従来、プリント配線板を製造する際に
は、導体パターン形成された1枚の基板から複数枚の製
品を得るという手法(いわゆる多数個どりという手法)
が実施されている。以下、図7,図8に基づいて従来に
おけるプリント配線板の製造方法の一例を紹介する。な
お、ここではアディティブプロセスを例に採り上げる。
2. Description of the Related Art Conventionally, when manufacturing a printed wiring board, a method of obtaining a plurality of products from a single substrate on which a conductor pattern is formed (a so-called multi-chip method)
Has been implemented. An example of a conventional method for manufacturing a printed wiring board will be introduced below with reference to FIGS. 7 and 8. The additive process is taken as an example here.

【0003】まず、プリント配線板31を作製するにあ
たり、基材32を準備する。この基材32は、後に製品
(プリント配線板31)となるべき複数の製品部33
と、非製品部34と、それら33,34を連結する連結
部35とによって構成されている。なお、この基材32
の片面または両面には、あらかじめ内層導体パターン3
6がパターン形成されている。次に、前記基材32上に
アディティブ用接着剤を塗布し、その接着剤層37の表
面を粗化する。次いで、接着剤層37の上面に永久レジ
スト38を形成した後、レジスト非形成部分に対する無
電解めっきによって外層導体パターン39のパターン形
成を行う。その後、形成された外層導体パターン39を
被覆するソルダーレジスト40を形成する。そして、前
記の多数個どり用基板41を最後に金型42等の切断手
段を用いて外形線に沿って分割し、かつ必要に応じて側
端面を研削する。その結果、多数個どり用基板41を個
々の製品にする。以上のようにして、1枚の多数個どり
用基板41から複数枚のプリント配線板31が得られる
こととなる。
First, when manufacturing the printed wiring board 31, a base material 32 is prepared. This base material 32 is used for a plurality of product parts 33 to be products (printed wiring board 31) later.
And a non-product part 34 and a connecting part 35 that connects the non-product parts 34 and 33. The base material 32
On one or both sides of the inner layer conductor pattern 3 beforehand
6 is patterned. Next, an adhesive for additive is applied on the base material 32 to roughen the surface of the adhesive layer 37. Then, after forming a permanent resist 38 on the upper surface of the adhesive layer 37, the outer layer conductor pattern 39 is formed by electroless plating on the resist non-forming portion. After that, a solder resist 40 that covers the formed outer layer conductor pattern 39 is formed. Then, the above-mentioned multi-chip board 41 is finally divided along the outline using a cutting means such as a die 42, and the side end faces are ground as necessary. As a result, the multi-piece board 41 is made into individual products. As described above, a plurality of printed wiring boards 31 can be obtained from one multi-piece board 41.

【0004】[0004]

【発明が解決しようとする課題】ところが、従来のプリ
ント配線板31の製造方法には、次のような問題があっ
た。
However, the conventional method for manufacturing the printed wiring board 31 has the following problems.

【0005】プリント配線板31に使用されている樹
脂、即ちソルダーレジスト40や接着剤層37を形成す
る樹脂は、比較的脆いものである。このため、金型42
による基板分割時に大きな応力が加わると、樹脂層にク
ラックC1 が入ってしまう。また、このようなクラック
C1 は、金型42のプレス面側における外形線の周囲に
多く、特には外形線が屈曲している部分(つまりコーナ
ー部)や連結部35の近傍等に多く発生することが経験
的に知られていた。さらに、このようなクラックC1 が
パターン形成領域にまで波及しかつそれが厚さ方向にも
及ぶと、外層導体パターン39−内層導体パターン36
間での層間ショートの原因となるという問題があった
(図7(b) ,図8参照)。また、ショート不良に到らな
いとしても、絶縁抵抗の劣化等の問題が起こりやすくな
るという問題があった。つまり、従来の製造方法では、
信頼性の高いプリント配線板31を得ることが困難であ
った。
The resin used for the printed wiring board 31, that is, the resin forming the solder resist 40 and the adhesive layer 37 is relatively fragile. Therefore, the mold 42
If a large stress is applied at the time of dividing the substrate due to the cracks, cracks C1 will occur in the resin layer. Many such cracks C1 are generated around the contour line on the pressing surface side of the die 42, particularly in the vicinity of the bent portion (that is, the corner portion) of the contour line or the connecting portion 35. Was empirically known. Further, when such a crack C1 spreads to the pattern forming region and also extends in the thickness direction, the outer layer conductor pattern 39-the inner layer conductor pattern 36.
There is a problem that it causes an interlayer short circuit between them (see FIGS. 7 (b) and 8). Further, even if a short circuit failure does not occur, there is a problem that problems such as deterioration of insulation resistance easily occur. That is, in the conventional manufacturing method,
It was difficult to obtain the printed wiring board 31 with high reliability.

【0006】以上のようなことから、従来においてはク
ラックC1 の発生自体を回避するために、金型42では
なくルータ等を使用して基板分割工程を行わざるを得な
かった。しかし、ルータ加工は金型加工に比べて高価か
つ作業時間を要するものであるため、コストダウンや生
産効率の観点からは好ましいものとはいえなかった。
From the above, in the past, in order to avoid the occurrence of the crack C1 itself, there was no choice but to perform the substrate dividing step by using the router or the like instead of the mold 42. However, since router processing is more expensive and requires more work time than die processing, it cannot be said to be preferable from the viewpoint of cost reduction and production efficiency.

【0007】本発明は上記の課題を解決するためなされ
たものであり、その第1の目的は、金型成形に起因する
樹脂層のクラックがパターン形成領域に拡大・波及する
ことを確実に阻止することができるプリント配線板の製
造方法を提供することにある。本発明の第2の目的は、
前記クラックに関する問題を解消するとともに、低コス
ト化及び生産効率の向上を達成することである。
The present invention has been made to solve the above problems, and a first object of the present invention is to reliably prevent a crack in a resin layer caused by mold molding from spreading and spreading to a pattern forming region. It is to provide a method of manufacturing a printed wiring board that can be manufactured. A second object of the present invention is to
It is to solve the problems relating to the cracks and achieve cost reduction and production efficiency improvement.

【0008】[0008]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、導体パターンが形成
された複数の製品部を有する多数個どり用基板を前記製
品部の外形線に沿って分割することにより、前記基板か
ら複数枚のプリント配線板を製造する方法において、前
記製品部におけるパターン形成領域よりも外縁側の領域
に、金属材料からなるクラック防止壁を形成した後、前
記基板の分割を行うプリント配線板の製造方法をその要
旨とする。
In order to solve the above problems, according to the invention of claim 1, a multi-piece board having a plurality of product parts on which a conductor pattern is formed is provided with an outer shape of the product part. By dividing along the line, in the method of manufacturing a plurality of printed wiring boards from the substrate, after forming a crack prevention wall made of a metal material in a region on the outer edge side of the pattern formation region in the product part The gist of the method is a method of manufacturing a printed wiring board for dividing the board.

【0009】請求項2に記載の発明は、請求項1または
2において、前記クラック防止壁は、前記製品部の外縁
のほぼ全体にわたって形成されることとした。請求項3
に記載の発明は、請求項2において、前記クラック防止
壁は、パターン形成の際に同時に形成されるダミーの導
体パターンであるとした。
According to a second aspect of the present invention, in the first or second aspect, the crack prevention wall is formed over substantially the entire outer edge of the product portion. Claim 3
According to the invention described in claim 2, in claim 2, the crack prevention wall is a dummy conductor pattern which is simultaneously formed at the time of pattern formation.

【0010】請求項4に記載の発明は、導体パターンが
形成された複数の製品部を有するとともに、前記製品部
の外形線に沿って分割することにより複数枚のプリント
配線板が得られるようになっている多数個どり用基板で
あって、前記製品部におけるパターン形成領域よりも外
縁側の領域に、金属材料からなるクラック防止壁を形成
した多数個どり用基板をその要旨とする。
According to a fourth aspect of the present invention, a plurality of product parts having conductor patterns are formed, and a plurality of printed wiring boards can be obtained by dividing along the outline of the product parts. The gist of the multi-divided substrate is a multi-divided substrate in which a crack prevention wall made of a metal material is formed in a region on the outer edge side of the pattern forming region in the product portion.

【0011】以下、本発明の「作用」について説明す
る。請求項1,4に記載の発明によると、製品部におけ
るパターン形成領域よりも外縁側の領域には、金属材料
からなるクラック防止壁が形成される。従って、製品部
の外形線とパターン形成領域との間の領域には、樹脂層
に比べて応力に強い構造物が介在した状態となってい
る。この状態で分割工程を行えば、外形線の付近におい
てクラックが発生したとしても、その拡大は前記クラッ
ク防止壁によって阻止される。つまり、応力をクラック
防止壁の部分に集中させることができるため、クラック
がパターン形成領域にまで波及することがない。ゆえ
に、層間におけるショート不良や絶縁抵抗の劣化が確実
に回避される。そして、このようにクラックの拡大・波
及に関する問題が解消されることにより、安価かつ作業
時間のかからない金型加工によって基板を分割すること
が可能となる。ゆえに、ルータ加工により分割を行う場
合に比較して、低コスト化及び生産効率の向上が図られ
る。
Hereinafter, the "action" of the present invention will be described. According to the invention described in claims 1 and 4, a crack prevention wall made of a metal material is formed in a region on the outer edge side of the pattern forming region in the product portion. Therefore, in the area between the outline of the product part and the pattern forming area, there is a structure in which a structure that is more resistant to stress than the resin layer is interposed. If the dividing step is performed in this state, even if a crack is generated in the vicinity of the outline, its expansion is prevented by the crack prevention wall. That is, since the stress can be concentrated on the crack prevention wall, the crack does not spread to the pattern formation region. Therefore, short-circuit defects between layers and deterioration of insulation resistance are surely avoided. Then, by solving the problem regarding the expansion and spread of cracks in this way, it becomes possible to divide the substrate by a die processing that is inexpensive and does not require a long working time. Therefore, cost reduction and improvement in production efficiency can be achieved as compared with the case where division is performed by router processing.

【0012】また、前記クラック防止壁は、もしそれが
不要であるならば、分割工程後に通常実施される研削工
程を経ることにより容易に除去されることができる。従
って、クラック防止壁を残すことなしに最終製品を製造
することも可能である。勿論、クラックが発生した樹脂
層も、研削工程の際に同時に除去することができる。よ
って、得られるプリント配線板の外観の向上にもつなが
る。
Also, the crack prevention wall, if it is not necessary, can be easily removed by a grinding process which is usually carried out after the dividing process. Therefore, it is also possible to manufacture the final product without leaving a crack prevention wall. Of course, the resin layer having cracks can be removed at the same time during the grinding process. Therefore, the appearance of the obtained printed wiring board is also improved.

【0013】前記請求項1に記載の発明の作用に加え
て、請求項2に記載の発明によると、前記クラック防止
壁を製品部の外縁のほぼ全体にわたって形成しているた
め、パターン形成領域がクラック防止壁によってほぼ完
全に包囲された状態となる。このため、クラックの回り
込み等も防止され、パターン形成領域へのクラックの拡
大がより確実に阻止される。
In addition to the function of the invention described in claim 1, according to the invention described in claim 2, since the crack prevention wall is formed over substantially the entire outer edge of the product portion, the pattern formation region is formed. It is almost completely surrounded by the crack prevention wall. For this reason, the wraparound of cracks is also prevented, and the expansion of cracks to the pattern formation region is more reliably prevented.

【0014】前記請求項1,2に記載の発明の作用に加
えて、請求項3に記載の発明によると、前記クラック防
止壁であるダミーの導体パターンは、パターン形成のた
めの既存の設備及び工程を用いて形成されることが可能
である。従って、クラック防止壁を別工程において特別
の装置等を使用して形成するような場合に比べて、より
確実に低コスト化及び生産効率の向上を図ることができ
る。
According to the invention of claim 3 in addition to the functions of the inventions of claims 1 and 2, the dummy conductor pattern serving as the crack prevention wall is provided with existing equipment for pattern formation. Can be formed using a process. Therefore, as compared with the case where the crack prevention wall is formed by using a special device or the like in another step, it is possible to more reliably reduce the cost and improve the production efficiency.

【0015】[0015]

【発明の実施の形態】以下、本発明を多数個どり用基板
1を使用した多層プリント配線板2の製造方法に具体化
した一実施形態を図1〜図4に基づき詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment in which the present invention is embodied in a method for manufacturing a multilayer printed wiring board 2 using a multi-piece board 1 will be described in detail with reference to FIGS.

【0016】図1,図2に示されるように、多数個どり
用基板1を構成する基材3は、後に製品(即ち、多層プ
リント配線板2)となるべき複数の製品部4と、後に切
り離されてしまう非製品部5と、それら4,5を連結す
る連結部6とによって構成されている。なお、本実施形
態の多数個どり用基板1には、形状・大きさの異なる3
つの製品部4が存在している。
As shown in FIG. 1 and FIG. 2, the base material 3 which constitutes the multi-piece board 1 is composed of a plurality of product parts 4 which are to be products (that is, the multilayer printed wiring board 2) later, and later. It is composed of a non-product portion 5 that is cut off and a connecting portion 6 that connects the non-product portions 5 and 4. In addition, the multi-piece substrate 1 of the present embodiment has three different shapes and sizes.
There are two product parts 4.

【0017】図3(a)に示されるように、前記基材3
の両面におけるパターン形成領域R1 には、無電解銅め
っきからなる内層導体パターン7が形成されている。内
層導体パターン7の上面には絶縁層8が形成され、さら
にその上面には接着剤層9が形成されている。なお、前
記接着剤層9の表層は、多数の微細なアンカー用凹部を
備える粗化面9aになっている。粗化面9aの上面に
は、永久レジスト10が形成されている。また、前記パ
ターン形成領域R1 において永久レジスト10が形成さ
れていない部分には、無電解銅めっきからなる外層導体
パターン11が形成されている。なお、内層導体パター
ン7及び外層導体パターン11は、図示しないバイアホ
ールまたはスルーホールによって電気的に接続されてい
る。そして、永久レジスト10及び外層導体パターン1
1は、ソルダーレジスト12によって全体的に被覆され
ている。
As shown in FIG. 3 (a), the substrate 3
Inner-layer conductor patterns 7 made of electroless copper plating are formed in the pattern forming regions R1 on both surfaces of. An insulating layer 8 is formed on the upper surface of the inner layer conductor pattern 7, and an adhesive layer 9 is further formed on the upper surface thereof. The surface layer of the adhesive layer 9 is a roughened surface 9a having many fine anchor recesses. A permanent resist 10 is formed on the upper surface of the roughened surface 9a. Further, an outer conductor pattern 11 made of electroless copper plating is formed on a portion of the pattern forming region R1 where the permanent resist 10 is not formed. The inner layer conductor pattern 7 and the outer layer conductor pattern 11 are electrically connected by via holes or through holes (not shown). Then, the permanent resist 10 and the outer conductor pattern 1 are formed.
1 is entirely covered with a solder resist 12.

【0018】図1〜図3に示されるように、この多数個
どり用基板1では、製品部4においてパターン形成領域
R1 よりも外縁側の領域R2 (以下、単に外縁領域R2
と呼ぶ。)に、クラック防止壁としてのダミーの導体パ
ターン13,14が形成されている。なお、前記ダミー
の導体パターン13,14は、特に導通に関与しないも
のであることから、このように呼称される。本実施形態
の場合、ダミーの導体パターン13,14は2本であっ
て互いに平行な関係にあり、それらはパターン形成の際
に同時に形成されるようになっている。また、これらの
ダミーの導体パターン13,14は、製品部4の外縁の
全体にわたって形成されており、パターン形成領域R1
を外側から完全に包囲している。
As shown in FIG. 1 to FIG. 3, in the multi-chip board 1, a region R2 on the outer edge side of the pattern forming region R1 in the product portion 4 (hereinafter, simply outer edge region R2
Call. ), Dummy conductor patterns 13 and 14 are formed as crack prevention walls. The dummy conductor patterns 13 and 14 are so called because they do not particularly contribute to conduction. In the case of the present embodiment, the two dummy conductor patterns 13 and 14 are in parallel relationship with each other, and they are simultaneously formed during pattern formation. Further, these dummy conductor patterns 13 and 14 are formed over the entire outer edge of the product portion 4, and the pattern forming region R1
Is completely surrounded from the outside.

【0019】ダミーの導体パターン13,14の太さは
20μm程度以上であることがよく、この程度であれば
効果がある。これが細すぎると、形成が困難になるばか
りでなく、クラックC1 を確実に阻止することができな
くなるおそれがある。製品部4の端面から外周側のダミ
ーの導体パターン13までの距離は0.1mm以上である
ことが好ましい。この距離が0.1mm未満になると、場
合によってはクラックC1 を阻止する効果が半減するお
それがある 。
The thickness of the dummy conductor patterns 13 and 14 is preferably about 20 μm or more, and the thickness of this range is effective. If it is too thin, not only will it be difficult to form, but it may not be possible to reliably prevent the crack C1. The distance from the end face of the product portion 4 to the dummy conductor pattern 13 on the outer peripheral side is preferably 0.1 mm or more. If this distance is less than 0.1 mm, the effect of preventing the crack C1 may be halved in some cases.

【0020】以上の事情を考慮して、本実施形態では、
ダミーの導体パターン13,14の太さを100μmに
設定し、端面からの距離を0.4mmに設定している。ま
た、2本あるダミーの導体パターン13,14間のスペ
ースを100μmに設定している。
In consideration of the above circumstances, in the present embodiment,
The thickness of the dummy conductor patterns 13 and 14 is set to 100 μm, and the distance from the end face is set to 0.4 mm. Further, the space between the two dummy conductor patterns 13 and 14 is set to 100 μm.

【0021】次に、この多数個どり用基板1を用いた多
層プリント配線板2の製造方法を順に説明する。まず、
銅箔を両面に貼着してなる銅張積層板を用意し、従来公
知のサブトラクティブプロセス等に準じてパターン形成
を行う。その結果、まず前記基材上3に内層導体パター
ン7を形成する。次に、この基材3の所定部分を打ち抜
くことによって、製品部4、非製品部5及び連結部6を
形成する。なお、このときにはまだ基材3上に樹脂層が
存在していないことから、クラックC1 の発生を心配す
る必要はない。
Next, a method of manufacturing the multilayer printed wiring board 2 using the multi-chip board 1 will be described in order. First,
A copper clad laminate obtained by sticking copper foils on both sides is prepared, and a pattern is formed according to a conventionally known subtractive process or the like. As a result, first, the inner layer conductor pattern 7 is formed on the base material 3. Next, the product part 4, the non-product part 5 and the connecting part 6 are formed by punching out a predetermined part of the base material 3. At this time, since the resin layer is not yet present on the base material 3, there is no need to worry about the occurrence of the crack C1.

【0022】次いで、絶縁層形成用ワニスを塗布しかつ
硬化させることにより、基材3の両面全体に絶縁層8を
形成する。このとき、内層導体パターン7は絶縁層8に
よって被覆される。次に、絶縁層8上にアディティブ用
接着剤を塗布しかつ硬化させることにより、基材3の両
面全体に接着剤層9を形成する。なお、アディティブ用
接着剤とは、酸または酸化剤に難溶性の樹脂マトリクス
中に、酸または酸化剤に易溶性の樹脂フィラーを分散さ
せてなるものである。従って、前記接着剤層9を酸また
は酸化剤で処理する(即ち粗化処理を行う)と、樹脂フ
ィラーが選択的に溶解されることにより、表層に粗化面
9aが形成される。
Next, the insulating layer forming varnish is applied and cured to form the insulating layer 8 on both surfaces of the base material 3. At this time, the inner layer conductor pattern 7 is covered with the insulating layer 8. Next, an adhesive agent for additive is applied onto the insulating layer 8 and cured to form an adhesive layer 9 on both sides of the base material 3. The additive adhesive is a resin matrix that is hardly soluble in an acid or an oxidant, and a resin filler that is easily soluble in the acid or the oxidant is dispersed in the resin matrix. Therefore, when the adhesive layer 9 is treated with an acid or an oxidizing agent (that is, a roughening treatment is performed), the resin filler is selectively dissolved to form a roughened surface 9a on the surface layer.

【0023】次いで、粗化された接着剤層9の上面に感
光性樹脂のワニスを塗布し、かつそのワニスを乾燥す
る。さらに、露光・現像を行うことによって、永久レジ
スト10を形成する。この後、レジスト非形成部分に無
電解銅めっきを析出させることによって、外層導体パタ
ーン11をパターン形成する。なお、この工程を経る
と、同時にダミーの導体パターン13,14も形成され
る。従って、ダミーの導体パターン13,14は、外層
導体パターン11と同じ材質からなりかつ同じ厚さとな
る。次いで、ソルダーレジスト12を形成することによ
り、それによって外層導体パターン11を全体的に被覆
する。以上の結果、図1に示されるような多数個どり基
板1が作製される。
Then, a varnish of a photosensitive resin is applied to the upper surface of the roughened adhesive layer 9, and the varnish is dried. Further, the permanent resist 10 is formed by performing exposure and development. After that, the outer layer conductor pattern 11 is patterned by depositing electroless copper plating on the non-resist formation portion. Incidentally, through this step, the dummy conductor patterns 13 and 14 are simultaneously formed. Therefore, the dummy conductor patterns 13 and 14 are made of the same material and have the same thickness as the outer layer conductor pattern 11. Next, the solder resist 12 is formed, thereby covering the outer layer conductor pattern 11 entirely. As a result of the above, a multi-piece substrate 1 as shown in FIG. 1 is manufactured.

【0024】続く基板分割工程においては、多数個どり
用基板1を固定した後、金型15を用いて各連結部6を
打ち抜く。その結果、図3(b),図4に示されるよう
に、製品部4がその外形線に沿って分割される。そし
て、分割された製品部4の側端面を研削することによ
り、側端面にある樹脂層のバリ等のような不要物を除去
する。以上のようにして、1枚の多数個どり用基板1か
ら複数枚の多層プリント配線板2を得ることができる。
In the subsequent substrate dividing step, after fixing a large number of substrates 1 for connecting, each connecting portion 6 is punched out using a mold 15. As a result, as shown in FIGS. 3B and 4, the product portion 4 is divided along the outline thereof. Then, the side end surface of the divided product portion 4 is ground to remove unnecessary substances such as burrs of the resin layer on the side end surface. As described above, a plurality of multi-layer printed wiring boards 2 can be obtained from one multi-layer board 1.

【0025】さて、次に本実施形態において特徴的な作
用効果を以下に列挙する。 (イ)本実施形態によると、製品部4におけるパターン
形成領域R1 よりも外縁側にある外縁領域R2 には、ク
ラック防止壁としてダミーの導体パターン13,14が
形成される。従って、製品部4の外形線とパターン形成
領域R1 との間の領域には、ソルダーレジスト12や接
着剤層9等の樹脂層に比べて応力に強い構造物が介在し
た状態となっている。この状態で基板分割工程を行え
ば、外形線の付近においてクラックC1 が発生したとし
ても、その拡大はダミーの導体パターン13,14によ
って阻止されてしまう(図3(b) ,図4参照)。つま
り、分割時に付加する応力をダミーの導体パターン1
3,14の部分に集中させることができるため、クラッ
クC1 がパターン形成領域R1 にまで波及することがな
い。ゆえに、層間におけるショート不良や絶縁抵抗の劣
化が確実に回避される。従って、本実施形態によると、
信頼性の高い多層プリント配線板2を多数個どりするこ
とが可能となる。
The characteristic effects of this embodiment will be listed below. (A) According to this embodiment, dummy conductor patterns 13 and 14 are formed as crack prevention walls in the outer edge region R2 on the outer edge side of the pattern formation region R1 in the product portion 4. Therefore, in the area between the outline of the product portion 4 and the pattern forming area R1, there is a structure in which a structure having a higher stress than the resin layers such as the solder resist 12 and the adhesive layer 9 is interposed. If the substrate dividing step is performed in this state, even if the crack C1 occurs near the outline, the expansion is blocked by the dummy conductor patterns 13 and 14 (see FIGS. 3B and 4). That is, the stress applied during division is applied to the dummy conductor pattern 1
Since it can be concentrated on the portions 3 and 14, the crack C1 does not spread to the pattern formation region R1. Therefore, short-circuit defects between layers and deterioration of insulation resistance are surely avoided. Therefore, according to the present embodiment,
It is possible to obtain a large number of highly reliable multilayer printed wiring boards 2.

【0026】(ロ)そして、上記のようにクラックC1
の拡大・波及に関する問題が解消されることにより、安
価かつ作業時間のかからない金型15による加工によっ
て多数個どり用基板1を分割することが可能となる。ゆ
えに、例えばルータ加工等により分割を行う場合に比較
して、低コスト化及び生産効率の向上を図ることができ
る。
(B) Then, as described above, the crack C1
By solving the problem of enlargement / spreading, it is possible to divide the multi-piece board 1 by processing with the die 15 which is inexpensive and does not require much working time. Therefore, as compared with the case where the division is performed by, for example, router processing, the cost can be reduced and the production efficiency can be improved.

【0027】(ハ)本実施形態では、ダミーの導体パタ
ーン13,14が、外形線に近い領域に形成されている
という特徴がある。このため、ダミーの導体パターン1
3,14は、もしそれが不要であるならば、基板分割工
程の後に実施される研削工程を経ることにより容易に除
去されることができる。従って、ダミーの導体パターン
13,14を残すことなしに、最終製品である多層プリ
ント配線板2を製造することも可能である。勿論、クラ
ックC1 が発生した樹脂層も、前記研削工程の際に同時
に除去することができる。よって、得られる多層プリン
ト配線板2の外観も向上する。
(C) The present embodiment is characterized in that the dummy conductor patterns 13 and 14 are formed in the region close to the outline. Therefore, the dummy conductor pattern 1
3, 14 can be easily removed, if not required, by going through a grinding step performed after the substrate dividing step. Therefore, it is possible to manufacture the multilayer printed wiring board 2 as the final product without leaving the dummy conductor patterns 13 and 14. Of course, the resin layer in which the crack C1 is generated can be removed at the same time during the grinding step. Therefore, the appearance of the obtained multilayer printed wiring board 2 is also improved.

【0028】(ニ)この実施形態によると、ダミーの導
体パターン13,14を製品部4の外縁の全体にわたっ
て形成しているため、パターン形成領域R1 は同ダミー
の導体パターン13,14によって完全に包囲されてい
る。このため、パターン形成領域R1 へのクラックC1
の拡大がより確実に阻止されるようになっている。
(D) According to this embodiment, since the dummy conductor patterns 13 and 14 are formed over the entire outer edge of the product portion 4, the pattern forming region R1 is completely formed by the dummy conductor patterns 13 and 14. Be surrounded. Therefore, the crack C1 in the pattern formation region R1
The expansion is being blocked more reliably.

【0029】(ホ)本実施形態によると、クラック防止
壁であるダミーの導体パターン13,14は、外層導体
パターン11のパターン形成時に同時に形成されるとい
う特徴がある。つまり、ダミーの導体パターン13,1
4は、パターン形成のための既存の設備及び工程を用い
て形成されることが可能である。従って、それを別工程
において特別の装置等を使用して形成するような場合に
比べて、より確実に低コスト化及び生産効率の向上を図
ることができる。なお、本実施形態では、特にパターン
形成方法が簡便なめっき法であり、しかもめっき金属が
廉価な銅であるので、低コスト化を図るうえで極めて有
利である。
(E) According to this embodiment, the dummy conductor patterns 13 and 14 which are the crack prevention walls are formed at the same time when the outer layer conductor pattern 11 is formed. That is, the dummy conductor patterns 13 and 1
4 can be formed using existing equipment and processes for pattern formation. Therefore, as compared with the case where it is formed by using a special device or the like in another step, it is possible to more reliably reduce the cost and improve the production efficiency. In this embodiment, the pattern forming method is a simple plating method, and the plating metal is inexpensive copper, which is extremely advantageous in reducing the cost.

【0030】(ヘ)本実施形態では、ダミーの導体パタ
ーン13,14を2本かつ互いに平行に形成することと
している。このため、クラックC1 の拡大を、たとえ外
周側のダミーの導体パターン13によって阻止できなく
ても、内周側のダミーの導体パターン14によって阻止
することができる。即ち、ダミーの導体パターン13,
14が1本のみである場合に比べて、より確実にクラッ
クC1 の拡大を阻止することができる。
(F) In this embodiment, two dummy conductor patterns 13 and 14 are formed in parallel with each other. Therefore, even if the expansion of the crack C1 cannot be prevented by the dummy conductor pattern 13 on the outer peripheral side, it can be prevented by the dummy conductor pattern 14 on the inner peripheral side. That is, the dummy conductor pattern 13,
The expansion of the crack C1 can be prevented more reliably than in the case where there is only one.

【0031】なお、本発明は例えば次のように変更する
ことが可能である。 (1)ダミーの導体パターン13,14は、無電解めっ
き層のみに限定されず、電解めっき層であってもよい。
さらには、前記ダミーの導体パターン13,14はめっ
き法によって形成されるめっき層でなくてもよく、例え
ば、パターン形成とは別に行われる印刷法やスパッタリ
ング法等によって形成される金属層でもよい。また、金
属種としては銅に限定されず、例えば、金、銀、ニッケ
ル、タングステン、モリブデン、鉄、クロム、亜鉛、チ
タン等が選択可能である。ただし、実施形態において示
したように、めっき法の選択及び銅の選択は、低コスト
化及び生産効率の向上にとって極めて好ましい。
The present invention can be modified as follows, for example. (1) The dummy conductor patterns 13 and 14 are not limited to the electroless plating layer and may be an electrolytic plating layer.
Furthermore, the dummy conductor patterns 13 and 14 do not have to be a plating layer formed by a plating method, and may be, for example, a metal layer formed by a printing method or a sputtering method that is performed separately from the pattern formation. Further, the metal species is not limited to copper, and for example, gold, silver, nickel, tungsten, molybdenum, iron, chromium, zinc, titanium or the like can be selected. However, as shown in the embodiment, the selection of the plating method and the selection of copper are extremely preferable for cost reduction and improvement of production efficiency.

【0032】(2)図5に示す別例1では、連続的であ
った実施形態とは異なり、ダミーの導体パターン21,
22が非連続的に形成されている。詳細には、前記ダミ
ーの導体パターン21,22は、コーナー部及び連結部
6の近傍に、つまりクラック多発部分を中心として部分
的に形成されている。このようにした場合でも、パター
ン形成領域R1 へのクラックC1 の拡大を阻止すること
ができる。ただし、前記実施形態のように外縁の全体に
わたって形成しておけば、クラックC1 の回り込み等も
防止することができるというメリットがある。従って、
クラックC1 の拡大の確実な阻止という点においては、
実施形態のほうがより好ましく、別例1はそれに準じた
ものとなる。
(2) In another example 1 shown in FIG. 5, unlike the continuous embodiment, the dummy conductor patterns 21,
22 is formed discontinuously. Specifically, the dummy conductor patterns 21 and 22 are partially formed in the vicinity of the corner portion and the connecting portion 6, that is, centered on the crack-prone portion. Even in this case, it is possible to prevent the crack C1 from expanding to the pattern forming region R1. However, if it is formed over the entire outer edge as in the above-described embodiment, there is an advantage that the crack C1 can be prevented from wrapping around. Therefore,
In terms of surely preventing the expansion of crack C1,
The embodiment is more preferable, and the other example 1 is based on it.

【0033】(3)図6に示す別例2では、外縁の全体
にわたる1本の連続的なダミーの導体パターン25と、
2本の非連続的な短いダミーの導体パターン26,27
とが形成されている。なお、前記2本の短いダミーの導
体パターン26,27は、クラック多発部分に配置され
ている。このようにクラック多発部分について、本数を
増すという構成を採ってもよい。
(3) In another example 2 shown in FIG. 6, one continuous dummy conductor pattern 25 over the entire outer edge,
Two non-continuous short dummy conductor patterns 26, 27
Are formed. The two short dummy conductor patterns 26 and 27 are arranged in the crack-prone portion. As described above, the number of cracked portions may be increased.

【0034】(4)ダミーの導体パターン13,14…
は、多数個どり用基板1におけるプレス面のみに設けら
れるばかりでななく、非プレス面にも設けられることが
好ましい。また、前記ダミーの導体パターン13,14
…は、外層導体パターン11と同じ面に設けられるばか
りでなく、内層導体パターン7と同じ面にも設けられる
ことが好ましい。上記の場合には、ダミーの導体パター
ン13,14…の存在比率が高まることになり、クラッ
クC1 の拡大を阻止する作用がよりいっそう向上する。
(4) Dummy conductor patterns 13, 14 ...
Is preferably provided not only on the pressing surface of the multi-piece board 1 but also on the non-pressing surface. In addition, the dummy conductor patterns 13 and 14
Is preferably provided not only on the same surface as the outer layer conductor pattern 11 but also on the same surface as the inner layer conductor pattern 7. In the above case, the existence ratio of the dummy conductor patterns 13, 14 ... Is increased, and the action of preventing the expansion of the crack C1 is further improved.

【0035】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に列挙する。 (1) 前記クラック防止壁は、少なくとも前記製品部
の外縁におけるクラック多発部分に形成される請求項1
に記載のプリント配線板の製造方法(または請求項4に
記載の多数個どり用基板)。
Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments are listed below together with their effects. (1) The crack prevention wall is formed on at least a crack-prone portion at an outer edge of the product portion.
The method for manufacturing a printed wiring board according to claim 4 (or the substrate for multi-piece wiring according to claim 4).

【0036】(2) 前記クラック防止壁は、無電解銅
めっきによる外層導体パターンのパターン形成の際に同
時に形成されるダミーの導体パターンである請求項2に
記載のプリント配線板の製造方法(または請求項4に記
載の多数個どり用基板)。このようにすると、めっき法
及び銅の選択によって、さらなる低コスト化及び生産効
率の向上を図ることができる。
(2) The method for manufacturing a printed wiring board according to claim 2, wherein the crack prevention wall is a dummy conductor pattern formed at the same time when the outer layer conductor pattern is formed by electroless copper plating. The substrate for multi-chip forming according to claim 4. By doing so, it is possible to further reduce the cost and improve the production efficiency by selecting the plating method and copper.

【0037】(3) 前記ダミーの導体パターンを複数
本設けることを特徴とした請求項3に記載のプリント配
線板の製造方法(または請求項4に記載の多数個どり用
基板)。このようにすると、ダミーの導体パターンを1
本のみ設けた場合に比較して、より確実にクラックの拡
大を阻止することができる。
(3) The method for manufacturing a printed wiring board according to claim 3 (or the substrate for multi-division according to claim 4), characterized in that a plurality of the dummy conductor patterns are provided. By doing this, one dummy conductor pattern
The expansion of cracks can be prevented more reliably than in the case where only a book is provided.

【0038】なお、本明細書中において使用した技術用
語を次のように定義する。 「アディティブ用接着剤: 酸または酸化剤に難溶性の
樹脂マトリクス中に、酸または酸化剤に易溶性の樹脂フ
ィラーを分散させてなるものをいう。」
The technical terms used in the present specification are defined as follows. "Adhesive for Additive: A resin matrix in which an easily soluble resin filler is dispersed in an acid or an oxidizing agent in a resin matrix which is hardly soluble in an acid or an oxidizing agent."

【0039】[0039]

【発明の効果】以上詳述したように、請求項1〜3に記
載の発明によれば、金型成形に起因する樹脂層のクラッ
クがパターン形成領域に拡大・波及することを確実に阻
止することができるプリント配線板の製造方法を提供す
ることができる。また、それと同時に低コスト化及び生
産効率の向上を達成することができる。
As described in detail above, according to the invention described in claims 1 to 3, it is possible to surely prevent the crack of the resin layer caused by the mold molding from spreading and spreading to the pattern forming region. It is possible to provide a method for manufacturing a printed wiring board that can be used. At the same time, cost reduction and improvement in production efficiency can be achieved.

【0040】請求項2に記載の発明によれば、クラック
の拡大・波及をより確実に阻止することができる。請求
項3に記載の発明によれば、より確実に低コスト化及び
生産効率の向上を図ることができる。
According to the second aspect of the present invention, it is possible to more reliably prevent the crack from spreading and spreading. According to the invention described in claim 3, it is possible to surely reduce the cost and improve the production efficiency.

【0041】請求項4に記載の発明によれば、金型成形
に起因する樹脂層のクラックがパターン形成領域に拡大
・波及することを確実に阻止することができる多数個ど
り用基板を提供することができる。
According to the fourth aspect of the present invention, there is provided a multi-dividing substrate which can surely prevent the cracks of the resin layer caused by molding from spreading and spreading to the pattern forming region. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一実施形態の多数個どり用基板(分割前)を示
す平面図。
FIG. 1 is a plan view showing a multi-chip board (before division) according to an embodiment.

【図2】同じくその多数個どり用基板(分割前)を示す
部分拡大平面図。
FIG. 2 is also a partially enlarged plan view showing the multi-chip substrate (before division).

【図3】(a)は同じくその多数個どり用基板(分割
前)の部分概略断面図、(b)は同基板(分割後)の部
分概略断面図。
FIG. 3A is a partial schematic cross-sectional view of the same multi-substrate (before division), and FIG. 3B is a partial schematic cross-sectional view of the same substrate (after division).

【図4】同じくその多数個どり基板(分割後)を示す部
分拡大平面図。
FIG. 4 is a partially enlarged plan view showing the multi-layer substrate (after division).

【図5】別例1の多数個どり用基板(分割前)を示す平
面図。
FIG. 5 is a plan view showing a multi-chip substrate (before division) of another example 1.

【図6】別例2の多数個どり用基板(分割前)を示す平
面図。
FIG. 6 is a plan view showing a multi-chip substrate (before division) of Modification 2.

【図7】(a)は従来の多数個どり用基板(分割前)を
示す部分概略断面図、(b)は同基板(分割後)の部分
概略断面図。
7A is a partial schematic cross-sectional view showing a conventional multi-chip board (before division), and FIG. 7B is a partial schematic cross-sectional view of the same board (after division).

【図8】従来の多数個どり用基板(分割後)を示す部分
拡大平面図。
FIG. 8 is a partially enlarged plan view showing a conventional multi-chip substrate (after division).

【符号の説明】[Explanation of symbols]

1…多数個どり用基板、2…(多層)プリント配線板、
4…製品部、7…内層導体パターン、11…外層導体パ
ターン、13,14,21,22,25,26,27…
クラック防止壁としてのダミーの導体パターン、R1 …
パターン形成領域、R2 …外縁領域。
1 ... substrate for multi-piece printing, 2 ... (multilayer) printed wiring board,
4 ... Product part, 7 ... Inner layer conductor pattern, 11 ... Outer layer conductor pattern, 13, 14, 21, 22, 25, 26, 27 ...
Dummy conductor pattern as crack prevention wall, R1 ...
Pattern forming area, R2 ... Outer edge area.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】導体パターンが形成された複数の製品部を
有する多数個どり用基板を前記製品部の外形線に沿って
分割することにより、前記基板から複数枚のプリント配
線板を製造する方法において、 前記製品部におけるパターン形成領域よりも外縁側の領
域に、金属材料からなるクラック防止壁を形成した後、
前記基板の分割を行うプリント配線板の製造方法。
1. A method of manufacturing a plurality of printed wiring boards from the substrate by dividing a multi-grid board having a plurality of product parts on which conductor patterns are formed along the outline of the product part. In, in the region on the outer edge side of the pattern forming region in the product portion, after forming a crack prevention wall made of a metal material,
A method for manufacturing a printed wiring board for dividing the substrate.
【請求項2】前記クラック防止壁は、前記製品部の外縁
のほぼ全体にわたって形成される請求項1に記載のプリ
ント配線板の製造方法。
2. The method for manufacturing a printed wiring board according to claim 1, wherein the crack prevention wall is formed over substantially the entire outer edge of the product portion.
【請求項3】前記クラック防止壁は、パターン形成の際
に同時に形成されるダミーの導体パターンである請求項
1または2に記載のプリント配線板の製造方法。
3. The method for manufacturing a printed wiring board according to claim 1, wherein the crack prevention wall is a dummy conductor pattern that is simultaneously formed during pattern formation.
【請求項4】導体パターンが形成された複数の製品部を
有するとともに、前記製品部の外形線に沿って分割する
ことにより複数枚のプリント配線板が得られるようにな
っている多数個どり用基板であって、 前記製品部におけるパターン形成領域よりも外縁側の領
域に、金属材料からなるクラック防止壁を形成した多数
個どり用基板。
4. A large number of printed wiring boards having a plurality of product parts having a conductor pattern formed thereon and dividing the product parts along the outline of the product parts to obtain a plurality of printed wiring boards. A substrate for multi-piece formation, wherein a crack prevention wall made of a metal material is formed in a region of the product portion on the outer edge side of the pattern formation region.
JP28220695A 1995-10-30 1995-10-30 Fabrication of printed wiring board and substrate for multiple patterns Pending JPH09130013A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28220695A JPH09130013A (en) 1995-10-30 1995-10-30 Fabrication of printed wiring board and substrate for multiple patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28220695A JPH09130013A (en) 1995-10-30 1995-10-30 Fabrication of printed wiring board and substrate for multiple patterns

Publications (1)

Publication Number Publication Date
JPH09130013A true JPH09130013A (en) 1997-05-16

Family

ID=17649455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28220695A Pending JPH09130013A (en) 1995-10-30 1995-10-30 Fabrication of printed wiring board and substrate for multiple patterns

Country Status (1)

Country Link
JP (1) JPH09130013A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299790A (en) * 2001-03-30 2002-10-11 Ibiden Co Ltd Router processing method and router processed substrate
JP2006059996A (en) * 2004-08-19 2006-03-02 Toshiba Corp Printed wiring board design method, printed wiring board, printed circuit board, printed wiring board design tool, and electronic device
WO2008143138A1 (en) * 2007-05-18 2008-11-27 Toppan Printing Co., Ltd. Wiring substrate, semiconductor package, and electronic device
JP2011018716A (en) * 2009-07-08 2011-01-27 Denso Corp Multiple printed circuit board and method of manufacturing printed board
JP2011035330A (en) * 2009-08-05 2011-02-17 Nec Lighting Ltd Electronic circuit board and method of manufacturing the same
JP2011187863A (en) * 2010-03-11 2011-09-22 Shinko Electric Ind Co Ltd Wiring board, and method of manufacturing the same
JP2012204389A (en) * 2011-03-23 2012-10-22 Ngk Spark Plug Co Ltd Multi-piece substrate
JP2014216548A (en) * 2013-04-26 2014-11-17 京セラ株式会社 Multiple piece wiring board
JP2016143727A (en) * 2015-01-30 2016-08-08 イビデン株式会社 Printed wiring board and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299790A (en) * 2001-03-30 2002-10-11 Ibiden Co Ltd Router processing method and router processed substrate
JP2006059996A (en) * 2004-08-19 2006-03-02 Toshiba Corp Printed wiring board design method, printed wiring board, printed circuit board, printed wiring board design tool, and electronic device
WO2008143138A1 (en) * 2007-05-18 2008-11-27 Toppan Printing Co., Ltd. Wiring substrate, semiconductor package, and electronic device
JP2011018716A (en) * 2009-07-08 2011-01-27 Denso Corp Multiple printed circuit board and method of manufacturing printed board
JP2011035330A (en) * 2009-08-05 2011-02-17 Nec Lighting Ltd Electronic circuit board and method of manufacturing the same
JP2011187863A (en) * 2010-03-11 2011-09-22 Shinko Electric Ind Co Ltd Wiring board, and method of manufacturing the same
JP2012204389A (en) * 2011-03-23 2012-10-22 Ngk Spark Plug Co Ltd Multi-piece substrate
JP2014216548A (en) * 2013-04-26 2014-11-17 京セラ株式会社 Multiple piece wiring board
JP2016143727A (en) * 2015-01-30 2016-08-08 イビデン株式会社 Printed wiring board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JPH09130013A (en) Fabrication of printed wiring board and substrate for multiple patterns
TW201703592A (en) Printed circuit board and method of manufacturing printed circuit board
CN112038297B (en) Alumina porcelain piece, method for making the same, and method for making a ceramic shell
JP2008153441A (en) Wiring substrate, and manufacturing method thereof
JP2007287920A (en) Method for manufacturing double-sided wiring board and double-sided wiring board
JP2013106034A (en) Manufacturing method of printed circuit board
TWI252721B (en) Method of manufacturing double-sided printed circuit board
JP2000124604A (en) Manufacture of printed wiring board
JP4051273B2 (en) Wiring board and method of manufacturing wiring board
TWI429348B (en) Multi-layer pcb modules with lateral conductive pads and fabrication methods thereof
JP2717200B2 (en) Method of forming overlay plating on electronic component mounting substrate
JP2001358257A (en) Method of manufacturing substrate for semiconductor device
JP3575783B2 (en) Printed wiring board and method of manufacturing the same
JPH06326462A (en) Manufacture printed wiring board provided with through-hole
JP2749685B2 (en) Circuit board manufacturing method
JP3756655B2 (en) Manufacturing method of build-up multilayer substrate
JP2001007453A (en) Printed wiring board and production thereof
JP3855303B2 (en) Method for manufacturing printed wiring board
JP3095857B2 (en) Substrate for mounting electronic components
JPS61264783A (en) Printed wiring board and manufacture thereof
JP3665036B2 (en) Printed wiring board manufacturing method and printed wiring board
JPH0336319B2 (en)
JPH01295476A (en) Printed wiring board
JPS61147595A (en) Manufacture of double side printed wiring board
JPS59118231A (en) Blanking die for printed circuit board