[go: up one dir, main page]

JPH09185081A - LCD panel - Google Patents

LCD panel

Info

Publication number
JPH09185081A
JPH09185081A JP34227095A JP34227095A JPH09185081A JP H09185081 A JPH09185081 A JP H09185081A JP 34227095 A JP34227095 A JP 34227095A JP 34227095 A JP34227095 A JP 34227095A JP H09185081 A JPH09185081 A JP H09185081A
Authority
JP
Japan
Prior art keywords
pixel electrode
pixel
liquid crystal
signal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34227095A
Other languages
Japanese (ja)
Other versions
JP3558145B2 (en
Inventor
Hiroyasu Inoue
弘康 井上
Takeshi Kamata
豪 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34227095A priority Critical patent/JP3558145B2/en
Publication of JPH09185081A publication Critical patent/JPH09185081A/en
Application granted granted Critical
Publication of JP3558145B2 publication Critical patent/JP3558145B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 駆動配線近傍の横電界の影響による逆チルト
の発生を抑制することができる新たな構成の液晶表示パ
ネルを提供する。 【解決手段】 対向配置された第1及び第2の基板と、
第1の基板の対向面上に格子状に形成された駆動配線で
あって、列方向に延在する複数の信号線と行方向に延在
する複数の制御線からなる駆動配線と、第1の基板の対
向面上の、駆動配線と重ならない領域に、信号線と制御
線とが交差する点の各々に対応して形成された画素電極
であって、該画素電極のうち相互に隣接する2本の信号
線の間に一列に配置された画素電極において、各画素電
極とそれを挟む2本の信号線の各々との最短距離が、列
方向に関して単調に変化する画素電極と、画素電極ごと
に形成さたスイッチング素子と、第2の基板の対向面上
に形成された共通電極と、第1及び第2の基板間に挟持
された液晶層とを有する。
There is provided a liquid crystal display panel having a new structure capable of suppressing the occurrence of reverse tilt due to the influence of a lateral electric field in the vicinity of a drive wiring. SOLUTION: The first and second substrates arranged to face each other,
Drive wiring formed in a grid pattern on the facing surface of the first substrate, the drive wiring including a plurality of signal lines extending in the column direction and a plurality of control lines extending in the row direction; Pixel electrodes formed on the opposite surface of the substrate in a region that does not overlap with the drive wiring at each of the intersections of the signal lines and the control lines, and the pixel electrodes are adjacent to each other. In a pixel electrode arranged in a row between two signal lines, a pixel electrode whose shortest distance between each pixel electrode and each of the two signal lines sandwiching the pixel electrode monotonously changes in the column direction, and a pixel electrode A switching element formed for each of the substrates, a common electrode formed on the opposite surface of the second substrate, and a liquid crystal layer sandwiched between the first and second substrates.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示パネルに
関し、特に、画素対応に配置されたスイッチング素子を
用いて画素電極の電圧を制御するアクティブマトリクス
型液晶表示パネルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly to an active matrix type liquid crystal display panel which controls a voltage of a pixel electrode by using a switching element arranged corresponding to a pixel.

【0002】[0002]

【従来の技術】アクティブマトリクス型液晶表示パネル
においては、スイッチング素子を駆動するための駆動配
線と画素電極との間に、基板面に平行な成分を有する横
電界が発生する。横電界の影響を受ける液晶分子は、そ
の長軸を横電界の向きと平行にするように立ち上がる。
この立ち上がりの向きが当該領域のプレチルトの向きと
一致する場合は問題ないが、一致しない場合には、駆動
配線近傍の液晶分子がプレチルトの向きと逆向きに立ち
上がる逆チルト現象が生じやすくなる。
2. Description of the Related Art In an active matrix type liquid crystal display panel, a lateral electric field having a component parallel to a substrate surface is generated between a driving wiring for driving a switching element and a pixel electrode. Liquid crystal molecules affected by the lateral electric field rise so that their long axes are parallel to the direction of the lateral electric field.
There is no problem if the rising direction matches the pretilt direction of the region. However, if the rising direction does not match, the reverse tilt phenomenon in which the liquid crystal molecules near the drive wiring rise in the direction opposite to the pretilt direction is likely to occur.

【0003】従来、逆チルトの発生を防止するために、
プレチルト角を大きくする方法及び駆動配線と画素電極
との距離を大きくして横電界を弱める方法等が利用され
ている。
Conventionally, in order to prevent the occurrence of reverse tilt,
A method of increasing the pretilt angle and a method of increasing the distance between the drive wiring and the pixel electrode to weaken the lateral electric field are used.

【0004】[0004]

【発明が解決しようとする課題】本発明の目的は、駆動
配線近傍の横電界の影響による逆チルトの発生を抑制す
ることができる新たな構成の液晶表示パネルを提供する
ことである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display panel having a new structure capable of suppressing the occurrence of reverse tilt due to the influence of the lateral electric field near the drive wiring.

【0005】[0005]

【課題を解決するための手段】本発明の一観点による
と、間隙をおいて対向配置された第1及び第2の基板
と、前記第1の基板の対向面上に格子状に形成された駆
動配線であって、列方向に延在する複数の信号線と行方
向に延在する複数の制御線から構成された前記駆動配線
と、前記第1の基板の対向面上の、前記駆動配線と重な
らない領域に、前記信号線と前記制御線とが交差する点
の各々に対応して形成された画素電極であって、該画素
電極のうち相互に隣接する2本の信号線の間に一列に配
置された画素電極において、各画素電極とそれを挟む2
本の信号線の各々との最短距離が、列方向に関して単調
に変化する前記画素電極と、前記画素電極ごとに形成さ
れ、対応する画素電極とそれを挟む2本の信号線のうち
一方の信号線とを接続し、前記複数の制御線のうち1本
の制御線により制御されるスイッチング素子と、前記第
2の基板の対向面上に形成された共通電極と、前記第1
及び第2の基板間に挟持された液晶層とを有する液晶表
示パネルが提供される。
According to one aspect of the present invention, first and second substrates are arranged facing each other with a gap, and are formed in a lattice pattern on the facing surface of the first substrate. Drive wiring, which is composed of a plurality of signal lines extending in the column direction and a plurality of control lines extending in the row direction, and the drive wiring on the facing surface of the first substrate. Pixel electrodes formed corresponding to each of the intersections of the signal lines and the control lines in a region that does not overlap with, and between two signal lines adjacent to each other of the pixel electrodes. In the pixel electrodes arranged in a line, each pixel electrode is sandwiched by 2
Signal of one of the two signal lines sandwiching the pixel electrode and the pixel electrode formed for each pixel electrode whose shortest distance from each of the two signal lines monotonously changes in the column direction. A switching element that is connected to a line and is controlled by one control line of the plurality of control lines; a common electrode formed on the facing surface of the second substrate;
And a liquid crystal layer sandwiched between the second substrates.

【0006】画素電極とそれに隣接する信号線との距離
を長くすると、その画素電極と信号線との間に発生する
横電界を弱めることができる。画素電極と信号線との間
の平均電位差の大きい領域において、この間の距離を大
きくすると、効果的に横電界を弱めることができる。
When the distance between the pixel electrode and the signal line adjacent thereto is increased, the lateral electric field generated between the pixel electrode and the signal line can be weakened. In a region where the average potential difference between the pixel electrode and the signal line is large, the lateral electric field can be effectively weakened by increasing the distance between them.

【0007】本発明の他の観点によると、さらに、1フ
レーム走査期間に、前記制御線を列方向の一方の端から
他方の端に向かって走査する走査信号を前記制御線に印
加し、対応する前記スイッチング素子を順番に導通状態
にする走査信号印加手段と、前記走査信号印加手段によ
って印加される走査信号に同期して前記信号線に画像信
号を印加する画像信号印加手段であって、1フレームご
とに各信号線に印加する電圧の正負が逆転し、かつ、相
互に隣接する信号線に印加される電圧が逆相になるよう
に画像信号を印加する前記画像信号印加手段とを有し、
前記画素電極のうち、相互に隣接する2本の信号線の間
に一列に配置された画素電極において、各画素電極とそ
れを挟む2本の信号線のうち前記スイッチング素子を介
して接続されている信号線との最短距離が、列方向に関
し、前記一方の端から他方の端に向かって単調に増加
し、2本の信号線のうちもう一方の信号線との最短距離
が、列方向に関し、前記一方の端から他方の端に向かっ
て単調に減少している液晶表示パネルが提供される。
According to another aspect of the present invention, a scanning signal for scanning the control line from one end to the other end in the column direction is applied to the control line during one frame scanning period, and Scanning signal applying means for sequentially bringing the switching elements into a conductive state, and image signal applying means for applying an image signal to the signal line in synchronization with the scanning signal applied by the scanning signal applying means. The image signal applying means for applying an image signal so that the positive and negative of the voltage applied to each signal line is reversed for each frame, and the voltages applied to mutually adjacent signal lines are in opposite phases. ,
In the pixel electrodes arranged in a line between two signal lines adjacent to each other among the pixel electrodes, each pixel electrode and two signal lines sandwiching the pixel electrode are connected via the switching element. The shortest distance to the signal line is monotonically increasing from the one end to the other end in the column direction, and the shortest distance to the other signal line of the two signal lines is the column direction. A liquid crystal display panel that monotonically decreases from the one end to the other end is provided.

【0008】1フレームごとに各信号線に印加する電圧
の正負を逆転し、かつ、相互に隣接する信号線に印加さ
れる電圧が逆相になるように液晶表示パネルを駆動す
る。この方法で駆動すると、走査を終了した画素におい
ては、画素電極とそれに対応する信号線との電圧が同符
号になり、画素電極に隣接するもう一方の信号線との電
圧が異符号になる。走査を終了していない画素において
は、これと逆の関係になる。
The liquid crystal display panel is driven so that the positive / negative of the voltage applied to each signal line is reversed every frame and the voltages applied to the mutually adjacent signal lines have opposite phases. When driven by this method, the voltage of the pixel electrode and the signal line corresponding thereto have the same sign and the voltage of the other signal line adjacent to the pixel electrode has a different sign in the pixel which has finished scanning. This is the reverse relationship for pixels that have not finished scanning.

【0009】走査開始側の画素においては、走査終了側
の画素に比べて、画素電極とそれに対応する信号線との
間の平均電位差が比較的小さく、もう一方の信号線との
間の平均電位差が比較的大きくなる。平均電位差の大き
くなる領域において、画素電極と信号線との距離を大き
くしているため、横電界を弱めることができる。
In the pixel on the scanning start side, the average potential difference between the pixel electrode and the corresponding signal line is relatively small as compared with the pixel on the scanning end side, and the average potential difference between the other signal line and the pixel electrode. Is relatively large. Since the distance between the pixel electrode and the signal line is increased in the region where the average potential difference increases, the lateral electric field can be weakened.

【0010】本発明の他の観点によると、さらに、1フ
レーム走査期間に、前記制御線を列方向の一方の端から
他方の端に向かって走査する走査信号を前記制御線に印
加し、対応する前記スイッチング素子を順番に導通状態
にする走査信号印加手段と、前記走査信号印加手段によ
って印加される走査信号に同期して前記信号線に画像信
号を印加する画像信号印加手段であって、1フレームご
とに各信号線に印加する電圧の正負が逆転し、かつ、す
べての信号線に印加される電圧が同相になるように画像
信号を印加する前記画像信号印加手段とを有し、前記画
素電極のうち、相互に隣接する2本の信号線の間に一列
に配置された画素電極において、各画素電極とそれを挟
む2本の信号線の各々との間の最短距離が、列方向に関
し、共に前記一方の端から他方の端に向かって単調に増
加している液晶表示パネルが提供される。
According to another aspect of the present invention, a scanning signal for scanning the control line from one end to the other end in the column direction is applied to the control line during one frame scanning period, and Scanning signal applying means for sequentially bringing the switching elements into a conductive state, and image signal applying means for applying an image signal to the signal line in synchronization with the scanning signal applied by the scanning signal applying means. The image signal applying means for applying an image signal so that the positive and negative of the voltage applied to each signal line is reversed for each frame, and the voltages applied to all the signal lines are in phase. Among the electrodes, in a pixel electrode arranged in a line between two signal lines adjacent to each other, the shortest distance between each pixel electrode and each of the two signal lines sandwiching the pixel electrode is in the column direction. , Both of the above The liquid crystal display panel is provided which monotonically increases toward the other end from the end.

【0011】1フレームごとに各信号線に印加する電圧
の正負を逆転し、かつ、すべての信号線に印加される電
圧が同相になるように液晶表示パネルを駆動する。この
方法で駆動すると、走査を終了した画素においては、画
素電極とその両側の信号線との電圧が同符号になり、走
査を終了していない画素においては、異符号になる。
The liquid crystal display panel is driven such that the positive / negative of the voltage applied to each signal line is reversed every frame and the voltages applied to all the signal lines are in phase. When driven by this method, the voltages of the pixel electrode and the signal lines on both sides of the pixel have the same sign in the pixels that have completed scanning, and have different signs in the pixels that have not completed scanning.

【0012】走査終了側の画素においては、走査開始側
の画素に比べて、画素電極とその両側の信号線との間の
平均電位差が比較的大きくなる。平均電位差の大きくな
る領域において、画素電極と信号線との距離を大きくし
ているため、横電界を弱めることができる。
In the pixel on the scanning end side, the average potential difference between the pixel electrode and the signal lines on both sides of the pixel is relatively large as compared with the pixel on the scanning start side. Since the distance between the pixel electrode and the signal line is increased in the region where the average potential difference increases, the lateral electric field can be weakened.

【0013】本発明の他の観点によると、前記画素電極
の各々の縁部近傍のうち、当該画素電極を取り囲む駆動
配線の4つの交点のうち、少なくとも1つの交点に連続
する2本の駆動配線近傍において、前記第1の基板側の
液晶分子に、駆動配線とは反対側の端部から立ち上がる
向きにプレチルトが付与されており、前記画素電極が、
前記信号線及び前記制御線にそれぞれ平行な2対の辺を
有する平行四辺形領域のうち、少なくとも前記1つの交
点に対応する頂点近傍を切り欠いた形状を有する液晶表
示パネルが提供される。
According to another aspect of the present invention, in the vicinity of each edge of the pixel electrode, at least one of the four intersections of the drive wirings surrounding the pixel electrode has two drive wirings continuous with it. In the vicinity, a pretilt is given to the liquid crystal molecules on the side of the first substrate in a direction of rising from the end opposite to the drive wiring, and the pixel electrode is
There is provided a liquid crystal display panel having a shape of a parallelogram region having two pairs of sides parallel to the signal line and the control line, in which a vicinity of at least a vertex corresponding to the one intersection is cut out.

【0014】駆動配線近傍の液晶分子が横電界の影響を
受けると、駆動配線側の端部から立ち上がる。この向き
と逆向きにプレチルトを付与している領域で、逆チルト
が発生しやすい。画素電極の各頂点のうち逆チルトの発
生しやすい部分を切り欠いているため、この部分におい
て画素電極と駆動配線との距離が長くなり、横電界を弱
めることができる。
When liquid crystal molecules near the drive wiring are affected by the lateral electric field, they rise from the end portion on the drive wiring side. In the region where the pretilt is given in the opposite direction to this direction, the reverse tilt is likely to occur. Since the portion where the reverse tilt is likely to occur is cut out of each apex of the pixel electrode, the distance between the pixel electrode and the drive wiring becomes long at this portion, and the lateral electric field can be weakened.

【0015】本発明の他の観点によると、間隙をおいて
対向配置された第1及び第2の基板と、前記第1の基板
の対向面上に格子状に形成された駆動配線であって、列
方向に延在する複数の信号線と行方向に延在する複数の
制御線から構成された前記駆動配線と、前記第1の基板
の対向面上の、前記駆動配線と重ならない領域に、前記
信号線と前記制御線とが交差する点の各々に対応して形
成され、画素を画定する画素電極と、前記第1及び第2
の基板の少なくとも一方の表面上に形成され、前記画素
の各々において、赤色光、緑色光及び青色光のいずれか
一色の光を透過させるカラーフィルタと、前記画素電極
ごとに形成され、対応する画素電極とそれを挟む2本の
信号線のうち一方の信号線とを接続し、前記複数の制御
線のうち1本の制御線により制御されるスイッチング素
子と、前記第2の基板の対向面上に形成された共通電極
と、前記第1及び第2の基板間に挟持された液晶層と、
前記第1及び第2の基板の一方の対向面上に形成され、
各画素における前記液晶層の厚さが、赤色画素、緑色画
素、青色画素の順番に薄くなるように液晶層の厚さを調
節する液晶層厚調整手段とを有し、前記画素電極のうち
ある一行に配置された画素電極において、前記画素電極
とそれを挟む2本の信号線の各々との最短距離が、赤色
光を透過させる赤色画素、緑色光を透過させる緑色画素
及び青色光を透過させる青色画素の順番に短くなるよう
に、前記画素電極と前記信号線とが配置されている液晶
表示パネルが提供される。
According to another aspect of the present invention, there are provided first and second substrates which are opposed to each other with a gap therebetween, and drive wiring which is formed in a lattice pattern on the facing surface of the first substrate. , The drive wiring formed of a plurality of signal lines extending in the column direction and a plurality of control lines extending in the row direction, and in a region on the facing surface of the first substrate that does not overlap with the drive wiring. A pixel electrode formed corresponding to each intersection of the signal line and the control line to define a pixel; and the first and second pixel electrodes.
A color filter that is formed on at least one surface of the substrate and that transmits red light, green light, and blue light of any one color in each of the pixels; A switching element that connects the electrode and one of the two signal lines sandwiching the electrode, and is controlled by one control line of the plurality of control lines, and on the facing surface of the second substrate. A common electrode formed on the substrate, a liquid crystal layer sandwiched between the first and second substrates,
Formed on one of the facing surfaces of the first and second substrates,
A liquid crystal layer thickness adjusting means for adjusting the thickness of the liquid crystal layer so that the thickness of the liquid crystal layer in each pixel becomes thinner in the order of the red pixel, the green pixel, and the blue pixel. In the pixel electrodes arranged in one row, the shortest distance between the pixel electrode and each of the two signal lines that sandwich the pixel electrode is a red pixel that transmits red light, a green pixel that transmits green light and a blue pixel that transmits blue light. There is provided a liquid crystal display panel in which the pixel electrodes and the signal lines are arranged so that the blue pixels become shorter in order.

【0016】赤、緑、青色の画素の各波長に対して好適
なリターデーション値を与えるために、各画素における
液晶層の厚さを異ならせている。液晶層が厚いと、画素
電極と共通電極間の距離が長くなるため、横電界が発生
しやすくなる。画素電極と信号線との距離を、横電界が
発生しやすい画素ほど長くしているため、横電界を弱め
ることができる。
In order to give a suitable retardation value to each wavelength of the red, green and blue pixels, the thickness of the liquid crystal layer in each pixel is made different. If the liquid crystal layer is thick, the distance between the pixel electrode and the common electrode becomes long, so that a lateral electric field is easily generated. Since the distance between the pixel electrode and the signal line is set longer in the pixel in which the horizontal electric field is more likely to be generated, the horizontal electric field can be weakened.

【0017】本発明の他の観点によると、前記画素電極
のうち相互に隣接する2本の信号線の間に一列に配置さ
れた画素電極のうち同一色の画素の画素電極において、
各画素電極とそれを挟む2本の信号線の各々との最短距
離が、列方向に関して単調に変化する液晶表示パネルが
提供される。
According to another aspect of the present invention, in the pixel electrodes of the same color among the pixel electrodes arranged in a line between two signal lines adjacent to each other among the pixel electrodes,
Provided is a liquid crystal display panel in which the shortest distance between each pixel electrode and each of two signal lines sandwiching the pixel electrode changes monotonously in the column direction.

【0018】画素電極と信号線との間の平均電位差の大
きい領域において、この間の距離を大きくすると、効果
的に横電界を弱めることができる。
In a region where the average potential difference between the pixel electrode and the signal line is large, the lateral electric field can be effectively weakened by increasing the distance between them.

【0019】[0019]

【発明の実施の形態】図1及び図2を参照して、本発明
の第1の実施例による液晶表示パネルについて説明す
る。
BEST MODE FOR CARRYING OUT THE INVENTION A liquid crystal display panel according to a first embodiment of the present invention will be described with reference to FIGS.

【0020】図1(A)は、第1の実施例による液晶表
示パネルの薄膜トランジスタ(TFT)側基板の概略を
示す平面図である。図の列方向に延在するドレイン線
(信号線)DL1 、DL2 、…、及び図の行方向に延在
するゲート線(制御線)GL1、GL2 、…、GL7
GL8 、…が形成されている。なお、ゲート線GLとド
レイン線DLとは、その交点において相互に絶縁されて
いる。
FIG. 1A is a plan view showing the outline of a thin film transistor (TFT) side substrate of the liquid crystal display panel according to the first embodiment. Drain lines extending in the column direction of the diagram (signal lines) DL 1, DL 2, ... , and FIG row direction extending gate lines (control line) GL 1, GL 2, ... , GL 7,
GL 8 , ... Are formed. The gate line GL and the drain line DL are insulated from each other at the intersection.

【0021】ゲート線GLとドレイン線DLとの交点の
各々に対応して、ゲート線及びドレイン線と重ならない
領域に画素電極CEが形成されている。各画素電極CE
は、各画素電極に対応して設けられた薄膜トランジスタ
TRを介して、図中その左側に隣接するドレイン線DL
に接続されている。各薄膜トランジスタTRのゲート電
極は、図中その上側に隣接するゲート線GLに接続され
ている。
Pixel electrodes CE are formed in regions that do not overlap the gate lines and the drain lines, corresponding to the respective intersections of the gate lines GL and the drain lines DL. Each pixel electrode CE
Is a drain line DL adjacent to the left side in the drawing through a thin film transistor TR provided corresponding to each pixel electrode.
It is connected to the. The gate electrode of each thin film transistor TR is connected to the gate line GL adjacent to the upper side in the figure.

【0022】画素電極CEは、ゲート線GL及びドレイ
ン線DLにそれぞれ平行な2対の辺を有する平行四辺形
領域のうち、薄膜トランジスタTRの形成された領域に
対応する頂点部分が矩形状に欠けた形状を有する。画素
電極CEとその左側に隣接するドレイン線DLとの最短
距離をWLとすると、i番目のゲート線GLi に対応す
る画素電極CEにおける最短距離WLi が、i−1番目
のゲート線GLi-1 に対応する画素電極CEにおける最
短距離WLi-1 よりも長いかまたは等しい。
In the pixel electrode CE, among the parallelogrammic regions each having two pairs of sides parallel to the gate line GL and the drain line DL, the vertex portion corresponding to the region in which the thin film transistor TR is formed is chipped in a rectangular shape. Have a shape. When the shortest distance between the drain line DL adjacent to the left side and the pixel electrode CE and WL, shortest distance WL i in the pixel electrode CE corresponding to the i-th gate line GL i is, i-1 th gate line GL i It is longer than or equal to the shortest distance WL i−1 at the pixel electrode CE corresponding to −1 .

【0023】また、画素電極CEとその右側に隣接する
ドレイン線DLとの最短距離をWRとすると、i番目の
ゲート線GLi に対応する画素電極CEにおける最短距
離WRi が、i−1番目のゲート線GLi-1 に対応する
画素電極CEにおける最短距離WRi-1 よりも短いかま
たは等しい。すなわち、最短距離WLは、列方向に関し
て図の上方から下方に向かって単調に増加し、最短距離
WRは、単調に減少する。
Moreover, when the shortest distance between the drain line DL adjacent to the right side and the pixel electrode CE and WR, the shortest distance WR i of the pixel electrode CE corresponding to the i-th gate line GL i is, i-1 th Is shorter than or equal to the shortest distance WR i-1 in the pixel electrode CE corresponding to the gate line GL i-1 . That is, the shortest distance WL monotonically increases from the upper side to the lower side in the drawing in the column direction, and the shortest distance WR monotonically decreases.

【0024】例えば、列方向の最上方の画素における最
短距離WL、WRをそれぞれ約1μm、約20μm、最
下方の画素における最短距離WL、WRをそれぞれ約2
0μm、約1μmとする。
For example, the shortest distances WL and WR at the uppermost pixel in the column direction are about 1 μm and about 20 μm, and the shortest distances WL and WR at the lowermost pixel are about 2 respectively.
The thickness is 0 μm and about 1 μm.

【0025】図1(B)は、図1(A)の一点鎖線B1
−B1に対応する液晶表示パネルの断面図を示す。透明
基板1の表面上にCr、Al等からなるゲート電極TG
が形成され、ゲート電極TGを覆ってSiN、アルミナ
等からなるゲート絶縁層12が形成されている。ゲート
絶縁層12の表面上のゲート電極TGの上方領域にアモ
ルファスシリコンからなるチャネル層CHが形成され、
その両側にCr、Al等からなるドレイン領域TDとソ
ース領域TSが形成されている。ゲート絶縁層12の表
面上に、ソース領域TSに連続して画素電極CEが形成
されている。
FIG. 1B is a dashed-dotted line B1 shown in FIG.
The cross-sectional view of the liquid crystal display panel corresponding to -B1 is shown. Gate electrode TG made of Cr, Al or the like on the surface of the transparent substrate 1.
And a gate insulating layer 12 made of SiN, alumina, or the like is formed so as to cover the gate electrode TG. A channel layer CH made of amorphous silicon is formed on the surface of the gate insulating layer 12 above the gate electrode TG.
A drain region TD and a source region TS made of Cr, Al or the like are formed on both sides thereof. On the surface of the gate insulating layer 12, the pixel electrode CE is formed continuously with the source region TS.

【0026】薄膜トランジスタTRは、SiN等からな
るTFT保護層13によって覆われ保護されている。T
FT保護層13及び画素電極CEを覆うように配向膜2
が形成されている。
The thin film transistor TR is covered and protected by the TFT protective layer 13 made of SiN or the like. T
Alignment film 2 so as to cover FT protective layer 13 and pixel electrode CE
Are formed.

【0027】共通電極側の透明基板21が、TFT側の
基板に対向して配置されている。透明基板21の対向面
上の薄膜トランジスタTR、ドレイン線DL及びゲート
線GLに対応する領域にCr等からなるブラックマトリ
クス22が形成され、画素電極CEに対応する領域にカ
ラーフィルタ23が形成されている。カラーフィルタ2
3及びブラックマトリクス22を覆うように全面に共通
電極24が形成され、その表面上に配向膜25が形成さ
れている。
The transparent substrate 21 on the common electrode side is arranged so as to face the substrate on the TFT side. A black matrix 22 made of Cr or the like is formed in a region corresponding to the thin film transistor TR, the drain line DL, and the gate line GL on the opposing surface of the transparent substrate 21, and a color filter 23 is formed in a region corresponding to the pixel electrode CE. . Color filter 2
A common electrode 24 is formed on the entire surface so as to cover 3 and the black matrix 22, and an alignment film 25 is formed on the surface.

【0028】配向膜2及び25には、基板面内配向方向
が相互に90°異なるように配向処理が施されている。
また、配向膜2及び25は、液晶層30内の液晶分子に
プレチルトを付与する。
The alignment films 2 and 25 are subjected to an alignment treatment so that the in-plane alignment directions of the substrates differ from each other by 90 °.
Further, the alignment films 2 and 25 impart a pretilt to the liquid crystal molecules in the liquid crystal layer 30.

【0029】TFT基板と共通電極基板との間に、液晶
層30が挟持されている。透明基板1及び21の外側の
面上に、それぞれ偏光板27及び28が配置されてい
る。偏光板27と28を偏光軸方向が相互に直交するよ
うに配置すると、電圧無印加時に白状態を示すノーマリ
ホワイトモードになり、相互に平行になるように配置す
ると、電圧無印加時に黒状態を示すノーマリブラックモ
ードになる。
A liquid crystal layer 30 is sandwiched between the TFT substrate and the common electrode substrate. Polarizing plates 27 and 28 are arranged on the outer surfaces of the transparent substrates 1 and 21, respectively. When the polarizing plates 27 and 28 are arranged so that the polarization axis directions thereof are orthogonal to each other, a normally white mode that shows a white state when no voltage is applied is set, and when they are arranged parallel to each other, a black state is obtained when no voltage is applied. Indicates a normally black mode.

【0030】次に、図2を参照して、図1に示す液晶表
示パネルの駆動方法を説明する。図2(A)は、奇数フ
レームの走査時の印加電圧の様子を+−の符号で示す。
走査中でない画素に対応するゲート線GLには負電圧が
印加され、対応する薄膜トランジスタTRが非導通状態
になっている。走査すべき画素に対応するゲート線GL
に正電圧を印加する。1フレームの走査期間中に、図の
上方から下方に向かって各画素を走査する。図2(A)
は、上から3行目の画素を走査している時の状態を示し
ている。
Next, a driving method of the liquid crystal display panel shown in FIG. 1 will be described with reference to FIG. In FIG. 2A, the states of the applied voltage at the time of scanning the odd-numbered frame are indicated by +/− signs.
A negative voltage is applied to the gate line GL corresponding to the pixel which is not being scanned, and the corresponding thin film transistor TR is in a non-conducting state. Gate line GL corresponding to the pixel to be scanned
Is applied with a positive voltage. During the scanning period of one frame, each pixel is scanned from the upper side to the lower side of the drawing. FIG. 2 (A)
Shows the state when scanning the pixels in the third row from the top.

【0031】ドレイン線DLには、走査中の画素に対応
する画像信号が与えられる。このとき、奇数番目のドレ
イン線DLには画像信号に対応した正電圧が与えられ、
偶数番目のドレイン線DLには画像信号に対応した負電
圧が与えられる。当該フレームにおいて既に走査を終了
した画素、すなわち走査中の画素よりも上側の画素にお
いては、奇数番目の列の画素電極CEに画像信号に対応
した正電荷が、偶数番目の列の画素電極CEに画像信号
に対応した負電荷が蓄積される。
An image signal corresponding to the pixel being scanned is applied to the drain line DL. At this time, a positive voltage corresponding to the image signal is applied to the odd-numbered drain lines DL,
A negative voltage corresponding to the image signal is applied to the even-numbered drain lines DL. In pixels that have already been scanned in the frame, that is, in pixels above the pixels that are being scanned, positive charges corresponding to image signals are applied to the pixel electrodes CE in the odd-numbered columns in the pixel electrodes CE in the even-numbered columns. Negative charges corresponding to the image signal are accumulated.

【0032】図2(B)は、偶数フレームの走査時の印
加電圧の様子を+−の符号で示す。ゲート線GLには、
奇数フレームの走査時と同様に、走査中の画素に対応す
るゲート線GLにのみ正電圧が印加される。奇数番目の
ドレイン線DLには画像信号に対応した負電圧が与えら
れ、偶数番目のドレイン線DLには画像信号に対応した
正電圧が与えられる。このように、ドレイン線DLに印
加される電圧の正負が、奇数番目のフレームの走査時と
逆転する。従って、当該フレーム走査期間中に既に走査
を終了した画素においては、奇数番目の列の画素電極C
Eに画像信号に対応した負電荷が、偶数番目の列の画素
電極CEに画像信号に対応した正電荷が蓄積される。
FIG. 2B shows a state of the applied voltage at the time of scanning an even number frame by + and-signs. In the gate line GL,
As in the case of scanning odd-numbered frames, a positive voltage is applied only to the gate line GL corresponding to the pixel being scanned. A negative voltage corresponding to the image signal is applied to the odd-numbered drain lines DL, and a positive voltage corresponding to the image signal is applied to the even-numbered drain lines DL. In this way, the positive / negative of the voltage applied to the drain line DL is reversed from that at the time of scanning the odd-numbered frame. Therefore, in the pixel which has already completed the scanning during the frame scanning period, the pixel electrodes C of the odd-numbered columns
Negative charges corresponding to the image signal are accumulated in E, and positive charges corresponding to the image signal are accumulated in the pixel electrodes CE of the even-numbered columns.

【0033】未だ走査を行っていない画素、すなわち走
査中の画素よりも下側の画素の画素電極CEには、前の
フレームの走査時に蓄積された電荷が残っている。従っ
て、奇数フレーム走査時に、走査が終わっていない画素
においては、図2(A)に示すように、奇数番目の列の
画素電極CEに負電荷が、偶数番目の列の画素電極CE
に正電荷が蓄積されている。また、偶数フレーム走査時
に、走査が終わっていない画素においては、図2(B)
に示すように、奇数番目の列の画素電極CEに正電荷
が、偶数番目の列の画素電極CEに負電荷が蓄積されて
いる。
The electric charges accumulated during the scanning of the previous frame remain in the pixel electrode CE of the pixel which has not been scanned yet, that is, the pixel below the pixel which is being scanned. Therefore, in the pixels which have not been scanned during the odd-numbered frame scanning, as shown in FIG. 2A, the pixel electrodes CE in the odd-numbered columns are negatively charged and the pixel electrodes CE in the even-numbered columns are charged.
The positive charge is stored in. In addition, in the pixels which have not been scanned at the time of even-numbered frame scanning, FIG.
As shown in, the positive charges are accumulated in the pixel electrodes CE of the odd-numbered columns, and the negative charges are accumulated in the pixel electrodes CE of the even-numbered columns.

【0034】図2(A)及び(B)に示すように、既に
走査が終了した画素においては、各画素電極CEとその
左側のドレイン線DLとの電圧が同符号になり、各画素
電極CEとその右側のドレイン線DLとの電圧が異符号
になる。このため、各画素電極CEとその右側のドレイ
ン線DLとの間の電位差が大きくなる。
As shown in FIGS. 2A and 2B, in the pixels which have already been scanned, the voltage of each pixel electrode CE and the drain line DL on the left side thereof have the same sign, and each pixel electrode CE. And the drain line DL on the right side thereof have different signs. Therefore, the potential difference between each pixel electrode CE and the drain line DL on the right side thereof becomes large.

【0035】逆に、走査が終了していない画素において
は、各画素電極CEとその左側のドレイン線DLとの間
の電位差が大きくなる。すなわち、図2(A)の走査開
始側の画素(図の上側の画素)は走査終了側の画素(図
の下側の画素)に比べて、画素電極CEとその右側のド
レイン線との間の電位差の大きい期間が比較的長く、左
側のドレイン線との間の電位差の大きい期間が比較的短
い。
On the contrary, in the pixel where the scanning is not completed, the potential difference between each pixel electrode CE and the drain line DL on the left side becomes large. That is, the pixel on the scanning start side (the pixel on the upper side of the figure) of FIG. 2A is located between the pixel electrode CE and the drain line on the right side of the pixel on the scanning end side (the pixel on the lower side of the figure). The period during which the potential difference is large is relatively long, and the period during which the potential difference with the left drain line is large is relatively short.

【0036】図1(A)に示すように、走査開始側の画
素においては、走査終了側の画素に比べて、画素電極C
Eとその左側のドレイン線DLとの最短距離WLが比較
的短く、右側のドレイン線DLとの最短距離WRが比較
的長い。このように、画素電極とドレイン線との間隔
を、その間に発生する電位差に応じて変化させることに
より、1フレーム期間中の横電界の平均の強さを弱める
ことができる。
As shown in FIG. 1A, in the pixel on the scanning start side, as compared with the pixel on the scanning end side, the pixel electrode C
The shortest distance WL between E and the drain line DL on the left side thereof is relatively short, and the shortest distance WR between the drain line DL on the right side is relatively long. In this way, the average strength of the lateral electric field during one frame period can be weakened by changing the distance between the pixel electrode and the drain line in accordance with the potential difference generated between them.

【0037】図3は、第1の実施例の変形例によるTF
T側基板の概略平面図を示す。図1(A)では、ドレイ
ン線DLを直線状とし、一列に配置された各画素電極C
Eの行方向の位置を少しずつずらせて、画素電極CEと
ドレイン線DLとの最短距離を変化させる場合を示し
た。図3に示す変形例においては、一列に配置された各
画素電極の行方向の位置を揃え、ドレイン線DLを階段
状パターンとしている。
FIG. 3 shows a TF according to a modification of the first embodiment.
The schematic plan view of a T-side substrate is shown. In FIG. 1A, the drain line DL is linear and the pixel electrodes C arranged in a line.
The case where the position of E in the row direction is slightly shifted to change the shortest distance between the pixel electrode CE and the drain line DL is shown. In the modified example shown in FIG. 3, the positions of the pixel electrodes arranged in a line in the row direction are aligned, and the drain lines DL have a stepwise pattern.

【0038】このように、ドレイン線DLを画素のピッ
チと同じピッチで段差が形成された階段状パターンとす
ることにより、一列に配置された各画素電極CEとドレ
イン線DLとの最短距離を列方向に関して単調に変化さ
せることができる。
As described above, by forming the drain lines DL in a stepwise pattern in which steps are formed at the same pitch as the pixel pitch, the shortest distance between each pixel electrode CE arranged in one line and the drain line DL is set to the column. The direction can be changed monotonically.

【0039】次に、図4及び図5を参照して、本発明の
第2の実施例による液晶表示パネルについて説明する。
図4は、第2の実施例による液晶表示パネルのTFT側
基板の概略平面図を示す。基板上にドレイン線DL、ゲ
ート線GL、画素電極CE、及び薄膜トランジスタTR
が形成されている。それらの基本構成は、図1(A)に
示すTFT側基板の場合と同様である。以下、図1
(A)の構成と異なる点について説明する。
Next, a liquid crystal display panel according to a second embodiment of the present invention will be described with reference to FIGS. 4 and 5.
FIG. 4 is a schematic plan view of the TFT side substrate of the liquid crystal display panel according to the second embodiment. The drain line DL, the gate line GL, the pixel electrode CE, and the thin film transistor TR are formed on the substrate.
Are formed. The basic configuration thereof is the same as that of the TFT side substrate shown in FIG. Hereinafter, FIG.
Differences from the configuration of (A) will be described.

【0040】図1(A)の場合は、画素電極CEとその
左側のドレイン線DLとの最短距離WLが、図の上方か
ら下方に向かって単調に増加し、画素電極CEとその右
側のドレイン線DLとの最短距離WRが、図の上方から
下方に向かって単調に減少する。これに対し、図4に示
すTFT側基板においては、最短距離WL、WR共に、
図の上方から下方に向かって単調に増加する。
In the case of FIG. 1A, the shortest distance WL between the pixel electrode CE and the drain line DL on the left side thereof monotonically increases from the upper side to the lower side of the figure, and the pixel electrode CE and the drain on the right side thereof are increased. The shortest distance WR to the line DL monotonically decreases from the upper side to the lower side in the figure. On the other hand, in the TFT side substrate shown in FIG. 4, both the shortest distances WL and WR are
It increases monotonically from the top to the bottom of the figure.

【0041】次に、図5を参照して第2の実施例による
液晶表示パネルの駆動方法を説明する。図5(A)及び
(B)は、それぞれ奇数フレーム及び偶数フレームの走
査時の印加電圧の様子を+−の符号で示す。奇数フレー
ム走査時は、すべてのドレイン線DLに正電圧が印加さ
れ、偶数フレーム走査時は、すべてのドレイン線DLに
負電圧が印加される。ゲート線GLに印加する走査信号
は、図2の場合と同様である。
Next, a driving method of the liquid crystal display panel according to the second embodiment will be described with reference to FIG. FIGS. 5A and 5B show the states of the applied voltage at the time of scanning the odd-numbered frame and the even-numbered frame, respectively, with + and − signs. A positive voltage is applied to all drain lines DL during odd frame scanning, and a negative voltage is applied to all drain lines DL during even frame scanning. The scanning signal applied to the gate line GL is the same as that in the case of FIG.

【0042】図5(A)に示すように、当該フレームに
おいて既に走査を終了した画素の画素電極CEには、正
電荷が蓄積され、走査が終了していない画素の画素電極
CEには、負電荷が蓄積されている。従って、走査中の
画素よりも上側の画素においては、画素電極CEとその
両側のドレイン線DLとの間の電位差が比較的小さく、
走査中の画素よりも下側の画素におけるそれは比較的大
きい。
As shown in FIG. 5A, positive charges are accumulated in the pixel electrode CE of the pixel which has already been scanned in the frame, and negative charges are accumulated in the pixel electrode CE of the pixel which has not been scanned. Electric charge is accumulated. Therefore, in the pixel above the pixel being scanned, the potential difference between the pixel electrode CE and the drain lines DL on both sides thereof is relatively small,
It is relatively large at pixels below the pixel being scanned.

【0043】図5(B)に示すように、偶数フレーム走
査時には、ドレイン線DLに印加される電圧及び各画素
電極CEに蓄積されている電荷の符号が奇数フレーム走
査時の符号と反転している。従って、画素電極CEとド
レイン線DLとの間の電位差の大小関係は、奇数フレー
ム走査時と同様である。
As shown in FIG. 5B, during even frame scanning, the sign of the voltage applied to the drain line DL and the sign of the charge accumulated in each pixel electrode CE is inverted from the sign during odd frame scanning. There is. Therefore, the magnitude relation of the potential difference between the pixel electrode CE and the drain line DL is the same as that in the odd frame scanning.

【0044】従って、図の下側の画素における画素電極
CEとドレイン線DLとの間の電位差の大きい期間が、
上側の画素におけるそれよりも長い。図4に示すよう
に、画素電極CEとドレイン線DLとの最短距離が、そ
の間の電位差の大きい期間が長い画素ほど長くなるよう
に構成されている。このため、1フレーム期間中の横電
界の平均の大きさを小さくすることができる。
Therefore, the period in which the potential difference between the pixel electrode CE and the drain line DL in the lower pixel of the figure is large is
It is longer than that in the upper pixel. As shown in FIG. 4, the shortest distance between the pixel electrode CE and the drain line DL is configured to be longer in a pixel in which the potential difference therebetween is longer. Therefore, the average magnitude of the lateral electric field in one frame period can be reduced.

【0045】図4に示す液晶表示パネルでは、列方向に
関して各画素の開口率が変化するが、バックライトの輝
度を列方向の関して傾斜させることにより、透過光量を
バランスさせることができるであろう。
In the liquid crystal display panel shown in FIG. 4, the aperture ratio of each pixel changes in the column direction, but the amount of transmitted light can be balanced by inclining the brightness of the backlight with respect to the column direction. Let's do it.

【0046】上記第1及び第2の実施例で説明したよう
に、ドレイン線に沿って一列に配置された画素電極にお
いて、各画素電極とそれを挟む2本の信号線の各々との
最短距離が、列方向に関して単調に変化するように構成
することにより、1フレーム期間における横電界の平均
の大きさを小さくすることができる。このため、横電界
による逆チルトの発生を抑制することができる。
As described in the first and second embodiments, in the pixel electrodes arranged in a line along the drain line, the shortest distance between each pixel electrode and each of the two signal lines sandwiching it. However, it is possible to reduce the average magnitude of the lateral electric field in one frame period by configuring it so as to change monotonically in the column direction. Therefore, it is possible to suppress the occurrence of reverse tilt due to the horizontal electric field.

【0047】次に、図6を参照して、本発明の第3の実
施例による液晶表示パネルについて説明する。図6
(A)は、第3の実施例による液晶表示パネルのTFT
側基板の概略平面図を示す。基板上にドレイン線DL、
ゲート線GL、画素電極CE、及び薄膜トランジスタT
Rが形成されている。それらの基本構成は、図1(A)
に示すTFT側基板の場合と同様である。以下、図1
(A)の構成と異なる点について説明する。
Next, a liquid crystal display panel according to a third embodiment of the present invention will be described with reference to FIG. FIG.
(A) is a TFT of the liquid crystal display panel according to the third embodiment
The schematic plan view of a side board | substrate is shown. Drain line DL on the substrate,
Gate line GL, pixel electrode CE, and thin film transistor T
R is formed. The basic configuration of them is shown in FIG.
This is similar to the case of the TFT side substrate shown in FIG. Hereinafter, FIG.
Differences from the configuration of (A) will be described.

【0048】各画素の透過光に赤、緑、青のいずれかの
色が付与され、赤色画素R、緑色画素G、及び青色画素
Bが画定されている。赤色画素R、緑色画素G及び青色
画素Bにおける画素電極CEとその両側のドレイン線D
Lとの最短距離を、それぞれWR、WG及びWBとした
とき、同一行内の画素においては、WR>WG>WBと
なるように構成されている。
Red, green, or blue color is given to the transmitted light of each pixel, and a red pixel R, a green pixel G, and a blue pixel B are defined. The pixel electrode CE in the red pixel R, the green pixel G, and the blue pixel B and the drain lines D on both sides thereof.
When the shortest distances from L are WR, WG, and WB, respectively, the pixels in the same row are configured to satisfy WR>WG> WB.

【0049】図6(B)は、図6(A)の一点鎖線B6
−B6に対応する液晶表示パネルの概略断面図を示す。
透明基板40の表面上に画素電極CE及びドレイン線D
Lが形成されている。なお、画素電極CEとドレイン線
DLの詳細な構成は、図1(B)のとおりであるが、こ
こでは、ゲート絶縁層の図示を省略している。画素電極
CE及びドレイン線DLを覆い基板全面に配向膜42が
形成されている。透明基板43の表面上にカラーフィル
タ44が配置され、その表面を覆うように、共通電極4
5及び配向膜46が積層されている。透明基板40と4
3が、配向膜面同士が対向するように平行配置され、そ
の間に液晶層47を挟持している。
FIG. 6B shows a chain line B6 of FIG. 6A.
-A schematic cross-sectional view of a liquid crystal display panel corresponding to B6.
The pixel electrode CE and the drain line D are formed on the surface of the transparent substrate 40.
L is formed. The detailed structure of the pixel electrode CE and the drain line DL is as shown in FIG. 1B, but the illustration of the gate insulating layer is omitted here. An alignment film 42 is formed on the entire surface of the substrate, covering the pixel electrodes CE and the drain lines DL. A color filter 44 is arranged on the surface of the transparent substrate 43, and the common electrode 4 is formed so as to cover the surface.
5 and the alignment film 46 are laminated. Transparent substrates 40 and 4
3 are arranged in parallel so that the alignment film surfaces face each other, and the liquid crystal layer 47 is sandwiched therebetween.

【0050】各画素のリターデーション値を透過光の波
長に対応して好適化するために、カラーフィルタ44の
厚さを、赤色画素、緑色画素、青色画素の順に厚くして
いる。すなわち、液晶層47の厚さは、赤色画素、緑色
画素、青色画素の順に薄くなっている。液晶層47の厚
さが厚くなると、画素電極CEとそれに対向する共通電
極45との距離が長くなるため、横電界の影響を受けや
すくなる。
In order to optimize the retardation value of each pixel according to the wavelength of the transmitted light, the thickness of the color filter 44 is increased in the order of red pixel, green pixel and blue pixel. That is, the thickness of the liquid crystal layer 47 becomes smaller in the order of red pixels, green pixels, and blue pixels. As the liquid crystal layer 47 becomes thicker, the distance between the pixel electrode CE and the common electrode 45 facing it becomes longer, so that the liquid crystal layer 47 is easily affected by the lateral electric field.

【0051】図6(A)に示すように、横電界の影響を
受けやすい画素において、画素電極CEとドレイン線D
Lとの最短距離を長くすることにより、横電界の強さを
弱めることができる。
As shown in FIG. 6A, in a pixel which is easily affected by the lateral electric field, the pixel electrode CE and the drain line D
By increasing the shortest distance from L, the strength of the lateral electric field can be weakened.

【0052】なお、図6(A)の構成とすると、各色の
画素の開口率が異なることになるが、カラーフィルタの
顔料の量を調整する等の方法により、透過光量をバラン
スさせることができるであろう。
With the configuration shown in FIG. 6A, although the aperture ratios of the pixels of the respective colors are different, the amount of transmitted light can be balanced by adjusting the amount of pigment in the color filter. Will.

【0053】図6(A)では、画素電極CEとドレイン
線DLとの最短距離の一行内の画素における関係のみを
示したが、列方向に着目すると、同一色の画素が一定の
行間隔で周期的に配置されている。この場合、一列に配
置された同一色の画素においては、第1または第2の実
施例で説明したように、列方向に関して単調に変化する
ように構成することが好ましい。
In FIG. 6A, only the relationship between the pixel electrode CE and the drain line DL in the pixels within one row is shown. However, focusing on the column direction, the pixels of the same color have a constant row interval. It is arranged periodically. In this case, it is preferable that the pixels of the same color arranged in one line are configured to change monotonically in the column direction as described in the first or second embodiment.

【0054】次に、図7を参照して、第4の実施例によ
る液晶表示パネルについて説明する。図7(A)は、第
4の実施例による液晶表示パネルのTFT側基板の概略
平面図を示す。基板上にドレイン線DL、ゲート線G
L、画素電極CE、及び薄膜トランジスタTRが形成さ
れている。それらの基本構成は、図1(A)に示すTF
T側基板の場合と同様である。以下、図1(A)の構成
と異なる点について説明する。
Next, a liquid crystal display panel according to the fourth embodiment will be described with reference to FIG. FIG. 7A is a schematic plan view of the TFT side substrate of the liquid crystal display panel according to the fourth embodiment. Drain line DL and gate line G on the substrate
L, the pixel electrode CE, and the thin film transistor TR are formed. The basic configuration of them is the TF shown in FIG.
This is similar to the case of the T-side substrate. Hereinafter, differences from the configuration of FIG. 1A will be described.

【0055】TFT側基板の配向膜が、図の矢印ARで
示すように右上から左下に向かってラビングされてい
る。また、画素電極CEの右上の部分に切り欠き50が
設けられている。切り欠き50の大きさは、図の下方の
画素ほど小さくなっている。また、画素電極CEの左下
の部分にも切り欠き51が設けられている。切り欠き5
1の大きさは、各画素電極CEの面積がほぼ等しくなる
ように、図の下方の画素ほど大きくなっている。
The alignment film on the TFT side substrate is rubbed from the upper right to the lower left as indicated by an arrow AR in the figure. Further, a notch 50 is provided in the upper right part of the pixel electrode CE. The size of the cutout 50 is smaller in the lower pixel of the drawing. Further, the cutout 51 is also provided in the lower left portion of the pixel electrode CE. Cutout 5
The size of 1 is larger in the lower pixel in the figure so that the areas of the pixel electrodes CE are substantially equal.

【0056】配向膜を矢印ARの向きにラビングする
と、TFT側基板近傍の液晶分子には、基板面内におい
て矢印ARに平行な配向性及び図の左下側の端部から立
ち上がる向きのプレチルトが付与される。この液晶表示
パネルに電圧を印加した時、全液晶分子がプレチルトの
向きと同一の向きに立ち上がることが好ましい。
When the alignment film is rubbed in the direction of the arrow AR, the liquid crystal molecules near the TFT side substrate are provided with an alignment property parallel to the arrow AR in the substrate plane and a pretilt in a direction rising from the lower left end of the figure. To be done. When a voltage is applied to this liquid crystal display panel, it is preferable that all liquid crystal molecules rise in the same direction as the pretilt direction.

【0057】ドレイン線DL及びゲート線GLの近傍の
液晶分子は、横電界により、ドレイン線DL及びゲート
線GL側の端部から立ち上がる向きに力を受ける。各画
素電極CEの図の左側及び下側の辺近傍においては、プ
レチルトの向きと横電界による立ち上がりの向きが一致
する。しかし、図の上側及び右側の辺近傍においては、
プレチルトの向きと横電界による立ち上がりの向きが一
致しない。従って、この領域で逆チルトが発生しやすく
なる。特に、ドレイン線DLとゲート線GLの両方の影
響を受ける交点近傍において、逆チルトが発生しやす
い。
Liquid crystal molecules in the vicinity of the drain line DL and the gate line GL receive a force in the direction of rising from the end portions on the side of the drain line DL and the gate line GL due to the horizontal electric field. In the vicinity of the left side and the lower side of each pixel electrode CE in the drawing, the pretilt direction and the rising direction due to the horizontal electric field coincide with each other. However, near the upper and right sides of the figure,
The direction of pretilt does not match the direction of rising due to the lateral electric field. Therefore, reverse tilt is likely to occur in this region. In particular, the reverse tilt is likely to occur in the vicinity of the intersection affected by both the drain line DL and the gate line GL.

【0058】逆チルトが発生しやすい領域に切り欠き5
0を設けているため、その領域の横電界を弱くすること
ができ、逆チルトの発生を抑制することができる。ま
た、図7に示す液晶表示パネルを図2で説明した方法で
駆動すると、図の上方の画素ほど、画素電極CEの右側
の平均横電界が強くなる傾向がある。上方の画素電極C
Eの切り欠き50を大きくすることにより、横電界の影
響をより低減することができる。
Notch 5 is formed in a region where reverse tilt is likely to occur.
Since 0 is provided, the lateral electric field in that region can be weakened and the occurrence of reverse tilt can be suppressed. Further, when the liquid crystal display panel shown in FIG. 7 is driven by the method described in FIG. 2, the average lateral electric field on the right side of the pixel electrode CE tends to be stronger in the upper pixel of the figure. Upper pixel electrode C
By increasing the notch 50 of E, the influence of the lateral electric field can be further reduced.

【0059】また、切り欠き50の反対側の頂点部に、
切り欠き51を形成し、各画素電極CEの面積が等しく
なるように構成することにより、各画素の開口率をほぼ
等しくすることができる。
At the apex on the opposite side of the notch 50,
By forming the notches 51 and configuring the areas of the pixel electrodes CE to be equal, the aperture ratios of the pixels can be made substantially equal.

【0060】なお、図5で説明した方法で駆動する場合
には、図2で説明した方法とは逆に、図の下方の画素ほ
ど画素電極CEの右側の平均横電界が強くなる傾向があ
る。このため、図7の場合とは逆に下方の画素ほど画素
電極CEの切り欠き50を大きくすることが好ましい。
In the case of driving by the method described with reference to FIG. 5, contrary to the method described with reference to FIG. 2, the lower the pixel in the figure, the average lateral electric field on the right side of the pixel electrode CE tends to become stronger. . Therefore, contrary to the case of FIG. 7, it is preferable to make the notch 50 of the pixel electrode CE larger toward the lower pixel.

【0061】図8(A)は、配向分割方式を採用した液
晶表示パネルの配向分割パターンを示す。各画素6の図
の下半分が第1配向分割領域31a、上半分が第2配向
分割領域31bとされている。第1配向分割領域31a
においては、TFT側基板のプレチルト角が共通基板側
のプレチルト角よりも大きく、第2配向分割領域31b
においては、TFT側基板のプレチルト角が共通基板側
のプレチルト角よりも小さい。矢印ARは、TFT基板
側のラビング方向を示す。
FIG. 8A shows an alignment division pattern of a liquid crystal display panel adopting the alignment division method. The lower half of each pixel 6 in the drawing is the first alignment divided region 31a, and the upper half is the second alignment divided region 31b. First orientation division region 31a
In the above, the pretilt angle of the TFT side substrate is larger than the pretilt angle of the common substrate side, and the second alignment division region 31b
In, the pretilt angle of the TFT side substrate is smaller than the pretilt angle of the common substrate side. The arrow AR indicates the rubbing direction on the TFT substrate side.

【0062】図8(B)は、図8(A)の一点鎖線B8
−B8に対応する液晶表示パネルの概略断面図を示す。
図の左半分、右半分共に第1配向分割領域31aである
ため、TFT基板側のプレチルト角が共通基板側のプレ
チルト角よりも大きい。TFT基板側の配向膜は、図の
左方から右方にラビングされている。
FIG. 8B is a chain line B8 shown in FIG.
-A schematic cross-sectional view of a liquid crystal display panel corresponding to B8.
Since both the left half and the right half of the drawing are the first alignment division regions 31a, the pretilt angle on the TFT substrate side is larger than the pretilt angle on the common substrate side. The alignment film on the TFT substrate side is rubbed from left to right in the figure.

【0063】液晶層30に電界を印加すると、図の左半
分、右半分の領域の液晶分子は、共に反時計周りに回転
して立ち上がる。この立ち上がり方向は、左半分の領域
においては、ドレイン線DLの近傍に発生する横電界に
よる立ち上がり方向と一致するが、右半分の領域におい
ては一致しない。従って、右半分の領域の画素領域縁部
近傍の液晶分子の立ち上がりの向きが不安定になり、逆
チルト現象が発生しやすくなる。
When an electric field is applied to the liquid crystal layer 30, the liquid crystal molecules in the left half and right half regions of the figure both rotate counterclockwise and rise. This rising direction coincides with the rising direction due to the lateral electric field generated near the drain line DL in the left half region, but does not coincide with the right half region. Therefore, the rising direction of the liquid crystal molecules in the vicinity of the edge of the pixel region in the right half region becomes unstable, and the reverse tilt phenomenon easily occurs.

【0064】このように、配向分割された液晶表示パネ
ルにおいても、ドレイン線及びゲート線近傍の横電界の
影響により、逆チルトが発生する場合がある。上記第1
〜第4の実施例は、配向分割された液晶表示パネルにお
いても有効である。
As described above, even in the liquid crystal display panel in which the alignment is divided, the reverse tilt may occur due to the influence of the lateral electric field in the vicinity of the drain line and the gate line. The first
The fourth embodiment is also effective in the liquid crystal display panel in which the alignment is divided.

【0065】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
The present invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

【0066】[0066]

【発明の効果】以上説明したように、本発明によれば、
画素電極と駆動配線間の平均電圧が高くなる領域におい
て、画素電極と駆動配線との最短距離を長くしているた
め、横電界の強さを弱めることができる。これにより、
横電界による逆チルトの発生を抑制することができる。
As described above, according to the present invention,
In the region where the average voltage between the pixel electrode and the drive wiring is high, the shortest distance between the pixel electrode and the drive wiring is long, so that the strength of the lateral electric field can be weakened. This allows
It is possible to suppress the occurrence of reverse tilt due to the horizontal electric field.

【0067】また、マルチギャップ型カラー液晶表示パ
ネルにおいて、液晶層の厚くなる画素ほど、画素電極と
駆動配線との最短距離を長くしている。このため、横電
界の発生しやすい液晶層の厚い画素における横電界の強
さを弱めることができる。
Further, in the multi-gap type color liquid crystal display panel, the shorter the distance between the pixel electrode and the drive wiring is, the longer the pixel has a thicker liquid crystal layer. Therefore, it is possible to reduce the strength of the horizontal electric field in a pixel having a thick liquid crystal layer in which a horizontal electric field is easily generated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例による液晶表示パネルの
TFT側基板の概略平面図、及び液晶表示パネルの断面
図である。
FIG. 1 is a schematic plan view of a TFT side substrate of a liquid crystal display panel according to a first embodiment of the present invention, and a sectional view of the liquid crystal display panel.

【図2】本発明の第1の実施例による液晶表示パネルの
駆動方法を説明するためのTFT側基板の概略平面図で
ある。
FIG. 2 is a schematic plan view of a TFT side substrate for explaining a driving method of the liquid crystal display panel according to the first embodiment of the present invention.

【図3】本発明の第1の実施例の変形例による液晶表示
パネルのTFT側基板の概略平面図である。
FIG. 3 is a schematic plan view of a TFT side substrate of a liquid crystal display panel according to a modification of the first embodiment of the present invention.

【図4】本発明の第2の実施例の変形例による液晶表示
パネルのTFT側基板の概略平面図である。
FIG. 4 is a schematic plan view of a TFT side substrate of a liquid crystal display panel according to a modification of the second embodiment of the present invention.

【図5】本発明の第2の実施例による液晶表示パネルの
駆動方法を説明するためのTFT側基板の概略平面図で
ある。
FIG. 5 is a schematic plan view of a TFT side substrate for explaining a driving method of a liquid crystal display panel according to a second embodiment of the present invention.

【図6】本発明の第3の実施例による液晶表示パネルの
TFT側基板の概略平面図、及び液晶表示パネルの断面
図である。
FIG. 6 is a schematic plan view of a TFT side substrate of a liquid crystal display panel according to a third embodiment of the present invention, and a sectional view of the liquid crystal display panel.

【図7】本発明の第4の実施例による液晶表示パネルの
TFT側基板の概略平面図である。
FIG. 7 is a schematic plan view of a TFT side substrate of a liquid crystal display panel according to a fourth embodiment of the present invention.

【図8】配向分割方式の液晶表示パネルの配向分割パタ
ーンの例を示す図、及び断面図である。
FIG. 8 is a diagram and a cross-sectional view showing an example of an alignment division pattern of an alignment division type liquid crystal display panel.

【符号の説明】[Explanation of symbols]

1、21 透明基板 2、25 配向膜 6 画素 12 ゲート絶縁層 13 TFT保護層 22 ブラックマトリクス 23 カラーフィルタ 24 共通電極 27、28 偏光板 30 液晶層 31a 第1配向分割領域 31b 第2配向分割領域 40、43 透明基板 42、46 配向膜 44 カラーフィルタ 45 共通電極 47 液晶層 50 切り欠き R 赤色画素 G 緑色画素 B 青色画素 DL ドレイン線 GL ゲート線 CE 画素電極 TR 薄膜トランジスタ 1, 21 Transparent substrate 2, 25 Alignment film 6 Pixel 12 Gate insulating layer 13 TFT protective layer 22 Black matrix 23 Color filter 24 Common electrode 27, 28 Polarizing plate 30 Liquid crystal layer 31a First alignment division region 31b Second alignment division region 40 , 43 transparent substrate 42, 46 alignment film 44 color filter 45 common electrode 47 liquid crystal layer 50 notch R red pixel G green pixel B blue pixel DL drain line GL gate line CE pixel electrode TR thin film transistor

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 間隙をおいて対向配置された第1及び第
2の基板と、 前記第1の基板の対向面上に格子状に形成された駆動配
線であって、列方向に延在する複数の信号線と行方向に
延在する複数の制御線から構成された前記駆動配線と、 前記第1の基板の対向面上の、前記駆動配線と重ならな
い領域に、前記信号線と前記制御線とが交差する点の各
々に対応して形成された画素電極であって、該画素電極
のうち相互に隣接する2本の信号線の間に一列に配置さ
れた画素電極において、各画素電極とそれを挟む2本の
信号線の各々との最短距離が、列方向に関して単調に変
化する前記画素電極と、 前記画素電極ごとに形成され、対応する画素電極とそれ
を挟む2本の信号線のうち一方の信号線とを接続し、前
記複数の制御線のうち1本の制御線により制御されるス
イッチング素子と、 前記第2の基板の対向面上に形成された共通電極と、 前記第1及び第2の基板間に挟持された液晶層とを有す
る液晶表示パネル。
1. A first and a second substrate which are arranged to face each other with a gap, and drive wirings which are formed in a grid pattern on the facing surface of the first substrate and which extend in the column direction. The drive line formed of a plurality of signal lines and a plurality of control lines extending in the row direction, and the signal line and the control in a region on the facing surface of the first substrate that does not overlap with the drive line. A pixel electrode formed corresponding to each of the intersections of the lines, wherein the pixel electrodes are arranged in a line between two signal lines adjacent to each other among the pixel electrodes. And a pixel electrode whose shortest distance between each of the two signal lines sandwiching the pixel electrode monotonously changes in the column direction, and a corresponding pixel electrode formed for each pixel electrode and two signal lines sandwiching the pixel electrode. One of the plurality of control lines is connected to one of the signal lines A liquid crystal display panel comprising: a switching element controlled by the above; a common electrode formed on an opposite surface of the second substrate; and a liquid crystal layer sandwiched between the first and second substrates.
【請求項2】 さらに、 1フレーム走査期間に、前記制御線を列方向の一方の端
から他方の端に向かって走査する走査信号を前記制御線
に印加し、対応する前記スイッチング素子を順番に導通
状態にする走査信号印加手段と、 前記走査信号印加手段によって印加される走査信号に同
期して前記信号線に画像信号を印加する画像信号印加手
段であって、1フレームごとに各信号線に印加する電圧
の正負が逆転し、かつ、相互に隣接する信号線に印加さ
れる電圧が逆相になるように画像信号を印加する前記画
像信号印加手段とを有し、 前記画素電極のうち、相互に隣接する2本の信号線の間
に一列に配置された画素電極において、各画素電極とそ
れを挟む2本の信号線のうち前記スイッチング素子を介
して接続されている信号線との最短距離が、列方向に関
し、前記一方の端から他方の端に向かって単調に増加
し、2本の信号線のうちもう一方の信号線との最短距離
が、列方向に関し、前記一方の端から他方の端に向かっ
て単調に減少している請求項1に記載の液晶表示パネ
ル。
2. A scanning signal for scanning the control line from one end to the other end in the column direction in one frame scanning period is applied to the control line, and the corresponding switching elements are sequentially turned on. Scan signal applying means for bringing into a conductive state, and image signal applying means for applying an image signal to the signal line in synchronization with the scan signal applied by the scan signal applying means. The positive and negative of the voltage to be applied is reversed, and the image signal applying means for applying the image signal so that the voltages applied to the mutually adjacent signal lines have opposite phases, and among the pixel electrodes, In the pixel electrodes arranged in a line between two signal lines adjacent to each other, the shortest distance between each pixel electrode and the signal line connected via the switching element among the two signal lines sandwiching the pixel electrode Distance is With respect to the column direction, monotonically increases from the one end to the other end, and the shortest distance from the other signal line of the two signal lines is the one from the one end to the other end with respect to the column direction. The liquid crystal display panel according to claim 1, wherein the liquid crystal display panel monotonically decreases toward the above.
【請求項3】 さらに、 1フレーム走査期間に、前記制御線を列方向の一方の端
から他方の端に向かって走査する走査信号を前記制御線
に印加し、対応する前記スイッチング素子を順番に導通
状態にする走査信号印加手段と、 前記走査信号印加手段によって印加される走査信号に同
期して前記信号線に画像信号を印加する画像信号印加手
段であって、1フレームごとに各信号線に印加する電圧
の正負が逆転し、かつ、すべての信号線に印加される電
圧が同相になるように画像信号を印加する前記画像信号
印加手段とを有し、 前記画素電極のうち、相互に隣接する2本の信号線の間
に一列に配置された画素電極において、各画素電極とそ
れを挟む2本の信号線の各々との間の最短距離が、列方
向に関し、共に前記一方の端から他方の端に向かって単
調に増加している請求項1に記載の液晶表示パネル。
3. A scanning signal for scanning the control line from one end to the other end in the column direction in one frame scanning period is applied to the control line, and the corresponding switching elements are sequentially turned on. Scan signal applying means for bringing into a conductive state, and image signal applying means for applying an image signal to the signal line in synchronization with the scan signal applied by the scan signal applying means. The image signal applying means for applying an image signal so that the positive and negative of the applied voltage are reversed and the voltages applied to all the signal lines are in phase, and the pixel electrodes are adjacent to each other. In the pixel electrodes arranged in a line between the two signal lines, the shortest distance between each pixel electrode and each of the two signal lines sandwiching the pixel electrode is from the one end with respect to the column direction. Towards the other end The liquid crystal display panel according to claim 1, wherein the liquid crystal display panel monotonically increases.
【請求項4】 前記画素電極の各々の縁部近傍のうち、
当該画素電極を取り囲む駆動配線の4つの交点のうち、
少なくとも1つの交点に連続する2本の駆動配線近傍に
おいて、前記第1の基板側の液晶分子に、駆動配線とは
反対側の端部から立ち上がる向きにプレチルトが付与さ
れており、前記画素電極が、前記信号線及び前記制御線
にそれぞれ平行な2対の辺を有する平行四辺形領域のう
ち、少なくとも前記1つの交点に対応する頂点近傍を切
り欠いた形状を有する請求項1〜3のいずれかに記載の
液晶表示パネル。
4. Of the vicinity of each edge of the pixel electrode,
Of the four intersections of the drive wiring that surrounds the pixel electrode,
In the vicinity of at least two drive wirings continuous to at least one intersection, the liquid crystal molecules on the first substrate side are given a pretilt in a direction of rising from the end portion on the side opposite to the drive wirings, and the pixel electrode is The parallelogram region having two pairs of sides that are parallel to the signal line and the control line, respectively, and has a shape in which at least the vicinity of a vertex corresponding to the one intersection is cut out. The liquid crystal display panel described in.
【請求項5】 間隙をおいて対向配置された第1及び第
2の基板と、 前記第1の基板の対向面上に格子状に形成された駆動配
線であって、列方向に延在する複数の信号線と行方向に
延在する複数の制御線から構成された前記駆動配線と、 前記第1の基板の対向面上の、前記駆動配線と重ならな
い領域に、前記信号線と前記制御線とが交差する点の各
々に対応して形成され、画素を画定する画素電極と、 前記第1及び第2の基板の少なくとも一方の表面上に形
成され、前記画素の各々において、赤色光、緑色光及び
青色光のいずれか一色の光を透過させるカラーフィルタ
と、 前記画素電極ごとに形成され、対応する画素電極とそれ
を挟む2本の信号線のうち一方の信号線とを接続し、前
記複数の制御線のうち1本の制御線により制御されるス
イッチング素子と、 前記第2の基板の対向面上に形成された共通電極と、 前記第1及び第2の基板間に挟持された液晶層と、 前記第1及び第2の基板の一方の対向面上に形成され、
各画素における前記液晶層の厚さが、赤色画素、緑色画
素、青色画素の順番に薄くなるように液晶層の厚さを調
節する液晶層厚調整手段とを有し、 前記画素電極のうちある一行に配置された画素電極にお
いて、前記画素電極とそれを挟む2本の信号線の各々と
の最短距離が、赤色光を透過させる赤色画素、緑色光を
透過させる緑色画素及び青色光を透過させる青色画素の
順番に短くなるように、前記画素電極と前記信号線とが
配置されている液晶表示パネル。
5. A first and a second substrate arranged to face each other with a gap, and drive wirings formed in a grid pattern on the facing surface of the first substrate and extending in the column direction. The drive line formed of a plurality of signal lines and a plurality of control lines extending in the row direction, and the signal line and the control in a region on the facing surface of the first substrate that does not overlap with the drive line. A pixel electrode that is formed corresponding to each of the intersections of the lines and defines a pixel; and a red light that is formed on at least one surface of the first and second substrates, A color filter that transmits one of green light and blue light, and a pixel electrode that is formed for each pixel electrode and connects one of the two signal lines that sandwich the corresponding pixel electrode, A switch controlled by one of the plurality of control lines. And a common electrode formed on the facing surface of the second substrate, a liquid crystal layer sandwiched between the first and second substrates, and one of the first and second substrates facing each other. Formed on the surface,
A liquid crystal layer thickness adjusting unit that adjusts the thickness of the liquid crystal layer so that the thickness of the liquid crystal layer in each pixel becomes smaller in the order of red pixels, green pixels, and blue pixels; In the pixel electrodes arranged in one row, the shortest distance between the pixel electrode and each of the two signal lines that sandwich the pixel electrode is a red pixel that transmits red light, a green pixel that transmits green light and a blue pixel that transmits blue light. A liquid crystal display panel in which the pixel electrode and the signal line are arranged so that the blue pixel becomes shorter in order.
【請求項6】 前記画素電極のうちある一行に配置され
た画素電極において、前記画素電極とそれを挟む2本の
制御線の各々との最短距離が、赤色画素、緑色画素、青
色画素の順番に短くなるように、前記画素電極と前記制
御線とが配置されている請求項5に記載の液晶表示パネ
ル。
6. In the pixel electrodes arranged in one row among the pixel electrodes, the shortest distance between the pixel electrode and each of the two control lines sandwiching the pixel electrode is the order of the red pixel, the green pixel, and the blue pixel. The liquid crystal display panel according to claim 5, wherein the pixel electrode and the control line are arranged so as to be short.
【請求項7】 前記画素電極のうち相互に隣接する2本
の信号線の間に一列に配置された画素電極のうち同一色
の画素の画素電極において、各画素電極とそれを挟む2
本の信号線の各々との最短距離が、列方向に関して単調
に変化する請求項5または6に記載の液晶表示パネル。
7. Among pixel electrodes arranged in a line between two signal lines adjacent to each other among the pixel electrodes, among pixel electrodes of pixels of the same color, each pixel electrode and a pixel electrode sandwiching the pixel electrode are sandwiched therebetween.
7. The liquid crystal display panel according to claim 5, wherein the shortest distance from each of the signal lines of the book monotonously changes in the column direction.
JP34227095A 1995-12-28 1995-12-28 LCD panel Expired - Fee Related JP3558145B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34227095A JP3558145B2 (en) 1995-12-28 1995-12-28 LCD panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34227095A JP3558145B2 (en) 1995-12-28 1995-12-28 LCD panel

Publications (2)

Publication Number Publication Date
JPH09185081A true JPH09185081A (en) 1997-07-15
JP3558145B2 JP3558145B2 (en) 2004-08-25

Family

ID=18352425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34227095A Expired - Fee Related JP3558145B2 (en) 1995-12-28 1995-12-28 LCD panel

Country Status (1)

Country Link
JP (1) JP3558145B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318388A (en) * 2000-02-29 2001-11-16 Sony Corp Liquid crystal display device
JP2002006132A (en) * 2000-06-20 2002-01-09 Toray Ind Inc Color filter, manufacturing method thereof, and liquid crystal display device
US7652739B2 (en) 2000-02-29 2010-01-26 Sony Corporation Liquid crystal display apparatus using switching devices and a method of manufacturing the same
JP2016004084A (en) * 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ Liquid crystal display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318388A (en) * 2000-02-29 2001-11-16 Sony Corp Liquid crystal display device
US7652739B2 (en) 2000-02-29 2010-01-26 Sony Corporation Liquid crystal display apparatus using switching devices and a method of manufacturing the same
JP2002006132A (en) * 2000-06-20 2002-01-09 Toray Ind Inc Color filter, manufacturing method thereof, and liquid crystal display device
JP2016004084A (en) * 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ Liquid crystal display
US9927663B2 (en) 2014-06-13 2018-03-27 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date
JP3558145B2 (en) 2004-08-25

Similar Documents

Publication Publication Date Title
KR100293434B1 (en) In-plane switching mode liquid crystal display device
JP5214466B2 (en) Liquid crystal display panel, liquid crystal display element, and liquid crystal display device
US20090096950A1 (en) Thin film transistor panel
US9646553B2 (en) Display device
JPH0961812A (en) Color liquid crystal display element
KR101501497B1 (en) Liquid crystal display
JP5290419B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver
JPH08254712A (en) Liquid crystal display element
US20160147119A1 (en) Liquid crystal display
KR20040054527A (en) Liquid crystal display device and fabrication process thereof
JP2007171906A (en) Liquid crystal display device and driving method thereof
KR101044529B1 (en) Horizontal field type liquid crystal display device and manufacturing method thereof
JP2008186019A (en) Array substrate and display device using the same
KR20060042158A (en) Liquid crystal panel and liquid crystal display
JP3194873B2 (en) Active matrix type liquid crystal display device and driving method thereof
WO2008018235A1 (en) Tft substrate, liquid crystal display panel and liquid crystal display device having the substrate, and method of manufacturing tft substrate
JP3558145B2 (en) LCD panel
KR20060098979A (en) Liquid crystal display
JPH06118447A (en) Liquid crystal panel
US20050007522A1 (en) Liquid crystal display device
KR100640215B1 (en) Transverse electric field liquid crystal display device
JPH05119346A (en) Liquid crystal display device
JPH0933943A (en) Liquid crystal display device and driving method thereof
JPH0812359B2 (en) Active matrix substrate
JP4082198B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040512

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees