JPH09181211A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH09181211A JPH09181211A JP34023095A JP34023095A JPH09181211A JP H09181211 A JPH09181211 A JP H09181211A JP 34023095 A JP34023095 A JP 34023095A JP 34023095 A JP34023095 A JP 34023095A JP H09181211 A JPH09181211 A JP H09181211A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- carrier
- semiconductor carrier
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【発明の属する技術分野】本発明は回路形成されたキャ
リア上に半導体素子が接合され、半導体素子の周囲が樹
脂モールドされたタイプの半導体装置に関するものであ
り、特にハンドラーによる検査時や、製品として搬送す
る際に半導体装置が破壊されるのを防止した構造を有す
る半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device of a type in which a semiconductor element is bonded onto a carrier on which a circuit is formed, and the periphery of the semiconductor element is resin-molded, and particularly when inspected by a handler or as a product. The present invention relates to a semiconductor device having a structure in which the semiconductor device is prevented from being broken during transportation.
【0002】[0002]
【従来の技術】近年、半導体素子を回路基板に実装する
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。2. Description of the Related Art Recently, as a method for mounting a semiconductor element on a circuit board, a package using a flip chip mounting method has been studied.
【0003】図7はチップサイズパッケージ(CSP)
と呼ばれる半導体装置の断面図、図8はその平面図、図
9はその底面図である。なお、前記図7は図8のA−A
1線に沿った断面を示している。FIG. 7 shows a chip size package (CSP).
Is a cross-sectional view of a semiconductor device referred to as FIG. 8, FIG. 8 is a plan view thereof, and FIG. 9 is a bottom view thereof. In addition, FIG. 7 is AA of FIG.
A cross section along line 1 is shown.
【0004】図示するように、表面の電極パッド1にA
uバンプ2の形成された半導体素子3が、フェースダウ
ン方式、すなわち表面側を下にして、外力により破損し
やすいセラミックなどの材料で構成された多層回路基板
である半導体キャリア4に接合されている。半導体キャ
リア4の上面には半導体素子3との導通のための複数の
電極5が形成されており、電極5と半導体素子3上に形
成された二段形状のAuバンプ2とが導電性接着剤6で
接合されている。そして接合された半導体素子3と半導
体キャリア4との間の隙間と、半導体素子3の端部は、
エポキシ系封止樹脂7によって充填被覆されている。As shown in FIG.
The semiconductor element 3 on which the u bump 2 is formed is bonded to a semiconductor carrier 4, which is a multilayer circuit board made of a material such as ceramic, which is easily damaged by an external force, in a face-down method, that is, with the front surface side facing down. . A plurality of electrodes 5 for conduction with the semiconductor element 3 are formed on the upper surface of the semiconductor carrier 4, and the electrodes 5 and the two-stepped Au bumps 2 formed on the semiconductor element 3 are made of a conductive adhesive. It is joined at 6. The gap between the bonded semiconductor element 3 and the semiconductor carrier 4 and the end of the semiconductor element 3 are
It is filled and covered with the epoxy type sealing resin 7.
【0005】また電極5は、配線パターン8により半導
体キャリア4表面で引き回され、ビア9により半導体キ
ャリア4の裏面の外部電極端子10に導通されている。
なお、半導体キャリア4表面の配線パターン8は、ビア
9により積層基板である半導体キャリア4の内部で引き
回されて、図9に示すように、半導体キャリア4の裏面
で外部電極端子10の配列を構成する。The electrode 5 is routed on the surface of the semiconductor carrier 4 by the wiring pattern 8 and is electrically connected to the external electrode terminal 10 on the back surface of the semiconductor carrier 4 by the via 9.
The wiring pattern 8 on the front surface of the semiconductor carrier 4 is routed inside the semiconductor carrier 4 which is a laminated substrate by the via 9, and the external electrode terminals 10 are arranged on the back surface of the semiconductor carrier 4 as shown in FIG. Configure.
【0006】以上のように構成されたチップサイズパッ
ケージ(CSP)と呼ばれる半導体装置は、製品として
完成したものについては、ハンドラーと呼ばれる検査装
置でその電気的特性等が測定されて検査され、また搬送
時は図10に示すような四方を側壁11で包囲された搬
送ケース12に収納されて搬送される。With respect to the semiconductor device called a chip size package (CSP) configured as described above, the finished product is inspected by the inspection device called a handler for its electrical characteristics and the like, and is also transported. At this time, as shown in FIG. 10, the paper is stored in a carrying case 12 surrounded by side walls 11 on four sides and carried.
【0007】[0007]
【発明が解決しようとする課題】しかしながら図10に
示したように、完成した半導体装置13を搬送ケース1
2に収納して搬送した場合、搬送時の振動、搬送時の半
導体装置13の移動等により搬送ケース12の側壁11
に完成した半導体装置13を構成している半導体キャリ
ア4の角部が衝突し、角部が破損してしまい、半導体装
置自体が不良となるということがあった。これは半導体
装置13の半導体キャリア4が、外力により破損しやす
いセラミックなどの材料で構成された多層回路基板より
なるものであり、破損しやすいというところに大きな原
因がある。However, as shown in FIG. 10, the completed semiconductor device 13 is transferred to the carrier case 1.
When the sheet is housed in the sheet 2 and conveyed, the side wall 11 of the conveying case 12 is affected by vibration during the conveyance, movement of the semiconductor device 13 during the conveyance, and the like.
In some cases, the corners of the semiconductor carrier 4 constituting the completed semiconductor device 13 collide with each other, and the corners are damaged, and the semiconductor device itself becomes defective. This is because the semiconductor carrier 4 of the semiconductor device 13 is composed of a multilayer circuit board made of a material such as ceramic, which is easily damaged by an external force, and has a major cause of being easily damaged.
【0008】本発明は、このような従来品に見受けられ
た事柄を解決するものであり、半導体装置としての特性
を変えることなく、セラミックなどの材料で構成された
多層回路基板よりなる半導体キャリアをそのまま使用
し、半導体キャリアの破損しやすい箇所に着目し、半導
体装置の検査時や搬送時に半導体キャリアが破損するこ
とがない構造の半導体装置を提供することを課題とす
る。The present invention solves the problems found in such conventional products, and provides a semiconductor carrier composed of a multilayer circuit board made of a material such as ceramics without changing the characteristics of the semiconductor device. An object of the present invention is to provide a semiconductor device which is used as it is, paying attention to a place where the semiconductor carrier is easily damaged, and having a structure in which the semiconductor carrier is not damaged during inspection or transportation of the semiconductor device.
【0009】[0009]
【課題を解決するための手段】本発明は、半導体装置を
構成している半導体キャリアが外力により破損しやすい
セラミックなどの材料で構成された多層回路基板により
構成されたものであり、半導体キャリアの外力により破
損しやすい箇所として、その角部に着目し、角部を除去
するという発想により生まれたものである。According to the present invention, a semiconductor carrier constituting a semiconductor device is constituted by a multilayer circuit board made of a material such as ceramic which is easily damaged by an external force. It was born from the idea of removing the corners by paying attention to the corners as places that are easily damaged by external force.
【0010】すなわち、本発明における半導体装置は、
上面に複数の電極および底面に配列された外部電極端子
を有した絶縁性基体からなる半導体キャリアと、その半
導体キャリア上面にバンプ電極を介して接合された半導
体素子と、半導体素子と半導体キャリアとの間隔と半導
体素子周辺端部とを充填被覆している樹脂とよりなる半
導体装置であって、半導体キャリアの角部が切角処理さ
れたものである。具体的には、半導体キャリアがその角
部に丸みを有し、実質上角部が削除されたものであり、
側壁により四方が包囲された搬送ケースに収納して搬送
した際に、側壁に半導体装置の半導体キャリアが衝突し
て破損することがないようにしたものである。またさら
に、本発明の半導体装置は、その平面形状が略円形であ
る半導体キャリアを有し、搬送時などの外部への衝突に
よって半導体キャリアが割れることを防止する。That is, the semiconductor device according to the present invention is
A semiconductor carrier composed of an insulating substrate having a plurality of electrodes on the top surface and external electrode terminals arranged on the bottom surface; a semiconductor element bonded to the top surface of the semiconductor carrier via bump electrodes; a semiconductor element and the semiconductor carrier; A semiconductor device comprising a resin that fills and coats a space and a peripheral edge of a semiconductor element, in which a corner portion of a semiconductor carrier is subjected to a cutting treatment. Specifically, the semiconductor carrier has rounded corners, and substantially the corners are removed.
This prevents the semiconductor carrier of the semiconductor device from colliding with the side wall and being damaged when the carrier is housed in a carrying case surrounded by the side walls on all sides and conveyed. Furthermore, the semiconductor device of the present invention has a semiconductor carrier whose planar shape is substantially circular, and prevents the semiconductor carrier from cracking due to collision with the outside such as during transportation.
【0011】このように、半導体装置を構成している半
導体キャリアの角部が切角処理され、丸みを形成したも
のであるため、側壁により四方が包囲された搬送ケース
に収納して搬送した際に、側壁に半導体装置の半導体キ
ャリアが衝突しても破損することを防止できる。これは
破損しやすい半導体キャリアの角部に着目し、その角部
を削除した作用によるものである。また平面形状が略円
形である半導体キャリアを用いても、破損しやすい箇所
が削除されているので、搬送時などの外部への衝突によ
って半導体キャリアが割れることを防止できる。Since the corners of the semiconductor carrier constituting the semiconductor device are cut and rounded as described above, when the semiconductor carrier is housed in a carrying case surrounded by side walls and is carried. In addition, even if the semiconductor carrier of the semiconductor device collides with the side wall, it can be prevented from being damaged. This is due to the action of focusing on the corner portion of the semiconductor carrier, which is easily damaged, and deleting the corner portion. Further, even if a semiconductor carrier having a substantially circular planar shape is used, a portion that is easily damaged is deleted, so that the semiconductor carrier can be prevented from being broken due to an external collision during transportation.
【0012】[0012]
【発明の実施の形態】以下、本発明の半導体装置の実施
の形態の一例について、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION An example of an embodiment of a semiconductor device of the present invention will be described below with reference to the drawings.
【0013】図1は本実施の形態の断面図、図2はその
平面図、図3はその底面図である。なお、図1は図2の
A−A1線に沿った箇所の断面の構造を示す。FIG. 1 is a sectional view of this embodiment, FIG. 2 is a plan view thereof, and FIG. 3 is a bottom view thereof. Note that FIG. 1 shows the structure of a cross section taken along a line AA1 in FIG.
【0014】まず本実施の形態の構造について説明す
る。図1,図2,図3に示すように、本実施の形態の半
導体装置においては、表面の電極パッド1にAuバンプ
2の形成された半導体素子3が、フェースダウン方式、
すなわち表面側を下にして、外力により破損しやすいセ
ラミックなどの材料で構成された多層回路基板である半
導体キャリア14に接合されている。その半導体キャリ
ア14の上面には半導体素子3との導通のための複数の
電極5が形成されており、電極5と半導体素子3上に形
成された二段形状のAuバンプ2とが導電性接着剤6で
接合されている。そして、接合された半導体素子3と半
導体キャリア14との間の隙間と、半導体素子3の端部
は、エポキシ系の封止樹脂7で充填被覆されている。First, the structure of the present embodiment will be described. As shown in FIGS. 1, 2 and 3, in the semiconductor device of the present embodiment, the semiconductor element 3 in which the Au bumps 2 are formed on the electrode pads 1 on the surface is a face-down type,
That is, with the surface side facing down, it is bonded to the semiconductor carrier 14 which is a multilayer circuit board made of a material such as ceramic that is easily damaged by an external force. A plurality of electrodes 5 for conduction with the semiconductor element 3 are formed on the upper surface of the semiconductor carrier 14, and the electrodes 5 and the two-step-shaped Au bumps 2 formed on the semiconductor element 3 are conductively bonded. Bonded with agent 6. The gap between the joined semiconductor element 3 and the semiconductor carrier 14 and the end of the semiconductor element 3 are filled and covered with an epoxy-based sealing resin 7.
【0015】また電極5は、配線パターン8により半導
体キャリア14表面で引き回され、ビア9により半導体
キャリア14の裏面の外部電極端子10に導通されてい
る。なお、半導体キャリア14表面の配線パターン8
は、ビア9により積層基板である半導体キャリア14の
内部で引き回されて、図3に示すように、半導体キャリ
ア14の裏面で外部電極端子10の配列を構成する。The electrode 5 is laid out on the surface of the semiconductor carrier 14 by the wiring pattern 8 and electrically connected to the external electrode terminal 10 on the back surface of the semiconductor carrier 14 by the via 9. The wiring pattern 8 on the surface of the semiconductor carrier 14
Are routed inside the semiconductor carrier 14 which is a laminated substrate by the vias 9 to form an array of the external electrode terminals 10 on the back surface of the semiconductor carrier 14 as shown in FIG.
【0016】以上のように構成された半導体装置15
は、ハンドラーと呼ばれる検査装置により電気的特性等
を測定されて検査され、また搬送時は図4に示すような
四方を側壁16で包囲された搬送ケース17に収納され
て搬送されるものである。The semiconductor device 15 configured as described above
The electrical characteristics and the like are measured by an inspection device called a handler and inspected, and at the time of transportation, the transportation is carried in a transportation case 17 surrounded by side walls 16 on four sides as shown in FIG. .
【0017】ここで本実施の形態の半導体装置は、その
半導体キャリア14が角部18に切角処理された丸みが
形成され、破損しやすい箇所を削除しているので、図4
のように半導体装置15を搬送ケース17に収納して搬
送した際、搬送ケース17の側壁16に半導体キャリア
14が衝突しても、半導体キャリア14の破損をなく
し、半導体装置として破損による不良をなくすことがで
きる。なお、本実施の形態における半導体キャリア14
は厚さ500μm程度のものである。Here, in the semiconductor device of the present embodiment, the semiconductor carrier 14 has corners 18 with rounded corners, and the portions that are easily damaged are removed.
When the semiconductor device 15 is stored in the transport case 17 and transported as described above, even if the semiconductor carrier 14 collides with the side wall 16 of the transport case 17, the semiconductor carrier 14 is not damaged, and defects due to damage as a semiconductor device are eliminated. be able to. The semiconductor carrier 14 in the present embodiment is
Has a thickness of about 500 μm.
【0018】次に本発明の半導体装置の実施の形態の他
の例について説明する。図5は本実施の形態の平面図、
図6はその底面図である。断面の構造は図1に示した実
施の形態と実質的に同じである。Next, another example of the embodiment of the semiconductor device of the present invention will be described. FIG. 5 is a plan view of this embodiment,
FIG. 6 is a bottom view thereof. The structure of the cross section is substantially the same as that of the embodiment shown in FIG.
【0019】本実施の形態の半導体装置では、図示する
ように、半導体素子のバンプ電極と接合する電極と、そ
の電極を底面まで引き回す配線パターン8とビア9とを
有した半導体キャリア19に対して、半導体素子3が接
合され、その半導体素子3の周囲が封止樹脂7によりモ
ールドされている。半導体キャリア19の底面には外部
電極端子10が配列されている。構造上は図1に示した
実施の形態と同様であるが、半導体装置を構成する半導
体キャリア19がその平面形状で略円形を有しており、
破損しやすい箇所をすべて除去した構造としたものであ
る。したがって、搬送時などの外部への衝突によって半
導体キャリア19が割れるということを防止することが
できる。In the semiconductor device of the present embodiment, as shown in the figure, for a semiconductor carrier 19 having an electrode to be joined to a bump electrode of a semiconductor element, a wiring pattern 8 for leading the electrode to the bottom surface, and a via 9. The semiconductor element 3 is bonded, and the periphery of the semiconductor element 3 is molded with the sealing resin 7. The external electrode terminals 10 are arranged on the bottom surface of the semiconductor carrier 19. Although the structure is similar to that of the embodiment shown in FIG. 1, the semiconductor carrier 19 constituting the semiconductor device has a substantially circular planar shape.
It has a structure in which all parts that are easily damaged are removed. Therefore, it is possible to prevent the semiconductor carrier 19 from breaking due to collision with the outside such as during transportation.
【0020】なお、本実施の形態の構造は、半導体装置
を構成している半導体キャリア14,19がセラミック
などの割れやすい絶縁性材料からなる積層回路基板であ
る場合に特に有効であるが、参考として、その半導体キ
ャリアの作製の一例を以下に述べる。The structure of this embodiment is particularly effective when the semiconductor carriers 14 and 19 constituting the semiconductor device are a laminated circuit board made of a fragile insulating material such as ceramic. As an example, an example of manufacturing the semiconductor carrier will be described below.
【0021】まずセラミック粉末をガラス粉末と溶剤と
ともに混合ミルに投入し、回転混合粉砕を行なう。さら
に有機バインダーを添加しさらに混合する。このセラミ
ック粉末は通常アルミナを主体とするが、特に熱伝導性
を向上させるために窒化アルミニウム(AlN)、炭化
珪素(SiC)等の粉末も添加する。十分混合を行なっ
た後、得られる泥しょう、いわゆるスラリーはグリーン
シート成型のために搬送シート上に任意の厚みで塗布さ
れる。厚みの調整はドクターブレード法等を用いる。搬
送シート上のスラリーを赤外線および熱風を用いて溶剤
を乾燥させることにより、弾力性に富み導電ペースト印
刷時のペースト溶剤の浸透性にすぐれたグリーンシート
を得る。このグリーンシートに対して位置合わせ手法と
して配線ルール200μm以上の場合には、グリーンシ
ートに直接ガイド穴を設け、200μm未満の場合に
は、ガイド穴を有した保持枠に張り付ける。次にグリー
ンシートの表裏の電気的導通が必要な部分に機械的加工
法にて穴を設ける。この穴に印刷法にてCu粉末を主成
分とした導電性ペーストを充填する。First, the ceramic powder is put into a mixing mill together with the glass powder and the solvent, and rotary mixing and pulverization are performed. Further, an organic binder is added and further mixed. This ceramic powder is usually composed mainly of alumina, but powders of aluminum nitride (AlN), silicon carbide (SiC), etc. are also added to improve the thermal conductivity. After thorough mixing, the obtained sludge, so-called slurry, is applied to a conveying sheet in an arbitrary thickness for forming a green sheet. A doctor blade method or the like is used to adjust the thickness. By drying the solvent of the slurry on the carrying sheet using infrared rays and hot air, a green sheet having excellent elasticity and excellent permeability of the paste solvent at the time of printing the conductive paste is obtained. When the wiring rule is 200 μm or more as a positioning method for this green sheet, a guide hole is directly provided in the green sheet, and when the wiring rule is less than 200 μm, it is attached to a holding frame having a guide hole. Next, holes are formed by mechanical processing in the front and back portions of the green sheet where electrical conduction is required. These holes are filled with a conductive paste mainly containing Cu powder by a printing method.
【0022】次にグリーンシート表面に必要な回路を印
刷した後乾燥を行い、適当な荷重にて印刷された回路を
グリーンシート中に埋没させる。この目的は回路が印刷
されたグリーンシート表面を平坦にすることにより、次
の工程である積層工程における積層不良、いわゆるデラ
ミネーションを防止するためである。積層工程において
は、グリーンシートに設けられたガイド穴もしくは保持
枠のガイド穴により精度よく積層されたグリーンシート
を加圧することにより強固に接着する。Next, after printing a necessary circuit on the surface of the green sheet, it is dried, and the printed circuit is embedded in the green sheet with an appropriate load. The purpose of this is to flatten the surface of the green sheet on which the circuit is printed, thereby preventing lamination failure in the next lamination step, so-called delamination. In the laminating step, the laminated green sheets are accurately pressed by the guide holes provided in the green sheet or the guide holes of the holding frame to firmly bond the green sheets.
【0023】こうして完成したセラミックキャリアの背
面に形成された格子状電極にSn−Pbの共晶はんだク
リームを塗布する。そして整列治具を用いて高融点はん
だボールを塗布されたはんだクリームに供給した後、リ
フロー炉等を用いて加熱溶融することによりはんだ突起
バンプである外部電極端子を形成し、半導体キャリアを
形成する。Sn-Pb eutectic solder cream is applied to the grid electrodes formed on the back surface of the ceramic carrier thus completed. Then, the high melting point solder balls are supplied to the applied solder cream using an alignment jig, and then the external electrode terminals, which are the solder bumps, are formed by heating and melting using a reflow furnace or the like to form a semiconductor carrier. .
【0024】以上、本実施の形態は、それを構成する半
導体キャリアが外力により破損しやすいセラミックなど
の材料からなる多層回路基板によって構成されたもので
あり、その場合の半導体キャリアの外力により破損しや
すい箇所として、その角部に着目し、角部を除去すると
いう発想のもとに生まれたものであり、半導体キャリア
の角部が切角処理され、丸みを形成したものであるた
め、側壁により四方が包囲された搬送ケースに収納して
搬送した際に、側壁に半導体装置の半導体キャリアが衝
突しても破損することを防止できる。またハンドラーに
よる検査時にも、圧力によって半導体キャリアが破損さ
れるのを防止できる。さらに平面形状が略円形である半
導体キャリアを用いても、破損しやすい箇所が削除され
ているので、搬送時などの外部への衝突によって半導体
キャリアが割れることを防止できるものである。As described above, in the present embodiment, the semiconductor carrier which constitutes the semiconductor carrier is constituted by the multilayer circuit board made of a material such as ceramic which is easily damaged by an external force. In this case, the semiconductor carrier is damaged by the external force. It was created based on the idea of removing the corners by focusing on the corners as an easy part.Since the corners of the semiconductor carrier are cut and rounded, the sidewalls It is possible to prevent the side wall from being damaged even if the semiconductor carrier of the semiconductor device collides with the side wall of the carrying case which is housed in a carrying case surrounded by four sides and carried. Also, it is possible to prevent the semiconductor carrier from being damaged by the pressure during inspection by the handler. Further, even if a semiconductor carrier having a substantially circular planar shape is used, since the portion that is easily damaged is deleted, it is possible to prevent the semiconductor carrier from being broken due to an external collision during transportation.
【0025】[0025]
【発明の効果】本発明の半導体装置では、上面に複数の
電極および底面に配列された外部電極端子を有した絶縁
性基体からなる半導体キャリアと、その半導体キャリア
上面にバンプ電極を介して接合された半導体素子とより
なり、半導体キャリアの角部を切角処理して、角部に丸
みを設けたことにより、搬送の際に、搬送ケースの側壁
に半導体キャリアが衝突しても破損することを防止する
ことができる。またさらに半導体キャリアの平面形状を
略円形とし、破損する箇所を除去することにより、搬送
時などの外部への衝突によって半導体キャリアが割れる
ことを防止することができる。According to the semiconductor device of the present invention, a semiconductor carrier made of an insulating substrate having a plurality of electrodes on the upper surface and external electrode terminals arranged on the bottom surface is bonded to the upper surface of the semiconductor carrier via bump electrodes. The semiconductor carrier has a rounded corner so that the semiconductor carrier will not be damaged even if it collides with the side wall of the carrier case during transportation. Can be prevented. Further, by making the plane shape of the semiconductor carrier substantially circular and removing the damaged portion, it is possible to prevent the semiconductor carrier from cracking due to external collision during transportation.
【図1】本発明の半導体装置の実施の形態の一例の断面
図FIG. 1 is a sectional view of an example of an embodiment of a semiconductor device of the present invention.
【図2】本発明の半導体装置の実施の形態の一例の平面
図FIG. 2 is a plan view of an example of an embodiment of a semiconductor device of the present invention.
【図3】本発明の半導体装置の実施の形態の一例の底面
図FIG. 3 is a bottom view of an example of the embodiment of the semiconductor device of the present invention.
【図4】本発明の半導体装置の実施の形態の一例の搬送
状態を示す平面図FIG. 4 is a plan view showing a carrying state of an example of an embodiment of a semiconductor device of the present invention.
【図5】本発明の半導体装置の実施の形態の他の例の平
面図FIG. 5 is a plan view of another example of the embodiment of the semiconductor device of the present invention.
【図6】本発明の半導体装置の実施の形態の他の例の底
面図FIG. 6 is a bottom view of another example of the embodiment of the semiconductor device of the present invention.
【図7】従来の半導体装置の断面図FIG. 7 is a sectional view of a conventional semiconductor device.
【図8】従来の半導体装置の平面図FIG. 8 is a plan view of a conventional semiconductor device.
【図9】従来の半導体装置の底面図FIG. 9 is a bottom view of a conventional semiconductor device.
【図10】従来の半導体装置の搬送状態を示す平面図FIG. 10 is a plan view showing a transportation state of a conventional semiconductor device.
1 電極パッド 2 Auバンプ 3 半導体素子 4 半導体キャリア 5 電極 6 導電性接着剤 7 封止樹脂 8 配線パターン 9 ビア 10 外部電極端子 11 側壁 12 搬送ケース 13 半導体装置 14 半導体キャリア 15 半導体装置 16 側壁 17 搬送ケース 18 角部 19 半導体キャリア 1 Electrode Pad 2 Au Bump 3 Semiconductor Element 4 Semiconductor Carrier 5 Electrode 6 Conductive Adhesive 7 Sealing Resin 8 Wiring Pattern 9 Via 10 External Electrode Terminal 11 Sidewall 12 Transport Case 13 Semiconductor Device 14 Semiconductor Carrier 15 Semiconductor Device 16 Sidewall 17 Transport Case 18 Corner 19 Semiconductor carrier
Claims (5)
た外部電極端子を有した絶縁性基体からなる半導体キャ
リアと、前記半導体キャリア上面にバンプ電極を介して
接合された半導体素子と、前記半導体素子と前記半導体
キャリアとの間隔と前記半導体素子周辺端部とを充填被
覆している樹脂とよりなり、前記半導体キャリアの角部
が切角処理されたものであることを特徴とする半導体装
置。1. A semiconductor carrier comprising an insulating substrate having a plurality of electrodes on the upper surface and external electrode terminals arranged on the bottom surface, a semiconductor element bonded to the upper surface of the semiconductor carrier via bump electrodes, and the semiconductor. A semiconductor device comprising a resin that fills and coats a gap between an element and the semiconductor carrier and a peripheral edge portion of the semiconductor element, and a corner portion of the semiconductor carrier is subjected to a cutting treatment.
た外部電極端子を有した絶縁性基体からなる半導体キャ
リアと、前記半導体キャリア上面にバンプ電極を介して
接合された半導体素子と、前記半導体素子と前記半導体
キャリアとの間隔と前記半導体素子周辺端部とを充填被
覆している樹脂とよりなり、前記半導体キャリアがその
角部に丸みを有し、実質上角部が削除されたことを特徴
とする半導体装置。2. A semiconductor carrier composed of an insulating substrate having a plurality of electrodes on the upper surface and external electrode terminals arranged on the bottom surface, a semiconductor element bonded to the upper surface of the semiconductor carrier via bump electrodes, and the semiconductor. It is composed of a resin that fills and coats the gap between the element and the semiconductor carrier and the peripheral edge of the semiconductor element, and the semiconductor carrier has a rounded corner, and the corner is substantially removed. Characteristic semiconductor device.
た外部電極端子を有した絶縁性基体からなる半導体キャ
リアと、前記半導体キャリア上面にバンプ電極を介して
接合された半導体素子と、前記半導体素子と前記半導体
キャリアとの間隔と前記半導体素子周辺端部とを充填被
覆している樹脂とよりなり、側壁により四方が包囲され
た搬送ケースに収納して搬送した際に、前記側壁に前記
半導体装置の半導体キャリアが衝突して破損することが
ないように、前記半導体装置の半導体キャリアの角部に
丸みを設けたことを特徴とする半導体装置。3. A semiconductor carrier composed of an insulating substrate having a plurality of electrodes on the upper surface and external electrode terminals arranged on the bottom surface, a semiconductor element bonded to the upper surface of the semiconductor carrier via bump electrodes, and the semiconductor. The semiconductor is formed on the side wall of the semiconductor carrier, which is made of a resin that fills and covers the gap between the element and the semiconductor carrier and the peripheral edge of the semiconductor element, and is stored in a carrying case surrounded by four side walls. A semiconductor device characterized in that a corner of the semiconductor carrier of the semiconductor device is provided with a roundness so that the semiconductor carrier of the device is not damaged by collision.
た外部電極端子とを有し、外力により破損しやすい材質
の絶縁性基体からなる半導体キャリアと、前記半導体キ
ャリア上面にバンプ電極を介して接合された半導体素子
と、前記半導体素子と前記半導体キャリアとの間隔と前
記半導体素子周辺端部とを充填被覆している樹脂とより
なり、側壁により四方が包囲された搬送ケースに収納し
て搬送した際に、前記側壁に前記半導体装置の半導体キ
ャリアが衝突して破損することがないように、前記半導
体装置の半導体キャリアの角部に丸みを設けたことを特
徴とする半導体装置。4. A semiconductor carrier having an insulating base material having a plurality of electrodes on the upper surface and external electrode terminals arranged on the bottom surface and easily damaged by an external force, and a bump electrode on the upper surface of the semiconductor carrier via a bump electrode. The semiconductor element is joined, and the gap between the semiconductor element and the semiconductor carrier and the resin that covers the peripheral edge of the semiconductor element are filled and housed in a transport case that is surrounded on all sides by sidewalls and transported. The semiconductor device is characterized in that a corner portion of the semiconductor carrier of the semiconductor device is rounded so that the semiconductor carrier of the semiconductor device does not collide with and damage the side wall.
た外部電極端子を有した絶縁性基体からなる半導体キャ
リアと、前記半導体キャリア上面に接合された半導体素
子と、前記半導体素子上の電極パッド上に設けられ、前
記半導体素子と前記半導体キャリア上の複数の電極とを
接続した複数のバンプ電極と、前記半導体キャリア上面
の複数の電極とバンプ電極とを接続した導電性接着剤
と、前記半導体素子と前記半導体キャリアとの間隔と前
記半導体素子周辺端部とを充填被覆している樹脂とより
なり、前記半導体キャリアの平面形状が略円形であるこ
とを特徴とする半導体装置。5. A semiconductor carrier composed of an insulating substrate having a plurality of electrodes on the upper surface and external electrode terminals arranged on the bottom surface, a semiconductor element bonded to the upper surface of the semiconductor carrier, and an electrode pad on the semiconductor element. A plurality of bump electrodes provided on the semiconductor element and connecting a plurality of electrodes on the semiconductor carrier, a conductive adhesive connecting a plurality of electrodes on the upper surface of the semiconductor carrier and a bump electrode, and the semiconductor A semiconductor device comprising: a resin filling and covering a gap between an element and the semiconductor carrier and a peripheral end portion of the semiconductor element, wherein the semiconductor carrier has a substantially circular planar shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34023095A JPH09181211A (en) | 1995-12-27 | 1995-12-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34023095A JPH09181211A (en) | 1995-12-27 | 1995-12-27 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181211A true JPH09181211A (en) | 1997-07-11 |
Family
ID=18334950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34023095A Pending JPH09181211A (en) | 1995-12-27 | 1995-12-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181211A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115512A (en) * | 2013-12-13 | 2015-06-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Chip mounting structure |
| US9893031B2 (en) | 2013-11-29 | 2018-02-13 | International Business Machines Corporation | Chip mounting structure |
| US11676913B2 (en) | 2020-05-12 | 2023-06-13 | Samsung Electronics Co., Ltd. | Semiconductor package |
-
1995
- 1995-12-27 JP JP34023095A patent/JPH09181211A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9893031B2 (en) | 2013-11-29 | 2018-02-13 | International Business Machines Corporation | Chip mounting structure |
| JP2015115512A (en) * | 2013-12-13 | 2015-06-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Chip mounting structure |
| US11676913B2 (en) | 2020-05-12 | 2023-06-13 | Samsung Electronics Co., Ltd. | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5773082B2 (en) | module | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| CN102376679B (en) | Base plate for packaging and comprise the Flip-Chip Using of this base plate for packaging | |
| JP3537400B2 (en) | Semiconductor built-in module and method of manufacturing the same | |
| US20080142958A1 (en) | Hermetic seal and reliable bonding structures for 3d applications | |
| US6420208B1 (en) | Method of forming an alternative ground contact for a semiconductor die | |
| JP2003516637A (en) | Dual die integrated circuit package | |
| JP4545917B2 (en) | Electronic circuit module thin interconnection structure and connection method | |
| JP2001044324A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US6825064B2 (en) | Multi-chip semiconductor package and fabrication method thereof | |
| JPS5992556A (en) | semiconductor equipment | |
| US7649250B2 (en) | Semiconductor package | |
| JPH09181211A (en) | Semiconductor device | |
| JP2002134651A (en) | Baseless semiconductor device and its manufacturing method | |
| US20190221502A1 (en) | Down Bond in Semiconductor Devices | |
| JP3651362B2 (en) | Manufacturing method of semiconductor device | |
| JP2004319779A (en) | Wiring board for mounting semiconductor chip and its manufacturing method | |
| JP2003152021A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| EP4325558A1 (en) | Semiconductor package structure and preparation method therefor | |
| JP2004179338A (en) | Package for storing semiconductor elements | |
| CN100378977C (en) | Semiconductor device without chip carrier and manufacturing method thereof | |
| JP2003068920A (en) | Wiring board | |
| KR100446913B1 (en) | Semiconductor device without use of chip carrier and method for making the same | |
| JP2024530373A (en) | Semiconductor package assembly and manufacturing method | |
| EP1289010A1 (en) | Semiconductor device without use of chip carrier and method of making the same |