JPH09232901A - 歪補償回路 - Google Patents

Abstract

(57)【要約】 【課題】 出力段の振幅非線形性，位相非線形性を打ち
消すための歪補償回路を得る。 【解決手段】 非線形の動作領域にバイアスされ，振幅
歪を発生するダイオード２と，位相歪を付加するための
キャパシタ３とが並列に接続されて構成され，入力電力
の増加に対し利得が増加し，位相が遅れる特性を持つ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，送信機や半導体レ
ーザーなどに用いられる高周波信号の出力段の前段また
は後段に設けられ，振幅非線形性および位相非線形性を
補償する歪補償回路に関するものである

【０００２】

【従来の技術】送信機や半導体レーザーに用いられる増
幅器の入出力位相特性は、理想的には、入力信号の電力
あるいは周波数により利得および通過位相が変化しない
ことが望ましい。しかし、実際の増幅器は、入力電力の
増加に伴い利得が減少するとともに位相が進む特性をも
つため、振幅歪み、および、位相歪みが発生する。この
ような増幅器の非線形性を改善するために、負帰還をか
けることが行われている。この負帰還は低周波において
有効である。しかし，帰還路における位相回転のため，
高周波においては負帰還をかけることは難しい。そこ
で，高周波においては，増幅器の非線形性を相殺するよ
うな入出力特性を持つ歪補償回路を増幅器の前段（ある
いは後段）に設けることで非線形性を改善している。な
お、半導体レーザーでも，非線形性をキャンセルするよ
うな入出力特性を持つ歪補償回路を半導体レーザーの前
段に設けることで非線形性の改善を行っている。

【０００３】従来例１として，ELECTRONICS LETTERS Vo
l.28 No.20 1992 pp1875-1876,■COMPARISON OF DIRECT
AND EXTERNAL MODULATION FOR CATV LIGHTWAVE TRANSM
ISSION AT 1.5um WAVELENGTH■をあげる。図２７に従来
例１で使用されている歪補償回路の概略図を示す。図２
７において，１００は分波器，１０１は遅延線，１０２
は結合器，１０３，１０４は減衰器，１０５はインダク
タ，１０６，１０７は抵抗，１０８，１０９はダイオー
ド，１１０，１１１はキャパシタ，１１２は歪補償回
路，１１３は非線形性をキャンセルための歪みを発生す
るプリディストータである。プリディストータ１１３
は，ダイオード１０８，１０９，抵抗１０６，１０７，
インダクタ１０５，キャパシタ１１０，１１１で構成さ
れている。

【０００４】所定の大きさを持つ入力電力は，分波器１
００により遅延線１０１およびレベル調整用減衰器１０
３を通してプリディストータ１１３に分配される。ダイ
オード１０８，１０９には０．３Ｖ以下のバイアスが加
えられており，非線形性の強い領域で使用している。プ
リディストータ１１３により歪が与えられた信号は、遅
延線からの信号と結合器１０２により合波される。その
後，減衰器１０４によりレベルが調整される。このよう
にプリディストータ１１３で得られた歪により，後段に
接続されている変調器で発生する３次歪を打ち消すこと
で線形な特性を得ることができる。

【０００５】従来例２として，特開平４ー２６７５７４
号公報に記載された装置をあげる。図２８に特開平４ー
２６７５７４号公報記載の回路の模式図を示す。図２８
において，１１４は予歪生成回路，１１５は増幅器であ
る。増幅器１１５の非線形性を打ち消すような逆の入出
力特性を持つ予歪生成回路１１４が増幅器１１５への信
号経路（基本信号パス）に挿入されている。この回路は
直列型の回路構成を採っている。この回路は構成が簡単
で，調整箇所が少ないという利点を持つ。

【０００６】図２９に、図２８の予歪生成回路の概略図
を示す。図２９で，１１６はＦＥＴ，１１７は抵抗であ
る。図２９で記載の予歪生成回路１１４において，ＤＣ
バイアスを供給する素子について描かれていないが，Ｆ
ＥＴ１１６は飽和ドレイン電流で動作するように十分な
ドレインバイアス電流が加えられており，２乗領域にバ
イアスされている。本予歪生成回路により，後段の増幅
器で発生する歪を打ち消すことができて、線形な特性を
得ることができる。

【０００７】従来例３として，特開平３ー１７９８０７
号公報に記載された装置をあげる。図３０に特開平３ー
１７９８０７号公報記載の回路の模式図を示す。１１８
はフィルタである。この回路では，増幅器１１５への信
号を分配器１００で２つの経路に分け，一方の線路にプ
リディストータ１１３を他方の線路に遅延線路１０１を
設け，これらを結合器１０２で合波する。この回路は並
列型の回路構成がとられている。この回路により，後段
に接続されている増幅器１１５で発生する歪を打ち消す
ことができ，線形な出力を得ることができる。

【０００８】従来例４として特開平６ー２６０８４７に
記載された装置をあげる。図３１に特開平６ー２６０８
４７号公報記載の回路を示す。図３１において，１１
９，１２０はダイオード，１２１，１２２はインダク
タ，１２３，１２４はキャパシタ，１２５，１２６は減
衰器である。この回路は，外部からの入力信号を分配器
１００により互いに位相が反転した２つの信号を２つの
経路に分け，一方の経路に歪を発生する手段（所定のバ
イアスを与えた非線形素子であるダイオード１１９およ
び減衰器１２５）を，他方の経路に歪を発生する手段
（所定のバイアスを与えた非線形素子であるダイオード
１２０および減衰器１２６）を設け，これらで発生した
歪を結合器１０２で合波する。この回路により歪を発生
させ，後段に接続される非線形素子が発生する歪を打ち
消すことができ，線形な特性を得ることができる。この
回路は従来例２，３と比較し，構成が簡単である利点を
持つ。

【０００９】

【発明が解決しようとする課題】ところで、上記従来の
歪補償回路にはそれぞれ次のような問題点があった。従
来例１の歪補償回路は、遅延線などを必要とするために
回路の規模が大きくなるとともに、困難で同一半導体基
板上に形成できない。したがって、ＩＣ化に適さない。
また、遅延線１０１で位相補償を厳密に行わなければな
らないが，歪発生経路１１３で時間遅延が発生するため
に調整が難しい。さらに、従来例１の歪補償回路は同様
な構成を持つ回路ブロックを２つ必要とし、構造が複雑
となる。さらに，従来例１の回路はAM-PM変換による位
相歪について考慮されていないので，大きな歪補償量を
期待できない。

【００１０】AM-PM変換による位相歪とは次のようなも
のである。増幅器を例にとり説明する。増幅器は、入力
電力が増加しても通過位相が変化せず、一定の値をもつ
ことが望ましい。しかし、多くの増幅器では、入力電力
が増加すると位相が進む特性を持つため、振幅が変化す
るような信号を増幅すると信号の位相が変化してしま
い、位相変調をかけたような状態になる。このときに発
生する歪みをAM-PM変換による位相歪と呼ぶ。

【００１１】従来例２の歪補償回路は、能動回路を用い
ているため発振の恐れがある。さらに，AM-PM変換によ
る位相歪についても考慮されていないので，大きな歪補
償量を期待できない。

【００１２】従来例３の歪補償回路は、遅延線などが必
要で回路の規模が大きくなり，モノリシック化が困難で
ある。また，遅延線で位相補償を厳密に行わなければな
らないが，歪発生経路で時間遅延が発生するので調整が
難しい。さらに，AM-PM変換による位相歪についても考
慮されていないので，大きな歪補償量を期待できない。

【００１３】従来例４の歪補償回路は，トランス，ハイ
ブリッドなどの位相反転分岐回路が必要であるため小型
化には不向きであり，また、同様の構成をもつ回路ブロ
ックが２つ必要である。また，AM-PM変換による位相歪
についても考慮されていないので，大きな歪補償量を期
待できない。

【００１４】本発明は，上記のような問題点を解決する
ためになされたもので，遅延線などが不要で構成が簡単
であり、ＩＣ化に適し、小型，高効率な歪補償回路を得
ることを目的とする。

【００１５】

【課題を解決するための手段】請求項１に係る歪補償回
路は、非線形の動作領域にバイアスされて振幅歪を発生
するダイオードと，上記ダイオードに並列に接続されて
位相歪を発生するキャパシタとを備え，入力電力の増加
に対し利得が増加するとともに位相が遅れる特性を持つ
ものである。

【００１６】請求項２に係る歪補償回路は、上記キャパ
シタを、上記ダイオードの接合容量に置き換えたもので
ある。

【００１７】請求項３に係る歪補償回路は、上記キャパ
シタを、抵抗，インダクタ，または，キャパシタの少な
くともいずれか一つを備えるインピーダンス回路に置き
換えたものである。

【００１８】請求項４に係る歪補償回路は、上記ダイオ
ードと上記キャパシタとの並列回路に対して直列に接続
され、抵抗，インダクタ，または，キャパシタの少なく
ともいずれか一つを備えるインピーダンス回路を備えた
ものである。

【００１９】請求項５に係る歪補償回路は、上記ダイオ
ードの接合部の温度に基づき上記ダイオードに加えるバ
イアス電圧を制御するものである。

【００２０】請求項６に係る歪補償回路は、上記歪補償
回路の入力側または出力側の少なくともいずれか一方に
アイソレータを設けたものである。

【００２１】請求項７に係る歪補償回路は、上記歪補償
回路を複数備え、これら歪補償回路を直列に構成してな
るものである。

【００２２】請求項８に係る歪補償回路は、上記歪補償
回路を複数備え、これら歪補償回路を並列に構成してな
るものである。

【００２３】

【発明の実施の形態】

実施の形態１ この発明の実施の形態１の歪補償回路の構成（等価回
路）を図１に示す。図中、２はダイオード，３はキャパ
シタであり、ダイオード２とキャパシタ３とは互いに並
列に接続されている。４は入力整合回路，５は出力整合
回路である。入力整合回路４，出力整合回路５は、集中
定数あるいは分布定数で構成される公知のもの（例え
ば、「電子工学ポケットブック」３版（オーム社）の４
−２７、２８頁に記載されたもの）である。

【００２４】入力整合回路４、ダイオード２とキャパシ
タ３との並列回路、および、出力整合回路５は、この順
序で直列に接続されている。また、ダイオード２のアノ
ードは入力整合回路４に接続され、ダイオード２のカソ
ードは出力整合回路５に接続されている。歪補償回路１
は、これらダイオード２、キャパシタ３、入力整合回路
４、出力整合回路５から構成されている。

【００２５】ダイオード２にはビルトイン電圧程度の順
方向電圧が印加される。ビルトイン電圧とはつぎのよう
なものである。ダイオードのＩ−Ｖ特性において、ダイ
オードに順方向に電圧を加えた場合、Ｖ＝０［Ｖ］程度
ではほとんど電流が流れないが、次第に順方向電圧を増
加させていくと、ある電圧を境に急激に電流が流れ出
す。急激に電流が流れ出す電圧をビルトイン電圧と定義
する。ビルトイン電圧は、スレッショルド電圧、あるい
は、しきい電圧とも呼ばれる。

【００２６】この実施の形態１の歪補償回路１におい
て、図１の入力側に増幅器が接続された場合、入力整合
回路４に信号が入力されると、出力整合回路５から歪み
がキャンセルされた信号が出力される。一方、図１の出
力側に増幅器が接続された場合、歪みをキャンセルする
成分が付加された信号が出力される。

【００２７】次に動作について説明する。図２は，歪補
償回路１のダイオード２とキャパシタ３との並列回路の
入力電力に対する利得および通過位相特性のシミュレー
ション結果である。このシミュレーション結果は，シリ
コンショットキーダイオードの大信号モデルパラメータ
を抽出し，ハーモニックバランス法を用いて周波数１．
９ＧＨｚにて解析を行った結果である。キャパシタ３の
値を１ｐＦ，入出力のインピーダンスを５０Ω，ダイオ
ード２に加える順方向電圧Ｖｄ＝０．３５［Ｖ］とし
た。図２より，入力電力の増加に対し利得が増加し，位
相が遅れることがわかる。

【００２８】図３は図２と同様の特性図である。図３
は，ダイオード２に加える順方向電圧をパラメータとし
た、入力電力に対する利得および通過位相特性のシミュ
レーション結果である。図３は、ダイオードに加える順
方向電圧を増やすと微小信号時の利得を基準とする利得
の増加量が減少し、減らすと利得の増加量が増加するこ
とを示している。このことは特に０ｄＢ以下の低入力電
力について顕著であることがわかる。また、図３は、ダ
イオードに加える順方向電圧を増やすと位相の遅れが減
少し、減らすと位相の遅れが増加することも示してい
る。このことは特に０ｄＢ以上の入力電力について顕著
であることがわかる。以上のことから、ダイオード２に
加える順方向電圧を変えることで，図１の歪補償回路１
の利得および通過位相の対入力電力特性を調整できるこ
とがわかる。

【００２９】図４は図３と同様の特性図である。図４
は，ダイオード２と並列に接続されたキャパシタ３の容
量値をパラメータとした，入力電力に対する利得および
通過位相特性のシミュレーション結果である。図４は、
キャパシタ３の容量を増やすと利得の増加量が減少し、
減らすと利得の増加量が増加することを示している。こ
のことは特に０ｄＢ以下の低入力電力について顕著であ
ることがわかる。また、図４は、キャパシタ３の容量を
増減させてもあまり位相特性に変化が生じないことを示
している。以上のことから、キャパシタ３の容量値を変
えることで，位相特性に対して変化を与えない状態で図
１の歪補償回路１の利得の対入力電力特性を調整できる
ことがわかる。

【００３０】以上のことをまとめると、ダイオードに加
える順方向電圧およびダイオード２と並列に接続された
キャパシタ３の容量値の両方、あるいはいずれか一方を
パラメータとして適当に変化させることにより、図１の
歪補償回路１の利得および通過位相の対入力電力特性を
調整できる。逆に言えば、利得および通過位相の対入力
電力特性を調整するときは、ダイオード２とキャパシタ
３の並列回路のこれらパラメータを調整すればよい。

【００３１】以上のことを踏まえて、利得および通過位
相の対入力電力特性を理想的なものにするために、図１
の歪補償回路１のパラメータをどのように設定すればよ
いかについて説明する。

【００３２】増幅器を例にとって説明する。理想的な増
幅器の入出力位相特性は、周波数によらず、入力電力が
増加しても飽和電力まで利得が一定であり、通過位相が
変化しない特性である。しかし、多くの増幅器は、入力
電力の増加に伴い利得が減少し、位相が進む特性をも
つ。このため、振幅歪み、位相歪みが発生する。そこ
で、これらの歪みの発生を抑制するために、歪みを補償
される増幅器と逆の入出力位相特性を持つ図１の歪補償
回路１とを組み合わせて使用する。これにより、飽和電
力付近まで利得・位相の変化を小さくできて線形に近い
特性を得ることができる。

【００３３】補償の対象となる増幅器の利得および通過
位相の対入力電力特性を測定あるいはシミュレーション
により求める。そして、図２ないし図４の特性図を参考
にして、この増幅器の利得および通過位相の変動を抑制
するように、つまりこの増幅器の変動と歪補償回路１の
ダイオード２とキャパシタ３の並列回路の変動とが互い
に相殺するように、前述のパラメータを調整する。これ
は図２ないし図４のグラフがあれば容易に実行できる。
このとき、ダイオード２のバイアス電圧とキャパシタ３
の容量とで特性に与える影響が異なるから、これらの組
合せによりさまざまな特性の増幅器に対応することがで
きる。

【００３４】以上、増幅器を例にとり説明したが、この
装置を適用する他の装置についても同様である。

【００３５】以上のように、ダイオード２とキャパシタ
３との並列回路により歪みを補償できるが、完全に補償
しきれない場合がある。このような場合、入力整合回路
４および出力整合回路５により補償する。

【００３６】入力整合回路４により，ダイオード２の入
力側のインピーダンスを変化させた場合の整合回路１の
利得および通過位相特性のシミュレーション結果の例を
図５および図６に示す。なお、キャパシタ３の値は，１
ｐＦとし，順方向電圧Ｖｄ＝０．３５Ｖ，出力インピー
ダンス５０Ωとした。

【００３７】図５は入力電力を−４０ｄＢｍから０ｄＢ
ｍまでに増加したときの利得の増加量をスミスチャート
上にプロットしたものである。図５中の線は利得の増加
量の等高線を示している。また，図６は入力電力を−４
０ｄＢｍから０ｄＢｍまでに変化したときの通過位相量
の遅れ量をスミスチャート上にプロットしたものであ
る。図６中の線は位相遅れ量の等高線を示している。

【００３８】図５において、等高線の頂上は左下にあ
る。図５の中心のインピーダンスは５０Ωであるから、
利得の増加量を増加させるときにはインピーダンスを左
下に向かって変化させ、利得を減少させるときにはイン
ピーダンスを右上に向かって変化させればよい。

【００３９】また、図６において、等高線の頂上は中
心、つまりインピーダンス５０Ωの位置にある。したが
って、この場合は位相を進ませることはできても逆に遅
らせることはできない。

【００４０】以上のように、図５および図６より，入力
インピーダンスを変化させることにより，図１の歪補償
回路１の利得および通過位相を調整できることがわか
る。

【００４１】出力整合回路５により，ダイオード２の出
力側のインピーダンスを変化させた場合の整合回路１の
利得および通過位相特性のシミュレーション結果の例を
図６に示す。なお、キャパシタ３の値は，１ｐＦとし，
順方向電圧Ｖｄ＝０．３５Ｖ，入力インピーダンス５０
Ωとした。

【００４２】図７は入力電力を−４０ｄＢｍから０ｄＢ
ｍまでに増加したときの利得をスミスチャート上にプロ
ットしたものである。また，図８は入力電力を−４０ｄ
Ｂｍから０ｄＢｍまでに変化したときの通過位相量をス
ミスチャート上にプロットしたものである。

【００４３】この場合でも同様に、図７および図８よ
り，出力インピーダンスを変化させることにより，図１
の歪補償回路１の利得および通過位相を調整できること
がわかる。

【００４４】以上のことを踏まえて、利得および通過位
相の対周波数特性を理想的なものにするために、図１の
歪補償回路１のパラメータをどのように設定すればよい
かについて説明する。

【００４５】増幅器を例にとって説明する。理想的な増
幅器の入出力位相特性は、周波数によらず、入力電力が
増加しても飽和電力まで利得が一定であり、通過位相が
変化しない線形な特性である。しかし、多くの増幅器は
周波数特性を持つため、中心周波数付近と帯域の端では
入出力位相特性が異なり、歪み特性などに違いが見られ
る。そこで、これらの歪みの発生を抑制するために、歪
みを補償する増幅器と逆の周波数特性を持つ図１の歪補
償回路１とを組み合わせて使用することで線形に近い特
性を得ることができる。

【００４６】補償の対象となる増幅器の利得および通過
位相の対周波数特性を測定あるいはシミュレーションに
より求める。そして、図５乃至図８の特性図を参考にし
て、この増幅器の利得および通過位相の変動を抑制する
ように、つまりこの増幅器の変動と入力整合回路４と出
力整合回路５の変動とが互いに相殺するように、特性イ
ンピーダンスを調整する。これは図５乃至図８のグラフ
があれば容易に実行できる。

【００４７】以上、増幅器を例にとり説明したが、この
装置を適用する他の装置についても同様である。

【００４８】図１の歪補償回路１による実際の歪補償結
果の例を示す。図９は測定系統を示す図である。同図に
おいて、歪補償回路１の入力側および出力側にそれぞれ
サーキュレータ３１ａ、３１ｂが取り付けられている。
これは反射特性を改善するためである。サーキュレータ
３１ａ、３１ｂには、それぞれ無反射終端３２ａ，３２
ｂが取り付けられている。アッテネータ３３は、サーキ
ュレータ３１ｂを介して受けた歪補償回路１の出力を適
当に減衰させる。電力増幅器３４は、アッテネータ３３
の出力を適宜増幅する。

【００４９】図９の測定系統で測定された特性図を図１
０に示す。同図からわかるように、出力電力１３ｄＢｍ
において隣接チャネル漏洩電力が最大５ｄＢ改善されて
いることがわかる。

【００５０】以上のように、この実施の形態１の歪補償
回路は、ダイオードとキャパシタの並列回路により対入
力電力特性についての歪補償を行うので、利得および位
相の対入力電力特性が改善される。この歪補償回路を用
いることにより理想的な線形増幅特性が得られる。

【００５１】実施の形態２．実施の形態２の歪補償回路
について説明する。図１との対応部分に同一符号を付け
た図１１は，この歪補償回路１ｂの構成を示す等価回路
である。図１１の回路は、図１の回路からキャパシタ３
を取り除いたものである。ダイオード２は寄生容量を有
する。一般に、この寄生容量はダイオードの動作上好ま
しくないものであるが、この実施の形態２においてはこ
の寄生容量を対電力特性についての位相補償を行うため
の要素として積極的に利用する。この実施の形態２はダ
イオードの寄生容量を含めた特性に基づき歪補償を行う
点に特徴がある。

【００５２】基本的な動作は実施の形態１の場合と同様
である。ダイオード２により対入力電力特性についての
歪補償が行われる。そのために必要な具体的なパラメー
タ設定も同様であるので、相違点のみ述べる。

【００５３】図１２は，入力電力に対する利得，通過位
相特性のシミュレーション結果である。シミュレーショ
ンは，シリコンショットキーダイオードの大信号モデル
パラメータを抽出し，ハーモニックバランス法を用い
て，周波数１．９ＧＨｚにて解析を行った。入出力のイ
ンピーダンスを５０Ωとし，ダイオード２に加える順方
向電圧Ｖｄ＝０．３５［Ｖ］とした。図１２より，入力
電力の増加に対し，利得が増加し，位相が遅れる特性が
得られることがわかる。なお、図１２の一点鎖線は、比
較対象としての図２のグラフである。

【００５４】図１３に，ダイオード２に加える順方向電
圧をパラメータとした場合の入力電力に対する利得，通
過位相特性のシミュレーション結果を示す。図１３よ
り、ダイオードに加える順方向電圧を変えることで図７
の歪補償回路１ｂの利得，通過位相を調整できることが
わかる。

【００５５】入力整合回路４により，ダイオード２の入
力側のインピーダンスを変化させた場合の利得，通過位
相特性のシミュレーション結果の例を図１４および図１
５に示す。図１４は入力電力−４０ｄＢｍから０ｄＢｍ
までに増加した利得をスミスチャート上にプロットした
ものである。また，図１５は入力電力−４０ｄＢｍから
０ｄＢｍまでに変化した時の通過位相量をスミスチャー
ト上にプロットしたものである。図１４および図１５に
より，入力インピーダンスを変化させることにより，図
１１の歪補償回路１ｂの利得，通過位相を調整できるこ
とがわかる。

【００５６】出力整合回路５により，ダイオード２の出
力側のインピーダンスを変化させた場合の利得，通過位
相特性のシミュレーション結果の例を図１６および図１
７に示す。順方向電圧Ｖｄ＝０．３５Ｖ，入力インピー
ダンス５０Ωとした。図１６は入力電力−４０ｄＢｍか
ら０ｄＢｍまでに増加した利得をスミスチャート上にプ
ロットしたものである。また，図１７は入力電力−４０
ｄＢｍから０ｄＢｍまでに変化した通過位相量をスミス
チャート上にプロットしたものである。図１６および図
１７より，出力インピーダンスを変化させることによ
り，図１１の歪補償回路１ｂの利得，通過位相を調整で
きることがわかる。

【００５７】実施の形態３ 実施の形態３の歪補償回路について説明する。図１との
対応部分に同一符号を付けた図１８は，この歪補償回路
１ｃの構成を示す等価回路である。図中、１０、１１は
抵抗である。１２はダイオード２と並列に接続されてい
るインピーダンス回路である。インピーダンス回路１２
は、キャパシタ３および抵抗１１、１２からなってい
る。インピーダンス回路１２がダイオード２と並列に接
続されている。

【００５８】次に動作について説明する。この歪補償回
路１ｃは，実施の形態１の歪補償回路と比較し，キャパ
シタ３と並列に抵抗１０が接続され，これに抵抗１１を
直列に接続したインピーダンス回路１２がダイオード２
に並列に接続されている点が異なる。従って，歪補償回
路１と同様に外部からの信号に歪を与えることができ，
入力電力の増加に対し，利得が増加し，位相が遅れる特
性が得られる。

【００５９】図１９に，抵抗１１の大きさをパラメータ
とした場合の，入力電力に対する利得，通過位相特性の
シミュレーション結果を示す。入出力のインピーダンス
を５０Ω，ダイオード２に加える順方向電圧Ｖｄ＝０．
３５［Ｖ］，抵抗１０の大きさは１００Ω，キャパシタ
３の容量値を１ｐＦとした。図１９より，抵抗１１の大
きさを変えることで，図１８の歪補償回路９の利得，通
過位相を調整できることがわかる。

【００６０】図２０に周波数をパラメータとした場合の
入力電力に対する利得，通過位相特性のシミュレーショ
ン結果を示す。入出力のインピーダンスを５０Ω，ダイ
オード２に加える順方向電圧Ｖｄ＝０．３５［Ｖ］，抵
抗１０，１１の大きさは１００Ω，キャパシタ３の容量
値を１ｐＦとした。インピーダンス回路１２が周波数特
性を持つことで発生する歪がインピーダンス回路１２の
周波数特性により変化し，周波数に依存した特性を与え
ることができることがわかる。

【００６１】実施の形態４ 実施の形態４の歪補償回路について説明する。図１との
対応部分に同一符号を付けた図２１は，この歪補償回路
１ｄの構成を示す等価回路である。図中、１４は抵抗，
１５はインダクタである。抵抗１４とインダクタ１５に
より構成されるインピーダンス回路１６がダイオード２
と並列に接続されている。

【００６２】次に動作について説明する。この歪補償回
路１ｄは，実施の形態２の歪補償回路と比較し，抵抗１
４およびインダクタ１５により構成されるインピーダン
ス回路１６がダイオード２に並列に接続されている点が
異なる。この場合でも，歪補償回路６と同様に外部から
の信号に歪を与えることができ，入力電力の増加に対
し，利得が増加し，位相が遅れる特性が得られる。ま
た，インピーダンス回路１６のインピーダンスの大きさ
を変えることで，入力電力の増加に対し，利得が増加
し，位相が遅れる特性を調整できる。

【００６３】実施の形態５ 実施の形態５の歪補償回路について説明する。図１との
対応部分に同一符号を付けた図２２は，この歪補償回路
１ｅの構成を示す構成図である。図中、１８、１９はキ
ャパシタ，インダクタ，または，抵抗のいずれか少なく
とも一つから構成されるインピーダンス回路である。イ
ンピーダンス回路１８および１９が，ダイオード２と直
列に接続されている。

【００６４】次に動作について説明する。この歪補償回
路１ｅは，実施の形態１の歪補償回路１と比較し，キャ
パシタ，インダクタ，または，抵抗のいずれか少なくと
も一つから構成されるインピーダンス回路１８，１９が
ダイオード２に直列に接続されている点が異なる。この
場合でも，歪補償回路１と同様に外部からの信号に歪を
与えることができ，入力電力の増加に対し，利得が増加
し，位相が遅れる特性が得られる。また，インピーダン
ス回路１８，１９のインピーダンスの大きさを変えるこ
とで入力電力の増加に対し利得が増加し，位相が遅れる
特性を調整できる。

【００６５】実施の形態６ 実施の形態６の歪補償回路について説明する。図２３
は，この歪補償回路２０の構成を示す構成図である。歪
補償回路１が少なくとも２つ直列に接続されている。

【００６６】次に動作について説明する。実施形態１な
いし実施形態５の歪補償回路１が少なくとも２つ直列に
接続されているため，歪補償回路１と同様に外部からの
信号に歪を与えることができ，入力電力の増加に対し利
得が増加し，位相が遅れる特性が得られる。また，実施
形態１等の歪補償回路と比較し，より大きな歪に対応で
きる。

【００６７】実施の形態７ 実施の形態６の歪補償回路について説明する。図２４
は，この歪補償回路２１の構成を示す構成図である。歪
補償回路１が少なくとも２つ並列に接続されている。

【００６８】次に動作について説明する。実施形態１乃
至実施形態５の歪補償回路１が少なくとも２つ並列に接
続されているため，歪補償回路１等と同様に外部からの
信号に歪を与えることができ，入力電力の増加に対し利
得が増加し，位相が遅れる特性が得られる。また，実施
形態１の歪補償回路と比較し，より大きな電力において
歪を与えることができる。

【００６９】実施の形態８ 実施の形態６の歪補償回路について説明する。図２５
は，このる歪補償回路２２の構成を示す構成図である。
図中、２３，２４は，歪を発生される周波数において十
分大きなインピーダンスをもつインダクタ，２５は公知
の電圧源である。電圧源２５により所定のバイアスが加
えられ，キャパシタ３と並列に接続されたダイオード２
が信号路に直列に接続されている。

【００７０】次に動作について説明する。実施形態１乃
至実施形態５の歪補償回路１に加える電圧の大きさをダ
イオード２の温度により制御する。これにより，広い温
度で歪補償回路１と同様に外部からの信号に歪を与える
ことができ，入力電力の増加に対し，利得が増加し，位
相が遅れる特性が得られる。

【００７１】実施の形態９ 実施の形態６の歪補償回路について説明する。図２６
は，この歪補償回路２８の構成を示す構成図である。図
中２６，２７は，アイソレータである。歪補償回路１と
アイソレータ２６，２７が直列に接続されている。

【００７２】次に動作について説明する。この歪補償回
路２８は，実施の形態１等の歪補償回路１と比較し，直
列にアイソレータを接続されている点が異なる。従っ
て，歪補償回路１と同様に外部からの信号に歪を与える
ことができ，入力電力の増加に対し，利得が増加し，位
相が遅れる特性が得られる。

【００７３】

【発明の効果】以上のようにこの発明によれば，ビルト
イン電圧程度の順方向電圧を加えることで非線形の強い
領域にバイアスされた振幅歪を発生するダイオードと，
位相歪を付加するためのキャパシタとが並列に接続され
た回路を備えることにより，入力電力の増加に対し利得
が増加し，位相が遅れる特性が得られ，小型で高効率な
歪補償回路を実現できる。

【００７４】さらに次の発明によれば，キャパシタをダ
イオードの寄生容量で置き換えるのでキャパシタが不要
となり、さらに構成が簡単になる効果を奏する。

【００７５】さらに次の発明によれば，キャパシタをイ
ンピーダンス回路で置き換えるので、この回路のパラメ
ータを調整することにより，細かな補償を行うことがで
きて理想の特性にさらに近づけることができる。

【００７６】さらに次の発明によれば，インピーダンス
回路を備えるので、この回路のパラメータを調整するこ
とにより，細かな補償を行うことができて理想の特性に
さらに近づけることができる。

【００７７】さらに次の発明によれば，ダイオードの接
合部の温度によりダイオードに加えるバイアス電圧を制
御することにより，広い温度範囲で、所定量の入力電力
の増加に対し利得が増加し，位相が遅れる特性が得られ
る。

【００７８】さらに次の発明によれば，上記歪補償回路
の入力側，または，出力側の少なくとも一方にアイソレ
ータを設けることにより，入出力の反射特性を改善でき
る。また，外部のインピーダンスに依存せず，本歪補償
回路の入出力インピーダンスを任意に設定できるので，
入出力位相特性の調整の自由度がます。

【００７９】さらに次の発明によれば，上記歪補償回路
を少なくとも２段直列に接続したので、より大きな歪を
補償できる。

【００８０】さらに次の発明によれば，上記歪補償回路
を少なくとも２段並列に接続したので、より大きな電力
において歪を補償できる。

【図面の簡単な説明】

【図１】 実施の形態１の歪補償回路の等価回路図であ
る。

【図２】 実施の形態１の歪補償回路の入力電力に対す
る利得および通過位相特性のシミュレーション結果を示
す特性曲線図である。

【図３】 実施の形態１の歪補償回路のダイオード２に
加える順方向電圧をパラメータとした場合の，入力電力
に対する利得および通過位相特性のシミュレーション結
果を示す特性曲線図である。

【図４】 実施の形態１の歪補償回路のキャパシタ３の
容量をパラメータとした場合の，入力電力に対する利得
および通過位相特性のシミュレーション結果を示す特性
曲線図である。

【図５】 実施の形態１の歪補償回路の入力側のインピ
ーダンスをパラメータとした利得の増加量のシミュレー
ション結果を示すスミスチャートである。

【図６】 実施の形態１の歪補償回路の入力側のインピ
ーダンスをパラメータとした通過位相量のシミュレーシ
ョン結果を示すスミスチャートである。

【図７】 実施の形態１の歪補償回路の出力側のインピ
ーダンスをパラメータとした利得の増加量のシミュレー
ション結果を示すスミスチャートである。

【図８】 実施の形態１の歪補償回路の出力側のインピ
ーダンスをパラメータとした通過位相量のシミュレーシ
ョン結果を示すスミスチャートである。

【図９】 実施の形態１の歪補償回路の特性を測定する
ための測定系統図である。

【図１０】 実施の形態１の歪補償回路の特性図であ
る。

【図１１】 実施の形態２の歪補償回路の等価回路図で
ある。

【図１２】 実施の形態２の歪補償回路の入力電力に対
する利得および通過位相特性のシミュレーション結果を
示す特性曲線図である。

【図１３】 実施の形態２の歪補償回路のダイオード２
に加える順方向電圧をパラメータとした場合の入力電力
に対する利得および通過位相特性のシミュレーション結
果を示す特性曲線図である。

【図１４】 実施の形態２の歪補償回路の入力側のイン
ピーダンスをパラメータとした利得の増加量のシミュレ
ーション結果を示すスミスチャートである。

【図１５】 実施の形態２の歪補償回路の入力側のイン
ピーダンスをパラメータとした通過位相量のシミュレー
ション結果を示すスミスチャートである。

【図１６】 実施の形態２の歪補償回路の出力側のイン
ピーダンスをパラメータとした利得の増加量のシミュレ
ーション結果を示すスミスチャートである。

【図１７】 実施の形態２の歪補償回路の出力側のイン
ピーダンスをパラメータとした通過位相量のシミュレー
ション結果を示すスミスチャートである。

【図１８】 実施の形態３の歪補償回路の等価回路図で
ある。

【図１９】 実施の形態３の歪補償回路の抵抗１１の大
きさをパラメータとした場合の入力電力に対する利得お
よび通過位相特性のシミュレーション結果を示す特性曲
線図である。

【図２０】 実施の形態３の歪補償回路の周波数をパラ
メータとした場合の入力電力に対する利得および通過位
相特性のシミュレーション結果を示す特性曲線図であ
る。

【図２１】 実施の形態４の歪補償回路の等価回路図で
ある。

【図２２】 実施の形態５の歪補償回路の等価回路図で
ある。

【図２３】 実施の形態６の歪補償回路の等価回路図で
ある。

【図２４】 実施の形態７の歪補償回路の等価回路図で
ある。

【図２５】 実施の形態８の歪補償回路の等価回路図で
ある。

【図２６】 実施の形態９の歪補償回路の等価回路図で
ある。

【図２７】 従来例１の歪補償回路の等価回路図であ
る。

【図２８】 従来例２の回路の模式図である。

【図２９】 従来例２の予歪生成回路の概略図である。

【図３０】 従来例３の回路の模式図である。

【図３１】 従来例４の回路の等価回路を示す模式図で
ある。

【符号の説明】

歪補償回路 １，ダイオード ２，キャパシタ ３，入
力整合回路 ４、出力整合回路 ５、抵抗 １０，１
１，１４，インピーダンス回路 １２，１６，１８，１
９、インダクタ １５，２３，２４、電圧源 ２５、ア
イソレータ ２６，２７。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三井 康郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 非線形の動作領域にバイアスされて振幅
   歪を発生するダイオードと，上記ダイオードに並列に接
   続されて位相歪を発生するキャパシタとを備え，入力電
   力の増加に対し利得が増加するとともに位相が遅れる特
   性を持つ歪補償回路。
2. 【請求項２】 上記キャパシタを、上記ダイオードの接
   合容量に置き換えたことを特徴とする請求項１の歪補償
   回路。
3. 【請求項３】 上記キャパシタを、抵抗，インダクタ，
   または，キャパシタの少なくともいずれか一つを備える
   インピーダンス回路に置き換えたことを特徴とする請求
   項１記載の歪補償回路。
4. 【請求項４】 上記ダイオードと上記キャパシタとの並
   列回路に対して直列に接続され、抵抗，インダクタ，ま
   たは，キャパシタの少なくともいずれか一つを備えるイ
   ンピーダンス回路を備えたことを特徴とする請求項１記
   載の歪補償回路。
5. 【請求項５】 上記ダイオードの接合部の温度に基づき
   上記ダイオードに加えるバイアス電圧を制御することを
   特徴とする請求項１記載の歪補償回路。
6. 【請求項６】 請求項１乃至請求項５いずれかに記載の
   歪補償回路の入力側または出力側の少なくともいずれか
   一方にアイソレータを設けたことを特徴とする歪補償回
   路。
7. 【請求項７】 請求項１乃至請求項６いずれかに記載の
   歪補償回路を複数備え、これら歪補償回路を直列に構成
   してなることを特徴とする歪補償回路。
8. 【請求項８】 請求項１乃至請求項６いずれかに記載の
   歪補償回路を複数備え、これら歪補償回路を並列に構成
   してなることを特徴とする歪補償回路。