JPH09260687A - Large-capacity low-loss high-speed diode having high-breakdown-voltage structure - Google Patents
Large-capacity low-loss high-speed diode having high-breakdown-voltage structureInfo
- Publication number
- JPH09260687A JPH09260687A JP9031496A JP9031496A JPH09260687A JP H09260687 A JPH09260687 A JP H09260687A JP 9031496 A JP9031496 A JP 9031496A JP 9031496 A JP9031496 A JP 9031496A JP H09260687 A JPH09260687 A JP H09260687A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- layer
- diode
- semiconductor wafer
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 67
- 230000015556 catabolic process Effects 0.000 claims description 60
- 230000006698 induction Effects 0.000 claims description 37
- 230000000694 effects Effects 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 25
- 230000000670 limiting effect Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000011084 recovery Methods 0.000 description 30
- 230000002441 reversible effect Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は電力用半導体デバイスと
して特に二端子素子としてのダイオードの分野に関し、
特に静電誘導効果を利用するダイオードにおいて、ウエ
ハ端部における素子破壊を抑制するためにウエハ端部に
おける電流密度を下げ、逆回復時の素子破壊を抑制し、
主ダイオード部の性能を充分に引き出すことのできる高
耐圧化構造を有する大容量低損失高速ダイオードに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of diodes as power semiconductor devices, especially as two-terminal elements,
Particularly in a diode that utilizes the electrostatic induction effect, the current density at the wafer edge is reduced to suppress element destruction at the wafer edge, and element destruction at the time of reverse recovery is suppressed.
The present invention relates to a large-capacity low-loss high-speed diode having a high breakdown voltage structure that allows the performance of the main diode section to be sufficiently brought out.
【0002】[0002]
【従来の技術】静電誘導効果を利用する構造をアノード
側もしくはカソード側或いは両方の側において設定する
静電誘導ダイオードについては、乾田、西澤、玉蟲によ
り「pn接合ダイオード」特開平1−91475号公報
において開示されている。2. Description of the Related Art Regarding an electrostatic induction diode in which a structure utilizing an electrostatic induction effect is set on the anode side, the cathode side, or both sides, "Pn-junction diode" by Inada, Nishizawa, Tamamushi, JP-A-1-91475. It is disclosed in the official gazette.
【0003】また、高抵抗層内にキャリアのライフタイ
ム分布を持たせアノード領域,カソード領域近傍はライ
フタイムを長く設定して静電誘導効果を顕著に働かせる
とともにアノード領域,カソード領域から離隔するに従
ってライフタイムを徐々に短く設定する特徴を有し、ア
ノード領域,カソード領域の一方もしくは両方の領域に
静電誘導効果を利用したプレーナ構造を設定し、比較的
構造が簡単でかつ高速化・低損失化,高耐圧化を達成で
きるプレーナ構造を有する静電誘導ダイオードについて
は玉蟲、村岡により「プレーナ構造を有する静電誘導ダ
イオード」特開平6−29558号公報において開示さ
れている。Further, the lifetime distribution of carriers is provided in the high resistance layer, and the lifetime is set to be long in the vicinity of the anode region and the cathode region so that the electrostatic induction effect is remarkably exerted, and the distance from the anode region and the cathode region increases. It has a feature that the lifetime is gradually set shorter, and a planar structure utilizing the electrostatic induction effect is set in one or both of the anode region and the cathode region, and the structure is relatively simple, high speed and low loss. A static induction diode having a planar structure capable of achieving high performance and high breakdown voltage is disclosed in "Static induction diode having a planar structure" in Japanese Patent Laid-Open No. 6-29558 by Tamamushi and Muraoka.
【0004】また、高抵抗層内にキャリアのライフタイ
ム分布を持たせアノード領域,カソード領域近傍はライ
フタイムを長く設定して静電誘導効果を顕著に働かせる
とともにアノード領域,カソード領域から離隔するに従
ってライフタイムを徐々に短く設定するかU字もしくは
V字形状に設定する特徴を有し、アノード領域,カソー
ド領域の一方もしくは両方の領域に静電誘導効果を利用
した埋込み構造もしくは切込み構造を設定し、構造上大
容量(大電流,高耐圧)化が容易で、かつ高速化・低損
失化を達成できる埋込み構造もしくは切込み構造を有す
る静電誘導ダイオードに関しては玉蟲、村岡により「埋
込み構造もしくは切込み構造を有する静電誘導ダイオー
ド」特開平6−37335号公報において開示されてい
る。Further, the lifetime distribution of carriers is provided in the high resistance layer, and the lifetime is set to be long in the vicinity of the anode region and the cathode region so that the electrostatic induction effect is remarkably exerted, and the distance from the anode region and the cathode region increases. It has the characteristic that the lifetime is gradually set to a U-shape or a V-shape, and an embedding structure or a notch structure using the electrostatic induction effect is set in one or both of the anode region and the cathode region. As for the electrostatic induction diode having a buried structure or a notch structure that can easily achieve a large capacity (large current, high withstand voltage) due to its structure, and can achieve high speed and low loss, "Built-in structure or notch structure" And an electrostatic induction diode having the above "are disclosed in Japanese Patent Laid-Open No. 6-337335.
【0005】また同様の静電誘導効果を利用した構造を
有し、少数キャリアのライフタイムコントロールを極力
抑えながら、高速の逆回復特性を有すると共に、リーク
電流の発生を抑えた良好な逆方向電流電圧特性を有する
高耐圧ダイオードについては、プレーナ構造について由
良により「高速ダイオード」特願平7−53237号に
開示され、埋込み構造について西澤、由良により「ダイ
オード」特願平7−245201号に開示されている。Further, it has a structure utilizing a similar electrostatic induction effect, has a fast reverse recovery characteristic while suppressing the lifetime control of minority carriers as much as possible, and has a good reverse current with suppressed generation of leakage current. Regarding the high breakdown voltage diode having the voltage characteristic, the planar structure is disclosed by Yura in "High speed diode" Japanese Patent Application No. 7-53237, and the buried structure is disclosed by Nishizawa, Yura in "Diode" Japanese Patent Application No. 7-245201. ing.
【0006】図10乃至図12は従来型ダイオードの模
式的断面構造図を示し、図10は平面型pinダイオー
ド、図11はプレーナ構造を有するSIダイオード、図
12は埋込み構造を有するSIダイオードである。図1
2の構造については、特に上記特願平7−245201
号に開示されている通りである。図10乃至図12にお
いて各部の構造上は同一領域に対しては同一の参照番号
を用いて示す。即ち、図10乃至図12において、1は
表面pエミッタ層、2は埋込みpエミッタ層、3はnエ
ミッタ層、4は高抵抗半導体基板であって、n- ベース
層、11はアノード電極、12はカソード電極、23は
nエピタキシャル層を示す。10 to 12 are schematic sectional structural views of a conventional diode, FIG. 10 is a planar pin diode, FIG. 11 is an SI diode having a planar structure, and FIG. 12 is an SI diode having a buried structure. . FIG.
Regarding the structure of No. 2, especially the above-mentioned Japanese Patent Application No. 7-245201.
As disclosed in the issue. In FIG. 10 to FIG. 12, the same reference numerals are used for the same regions in the structure of each part. That is, in FIGS. 10 to 12, 1 is a surface p emitter layer, 2 is a buried p emitter layer, 3 is an n emitter layer, 4 is a high resistance semiconductor substrate, n − base layer, 11 is an anode electrode, 12 Is a cathode electrode, and 23 is an n epitaxial layer.
【0007】図10及び図11はカソード電極12及び
アノード電極11間半導体領域(3,4,1)の厚さは
l1 であるが、図12の構造では、埋込みpエミッタ層
2と表面pエミッタ層1の間に介在するnエピタキシャ
ル層23の厚さ分だけ半導体領域(3,4,2,23,
1)の厚さl2 は厚く形成されている。図10乃至図1
1はいずれも模式的構造を示しているが、図12に示す
埋込みpエミッタ層2を有する構成によって、図11の
プレーナ構造に比較して、更に高耐圧化を図りやすい構
成が示されている。10 and 11, the thickness of the semiconductor region (3, 4, 1) between the cathode electrode 12 and the anode electrode 11 is l 1 , but in the structure of FIG. 12, the buried p emitter layer 2 and the surface p are formed. The semiconductor regions (3, 4, 2, 23, 3) corresponding to the thickness of the n epitaxial layer 23 interposed between the emitter layers 1 are formed.
The thickness l 2 of 1) is formed thick. 10 to 1
1 shows a schematic structure, but the structure having the buried p-emitter layer 2 shown in FIG. 12 shows a structure in which it is easier to achieve a higher breakdown voltage than the planar structure shown in FIG. .
【0008】しかるに、本発明者は、アノード側,カソ
ード側の一方もしくは両方において静電誘導効果を利用
するプレーナ構造或いは埋込み構造を設定したSIダイ
オードの大容量化高耐圧化において、従来のベベル構
造、或いは従来のフィールドリミッティング構造を、単
純にSIダイオード構造と組み合わせた構造では、ウエ
ハ端部において素子破壊を引き起こしやすいことを見出
した。However, the present inventor has proposed a conventional bevel structure in order to increase the capacity and the withstand voltage of an SI diode having a planar structure or an embedded structure utilizing the electrostatic induction effect on one or both of the anode side and the cathode side. Alternatively, it has been found that the structure in which the conventional field limiting structure is simply combined with the SI diode structure is likely to cause element breakdown at the wafer edge.
【0009】図12に示す埋込み構造を有するSIダイ
オードを一例として、高耐圧化構造を実現する場合の問
題点を以下に説明する。図13は、主ダイオード部とし
て埋込み構造を有するSIダイオードを形成し、ウエハ
端部においてpエミッタに対する正ベベル構造によって
高耐圧化を図った例である。即ち、単純に埋込みpエミ
ッタ層2及び表面エミッタ層1からなるSIエミッタ構
造と同時プロセスによってベベル埋込みp+ 層6,nエ
ピタキシャル層23、ベベル部p+ 層5を形成し、かつ
nエミッタ層3側のウエハ端部にn+ ガード層7を形成
して、ベベル端面8の近傍に相対的に厚い拡散層による
p+ (5,6)n- (4)n+ (7)ダイオード構造を
形成してベベル端面8の安定化、及び高耐圧化を図った
構造である。The problem in realizing the high breakdown voltage structure will be described below by taking the SI diode having the buried structure shown in FIG. 12 as an example. FIG. 13 is an example in which an SI diode having a buried structure is formed as a main diode portion and a high breakdown voltage is achieved by a positive bevel structure for a p-emitter at a wafer edge. That is, the bevel buried p + layer 6, the n epitaxial layer 23, the bevel portion p + layer 5 are formed by the simultaneous process with the SI emitter structure consisting of the buried p emitter layer 2 and the surface emitter layer 1, and the n emitter layer 3 is formed. to form an n + guard layer 7 in the wafer edge portion of the side, p + (5,6) by relatively thick diffusion layer in the vicinity of the bevel edge 8 n - (4) forming the n + (7) diode structures In this structure, the bevel end surface 8 is stabilized and the breakdown voltage is increased.
【0010】図13において、1は表面pエミッタ層、
2は埋込みpエミッタ層、3はnエミッタ層、4は高抵
抗半導体基板であってn- ベース層、5はベベル部p+
層、6はベベル部埋込みp+ 層、7はn+ ガード層、8
はベベル端面、11はアノード電極、12はカソード電
極、13は端部保護用樹脂、23はnエピタキシャル層
を示す。In FIG. 13, 1 is a surface p emitter layer,
2 is a buried p emitter layer, 3 is an n emitter layer, 4 is a high resistance semiconductor substrate, and n − base layer, 5 is a bevel portion p +
Layer, 6 is a p + layer embedded in the bevel portion, 7 is an n + guard layer, 8
Is a bevel end surface, 11 is an anode electrode, 12 is a cathode electrode, 13 is an end protection resin, and 23 is an n epitaxial layer.
【0011】特にベベル構造を有する場合、主SIダイ
オード部のp+ (1,2)n(23)n- (4)接合へ
の電界集中を緩和するために、ベベル部p+ 層5及びベ
ベル部埋込みp+ 層6は濃度勾配が緩やかで厚さが比較
的厚くかつ平坦な層であることが必要である。n+ ガー
ド層7についても濃度勾配が緩やかで厚さが比較的厚く
かつ平坦な層であることが必要である。Particularly in the case of having a bevel structure, in order to reduce the electric field concentration on the p + (1,2) n (23) n − (4) junction of the main SI diode part, the bevel part p + layer 5 and the bevel part The partial buried p + layer 6 needs to be a layer having a gentle concentration gradient, a relatively thick thickness, and a flat surface. The n + guard layer 7 also needs to be a layer having a gentle concentration gradient and a relatively thick and flat layer.
【0012】しかるに、平坦な接合を有するダイオード
構造は逆回復特性上、逆回復電荷量が多く、逆回復ピー
ク電流が高く、逆回復時間が長く、結果的に逆回復損失
が大きいという問題点がある。即ち、静電誘導効果によ
る少数キャリアの吸収を主電極から行なうことのできる
SIダイオード構造と一般的な平面型を有するダイオー
ド構造とを比較すると、SIダイオード構造の方が同じ
順方向電圧降下において比較しても、逆回復電荷量が少
なく、ソフトリカバリーである。従って、図13に示す
如くベベル構造を単純にSIダイオードの半導体ウエハ
端部に形成した場合、SIダイオードと一般的な平面型
接合を有するダイオードが並列に接続されたものと等価
となる。However, due to the reverse recovery characteristics, the diode structure having a flat junction has a large amount of reverse recovery charge, a high reverse recovery peak current, a long reverse recovery time, and consequently a large reverse recovery loss. is there. That is, comparing the SI diode structure capable of absorbing minority carriers due to the electrostatic induction effect from the main electrode and the diode structure having a general planar type, the SI diode structure is compared in the same forward voltage drop. Even so, the amount of reverse recovery charge is small, which is soft recovery. Therefore, when the bevel structure is simply formed at the end of the semiconductor wafer of the SI diode as shown in FIG. 13, it is equivalent to the SI diode and a diode having a general planar junction being connected in parallel.
【0013】本発明者は、図13の構造のダイオードを
試作し、逆回復スイッチング動作試験を行なった結果、
逆回復エネルギー損失Err(mJ/パルス)と順方向
電圧降下VF (V)との関係を求めると、図9中の
(O)曲線と(C1)曲線の関係に示す如く、あまりト
レードオフ関係の改善がなされないことを見出した。The present inventor prototyped a diode having the structure shown in FIG. 13 and conducted a reverse recovery switching operation test.
When the relationship between the reverse recovery energy loss Err (mJ / pulse) and the forward voltage drop V F (V) is obtained, as shown in the relationship between the (O) curve and the (C1) curve in FIG. It was found that no improvement was made.
【0014】ここで、図9は順方向電流IT =100
A、アノードカソード間電圧VD =1500V,接合温
度Tj =125℃の条件において、ライフタイムコント
ロールによりライフタイムを変化させた時の順方向電圧
降下VF (V)と逆回復エネルギー損失Err(mJ/
パルス)の関係を示したものである。(O)で示す曲線
は一般的な平面接合型ダイオード構造に対応し、(C
1)で示す曲線は図13の並列構造に対応している。Here, FIG. 9 shows the forward current I T = 100.
A, the voltage between the anode and the cathode V D = 1500 V, and the junction temperature T j = 125 ° C., the forward voltage drop V F (V) and the reverse recovery energy loss Err (when the lifetime is changed by the lifetime control). mJ /
Pulse). The curve indicated by (O) corresponds to a general plane-junction diode structure, and (C
The curve indicated by 1) corresponds to the parallel structure in FIG.
【0015】更に本発明者は図13の構造では逆回復エ
ネルギー損失Errが改善されないだけでなく、素子破
壊が生じやすいことも見出した。特に破壊された素子で
は半導体ウエハ端部における電流集中による熱破壊が多
く見られた。Further, the present inventor has found that the structure of FIG. 13 not only does not improve the reverse recovery energy loss Err but also easily causes device breakdown. In particular, in the destroyed element, thermal destruction due to current concentration at the edge of the semiconductor wafer was often seen.
【0016】半導体ウエハの端部、特に実質的に平面接
合型ダイオードが形成された領域では、順方向導通電流
密度が高く、順方向電圧降下はSIダイオード部に比べ
低いが逆回復時にアノード電極11,カソード電極12
に吸収される少数キャリア量が少ないため、SIダイオ
ード部に比較して少数キャリアがn- 高抵抗半導体基板
中に残留しやすい。従って、平面接合型ダイオードの特
性の効果の出やすい半導体ウエハ端部においては、逆回
復時の蓄積時間が長く、逆回復電荷量も多く、逆回復電
流も高く、結果的に逆回復エネルギー損失が多くなりや
すい。従って、主サイリスタ部において高性能の逆回復
特性の期待されるSIダイオードを形成したとしても、
半導体ウエハ端部の従来型ダイオードの影響を受けやす
く、総合的性能としてはあまりトレードオフの改善が期
待できないことが明らかとなってきた。更に半導体ウエ
ハ端部における逆回復エネルギー損失が多いことから高
速大容量のスイッチングを行なった場合には逆回復時の
高dv/dt等の印加による素子破壊は半導体ウエハ端
部に集中するという問題点があった。The forward conduction current density is high and the forward voltage drop is lower than that of the SI diode portion in the edge portion of the semiconductor wafer, particularly in the region where the substantially planar junction type diode is formed, but the anode electrode 11 at the time of reverse recovery. , Cathode electrode 12
Since the amount of minority carriers absorbed in the n - high resistance semiconductor substrate is smaller than that in the SI diode portion, the minority carriers are more likely to remain in the n − high resistance semiconductor substrate. Therefore, at the edge of the semiconductor wafer where the characteristics of the planar junction diode are likely to be effective, the accumulation time during reverse recovery is long, the amount of reverse recovery charge is large, the reverse recovery current is high, and the reverse recovery energy loss is consequently high. It tends to increase. Therefore, even if an SI diode, which is expected to have high performance reverse recovery characteristics, is formed in the main thyristor,
It has become clear that the conventional diode on the edge of the semiconductor wafer is easily affected and the improvement in the trade-off cannot be expected for the overall performance. Further, since there is a large amount of reverse recovery energy loss at the edge of the semiconductor wafer, when high-speed and large-capacity switching is performed, device breakdown due to application of high dv / dt during reverse recovery is concentrated at the edge of the semiconductor wafer. was there.
【0017】このようなベベル構造を用いた高耐圧化構
造においては主サイリスタのSIダイオードの性能を相
殺しないベベル部の構造が望ましい。ベベル部における
平面接合型ダイオードの性能を極力抑制し、ベベル部の
ダイオードの性能が主ダイオード部のSIダイオードの
性能に実質的な影響を与えない構造が望ましい。In the high breakdown voltage structure using such a bevel structure, a structure of the bevel portion which does not cancel the performance of the SI diode of the main thyristor is desirable. A structure in which the performance of the planar junction type diode in the bevel portion is suppressed as much as possible and the performance of the diode in the bevel portion does not substantially affect the performance of the SI diode in the main diode portion is desirable.
【0018】一方、従来より電力用半導体デバイスの高
耐圧化のための構造としてはフィールドリミッティング
リング(FLR)構造が用いられている。このようなフ
ィールドリミッティングリング構造を用いるSIダイオ
ードにおいても、主ダイオード部の性能を相殺すること
のない端部構造、及び分離帯部の構造が導入されること
が望ましい。On the other hand, a field limiting ring (FLR) structure has been conventionally used as a structure for increasing the breakdown voltage of a power semiconductor device. Even in the SI diode using such a field limiting ring structure, it is desirable to introduce an end structure and a separation band structure that do not cancel the performance of the main diode part.
【0019】[0019]
【発明が解決しようとする課題】本発明の目的はアノー
ド側、カソード側の一方もしくは両方の構造において静
電誘導効果を利用するSIダイオードの大容量低損失高
速スイッチング性能を充分引き出すために、半導体ウエ
ハ端部の影響を極力抑制した点に特徴を有する高耐圧化
構造を有する大容量低損失高速ダイオードを提供するこ
とを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to fully utilize the large capacity, low loss and high speed switching performance of a SI diode utilizing the electrostatic induction effect in one or both of the anode side and cathode side structures. An object of the present invention is to provide a large-capacity low-loss high-speed diode having a high breakdown voltage structure characterized in that the influence of the wafer edge is suppressed as much as possible.
【0020】[0020]
【課題を解決するための手段】上述の本発明の目的を達
成するために本発明においては以下の構成を採用してい
る。即ち、本発明は、第1の主表面及び第2の主表面を
有する高抵抗半導体基板からなる半導体ウエハの前記第
1の主表面近傍に形成されたカソード領域と、前記第2
の主表面近傍に形成されたアノード領域と、前記カソー
ド領域に接触したカソード電極と、前記アノード領域に
接触したアノード電極と、から構成されたダイオードに
おいて、前記カソード領域、アノード領域の一方もしく
は両方において静電誘導効果を利用した構造を設定する
とともに、前記半導体ウエハの端部と前記カソード領域
の端部との距離をa+b,前記半導体ウエハの端部と前
記アノード領域の端部との距離をbとするとき、a+b
>bが成立するように、前記第1の主表面近傍における
前記カソード領域の前記半導体ウエハ上における形成範
囲を前記第2の主表面近傍における前記アノード領域の
前記半導体ウエハ上における形成範囲に比べて狭く設定
し、かつ前記a,bの寸法を電子の拡散長以上としたこ
とを特徴とする高耐圧化構造を有する大容量低損失高速
ダイオードとしての構成を有する。In order to achieve the above-mentioned object of the present invention, the present invention employs the following configurations. That is, the present invention provides a cathode region formed in the vicinity of the first main surface of a semiconductor wafer made of a high resistance semiconductor substrate having a first main surface and a second main surface, and the second region.
In a diode including an anode region formed in the vicinity of the main surface, a cathode electrode in contact with the cathode region, and an anode electrode in contact with the anode region, in one or both of the cathode region and the anode region. The structure using the electrostatic induction effect is set, the distance between the end of the semiconductor wafer and the end of the cathode region is a + b, and the distance between the end of the semiconductor wafer and the end of the anode region is b. And a + b
> B, the formation range of the cathode region in the vicinity of the first main surface on the semiconductor wafer is compared with the formation range of the anode region in the vicinity of the second main surface on the semiconductor wafer. It has a structure as a large capacity low loss high speed diode having a high breakdown voltage structure characterized in that the dimensions a and b are set to be narrower than the diffusion length of electrons.
【0021】或いはまた、前記静電誘導効果を利用した
構造はプレーナ構造、埋込み構造、切込み構造もしくは
これらを組み合わせた構造からなることを特徴とする高
耐圧化構造を有する大容量低損失高速ダイオードとして
の構成を有する。Alternatively, the structure utilizing the electrostatic induction effect may be a planar structure, a buried structure, a cut structure, or a combination thereof, as a large capacity low loss high speed diode having a high breakdown voltage structure. It has the configuration of.
【0022】或いはまた、前記半導体ウエハの端部はベ
ベル構造を有することを特徴とする高耐圧化構造を有す
る大容量低損失高速ダイオードとしての構成を有する。Alternatively, the end portion of the semiconductor wafer has a structure as a large capacity low loss high speed diode having a high breakdown voltage structure characterized by having a bevel structure.
【0023】或いはまた、前記半導体ウエハの端部はフ
ィールドリミッティングリング構造を有することを特徴
とする高耐圧化構造を有する大容量低損失高速ダイオー
ドとしての構成を有する。Alternatively, the end portion of the semiconductor wafer has a structure as a large capacity low loss high speed diode having a high breakdown voltage structure characterized by having a field limiting ring structure.
【0024】或いはまた、前記第2の主表面近傍に形成
された前記アノード領域はプレーナ構造の表面pエミッ
タ層と埋込み構造の埋込みpエミッタ層とから構成され
た静電誘導効果を利用した2段エミッタ構造を具え、前
記第1の主表面近傍に形成された前記カソード領域は静
電誘導効果を利用したプレーナ構造のnエミッタ層を具
えたことを特徴とする高耐圧化構造を有する大容量低損
失高速ダイオードとしての構成を有する。Alternatively, the anode region formed in the vicinity of the second main surface is composed of a surface p emitter layer having a planar structure and a buried p emitter layer having a buried structure. A large capacity and low capacitance structure having a high breakdown voltage structure, characterized in that the cathode region is provided with an emitter structure, and the cathode region formed near the first main surface is provided with an n emitter layer having a planar structure utilizing an electrostatic induction effect. It has a structure as a lossy high speed diode.
【0025】或いはまた、前記第1の主表面及び第2の
主表面を有する高抵抗半導体基板からなる半導体ウエハ
の中央部に形成されたダイオード部と、前記半導体ウエ
ハの端部に形成されたベベル部と、前記ダイオード部と
前記ベベル部との間に形成された分離帯部とを有するダ
イオードであって、前記ダイオード部において、前記第
1の主表面近傍に形成されたカソード領域と、前記第2
の主表面近傍に形成されたアノード領域と、前記カソー
ド領域に接触したカソード電極と、前記アノード領域に
接触したアノード電極とを具え、前記アノード領域はプ
レーナ構造の表面pエミッタ層と埋込み構造の埋込みp
エミッタ層とから構成された静電誘導効果を利用した2
段エミッタ構造を有し、前記カソード領域は静電誘導効
果を利用したプレーナ構造のnエミッタ層を有し、前記
ベベル部において、前記半導体ウエハの前記第1の主表
面に形成されたn+ ガード層と、前記半導体ウエハの前
記第2の主表面に形成されたベベル部p+ 層と、前記ベ
ベル部p+ 層に隣接して前記埋込みpエミッタ層と同時
に形成されたベベル部埋込みp+ 層と、前記ベベル部の
ベベル端面を実質的に保護する端部保護用樹脂とを具備
し、前記分離帯部において、前記第1の主表面上の分離
帯部は前記nエミッタ層の端部と前記n+ ガード層との
間の距離a+bを有し、前記カソード電極は前記幅a+
bを有する高抵抗半導体基板及び前記n+ ガード層まで
延長して接触して、実質的に前記高抵抗半導体基板との
間に前記分離帯部の幅a+bに等しいショットキー接合
が形成され、前記第2の主表面近傍の分離帯部は前記表
面pエミッタ層の端部と前記ベベル部p+ 層との距離b
を有し、前記第2の主表面上の距離bの分離帯部及び前
記ベベル部p+ 層上には絶縁膜が前記アノード電極との
間に介在して形成され、更に前記第2の主表面近傍の分
離帯部には実質的に距離bの幅を有し、前記埋込みpエ
ミッタ層と同時に形成された埋込み分離帯部が形成さ
れ、前記第1の主表面側の分離帯部の幅a+bと前記第
2の主表面側の分離帯部の幅bにおいて、 a+b>b が成立するとともにa,bはいずれも電子の拡散長以上
であることを特徴とする高耐圧化構造を有する大容量低
損失高速ダイオードとしての構成を有する。Alternatively, a diode portion formed at the center of a semiconductor wafer made of a high resistance semiconductor substrate having the first main surface and the second main surface and a bevel formed at the end of the semiconductor wafer. A cathode region formed in the vicinity of the first main surface of the diode portion, and a separation band portion formed between the diode portion and the bevel portion. Two
An anode region formed in the vicinity of the main surface, a cathode electrode in contact with the cathode region, and an anode electrode in contact with the anode region, the anode region being a surface p emitter layer of a planar structure and a buried structure of a buried structure. p
Utilizing the electrostatic induction effect composed of the emitter layer and 2
An n + guard formed on the first main surface of the semiconductor wafer in the bevel portion has a stepped emitter structure, the cathode region has a planar n emitter layer utilizing an electrostatic induction effect. Layer, a bevel portion p + layer formed on the second main surface of the semiconductor wafer, and a bevel portion embedded p + layer formed adjacent to the bevel portion p + layer at the same time as the embedded p emitter layer. And an end portion protection resin that substantially protects the bevel end surface of the bevel portion, wherein the separation portion on the first main surface is the end portion of the n emitter layer. Has a distance a + b from the n + guard layer, and the cathode electrode has the width a +
a high resistance semiconductor substrate having b and the n + guard layer are extended and contacted to form a Schottky junction having a width a + b substantially equal to the width a + b of the separation band portion between the high resistance semiconductor substrate and the n + guard layer; The separation band portion near the second main surface is the distance b between the end of the surface p emitter layer and the bevel p + layer.
An insulating film is formed between the anode electrode and the separator band portion at a distance b on the second main surface and on the bevel portion p + layer, and the second main surface is further formed. The width of the separation band portion on the side of the first main surface is formed in the separation band portion near the surface and has a width of substantially the distance b and is formed simultaneously with the buried p emitter layer. In a + b and the width b of the separation band portion on the side of the second main surface, a + b> b is satisfied, and a and b are both large in withstand voltage structure and have a high breakdown voltage structure. It has a configuration as a low-capacity low-speed diode.
【0026】或いはまた、前記第1の主表面側の分離帯
部には更に前記n+ ガード層7に隣接して幅bのp+ ス
トッパ層を形成したことを特徴とする高耐圧化構造を有
する大容量低損失高速ダイオードとしての構成を有す
る。Alternatively, a p + stopper layer having a width b is further formed adjacent to the n + guard layer 7 in the separation band portion on the side of the first main surface to provide a high breakdown voltage structure. It has a structure as a large capacity low loss high speed diode.
【0027】或いはまた、前記第2の主表面側の分離帯
部にはn+ ストッパ層を挟む表面pエミッタ層を延長し
て形成し、かつ該n+ ストッパ層及び該表面pエミッタ
層は絶縁膜9を介して前記アノード電極と絶縁されてい
ることを特徴とする高耐圧化構造を有する大容量低損失
高速ダイオードとしての構成を有する。Alternatively, a surface p emitter layer sandwiching an n + stopper layer is formed to extend in the separation band portion on the second main surface side, and the n + stopper layer and the surface p emitter layer are insulated. It has a structure as a large capacity low loss high speed diode having a high breakdown voltage structure characterized by being insulated from the anode electrode through a film 9.
【0028】或いはまた、前記第1の主表面近傍には、
nバッファ層が更に形成されたことを特徴とする高耐圧
化構造を有する大容量低損失高速ダイオードとしての構
成を有する。Alternatively, in the vicinity of the first main surface,
It has a structure as a large capacity low loss high speed diode having a high breakdown voltage structure characterized in that an n buffer layer is further formed.
【0029】或いはまた、前記第2の主表面側の分離帯
部には実質的にnエピタキシャル層に等しい深さで、幅
bの掘り出し端部を形成したことを特徴とする高耐圧化
構造を有する大容量低損失高速ダイオードとしての構成
を有する。Alternatively, a high breakdown voltage structure is characterized in that a dug end portion having a width b is formed at a depth substantially equal to the n epitaxial layer in the separation zone portion on the second main surface side. It has a structure as a large capacity low loss high speed diode.
【0030】或いはまた、第1の主表面及び第2の主表
面を有する高抵抗半導体基板からなる半導体ウエハの中
央部に形成されたダイオード部と、前記半導体ウエハの
端部と、前記ダイオード部と前記半導体ウエハの端部と
の間に形成された分離帯部とを有するダイオードであっ
て、前記ダイオード部において、前記第1の主表面近傍
に形成されたカソード領域と、前記第2の主表面近傍に
形成されたアノード領域と、前記カソード領域に接触し
たカソード電極と、前記アノード領域に接触したアノー
ド電極とを具え、前記アノード領域は静電誘導効果を利
用したプレーナ構造の表面pエミッタ層を有し、前記カ
ソード領域は静電誘導効果を利用したプレーナ構造のn
エミッタ層を有し、前記半導体ウエハの端部において、
前記半導体ウエハの前記第2の主表面に形成されたn+
チャネルストップリング層を有し、前記分離帯部におい
て、前記第1の主表面上の分離帯部は前記nエミッタ層
の端部と前記半導体ウエハの端部との間の距離a+cを
有し、前記カソード電極は前記幅a+cを有する高抵抗
半導体基板上を前記半導体ウエハの端部まで延長して接
触して、実質的に前記高抵抗半導体基板との間に前記分
離帯部の幅a+cに等しいショットキー接合が形成さ
れ、前記第2の主表面側の分離帯部は前記表面pエミッ
タ層の端部と前記半導体ウエハの端部との距離cを有
し、前記第2の主表面上の距離cの分離帯部及び前記n
+ チャネルストップリング層上には絶縁膜が形成され、
更に前記第2の主表面側の分離帯部には実質的に距離c
の幅を有し、前記埋込みpエミッタ層と同時に形成され
た複数のフィールドリミッティングリング層が形成さ
れ、前記第1の主表面側の分離帯部の幅a+cと前記第
2の主表面側の分離帯部の幅cにおいて、 a+c>c が成立するとともにa,cはいずれも電子の拡散長以上
であることを特徴とする高耐圧化構造を有する大容量低
損失高速ダイオードとしての構成を有する。Alternatively, a diode portion formed in the central portion of a semiconductor wafer made of a high resistance semiconductor substrate having a first main surface and a second main surface, an end portion of the semiconductor wafer, and the diode portion. A diode having a separation band portion formed between the semiconductor wafer and an end portion of the semiconductor wafer, wherein a cathode region formed in the diode portion in the vicinity of the first main surface and the second main surface. An anode region formed in the vicinity, a cathode electrode in contact with the cathode region, and an anode electrode in contact with the anode region are provided, and the anode region is a surface p emitter layer having a planar structure utilizing an electrostatic induction effect. The cathode region has an n-type planar structure utilizing an electrostatic induction effect.
With an emitter layer, at the edge of the semiconductor wafer,
N + formed on the second main surface of the semiconductor wafer
A channel stop ring layer, wherein in the separator, the separator on the first major surface has a distance a + c between an end of the n-emitter layer and an end of the semiconductor wafer, The cathode electrode extends over and contacts the end of the semiconductor wafer on the high resistance semiconductor substrate having the width a + c, and is substantially equal to the width a + c of the separation band portion between the cathode electrode and the high resistance semiconductor substrate. A Schottky junction is formed, the separation band portion on the side of the second main surface has a distance c between the end of the surface p emitter layer and the end of the semiconductor wafer, and the separation band on the second main surface is formed. Separation strip at distance c and n
+ An insulating film is formed on the channel stop ring layer,
Further, the distance c is substantially equal to the separation band portion on the second main surface side.
A plurality of field limiting ring layers are formed simultaneously with the buried p emitter layer and have a width a + c of the separation band portion on the side of the first main surface and a width of the second main surface on the side of the second main surface. In the width c of the separation band portion, a + c> c is satisfied, and a and c are both equal to or more than the diffusion length of electrons, and have a structure as a large capacity low loss high speed diode having a high breakdown voltage structure. .
【0031】或いはまた、前記第1の主表面近傍には、
nバッファ層が更に形成されたことを特徴とする高耐圧
化構造を有する大容量低損失高速ダイオードとしての構
成を有する。Alternatively, in the vicinity of the first main surface,
It has a structure as a large capacity low loss high speed diode having a high breakdown voltage structure characterized in that an n buffer layer is further formed.
【0032】或いはまた、前記複数のフィールドリミッ
ティング層及びn+ チャネルストップリング層に対して
は前記絶縁膜をパターニングしたコンタクトホールを介
してそれぞれ金属電極を接触させたことを特徴とする高
耐圧化構造を有する大容量低損失高速ダイオードとして
の構成を有する。Alternatively, with respect to the plurality of field limiting layers and the n + channel stop ring layer, metal electrodes are brought into contact with each other through contact holes formed by patterning the insulating film, so that the breakdown voltage is increased. It has a structure as a large capacity low loss high speed diode having a structure.
【0033】[0033]
【作用】上記構成を採用することによって、本発明では
半導体ウエハ端部の電流密度を主ダイオード部に比べて
低く設定することができるため、半導体ウエハ端部の寄
生ダイオードの影響を抑制することができる。According to the present invention, the current density at the end of the semiconductor wafer can be set lower than that of the main diode in the present invention, so that the influence of the parasitic diode at the end of the semiconductor wafer can be suppressed. it can.
【0034】また半導体ウエハ端部とnエミッタ層3の
間をa+b,半導体ウエハ端部と表面pエミッタ層1と
の間をbとして離隔して設定することによって、半導体
ウエハ端部おける注入キャリアの影響が主ダイオード部
に実質的に及ばない動作となる。ここでbは電子の拡散
長以上に設定している。Further, by setting the distance between the semiconductor wafer edge and the n emitter layer 3 as a + b, and the distance between the semiconductor wafer edge and the surface p emitter layer 1 as b, the injected carriers at the edge of the semiconductor wafer are set. The operation does not substantially affect the main diode portion. Here, b is set to be equal to or larger than the diffusion length of electrons.
【0035】特にnエミッタ層3の配置範囲を表面pエ
ミッタ層1の配置範囲に比べて半導体ウエハの中心方向
に寸法aだけ狭めて配置することによって、有効質量の
小さな電子が半導体基板をカソードからアノードに走行
する走行時間中における横方向への拡散によるアノード
領域からの余分な正孔注入を抑制しており、主ダイオー
ド部における低損失、高速スイッチング性能を保証して
いる。ここで寸法aは電子の拡散長以上に設定してい
る。Particularly, by arranging the arrangement range of the n-emitter layer 3 narrower than the arrangement range of the surface p-emitter layer 1 by the dimension a in the center direction of the semiconductor wafer, electrons having a small effective mass cause the semiconductor substrate to move from the cathode to the cathode. The extra hole injection from the anode region due to the lateral diffusion during the traveling time traveling to the anode is suppressed, and the low loss and high-speed switching performance in the main diode section are guaranteed. Here, the dimension a is set to be equal to or larger than the diffusion length of electrons.
【0036】大容量化の点では、半導体ウエハのアノー
ド側、カソード側においてマルチチャネル構造にて静電
誘導効果を引き起こすチャネル構造を作成すればよく、
構造が比較的簡単であることから容易に実現される構成
を有する。In terms of increasing the capacity, it is sufficient to form a channel structure which causes an electrostatic induction effect by a multi-channel structure on the anode side and the cathode side of the semiconductor wafer,
The structure is relatively simple and easily realized.
【0037】以上より本発明のダイオードでは、高耐圧
化のための構造における半導体ウエハ端部の寄生ダイオ
ードの影響を受けることなく主ダイオードの大容量、低
損失、高速スイッチング性能を引き出すことができる。As described above, the diode of the present invention can bring out the large capacity, low loss, and high-speed switching performance of the main diode without being affected by the parasitic diode at the end of the semiconductor wafer in the structure for increasing the withstand voltage.
【0038】高耐圧化の構造としてはベベル構造、フィ
ールドリミッティングリング(FLR)構造に対応する
ことができる。A bevel structure and a field limiting ring (FLR) structure can be used as the structure having a high breakdown voltage.
【0039】[0039]
(実施例1)図1は本発明の第1の実施例としての高耐
圧化構造を有する大容量低損失高速ダイオードの模式的
断面構造図を示す。(Embodiment 1) FIG. 1 is a schematic sectional structural view of a large capacity low loss high speed diode having a high breakdown voltage structure as a first embodiment of the present invention.
【0040】図1において、1は表面pエミッタ層、2
は埋込みpエミッタ層、3はnエミッタ層、4は高抵抗
半導体基板からなるn- ベース層、5はベベル部p
+ 層、6はベベル部埋込みp+ 層、7はn+ ガード層、
8はベベル端面、9はSiO2 膜等の絶縁膜、10はシ
ョットキー接合部、11はアノード電極、12はカソー
ド電極、13は端部保護用樹脂、14は埋込み分離帯部
を示す。以下に実施例1の構造的特徴を説明する。In FIG. 1, 1 is a surface p emitter layer, 2
Is a buried p emitter layer, 3 is an n emitter layer, 4 is an n − base layer made of a high resistance semiconductor substrate, and 5 is a bevel portion p.
+ Layer, 6 is a p + layer embedded in the bevel portion, 7 is an n + guard layer,
Reference numeral 8 is a bevel end surface, 9 is an insulating film such as a SiO 2 film, 10 is a Schottky junction portion, 11 is an anode electrode, 12 is a cathode electrode, 13 is an end protection resin, and 14 is a buried separation band portion. The structural features of the first embodiment will be described below.
【0041】図1は高抵抗半導体基板4からなる半導体
ウエハの第1の主表面にパターニングされたnエミッタ
層3を有し、第2の主表面近傍にnエピタキシャル層2
3を介して表面pエミッタ層1及び埋込みpエミッタ層
2からなる2段エミッタ構造を有する。主ダイオード部
は第1の主表面において静電誘導効果を利用するプレー
ナ構造のカソード領域が形成され、第2の主表面におい
て、静電誘導効果を利用する埋込み構造とプレーナ構造
の組み合わされた構造(2段SIエミッタ構造)が形成
されている。半導体ウエハの端部は正ベベル構造を有す
る。ベベル角度は約60°〜70°であり、高抵抗半導
体基板4の抵抗率が高くなるにつれてベベル角度も上昇
する。FIG. 1 has a patterned n-emitter layer 3 on a first main surface of a semiconductor wafer composed of a high-resistance semiconductor substrate 4, and an n-epitaxial layer 2 near the second main surface.
3 has a two-stage emitter structure including a front surface p emitter layer 1 and a buried p emitter layer 2. In the main diode part, a cathode region having a planar structure utilizing the electrostatic induction effect is formed on the first main surface, and on the second main surface, a combination of a buried structure and a planar structure utilizing the electrostatic induction effect is formed. (2-stage SI emitter structure) is formed. The edge of the semiconductor wafer has a positive bevel structure. The bevel angle is about 60 ° to 70 °, and the bevel angle increases as the resistivity of the high resistance semiconductor substrate 4 increases.
【0042】ダイオード部(DIODE)とベベル部
(EDGE)との間に分離帯部を形成する。図1の実施
例1では第1の主表面のカソード側の分離帯部(SA
K)にはショットキー接合部10が形成されている。こ
の理由はカソード側の分離帯部(SAK)の寄生ダイオ
ードの効果を抑制し、余分な電子の注入を抑えるためで
ある。第2の主表面のアノード側の分離帯部(SAA)
には図1に示す如くp+ 埋込み層からなる埋込み分離帯
部14が形成されている。また第2の主表面のアノード
側の分離帯部(SAA)及びベベル部p+ 層5上にはS
iO2 膜等の絶縁膜9が形成されていて、直接的にアノ
ード電極11とは接触していない。この理由はアノード
側の分離帯部(SAA)及びベベル部p+ 層5における
寄生ダイオードの影響を抑制して、余分な正孔の注入を
抑えるためである。A separation band portion is formed between the diode portion (DIODE) and the bevel portion (EDGE). In Example 1 of FIG. 1, the cathode side separation band portion (SA
At K), a Schottky junction 10 is formed. The reason for this is to suppress the effect of the parasitic diode in the separation band portion (SAK) on the cathode side and suppress the injection of extra electrons. Separator zone (SAA) on the anode side of the second main surface
As shown in FIG. 1, a buried separation band portion 14 made of a p + buried layer is formed in the. Further, S is formed on the anode side separation band (SAA) and the bevel p + layer 5 on the second main surface.
An insulating film 9 such as an iO 2 film is formed and is not in direct contact with the anode electrode 11. The reason for this is to suppress the influence of the parasitic diode in the separation band portion (SAA) on the anode side and the bevel portion p + layer 5 and suppress the injection of extra holes.
【0043】図1の実施例1ではベベル部(EDGE)
に形成された寄生ダイオードはp+(5)n(23)p
+ (6)n- (4)n+ (7)接合構造を有するが、S
iO2 膜9の介在と、アノード側及びカソード側の分離
帯部(SAA,SAK)における離隔寸法の関係 a+b>b (ここでa,bは電子の拡散長以上と
する)によって、主ダイオード部(DIODE)への影
響は実質的に抑制された。この構造は一見複雑である
が、本発明者によるSIダイオードの試作の繰り返しに
よって初めて見出された特徴的な構造である。In the first embodiment shown in FIG. 1, the bevel portion (EDGE) is used.
The parasitic diode formed in p + (5) n (23) p
+ (6) n - (4 ) n + (7) has a junction structure, S
The relationship between the interposition of the iO 2 film 9 and the separation dimension in the anode-side and cathode-side separation bands (SAA, SAK): a + b> b (where a and b are equal to or greater than the diffusion length of electrons) The effect on (DIODE) was substantially suppressed. This structure is complicated at first glance, but it is a characteristic structure discovered for the first time by repeated trial manufacture of the SI diode by the present inventor.
【0044】図1中において矢印は順方向導通時におけ
る電流密度jを模式的に図示したものであり、主ダイオ
ードの形成された半導体ウエハ中心部方向では、ほぼ均
一の電流密度jとなるが、半導体ウエハ端部においては
実質的にカソード側及びアノード側の分離帯部(SA
K,SAA)において電流密度は大幅に低下している。The arrow in FIG. 1 schematically shows the current density j in the forward conduction, and the current density j is almost uniform in the central direction of the semiconductor wafer in which the main diode is formed. At the edge of the semiconductor wafer, the cathode side and anode side separation zones (SA
K, SAA), the current density is significantly reduced.
【0045】次に離隔寸法a,bの決定方法について説
明する。寸法a,bともに電子の拡散長程度か、それ以
上の寸法に設定する。寸法bはn+ ガード層7の端部と
表面pエミッタ層1の端部との間の半導体ウエハの横方
向の寸法であり、アノード側の分離帯部(SAA)の幅
に対応している。p+ (1,2)n- (4)n+ (7)
接合からなる寄生ダイオードの影響を抑えるためには寸
法bは電子の拡散長以上とする必要がある。即ち、n+
ガード層7から注入された電子がアノード側に走行する
時間内に横方向に拡散する際の拡散長の寸法程度か、そ
れ以上とする必要があるからである。寸法aは半導体ウ
エハ上でのnエミッタ層3の占有範囲と表面pエミッタ
層1の占有範囲との間の横方向の寸法差に対応してい
る。即ち、例えば、円形の半導体ウエハ上で考えた場合
には、nエミッタ層3の形成領域の方を表面pエミッタ
層1の形成領域よりも中心方向で狭い円形範囲内に形成
することを意味する。これは対向するSIダイオードに
おいて、カソードアノード間の電子の走行時間中に横方
向に電子が拡散する拡散長と同程度かそれ以上に寸法a
を設定することを意味する。寸法aを電子の拡散長以内
に設定したならば、電子はアノード側の分離帯部(SA
A)まで侵入し、アノード側から余分な正孔の注入を引
き起こすことになり、分離帯部からの寄生ダイオードの
影響を受けやすくなるからである。Next, a method of determining the separation dimensions a and b will be described. The dimensions a and b are both set to about the diffusion length of electrons or more. The dimension b is the lateral dimension of the semiconductor wafer between the end of the n + guard layer 7 and the end of the front surface p emitter layer 1, and corresponds to the width of the anode side separation band (SAA). . p + (1,2) n - ( 4) n + (7)
In order to suppress the influence of the parasitic diode formed of the junction, the dimension b needs to be equal to or larger than the diffusion length of electrons. That is, n +
This is because it is necessary to set the diffusion length of the electrons injected from the guard layer 7 to the extent of the diffusion length in the lateral direction during the traveling time to the anode side or more. The dimension a corresponds to the lateral dimension difference between the occupied area of the n emitter layer 3 and the occupied area of the surface p emitter layer 1 on the semiconductor wafer. That is, for example, when considered on a circular semiconductor wafer, it means that the formation region of the n emitter layer 3 is formed within a circular range narrower in the center direction than the formation region of the surface p emitter layer 1. . In SI diodes facing each other, the dimension a is equal to or larger than the diffusion length in which electrons diffuse laterally during the transit time of electrons between the cathode and anode.
Means to set. If the dimension a is set within the diffusion length of the electrons, the electrons are separated from the anode side separation band (SA
This is because it penetrates into A) and causes the injection of extra holes from the anode side, and is easily affected by the parasitic diode from the separation band portion.
【0046】次に図1の分離帯部の構造上特徴的な埋込
み分離帯部14について説明する。埋込み分離帯部14
はp+ 埋込み層が互いに空乏層で結合されている構造を
有する。即ち、p+ (14)n- (4)もしくはp
+ (14)n(23)接合の接触電位差により実質的に
p+ (14)領域のまわりに広がる空乏層がp+ (1
4)間で接触して、互いに容量的に結合している。分離
抵抗値としては容量結合であることから、非常に高い値
を示す。図1の構造上埋込みpエミッタ層2と同時工程
にて製造可能である。図1の例ではp+ (14)領域は
3個示されているが、bの寸法が電子の拡散長以上とな
るならば、いくつ設定してもよい。要は抵抗性ではなく
容量性の分離帯構造となっていればよい。Next, the buried separation band portion 14 which is characteristic of the structure of the separation band portion of FIG. 1 will be described. Embedded separation zone 14
Has a structure in which p + buried layers are coupled to each other by a depletion layer. That, p + (14) n - (4) or p
+ (14) The depletion layer spreading around the p + (14) region due to the contact potential difference of the n (23) junction is p + (1
4) are in contact with each other and are capacitively coupled to each other. Since the separation resistance value is capacitive coupling, it shows a very high value. Due to the structure of FIG. 1, it can be manufactured at the same time as the buried p-emitter layer 2. Although three p + (14) regions are shown in the example of FIG. 1, any number may be set as long as the dimension b is equal to or larger than the diffusion length of electrons. In essence, it is sufficient that the separator structure is capacitive rather than resistive.
【0047】(実施例2)図2は本発明の第2の実施例
としての高耐圧化構造を有する大容量損失高速ダイオー
ドの模式的断面構造図を示す。図2の構造は図1の構造
に比べてカソード側及びアノード側の分離帯部(SA
K,SAA)の構造が異なる。主要な構成要素は同一で
あるため、同一の参照番号を用いて示す。寸法a,bの
決定方法も同様である。(Embodiment 2) FIG. 2 is a schematic sectional structural view of a large capacity loss high speed diode having a high breakdown voltage structure as a second embodiment of the present invention. The structure of FIG. 2 is different from the structure of FIG.
K, SAA) have different structures. The main components are the same and are designated with the same reference numbers. The same applies to the method of determining the dimensions a and b.
【0048】図2ではカソード側の分離帯部(SAK)
のショットキー接合部10においてn+ ガード層7と短
絡してp+ ストッパ層15を形成した。これによって、
n+ガード層7とnエミッタ層3との分離を確実に行な
うとともに分離帯部(SAK)近傍の過剰な正孔を吸収
することができる。更にまた図2の構造では、アノード
側の分離帯部(SAA)において埋込み分離帯部14の
幅に合わせて表面分離帯部25及びn+ ストッパ層16
を設けている。表面分離帯部25は互いに空乏層で結合
された容量性結合を有することから埋込み分離帯部14
と同様の容量性分離抵抗を有する。n+ ストッパ層16
はアノード側の分離帯部(SAA)近傍のnエピタキシ
ャル層内の電子を吸収するとともに表面分離帯部25間
の分離を確実にするための領域である。In FIG. 2, the separator on the cathode side (SAK)
In the Schottky junction portion 10 of 1., the p + stopper layer 15 was formed by short-circuiting with the n + guard layer 7. by this,
It is possible to reliably separate the n + guard layer 7 and the n emitter layer 3 and absorb excess holes in the vicinity of the separation band portion (SAK). Furthermore, in the structure of FIG. 2, in the separation band portion (SAA) on the anode side, the surface separation band portion 25 and the n + stopper layer 16 are formed in accordance with the width of the embedded separation band portion 14.
Is provided. Since the surface separation band portion 25 has capacitive coupling coupled to each other by a depletion layer, the buried separation band portion 14 is
It has the same capacitive isolation resistance as. n + stopper layer 16
Is a region for absorbing electrons in the n-epitaxial layer near the anode side separation band part (SAA) and ensuring separation between the surface separation band parts 25.
【0049】(実施例3)図3は本発明の第3の実施例
としての高耐圧構造を有する大容量低損失高速ダイオー
ドの模式的断面構造図を示す。図1に示した第1の実施
例と類似の構造であるが、nバッファ層17をカソード
側に形成してアノードカソード間にpin構造を有する
点が異なっている。また高抵抗半導体基板4はnバッフ
ァ層17を設けることによって図1に比べて更に高抵抗
化することができる。従って、第3の実施例は第1の実
施例に比べて更に高耐圧化に向いた構造である。ベベル
角も高耐圧化に従って、変化させることは明らかであ
る。a,bの寸法も同様に設定する。(Embodiment 3) FIG. 3 is a schematic sectional structural view of a large capacity low loss high speed diode having a high breakdown voltage structure as a third embodiment of the present invention. The structure is similar to that of the first embodiment shown in FIG. 1, except that an n buffer layer 17 is formed on the cathode side and a pin structure is provided between the anode and the cathode. Further, the high resistance semiconductor substrate 4 can be made to have a higher resistance than that of FIG. 1 by providing the n buffer layer 17. Therefore, the third embodiment has a structure suitable for higher breakdown voltage as compared with the first embodiment. It is clear that the bevel angle also changes as the breakdown voltage increases. The dimensions of a and b are set similarly.
【0050】(実施例4)図4は本発明の第4の実施例
としての高耐圧化構造を有する大容量低損失高速ダイオ
ードの模式的断面構造図を示す。図1乃至図3に示した
領域と同一の領域については同一の参照番号を用いて示
す。図4の構造は図1の構造の変形例である。即ち、ア
ノード側の分離帯部(SAA)においてメサエッチング
等のエッチング技術を用いて帯幅約b、厚さはnエピタ
キシャル層13と同程度のエッチング溝を形成している
点に特徴を有する。掘り出し端部18によって埋込み分
離帯部14はアノード側表面において露出しているが、
容量性結合による分離帯構造を形成している点は同様で
ある。(Embodiment 4) FIG. 4 is a schematic sectional structural view of a large-capacity low-loss high-speed diode having a high breakdown voltage structure according to a fourth embodiment of the present invention. The same regions as those shown in FIGS. 1 to 3 are indicated by the same reference numerals. The structure of FIG. 4 is a modification of the structure of FIG. That is, it is characterized in that an etching groove having a band width of about b and a thickness of about the same as the n epitaxial layer 13 is formed in the anode side separation band portion (SAA) by using an etching technique such as mesa etching. Although the buried separation zone portion 14 is exposed on the anode side surface by the dug end portion 18,
It is the same in that the separator structure is formed by capacitive coupling.
【0051】図4の掘り出し端部18の役割は図1乃至
図3において示された絶縁膜(SiO2 膜)9と同様の
役割を有する。即ち、半導体ウエハのベベル端部(ED
GE)やアノード側の分離帯部(SAA)からの正孔注
入を抑制する働きを有する。図4ではアノード側の外端
部には特にベベル部p+ 層5は形成せず、電位を一定に
するために金属電極19を接触させている。The dug end 18 in FIG. 4 has the same role as the insulating film (SiO 2 film) 9 shown in FIGS. 1 to 3. That is, the bevel edge of the semiconductor wafer (ED
It has a function of suppressing the hole injection from the GE) and the separation band portion (SAA) on the anode side. In FIG. 4, the bevel portion p + layer 5 is not particularly formed on the outer end portion on the anode side, and the metal electrode 19 is contacted to keep the potential constant.
【0052】(実施例5)図5は本発明の第5の実施例
としての高耐圧化構造を有する大容量低損失高速ダイオ
ードの模式的断面構造図を示す。図5の構造では高耐圧
化構造としてベベル構造の代わりにフィールドリミッテ
ィングリング(FLR)構造を有する例である。ベベル
構造に比べて耐圧値は低いが、主ダイオード部がプレー
ナ構造の場合に向いた構造であることから、構造が比較
的簡単であり、製造が容易である。(Embodiment 5) FIG. 5 is a schematic sectional structural view of a large capacity low loss high speed diode having a high breakdown voltage structure as a fifth embodiment of the present invention. The structure of FIG. 5 is an example having a field limiting ring (FLR) structure as the high breakdown voltage structure instead of the bevel structure. Although the breakdown voltage is lower than that of the bevel structure, the structure is relatively simple and easy to manufacture because the main diode portion is suitable for the planar structure.
【0053】図5において、1は表面pエミッタ層、3
はnエミッタ層、4は高抵抗半導体基板からなるn- ベ
ース層、20はn+ チャネルストップリング層、24は
p+フィールドリミッティングリング層、9はSiO2
膜等の絶縁膜、10はショットキー接合部、11はアノ
ード電極、12はカソード電極を示す。図5において、
表面pエミッタ層1の端部からn+ チャネルストップリ
ング層20までの距離を寸法cとしている。寸法cはフ
ィールドリミッティングリング層24が形成されるフィ
ールドリミッティングリング(FLR)部の幅に対応し
ている。In FIG. 5, 1 is a surface p emitter layer, 3
Is an n emitter layer, 4 is an n − base layer made of a high resistance semiconductor substrate, 20 is an n + channel stop ring layer, 24 is a p + field limiting ring layer, and 9 is SiO 2.
An insulating film such as a film, 10 is a Schottky junction, 11 is an anode electrode, and 12 is a cathode electrode. In FIG.
The distance from the end of the front surface p emitter layer 1 to the n + channel stop ring layer 20 is defined as the dimension c. The dimension c corresponds to the width of the field limiting ring (FLR) portion where the field limiting ring layer 24 is formed.
【0054】フィールドリミッティングリング層24は
複数本リング状に形成する。各部の寸法l1 ,l2 ,l
3 ,l4 等の値は従来公知のフィールドリミッティング
リングの設定方法を採用して決定することができる。The field limiting ring layer 24 is formed in a plural ring shape. Dimensions of each part l 1 , l 2 , l
The values of 3 , l 4, etc. can be determined by adopting a conventionally known setting method of the field limiting ring.
【0055】図5で特徴的な構造は、図1乃至図4の実
施例1乃至4と同様にアノード側のダイオード部(DI
ODE(A))よりもカソード側のダイオード部(DI
ODE(K))の占有領域幅を狭く寸法aだけ狭く配置
した点にある。る。The characteristic structure in FIG. 5 is that the diode portion (DI) on the anode side is the same as in Embodiments 1 to 4 of FIGS.
The diode part (DI that is on the cathode side of ODE (A))
The point is that the occupied area width of ODE (K) is narrowed by a dimension a. You.
【0056】寸法aの値は前述と同様の理由によって、
電子の拡散長と同程度か、それ以上に設定する。図5の
実施例5の構造上カソード側では更にnエミッタ層3の
端部と半導体ウエハの端部との間の幅約a+cの寸法を
有する外端部において、ショットキー接合部10を形成
して、FLR部や外端部における寄生ダイオードの影響
を抑制している。For the same reason as described above, the value of the dimension a is
Set it to the same level as the diffusion length of electrons or more. On the cathode side of the structure of Example 5 in FIG. 5, a Schottky junction 10 is further formed on the outer end having a width of a + c between the end of the n-emitter layer 3 and the end of the semiconductor wafer. Thus, the influence of the parasitic diode on the FLR portion and the outer end portion is suppressed.
【0057】図5のアノード側のFLR部においてp+
フィールドリミッティングリング層24,n+ チャネル
ストップリング層20,及びn- ベース層4の表面上に
はSiO2 膜等の絶縁膜9が形成されている。絶縁膜9
によってアノード電極11との接触を防止して、FLR
部からの余分な正孔注入を抑制している。In the FLR portion on the anode side in FIG. 5, p +
An insulating film 9 such as a SiO 2 film is formed on the surfaces of the field limiting ring layer 24, the n + channel stop ring layer 20, and the n − base layer 4. Insulating film 9
The contact with the anode electrode 11 is prevented by the FLR
The extra hole injection from the part is suppressed.
【0058】(実施例6)図6は本発明の第6の実施例
としての高耐圧化構造を有する大容量低損失高速ダイオ
ードの模式的断面構造図を示す。(Embodiment 6) FIG. 6 is a schematic sectional structural view of a large capacity low loss high speed diode having a high breakdown voltage structure as a sixth embodiment of the present invention.
【0059】図6の構造的特徴はカソード側にnバッフ
ァ層17を形成して、pin構造を導入することによっ
て更なる高耐圧化を図った点と、複数のp+ フィールド
リミッティングリング層24に接触してそれぞれ金属電
極211,212,213を形成して、各フィールドリ
ミッティングリング層24の電位的な安定性を図った点
と、n+ チャネルストップリング層20に接触して同様
の等電位を形成するための金属電極22を形成した点で
ある。The structural features of FIG. 6 are that the n buffer layer 17 is formed on the cathode side and a pin structure is introduced to further increase the breakdown voltage, and a plurality of p + field limiting ring layers 24 are provided. To form the metal electrodes 211, 212, and 213, respectively, to stabilize the electric potential of each field limiting ring layer 24, and to contact the n + channel stop ring layer 20 in the same manner. This is the point where the metal electrode 22 for forming the potential is formed.
【0060】寸法a,cの選定方法は実施例5と同様で
ある。The method of selecting the dimensions a and c is the same as in the fifth embodiment.
【0061】実施例6の構成も主ダイオード部(DIO
DE)はプレーナ構造のSIダイオードに適している。The configuration of the sixth embodiment is also the same as that of the main diode portion (DIO
DE) is suitable for a planar structure SI diode.
【0062】図7はスイッチング波形の模式図である。
逆回復時のスイッチング波形を示しており、実線は従来
型平面構造のダイオードに相当し、点線は図1に示した
本発明の実施例のダイオードの例である。FIG. 7 is a schematic diagram of switching waveforms.
The switching waveform at the time of reverse recovery is shown, the solid line corresponds to the diode of the conventional planar structure, and the dotted line is an example of the diode of the embodiment of the present invention shown in FIG.
【0063】順方向電流IT =100A,アノードカソ
ード間電圧VD =1500Vを一定として、逆回復電流
のピーク値IRPを比較すると、実施例1の値IRP (S) に
比べて、従来型構造の値IRP (O) は2倍である。しかも
本発明の方がソフトリカバリーとなっている。When the forward current I T = 100 A and the anode-cathode voltage V D = 1500 V are kept constant, the peak value I RP of the reverse recovery current is compared, and compared with the value I RP (S) of the first embodiment, The value I RP (O) of the mold structure is doubled. Moreover, the present invention is soft recovery.
【0064】同じくIT =100A,VD =1500
V,Tj =125℃の条件で逆回復時の電圧×電流のエ
ネルギー損失Errの変化を時間軸に対して求めたグラ
フを図8に示す。Similarly, I T = 100 A, V D = 1500
FIG. 8 shows a graph in which the change in the energy loss Err of voltage × current at the time of reverse recovery under the condition of V, T j = 125 ° C. is calculated with respect to the time axis.
【0065】従来型構造のエネルギー損失Err(O) は
本発明の実施例1の場合のエネルギー損失Err(S) に
比べて2倍程度大きい。The energy loss Err (O) of the conventional structure is about twice as large as the energy loss Err (S) of the first embodiment of the present invention.
【0066】エネルギー損失Errと順方向電圧降下V
F のトレードオフ曲線群を示す図9において、曲線
(O)は従来型構造、曲線(C1)は前述の如く図13
の構造、曲線(C2)は本発明の実施例1(図1)の構
造、曲線(S)は本発明の実施例5(図5)の構造に対
応している。Energy loss Err and forward voltage drop V
In FIG. 9 showing a group of F trade-off curves, the curve (O) is the conventional structure, and the curve (C1) is the same as in FIG.
The curve (C2) corresponds to the structure of Example 1 (FIG. 1) of the present invention, and the curve (S) corresponds to the structure of Example 5 (FIG. 5) of the present invention.
【0067】ベベル端部の影響を強く受けやすい図13
の構造に対応する曲線(C1)ではトレードオフの改善
効果は小さいが、本発明の実施例1(図1)の埋込み構
造(2段エミッタ構造)や、実施例5(図5)のプレー
ナ構造では、トレードオフ関係が大幅に改善された。FIG. 13 shows that the edge of the bevel is easily affected.
In the curve (C1) corresponding to the structure (1), the effect of improving the trade-off is small, but the buried structure (two-stage emitter structure) of the first embodiment (FIG. 1) of the present invention and the planar structure of the fifth embodiment (FIG. 5) of the present invention. Then, the trade-off relationship has been greatly improved.
【0068】[0068]
【発明の効果】本発明の高耐圧化構造を有する大容量低
損失高速ダイオードによれば、高耐圧化構造を導入する
とともに、半導体ウエハ端部の寄生ダイオードの影響を
抑制して主ダイオード部の静電誘導効果を利用するダイ
オードの性能を充分に引き出すことが可能となり、逆回
復性能に優れ、ソフトリカバリーで低損失、高速スイッ
チング性能を有し、マルチチャネル化による、大容量化
を図れるダイオードが実現できる。According to the large-capacity low-loss high-speed diode having the high breakdown voltage structure of the present invention, the high breakdown voltage structure is introduced, and the influence of the parasitic diode at the edge of the semiconductor wafer is suppressed to reduce the influence of the main diode portion. A diode that utilizes the electrostatic induction effect can be fully brought out, has excellent reverse recovery performance, has soft recovery, low loss, and high-speed switching performance. realizable.
【図1】本発明の第1の実施例としての高耐圧化構造を
有する大容量低損失高速ダイオードの模式的断面構造図FIG. 1 is a schematic cross-sectional structure diagram of a large-capacity low-loss high-speed diode having a high breakdown voltage structure as a first embodiment of the present invention.
【図2】本発明の第2の実施例としての高耐圧化構造を
有する大容量低損失高速ダイオードの模式的断面構造図FIG. 2 is a schematic cross-sectional structure diagram of a large-capacity low-loss high-speed diode having a high breakdown voltage structure as a second embodiment of the present invention.
【図3】本発明の第3の実施例としての高耐圧化構造を
有する大容量低損失高速ダイオードの模式的断面構造図FIG. 3 is a schematic sectional structural view of a large capacity low loss high speed diode having a high breakdown voltage structure as a third embodiment of the present invention.
【図4】本発明の第4の実施例としての高耐圧化構造を
有する大容量低損失高速ダイオードの模式的断面構造図FIG. 4 is a schematic cross-sectional structure diagram of a large capacity low loss high speed diode having a high breakdown voltage structure as a fourth embodiment of the present invention.
【図5】本発明の第5の実施例としての高耐圧化構造を
有する大容量低損失高速ダイオードの模式的断面構造図FIG. 5 is a schematic cross-sectional structure diagram of a large capacity low loss high speed diode having a high breakdown voltage structure as a fifth embodiment of the present invention.
【図6】本発明の第6の実施例としての高耐圧化構造を
有する大容量低損失高速ダイオードの模式的断面構造図FIG. 6 is a schematic cross-sectional structure diagram of a large capacity low loss high speed diode having a high breakdown voltage structure as a sixth embodiment of the present invention.
【図7】逆回復時のスイッチング波形の比較例FIG. 7 is a comparative example of switching waveforms during reverse recovery.
【図8】逆回復エネルギー損失の比較例FIG. 8: Comparative example of reverse recovery energy loss
【図9】逆回復エネルギー損失と順方向電圧降下の関係
の比較例FIG. 9 is a comparative example of the relationship between reverse recovery energy loss and forward voltage drop.
【図10】従来のプレーナ構造を有するpinダイオー
ドの模式的断面構造図FIG. 10 is a schematic cross-sectional structure diagram of a conventional pin diode having a planar structure.
【図11】従来の静電誘導エミッタダイオードの模式的
断面構造図FIG. 11 is a schematic sectional structural view of a conventional electrostatic induction emitter diode.
【図12】従来の埋込み構造を有する静電誘導エミッタ
ダイオードの模式的断面構造図FIG. 12 is a schematic cross-sectional structure diagram of a conventional electrostatic induction emitter diode having a buried structure.
【図13】従来の埋込み構造を有する静電誘導エミッタ
ダイオードを高耐圧化構造として従来型ベベル構造を用
いて作製したダイオードの模式的断面構造図(比較例)FIG. 13 is a schematic cross-sectional structure diagram of a diode manufactured by using a conventional bevel structure as a high breakdown voltage structure of a static induction emitter diode having a conventional buried structure (comparative example).
1 表面pエミッタ層 2 埋込みpエミッタ層 3 nエミッタ層 4 n- ベース層(高抵抗半導体基板) 5 ベベル部p+ 層 6 ベベル部埋込みp+ 層 7 n+ ガード層 8 ベベル端面 9 SiO2 膜(絶縁膜) 10 ショットキー接合部 11 アノード電極 12 カソード電極 13 端部保護用樹脂 14 埋込み分離帯部 15 p+ ストッパ層 16 n+ ストッパ層 17 nバッファ層 18 掘り出し端部 19,22,211,212,213 金属電極 20 n+ チャネルストップリング層 23 nエピタキシャル層 24 p+ フィールドリミッティングリング層 25 表面分離帯部1 surface p emitter layer 2 buried p emitter layer 3 n emitter layer 4 n - base layer (high resistance semiconductor substrate) 5 bevel part p + layer 6 bevel part buried p + layer 7 n + guard layer 8 bevel end face 9 SiO 2 film (Insulating film) 10 Schottky junction part 11 Anode electrode 12 Cathode electrode 13 End protection resin 14 Embedded separation band part 15 p + Stopper layer 16 n + Stopper layer 17 n Buffer layer 18 Excavated end part 19, 22, 211, 212, 213 metal electrode 20 n + channel stop ring layer 23 n epitaxial layer 24 p + field limiting ring layer 25 surface separation band portion
Claims (13)
高抵抗半導体基板からなる半導体ウエハの前記第1の主
表面近傍に形成されたカソード領域と、 前記第2の主表面近傍に形成されたアノード領域と、 前記カソード領域に接触したカソード電極と、 前記アノード領域に接触したアノード電極と、から構成
されたダイオードにおいて、 前記カソード領域、アノード領域の一方もしくは両方に
おいて静電誘導効果を利用した構造を設定するととも
に、 前記半導体ウエハの端部と前記カソード領域の端部との
距離をa+b,前記半導体ウエハの端部と前記アノード
領域の端部との距離をbとするとき、 a+b>bが成立するように、 前記第1の主表面近傍における前記カソード領域の前記
半導体ウエハ上における形成範囲を前記第2の主表面近
傍における前記アノード領域の前記半導体ウエハ上にお
ける形成範囲に比べて狭く設定し、かつ前記a,bの寸
法を電子の拡散長以上としたことを特徴とする高耐圧化
構造を有する大容量低損失高速ダイオード。1. A cathode region formed in the vicinity of the first main surface of a semiconductor wafer made of a high resistance semiconductor substrate having a first main surface and a second main surface, and in the vicinity of the second main surface. In a diode including an formed anode region, a cathode electrode in contact with the cathode region, and an anode electrode in contact with the anode region, an electrostatic induction effect is provided in one or both of the cathode region and the anode region. A + b, where the distance between the edge of the semiconductor wafer and the edge of the cathode region is a + b and the distance between the edge of the semiconductor wafer and the edge of the anode region is b, > B, the formation range of the cathode region in the vicinity of the first main surface on the semiconductor wafer is defined by the second main table. A large capacity and low loss having a high breakdown voltage structure characterized in that the anode region in the vicinity is set narrower than the forming range on the semiconductor wafer, and the dimensions of a and b are equal to or larger than the diffusion length of electrons. Fast diode.
ーナ構造、埋込み構造、切込み構造もしくはこれらを組
み合わせた構造からなることを特徴とする請求項1記載
の高耐圧化構造を有する大容量低損失高速ダイオード。2. The large capacity and low capacity having a high breakdown voltage structure according to claim 1, wherein the structure utilizing the electrostatic induction effect is a planar structure, a buried structure, a cut structure or a combination of these structures. Loss fast diode.
有することを特徴とする請求項1乃至の2の内、いずれ
か1項記載の高耐圧化構造を有する大容量低損失高速ダ
イオード。3. The large-capacity low-loss high-speed diode having a high breakdown voltage structure according to claim 1, wherein an end portion of the semiconductor wafer has a bevel structure.
ミッティングリング構造を有することを特徴とする請求
項1乃至2の内、いずれか1項記載の高耐圧化構造を有
する大容量低損失高速ダイオード。4. A large-capacity low-loss high-speed diode having a high breakdown voltage structure according to claim 1, wherein an edge of the semiconductor wafer has a field limiting ring structure. .
アノード領域はプレーナ構造の表面pエミッタ層と埋込
み構造の埋込みpエミッタ層とから構成された静電誘導
効果を利用した2段エミッタ構造を具え、 前記第1の主表面近傍に形成された前記カソード領域は
静電誘導効果を利用したプレーナ構造のnエミッタ層を
具えたことを特徴とする請求項1乃至2の内、いずれか
1項記載の高耐圧化構造を有する大容量低損失高速ダイ
オード。5. The two-stage emitter utilizing the electrostatic induction effect, wherein the anode region formed near the second main surface is composed of a surface p emitter layer having a planar structure and a buried p emitter layer having a buried structure. 3. The structure according to claim 1, wherein the cathode region formed in the vicinity of the first main surface comprises an n-emitter layer having a planar structure utilizing an electrostatic induction effect. A large-capacity low-loss high-speed diode having the high breakdown voltage structure according to item 1.
する高抵抗半導体基板からなる半導体ウエハの中央部に
形成されたダイオード部と、前記半導体ウエハの端部に
形成されたベベル部と、前記ダイオード部と前記ベベル
部との間に形成された分離帯部とを有するダイオードで
あって、 前記ダイオード部において、 前記第1の主表面近傍に形成されたカソード領域と、 前記第2の主表面近傍に形成されたアノード領域と、 前記カソード領域に接触したカソード電極と、 前記アノード領域に接触したアノード電極とを具え、 前記アノード領域はプレーナ構造の表面pエミッタ層と
埋込み構造の埋込みpエミッタ層とから構成された静電
誘導効果を利用した2段エミッタ構造を有し、 前記カソード領域は静電誘導効果を利用したプレーナ構
造のnエミッタ層を有し、 前記ベベル部において、 前記半導体ウエハの前記第1の主表面に形成されたn+
ガード層と、 前記半導体ウエハの前記第2の主表面に形成されたベベ
ル部p+ 層と、 前記ベベル部p+ 層に隣接して前記埋込みpエミッタ層
と同時に形成されたベベル部埋込みp+ 層と、 前記ベベル部のベベル端面を実質的に保護する端部保護
用樹脂とを具備し、 前記分離帯部において、 前記第1の主表面上の分離帯部は前記nエミッタ層の端
部と前記n+ ガード層との間の距離a+bを有し、 前記カソード電極は前記幅a+bを有する高抵抗半導体
基板及び前記n+ ガード層まで延長して接触して、実質
的に前記高抵抗半導体基板との間に前記分離帯部の幅a
+bに等しいショットキー接合が形成され、 前記第2の主表面近傍の分離帯部は前記表面pエミッタ
層の端部と前記ベベル部p+ 層との距離bを有し、前記
第2の主表面上の距離bの分離帯部及び前記ベベル部p
+ 層上には絶縁膜が前記アノード電極との間に介在して
形成され、更に前記第2の主表面近傍の分離帯部には実
質的に距離bの幅を有し、前記埋込みpエミッタ層と同
時に形成された埋込み分離帯部が形成され、 前記第1の主表面側の分離帯部の幅a+bと前記第2の
主表面側の分離帯部の幅bにおいて、 a+b>b が成立するとともにa,bはいずれも電子の拡散長以上
であることを特徴とする高耐圧化構造を有する大容量低
損失高速ダイオード。6. A diode portion formed in a central portion of a semiconductor wafer made of a high resistance semiconductor substrate having the first main surface and a second main surface, and a bevel portion formed at an end portion of the semiconductor wafer. And a separation band portion formed between the diode portion and the bevel portion, wherein the diode portion has a cathode region formed in the vicinity of the first main surface, and the second portion An anode region formed in the vicinity of the main surface of the cathode, a cathode electrode in contact with the cathode region, and an anode electrode in contact with the anode region, the anode region including a surface p emitter layer having a planar structure and a buried structure embedded therein. The cathode structure has a two-stage emitter structure using an electrostatic induction effect, and the cathode region has a planar structure using the electrostatic induction effect. Has the n emitter layer, in the bevel part, formed in said first major surface of the semiconductor wafer n +
A guard layer, a bevel portion p + layer formed on the second main surface of the semiconductor wafer, and a bevel portion embedded p + formed adjacent to the bevel portion p + layer at the same time as the embedded p emitter layer. A layer and an edge protecting resin that substantially protects the beveled end surface of the bevel portion, wherein the separator on the first main surface is an edge of the n emitter layer. And a distance a + b between the n + guard layer and the high resistance semiconductor substrate having the width a + b and the cathode electrode extending to and contacting the n + guard layer to substantially contact the high resistance semiconductor. The width a of the separation band portion between the substrate and
A Schottky junction equal to + b is formed, the separation band portion near the second main surface has a distance b between the end of the surface p emitter layer and the beveled p + layer, and the second main surface Separator part of the distance b on the surface and the bevel part p
An insulating film is formed on the + layer so as to be interposed between the anode electrode and the + layer, and further has a width of a distance b in the separation band portion in the vicinity of the second main surface. A buried separating band portion formed at the same time as the layer is formed, and a + b> b is established in the width a + b of the separating band portion on the first main surface side and the width b of the separating band portion on the second main surface side. In addition, a and b are large-capacity low-loss high-speed diodes having a high breakdown voltage structure, characterized in that both a and b are electron diffusion lengths or more.
前記n+ ガード層7に隣接して幅bのp+ ストッパ層を
形成したことを特徴とする請求項6記載の高耐圧化構造
を有する大容量低損失高速ダイオード。7. The high-voltage isolation layer according to claim 6, further comprising a p + stopper layer having a width b, which is formed adjacent to the n + guard layer 7 in the separation band portion on the first main surface side. A large-capacity low-loss high-speed diode with a breakdown voltage structure.
ストッパ層を挟む表面pエミッタ層を延長して形成し、
かつ該n+ ストッパ層及び該表面pエミッタ層は絶縁膜
9を介して前記アノード電極と絶縁されていることを特
徴とする請求項6乃至7の内、いずれか1項記載の高耐
圧化構造を有する大容量低損失高速ダイオード。8. The n + in the separation band portion on the second main surface side.
The surface p emitter layer sandwiching the stopper layer is extended and formed,
The high breakdown voltage structure according to any one of claims 6 to 7, wherein the n + stopper layer and the surface p emitter layer are insulated from the anode electrode through an insulating film 9. Large-capacity low-loss high-speed diode having
層が更に形成されたことを特徴とする請求項6乃至8の
内、いずれか1項記載の高耐圧化構造を有する大容量低
損失高速ダイオード。9. A large capacity having a high breakdown voltage structure according to claim 6, further comprising an n buffer layer formed in the vicinity of the first main surface. Low loss high speed diode.
質的にnエピタキシャル層に等しい深さで、幅bの掘り
出し端部を形成したことを特徴とする請求項6記載の高
耐圧化構造を有する大容量低損失高速ダイオード。10. The height according to claim 6, wherein a dug end portion having a width b is formed in the separation zone portion on the second main surface side with a depth substantially equal to that of the n epitaxial layer. A large-capacity low-loss high-speed diode with a breakdown voltage structure.
る高抵抗半導体基板からなる半導体ウエハの中央部に形
成されたダイオード部と、前記半導体ウエハの端部と、
前記ダイオード部と前記半導体ウエハの端部との間に形
成された分離帯部とを有するダイオードであって、 前記ダイオード部において、 前記第1の主表面近傍に形成されたカソード領域と、 前記第2の主表面近傍に形成されたアノード領域と、 前記カソード領域に接触したカソード電極と、 前記アノード領域に接触したアノード電極とを具え、 前記アノード領域は静電誘導効果を利用したプレーナ構
造の表面pエミッタ層を有し、 前記カソード領域は静電誘導効果を利用したプレーナ構
造のnエミッタ層を有し、 前記半導体ウエハの端部において、 前記半導体ウエハの前記第2の主表面に形成されたn+
チャネルストップリング層を有し、 前記分離帯部において、 前記第1の主表面上の分離帯部は前記nエミッタ層の端
部と前記半導体ウエハの端部との間の距離a+cを有
し、 前記カソード電極は前記幅a+cを有する高抵抗半導体
基板上を前記半導体ウエハの端部まで延長して接触し
て、実質的に前記高抵抗半導体基板との間に前記分離帯
部の幅a+cに等しいショットキー接合が形成され、 前記第2の主表面側の分離帯部は前記表面pエミッタ層
の端部と前記半導体ウエハの端部との距離cを有し、前
記第2の主表面上の距離cの分離帯部及び前記n+ チャ
ネルストップリング層上には絶縁膜が形成され、更に前
記第2の主表面側の分離帯部には実質的に距離cの幅を
有し、前記埋込みpエミッタ層と同時に形成された複数
のフィールドリミッティングリング層が形成され、 前記第1の主表面側の分離帯部の幅a+cと前記第2の
主表面側の分離帯部の幅cにおいて、 a+c>c が成立するとともにa,cはいずれも電子の拡散長以上
であることを特徴とする高耐圧化構造を有する大容量低
損失高速ダイオード。11. A diode portion formed in a central portion of a semiconductor wafer made of a high resistance semiconductor substrate having a first main surface and a second main surface, and an end portion of the semiconductor wafer,
A diode having a separation band portion formed between the diode portion and an end portion of the semiconductor wafer, wherein the diode portion has a cathode region formed near the first main surface, and 2 has an anode region formed near the main surface, a cathode electrode in contact with the cathode region, and an anode electrode in contact with the anode region, the anode region having a planar structure surface utilizing an electrostatic induction effect. a p-emitter layer, the cathode region has an n-emitter layer having a planar structure utilizing an electrostatic induction effect, and is formed on the second main surface of the semiconductor wafer at an edge of the semiconductor wafer. n +
A channel stop ring layer, wherein in the separation band portion, the separation band portion on the first main surface has a distance a + c between an end portion of the n emitter layer and an end portion of the semiconductor wafer, The cathode electrode extends over and contacts the end of the semiconductor wafer on the high resistance semiconductor substrate having the width a + c, and is substantially equal to the width a + c of the separation band portion between the cathode electrode and the high resistance semiconductor substrate. A Schottky junction is formed, the separation band portion on the side of the second main surface has a distance c between the end portion of the surface p emitter layer and the end portion of the semiconductor wafer, and is on the second main surface. An insulating film is formed on the separation band portion at the distance c and the n + channel stop ring layer, and the separation band portion on the second main surface side has a width of the distance c substantially, Multiple fields formed at the same time as the p-emitter layer A mitting ring layer is formed, and in the width a + c of the separation band portion on the first main surface side and the width c of the separation band portion on the second main surface side, a + c> c is satisfied and a and c are A large-capacity low-loss high-speed diode having a high breakdown voltage structure, which is characterized in that each has a diffusion length of electrons or more.
ァ層が更に形成されたことを特徴とする請求項11記載
の高耐圧化構造を有する大容量低損失高速ダイオード。12. The large-capacity low-loss high-speed diode having a high breakdown voltage structure according to claim 11, wherein an n buffer layer is further formed near the first main surface.
層及びn+ チャネルストップリング層に対しては前記絶
縁膜をパターニングしたコンタクトホールを介してそれ
ぞれ金属電極を接触させたことを特徴とする請求項11
乃至12の内、いずれか1項記載の高耐圧化構造を有す
る大容量低損失高速ダイオード。13. The metal electrode is brought into contact with each of the plurality of field limiting layers and the n + channel stop ring layer through a contact hole formed by patterning the insulating film.
12. A large-capacity low-loss high-speed diode having the high breakdown voltage structure according to any one of items 1 to 12.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09031496A JP4005156B2 (en) | 1996-03-19 | 1996-03-19 | High capacity low loss high speed diode with high voltage structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09031496A JP4005156B2 (en) | 1996-03-19 | 1996-03-19 | High capacity low loss high speed diode with high voltage structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260687A true JPH09260687A (en) | 1997-10-03 |
| JP4005156B2 JP4005156B2 (en) | 2007-11-07 |
Family
ID=13995076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09031496A Expired - Fee Related JP4005156B2 (en) | 1996-03-19 | 1996-03-19 | High capacity low loss high speed diode with high voltage structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4005156B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014103376A (en) * | 2012-09-24 | 2014-06-05 | Toshiba Corp | Semiconductor device |
| CN104321879A (en) * | 2011-11-30 | 2015-01-28 | 英飞凌科技有限两合公司 | Semiconductor component with optimized edge termination |
-
1996
- 1996-03-19 JP JP09031496A patent/JP4005156B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104321879A (en) * | 2011-11-30 | 2015-01-28 | 英飞凌科技有限两合公司 | Semiconductor component with optimized edge termination |
| JP2014103376A (en) * | 2012-09-24 | 2014-06-05 | Toshiba Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4005156B2 (en) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389901B (en) | Carrier storage enhancement type super-junction IGBT | |
| US8102025B2 (en) | Semiconductor device having IGBT and diode | |
| JP4581179B2 (en) | Insulated gate semiconductor device | |
| JP3968912B2 (en) | diode | |
| CN108389902B (en) | Reverse conducting IGBT with back groove grid | |
| JP6496992B2 (en) | Semiconductor device | |
| CN107195678B (en) | A kind of superjunction IGBT of carrier storage enhancing | |
| WO2011105434A1 (en) | Semiconductor device | |
| JPH10284718A (en) | Insulated gate type thyristor | |
| JP2013149798A (en) | Silicon carbide semiconductor device | |
| US20180047855A1 (en) | Power semiconductor element and power semiconductor module using same | |
| JP2019129250A (en) | Semiconductor device and method for manufacturing the same | |
| CN111048585A (en) | A reverse-conducting IGBT with a backside trench dielectric and a floating region | |
| CN117219665A (en) | Gate commutated thyristor chip and thyristor | |
| JP7749787B2 (en) | Method for driving semiconductor device | |
| US5936267A (en) | Insulated gate thyristor | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| JP7697799B2 (en) | Reverse conducting IGBT with reduced forward recovery voltage | |
| EP3154091A1 (en) | Reverse-conducting semiconductor device | |
| JP2020088054A (en) | Power semiconductor device | |
| KR20160098385A (en) | Power semiconductor device | |
| CN107134488A (en) | A kind of carrier stores enhanced insulated gate bipolar transistor | |
| CN111834450A (en) | A SOI LIGBT device with integrated Zener diode | |
| US9209287B2 (en) | Power semiconductor device | |
| JP4005156B2 (en) | High capacity low loss high speed diode with high voltage structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070823 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |