JPH0927719A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPH0927719A JPH0927719A JP17459095A JP17459095A JPH0927719A JP H0927719 A JPH0927719 A JP H0927719A JP 17459095 A JP17459095 A JP 17459095A JP 17459095 A JP17459095 A JP 17459095A JP H0927719 A JPH0927719 A JP H0927719A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- circuit
- fet
- transistor
- amplifying transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 101150073536 FET3 gene Proteins 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は増幅回路に関し、特にA
GC付きの高周波増幅回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and particularly to A
The present invention relates to a high frequency amplifier circuit with a GC.
【0002】[0002]
【従来の技術】近年、CATVや衛星通信の発展に伴
い、それらに対する受信機市場も急速に拡大してきた。2. Description of the Related Art In recent years, with the development of CATV and satellite communications, the receiver market for them has been expanding rapidly.
【0003】これらの受信機においては、その使用状況
に応じて入力信号レベルが大幅に変化することは避けら
れない。一方、周波数選択回路や復調回路、周波数変換
回路にとっては入力信号レベルが過大でも、過小でも歪
が発生したり、S−N比が悪くなったりして好ましくな
い。そこで歪が少なく、S−N比が良くて、出力レベル
の一定範囲の広いAGC(自動利得調整回路)付きの高
周波増幅回路が望まれる。In these receivers, it is unavoidable that the input signal level greatly changes depending on the usage situation. On the other hand, for the frequency selection circuit, the demodulation circuit, and the frequency conversion circuit, distortion is generated and the SN ratio is deteriorated even if the input signal level is excessive or excessive, which is not preferable. Therefore, a high frequency amplifier circuit with an AGC (automatic gain adjustment circuit) which has a small distortion, a good SN ratio and a wide output level constant range is desired.
【0004】従来のAGC付きの高周波増幅回路の例と
しては特開昭62ー73807号公報に記されたような
ものがある。図4はその回路図を示しており、図4にお
いては、入力高周波信号(IN)はカップリングコンデ
ンサC4 を経て増幅用トランジスタであるFET3のゲ
ートに供給される。FET3のゲートにはアイソレーシ
ョン抵抗Rを経てバイアス電圧E4 が与えられている。
FET3のドレインには負荷抵抗Rを通じて電源電圧E
6 が供給される。FET3で増幅された高周波信号はカ
ップングコンデンサC7 を経て出力(OUT)される。An example of a conventional high frequency amplifier circuit with an AGC is disclosed in Japanese Patent Laid-Open No. 62-73807. FIG. 4 shows the circuit diagram thereof. In FIG. 4, the input high frequency signal (IN) is supplied to the gate of the FET3 which is an amplifying transistor through the coupling capacitor C4. A bias voltage E4 is applied to the gate of the FET3 via an isolation resistor R.
A power supply voltage E is applied to the drain of the FET3 through a load resistor R.
6 will be supplied. The high frequency signal amplified by the FET3 is output (OUT) through the coupling capacitor C7.
【0005】FET3で増幅された高周波信号の一部カ
ップリングコンデンサC5 、C6 とピンダイオードD1
を経てFET3の入力ゲート)にフィードバックされ
る。この場合、ピンダイオードD1 は等価的に可変抵抗
素子として動作し、この抵抗値の制御によりフィードバ
ック量を制御してFET3を中心とする増幅回路の利得
を制御することができる。Partial coupling capacitors C5 and C6 of the high frequency signal amplified by FET3 and pin diode D1
Is fed back to the input gate of FET3). In this case, the pin diode D1 operates equivalently as a variable resistance element, and by controlling the resistance value, the feedback amount can be controlled to control the gain of the amplifier circuit centered on the FET3.
【0006】ピンダイオードD1 にはアイソレーション
コイルL1 、L2 を通じて制御電圧(バイアス電圧)が
加わっていて、この制御電圧E5 によってピンダイオー
ドDの等価抵抗値が制御されるもので、AGC制御信号
がこの制御電圧E5として用いられる。A control voltage (bias voltage) is applied to the pin diode D1 through the isolation coils L1 and L2, and the equivalent resistance value of the pin diode D is controlled by the control voltage E5. It is used as the control voltage E5.
【0007】[0007]
【発明が解決しようとする課題】図4において、FET
3とピンダイオードD1 とは拡散工程が異なるため、F
ETとピンダイオードを一枚のGaAsのサブストレー
ト上に作ることは難しい。不可能ではないが、コストが
かかりすぎて意味がない。従って、FET3を中心とす
る内部回路10とピンダイオードD3 を含む外部制御部
20とは別のパッケージになっていた。In FIG. 4, the FET is
3 and the pin diode D1 have different diffusion steps, so F
It is difficult to fabricate ET and pin diode on a single GaAs substrate. Not impossible, but too costly to make sense. Therefore, the internal circuit 10 centered on the FET 3 and the external control unit 20 including the pin diode D3 are packaged separately.
【0008】しかし、別のパッケージにすることはコス
トや小型化の面できわめて不利である。However, the use of another package is extremely disadvantageous in terms of cost and miniaturization.
【0009】本発明の目的は、これ等増幅部と制御部を
一つのパッケージにまとめることが可能な増幅回路を提
供することである。It is an object of the present invention to provide an amplifier circuit which can combine these amplifier section and control section in one package.
【0010】[0010]
【課題を解決するための手段】本発明によれば、増幅用
トランジスタと、前記増幅用トランジスタの入出力間に
設けられて外部制御信号により帰還抵抗の値が可変自在
な帰還回路とを含む増幅回路であって、前記帰還抵抗が
前記増幅用トランジスタと同種のトランジスタにより構
成されていることを特徴とする増幅回路が得られる。According to the present invention, an amplifier including an amplifying transistor and a feedback circuit provided between an input and an output of the amplifying transistor and having a feedback resistance variable according to an external control signal. An amplifier circuit is obtained in which the feedback resistor is composed of a transistor of the same type as the amplifying transistor.
【0011】[0011]
【作用】フィードバック回路に挿入される可変抵抗回路
に、ピンダイオードではなく、FETを用いることによ
り、増幅用のFETと制御部の可変抵抗素子(この場合
はFET)を一枚のGaAsサブストレート上にまとめ
ることを実現したものである。[Function] By using the FET instead of the pin diode in the variable resistance circuit inserted in the feedback circuit, the amplification FET and the variable resistance element of the control unit (FET in this case) are formed on one GaAs substrate. It was realized to be summarized in.
【0012】[0012]
【実施例】以下に本発明の実施例に付いて図面を用いて
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0013】図1は本発明の実施例の回路図であり、図
2、図3はその利得制御時の周波数特性のシミュレーシ
ョン結果を示すグラフである。FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIGS. 2 and 3 are graphs showing simulation results of frequency characteristics during gain control.
【0014】図1において、入力高周波信号(IN)は
カップリングコンデンサC1 を経て増幅用FET2のゲ
ートに加わる。FET2のゲートにはアイソレーション
抵抗R1 を経バイアス電圧E1 が与えられている。FE
T2のドレインには電源電圧E3 が負抵抗R2 を経て加
えられる。増幅された高周波信号はFET2のドレイン
からカップリングコンデンサC3 を経て出力(OUT)
される。In FIG. 1, the input high frequency signal (IN) is applied to the gate of the amplifying FET 2 via the coupling capacitor C1. A bias voltage E1 is applied to the gate of the FET2 through an isolation resistor R1. FE
The power supply voltage E3 is applied to the drain of T2 through the negative resistance R2. The amplified high frequency signal is output (OUT) from the drain of FET2 through the coupling capacitor C3.
Is done.
【0015】一方、増幅された高周波信号の一部はカッ
プリングコンデンサC2 、FET1を経てFET2の入
力側(ゲート)へフィードバックされる。FET1のゲ
ートには制御電圧E2 が与えられている。FT1は等価
的に可変抵抗素子として動作し、フィードバック量を制
御する。従って、制御電圧E2 をAGC信号として制御
することによって、FET2を含め、AGC機能付きの
可変利得高周波増回路を構成する。On the other hand, a part of the amplified high frequency signal is fed back to the input side (gate) of FET2 via the coupling capacitor C2 and FET1. A control voltage E2 is applied to the gate of the FET1. The FT1 equivalently operates as a variable resistance element and controls the feedback amount. Therefore, by controlling the control voltage E2 as an AGC signal, a variable gain high frequency increasing circuit with an AGC function is constructed including the FET2.
【0016】そして、図1の点線で囲まれた部分が全て
1枚のGaAsサブストレート上に集積化されるもので
ある。The portion surrounded by the dotted line in FIG. 1 is all integrated on one GaAs substrate.
【0017】この可変利得増幅回路のフィードバック量
最大の場合(利得最小の場合)の周波数特性のコンピュ
ータシミュレーション結果を図2に示す。同様にフィー
ドバック量最小の場合(利得最大の場合)の特性を図3
に示す。FIG. 2 shows the computer simulation result of the frequency characteristic of the variable gain amplifier circuit when the feedback amount is maximum (when the gain is minimum). Similarly, the characteristics when the feedback amount is minimum (when the gain is maximum) are shown in FIG.
Shown in
【0018】尚、上記実施例では、増幅素子としてFE
Tを使用しているが、他のユニポーラ型のトランジスタ
やバイポーラ型のトランジスタを使用することができ、
それに応じて可変抵抗素子であるトランジスタも同種の
ものとし、また集積回路のためのサブストレートも適宜
選定する。In the above embodiment, the FE is used as the amplifying element.
Although T is used, other unipolar type transistors and bipolar type transistors can be used,
Accordingly, the transistors, which are variable resistance elements, are of the same type, and the substrate for the integrated circuit is appropriately selected.
【0019】[0019]
【発明の効果】本発明によれば、増幅用の回路とフィー
ドバック量制御用の等価可変抵抗回路を同種のトランジ
スタで構成でき、周辺回路を含む可変利得増幅回路を一
枚のサブストレート上に構成できるという効果がある。According to the present invention, the amplifying circuit and the equivalent variable resistance circuit for controlling the feedback amount can be constituted by the same type of transistors, and the variable gain amplifying circuit including the peripheral circuits can be constructed on one substrate. The effect is that you can do it.
【図1】本発明の実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.
【図2】本発明の実施例のフィードバック量最大の場合
の周波数特性のシミュレーショングラフである。FIG. 2 is a simulation graph of frequency characteristics when the feedback amount is maximum according to the embodiment of this invention.
【図3】本発明の実施例のフィードバック量最小の場合
の周波数特性のシミュレーショングラフである。FIG. 3 is a simulation graph of frequency characteristics when the feedback amount is minimum according to the embodiment of this invention.
【図4】従来の可変利得高周波増幅回路の一例を示す回
路図である。FIG. 4 is a circuit diagram showing an example of a conventional variable gain high frequency amplifier circuit.
1,2 FET 1,2 FET
Claims (3)
ンジスタの入出力間に設けられて外部制御信号により等
価帰還抵抗の値が可変自在な帰還回路とを含む増幅回路
であって、前記等価帰還抵抗が前記増幅用トランジスタ
と同種のトランジスタにより構成されていることを特徴
とする増幅回路。1. An amplifier circuit including an amplifying transistor and a feedback circuit provided between the input and output of the amplifying transistor and having a variable equivalent feedback resistance variable by an external control signal. Is constituted by a transistor of the same kind as the amplifying transistor.
スタと前記増幅用トランジスタとが1枚のGaAsサブ
ストレート上に構成されていることを特徴とする請求項
1記載の増幅回路。2. The amplifier circuit according to claim 1, wherein at least the transistor of the equivalent feedback resistor and the amplifying transistor are formed on one GaAs substrate.
であり、前記外部制御信号はAGC信号であることを特
徴とする請求項1または2記載の増幅回路。3. The amplifier circuit according to claim 1, wherein the amplifier circuit is an amplifier circuit with an AGC function, and the external control signal is an AGC signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17459095A JPH0927719A (en) | 1995-07-11 | 1995-07-11 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17459095A JPH0927719A (en) | 1995-07-11 | 1995-07-11 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927719A true JPH0927719A (en) | 1997-01-28 |
Family
ID=15981232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17459095A Withdrawn JPH0927719A (en) | 1995-07-11 | 1995-07-11 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927719A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173487B2 (en) | 2000-11-27 | 2007-02-06 | Sharp Kabushiki Kaisha | Power amplification circuit and communication device using the same |
-
1995
- 1995-07-11 JP JP17459095A patent/JPH0927719A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173487B2 (en) | 2000-11-27 | 2007-02-06 | Sharp Kabushiki Kaisha | Power amplification circuit and communication device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6424132B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
| US5675290A (en) | Microwave amplifier circuit | |
| US7391269B2 (en) | Amplifying circuit | |
| US4496908A (en) | Negative feedback amplifier having GaAs FET's | |
| EP1153475B1 (en) | Gate biasing arrangement | |
| US5045808A (en) | Single-stage high-gain amplifier | |
| JP2004505484A (en) | Negative feedback gain control for common electrode transistors | |
| JPH0927719A (en) | Amplifier circuit | |
| JP3371151B2 (en) | Monolithic microwave semiconductor integrated circuit | |
| US4763082A (en) | Selectable tuner preamplifier | |
| US6927633B2 (en) | High frequency circuit with thin film resistor | |
| JPH05175747A (en) | High power FET amplifier | |
| JP3806617B2 (en) | Television tuner | |
| US6954123B2 (en) | Tuning circuit | |
| EP0701747B1 (en) | D.c. bias current compensation circuit for a nonlinear amplifier | |
| JPH051646B2 (en) | ||
| US5751183A (en) | Bipolar transistor circuit having a free collector | |
| JPH08162857A (en) | Impedance matching circuit | |
| JPH08265065A (en) | Amplifier circuit | |
| JP3147597B2 (en) | Monolithic integrated circuit | |
| JP2862560B2 (en) | Variable gain amplifier circuit | |
| JPS6251812A (en) | Broad band negative feedback amplifier circuit | |
| JPH0724808Y2 (en) | Automatic gain control circuit | |
| JPS61103307A (en) | High frequency amplifier circuit | |
| JPH0846446A (en) | Gate bias circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |